CN100347830C - 蚀刻方法 - Google Patents
蚀刻方法 Download PDFInfo
- Publication number
- CN100347830C CN100347830C CNB038227231A CN03822723A CN100347830C CN 100347830 C CN100347830 C CN 100347830C CN B038227231 A CNB038227231 A CN B038227231A CN 03822723 A CN03822723 A CN 03822723A CN 100347830 C CN100347830 C CN 100347830C
- Authority
- CN
- China
- Prior art keywords
- gas
- container handling
- etching
- wafer
- engraving method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005530 etching Methods 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000000463 material Substances 0.000 claims description 29
- 239000012528 membrane Substances 0.000 claims description 27
- 239000003595 mist Substances 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 238000005868 electrolysis reaction Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 23
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000011368 organic material Substances 0.000 abstract 2
- 239000002344 surface layer Substances 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 description 8
- 239000003507 refrigerant Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000007921 spray Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种在处理容器内，以含Si有机类材料的上层膜(63)作为掩模，对晶片的表面层(61)上所形成的有机类材料膜的下层膜(64)进行蚀刻的方法。向处理容器内供给包括NH3气体和O2气体的混合气体作为蚀刻气体，以该蚀刻气体的等离子体进行蚀刻。在供给蚀刻气体时，通过对O2气体相对于NH3气体的流量比进行调整，便可对蚀刻的CD偏差值进行控制。具体地说，使所说流量比为0.5～20%、特别是5～10%，可得到良好的CD偏差值。
Description
技术领域
本发明涉及一种例如像对双层抗蚀剂的下层抗蚀剂进行蚀刻那样，对晶片上所形成的有机类材料的下层膜以含Si(硅)有机类材料的上层膜为掩模进行蚀刻的方法。
背景技术
近来，对半导体器件提出了进一步提高集成化的要求，为此，需要形成更加微细的图案。因此，在光刻工序中，为了获得与微细图案相适应的高分辨率，在以干式蚀刻法形成图案时必须使半导体晶片上所形成的抗蚀剂膜很薄。
但是，若为了与微细图案相适应而将抗蚀剂膜做得很薄，则待蚀刻膜相对于抗蚀剂膜的蚀刻选择比无法达到足够大，存在着难以形成良好图案的问题。
为此，作为旨在解决上述问题的技术一直在使用着双层抗蚀剂。作为双层抗蚀剂的例子，可列举出在待蚀刻膜上形成旨在实现平整的下层抗蚀剂膜，在它上面作为上层抗蚀剂膜形成感光性抗蚀剂膜的例子。
在这种双层抗蚀剂中，作为上层的感光性抗蚀剂膜使用含S i的材料。通过曝光和显影，在该感光性抗蚀剂膜上形成抗蚀图案。然后，以该制成图案的上层抗蚀剂膜作为掩模对下层抗蚀剂膜进行蚀刻(干式显影)。最后，以上层抗蚀剂和下层抗蚀剂为掩模对待蚀刻膜进行蚀刻。
在上述一系列的蚀刻工序中，在以上层抗蚀剂膜作为掩模对下层抗蚀剂膜进行蚀刻时，过去一直使用的是以O2气体为主体的O2类气体。在O2类气体的作用下，可在上层抗蚀剂膜上产生SiO2，因而能够相对于上层抗蚀剂对下层抗蚀剂以较高的选择比进行蚀刻。这样，可使上层抗蚀剂膜的剩留膜厚较厚。
然而，在如上所述以O2类气体进行蚀刻时，存在着蚀刻的形状性以及精度不够高的问题。具体地说，被蚀刻部分的断面形状将如图4所示呈被称作曲面的弓形，临界尺寸[CD(critical dimension)]偏差值的可控性变差。这里所说的CD偏差值如图3所示，是指蚀刻后有机类材料层64的最下部的CD值(底端CD)减最上部的CD值(顶端CD)的值。因此，在底端比顶端宽时为正(+)值，底端比顶端窄时为负(-)值。
另一方面，对于蚀刻气体，也有人在研究H2气体和N2气体的混合气体。在这种场合，由于不容易产生曲面而且CD偏差值也小，因而在蚀刻的形状性和精度方面不存在问题。
但是，使用H2气体和N2的混合气体时，下层抗蚀剂相对于上层抗蚀剂的蚀刻选择比低。因此，在对下层抗蚀剂进行蚀刻后，上层抗蚀剂的厚度变薄而导致双层抗蚀剂的优点无法得到发挥。
发明内容
本发明是针对上述情况而提出的，其目的是提供一种在以含Si有机类材料的上层膜作为掩模对有机类材料的下层膜进行蚀刻的场合，以良好的选择比并且以良好的形状性和精度进行蚀刻的方法。
本发明人为实现上述任务进行了反复研究，研究的结果发现，在进行上述蚀刻的场合，若使用包括NH3气体和O2气体的混合气体，则能够将CD偏差值控制至所希望的值，能够在维持良好选择比的情况下以良好的形状性和精度进行蚀刻。
本发明是基于这种发现完成的，提供这样一种蚀刻方法，即，在处理容器内，利用蚀刻气体的等离子体，以含Si有机类材料的上层膜作为掩模，对晶片上所形成的有机类材料膜的下层膜进行蚀刻的方法，其特征是，向所说处理容器内供给包括NH3气体和O2气体的混合气体作为所说蚀刻气体，并对O2气体相对于NH3气体的流量比进行调整，从而对蚀刻的CD偏差值进行控制。
对双层抗蚀剂的下层抗蚀剂使用NH3气体和O2气体的技术记载在特开平1-280316号公报中。但该公报只是说明，要以高蚀刻率蚀刻有机膜，使用包括NH3的气体是有效的。在该公报中，O2气体不过是向NH3气体中进行添加的一种气体，完全未考虑到像本发明这样向NH3气体中添加O2气体而对CD偏差值进行控制。因此，该公报所公开的技术是与本发明不相关的技术。
本发明还提供这样一种蚀刻方法，即，在处理容器内，利用蚀刻气体的等离子体，以含Si有机类材料的上层膜作为掩模，对晶片上所形成的有机类材料的下层膜进行蚀刻的方法，其特征是，向所说处理容器内供给包括NH3气体和O2气体的混合气体作为所说蚀刻气体，并使O2相对于NH3气体的流量比为0.5～20％。
这样，可使O2气体的作用得到有效发挥，得到更为良好的CD偏差值，而且，能够使蚀刻残渣更不容易产生。在这种场合，若进一步使O2相对于NH3气体的流量比为5～10％则更好。
在以上的蚀刻方法中，最好是，所说处理容器内的压力为2.7Pa以上而低于1.33Pa。
此外，最好是，在所说处理容器内对晶片进行支承的支承体的温度为0～20℃。
再有，最好是，在设置在所说处理容器内的一对相向电极之间形成所说等离子体，并且，所说晶片的面积与所说一对电极之间的距离二者之积的有效处理空间体积为V(m3)、从所说处理容器排气的排气速度为S(m3/sec)时，用V/S表示的滞留时间的值为20～60msec。
所说晶片可以是在所说下层膜之下具有以该下层膜作为掩模被蚀刻的表面层的晶片。
本发明的蚀刻方法可以使用下述的装置加以实施，即，在设置在所说处理容器内的一对相向电极之间形成高频电解而生成所说等离子体的电容耦合型等离子体蚀刻装置。
附图说明
图1是用来实施本发明所涉及的方法的蚀刻装置的剖视图。
图2是对采用本发明实施方式的蚀刻方法的双层抗蚀剂结构进行展示的剖视图。
图3是对CD偏差值进行说明的剖视图。
图4是对曲面进行说明的剖视图。
图5是对肩部余量进行说明的剖视图。
具体实施方式
下面，结合附图对本发明的实施方式进行详细说明。
[蚀刻装置]
图1是用来实施本发明的等离子体蚀刻装置的概略剖视图。图1所示的等离子体蚀刻装置1是作为一种具有上下平行地设置的一对相向电极、等离子体形成用电源连接在其中一个电极上的电容耦合型平行平板蚀刻装置而构成。
该等离子体蚀刻装置1具有例如由表面经陶瓷喷镀处理的铝制成的圆筒形的处理容器2。该处理容器2安全接地。在处理容器2内，设置有以利用支承部件4支承的方式设置的、作为下部电极发挥功能的感应器3。在感应器3上水平放置半导体晶片W。该晶片W例如由Si制成，其表面形成有如后所述的层叠结构。支承部件4通过陶瓷等绝缘板5得到来图示的升降装置的支承台6的支承。因此，感应器3可以升降。支承台6的下方中央部分被波纹管7呈气密性覆盖。
在支承部件4的内部设置有冷媒室8。例如氟系惰性化学液(ガルデン)等冷媒经由冷媒导入管8a被导入该冷媒室8中进行循环，其冷热通过所说感应器3向所说晶片W传导。由此，可将晶片W的表面温度控制在所希望的温度。此外，为了即使在处理容器2保持真空时，也能够通过经冷媒室8进行循环的冷媒有效地对晶片W进行冷却，在晶片W的背面设置有用来供给例如He气体等传热介质的气体通路9。感应器3的冷热可通过该传热介质有效地传递到晶片W上，对晶片W以良好的精度进行温度控制。
感应器3是其上部的中央成形为凸起的圆板状。在感应器3上设置有在绝缘材料中配置电极12而构成的静电吸盘11。通过从直流电源13向电极12施加直流电压，静电吸盘11可借助于例如库仑力吸持住晶片W。在感应器3的上端周缘部上配置有可将放置在静电吸盘11上的晶片W围起来的、用来提高蚀刻的均匀性的聚焦环15。
在感应器3的上方设置有与该感应器3平行且相向的、作为上部电极发挥功能的喷头21。该喷头21通过绝缘材料22被支承在处理容器2的上部。喷头21在与感应器3相向的相向面24上具有多个喷孔23。晶片W的表面与喷头21之间隔开例如30～90mm左右的距离，该距离可通过所说升降机构进行调节。
在喷头21的中央设置有气体导入口26。气体供给管27连接在该气体导入口26上。蚀刻气体供给系30经由阀门28连接在该气体供给管27上。蚀刻气体供给系30具有NH3气体供给源31和O2气体供给源32。在来自该气源31、32的配管上分别设置有质量流量控制器33和阀门34。
此外，作为蚀刻气体的NH3气体、O2气体从各气体供给源31、32经由气体供给管27和气体导入口26到达喷头21内的空间，从气体喷孔23向处理容器2内喷出。
排气管35连接至处理容器2的侧壁的底部附近。排气装置36连接在该排气管35上。排气装置36具有诸如涡轮分子泵等真空泵。由此，构成了能够将处理容器2内抽真空至既定的减压氛围、例如1Pa以下的压力。此外，在处理容器2的侧壁上设置有晶片W的输送出入口37和可启闭该输送出入口37的门阀38。在该门阀38处于开启状态时，可通过输送出入口37在相邻的加载锁定室(未图示)之间进行晶片W的输送。
高频电源40经由匹配器41连接在作为上部电极发挥功能的喷头21上。该高频电源40将例如60MHz频率的高频电能供给作为上部电极的喷头21。由此，可在作为上部电极的喷头21与作为下部电极的感应器3之间形成等离子体形成用高频电场。此外，低通滤波器(LPF)42连接在喷头21上。
高频电源50经由匹配器51连接在作为下部电极发挥功能的感应器3上。该高频电源50将例如2MHz频率的高频电能供给作为下部电极的感应器3。由此，可将等离子体中的离子引向晶片W，实现各向异性高的蚀刻。此外，高通滤波器(HPF)16连接在该感应器3上。
[蚀刻方法]
下面，就使用如上构成的等离子体蚀刻装置的、双层抗蚀剂中下层抗蚀剂膜的蚀刻方法进行说明。
(蚀刻概述)
图2是对形成有作为蚀刻对象的双层抗蚀剂的结构其一个例子进行展示的剖视图。在该结构中，在晶片W的表面上所形成的表面层61上形成有双层抗蚀剂62。该双层抗蚀剂62具有作为上层抗蚀剂膜的含S i有机类材料的感光性抗蚀剂膜63、以及作为下层抗蚀剂膜的有机类材料膜64。
感光性抗蚀剂膜63被曝光、显影为既定的图案。以该感光性抗蚀剂膜63作为掩模，对有机类材料膜64进行蚀刻(干式显影)。之后，将感光性抗蚀剂膜63和被如上蚀刻的有机类材料膜64作为对表面层61进行蚀刻时的掩模加以利用。
作为下层抗蚀剂膜的有机类材料膜64不需要具有感光性，选用的是相对于基底的表面层61蚀刻选择比高的膜。作为这样的有机类材料膜64，可以使用含有C和H的膜或除它们之外还含有O的膜。从提高蚀刻选择比以使该膜厚较薄的观点来说，最好是富C膜。
此外，作为晶片W的表面层61，最好是由从SiON、SiN、SiC、TiN以及SiO2、SiOC等层间绝缘膜用材料中选择的至少一种材料构成的。
为了使感光性抗蚀剂膜63上所形成的微细图案准确地转印到表面层61上，需要以高选择比并且以良好的形状性和高精度进行以感光性抗蚀剂膜63作为掩模的有机类材料膜64的蚀刻。
(蚀刻操作)
在使用图1的装置进行上述蚀刻时，要进行下面的操作。首先，打开门阀38，将晶片W送入处理容器2内，放置在感应器3上。之后，将门阀38关闭，使感应器3上升而将感应器3上的晶片W表面与喷头21之间的距离调整至30～90mm的程度。并且，以排气装置36对处理容器2的内部进行排气使之减压。之后，由直流电源13对静电吸盘11内的导电体12施加直流电压。
其次，从蚀刻气体供给系30向处理容器2内导入作为蚀刻气体的NH3气体和O2气体的混合气体。并且，由高频电源40对喷头21施加高频电能，使得在作为上部电极的喷头21与作为下部电极的感应器3之间产生高频电场。于是，在两个电极21、3之间生成蚀刻气体(NH3气体和O2气体的混合气体)的等离子体。由于等离子体的生成，晶片W将通过静电被吸持在静电吸盘11上。
以所生成的蚀刻气体的等离子体进行有机类材料膜64的蚀刻。此时，由高频电源50对作为下部电极的感应器3施加既定频率的高频电能，将等离子体中的离子吸向感应器3一侧。
进行上述蚀刻时，为得到所希望的CD偏差值，对NH3气体和O2气体二者的流量比进行调整。仅使用NH3气体也能够相对于感光性抗蚀剂膜63以高选择比对有机类材料膜64进行蚀刻。但是，仅使用NH3气体时，则会出现容易引起蚀刻不足、蚀刻部分的宽度变窄的倾向，无法得到良好的CD偏差值。而且，还会出现残留蚀刻残渣的倾向。相对于此，添加适当量的O2气体，可促进蚀刻的进行，达到所希望的CD偏差值。而且，还能够使蚀刻残渣难以产生。
(蚀刻条件)
在这种场合，最好是，O2气体相对于NH3气体的流量比O2/NH3为0.5～20％。若O2/NH3为0.5％以上，则能够有效发挥O2的作用，得到良好的CD偏差值，而且能够使蚀刻残渣更难以产生。而若O2/NH3超过20％，则如图4所示，会出现在进行蚀刻的中途产生呈弓形弯曲的曲面而导致蚀刻的形状变差的倾向。O2/NH3尤以5～10％为佳。若O2/NH3超过5％，则能够得到更好的CD偏差值，而且能够切实消除蚀刻残渣的产生。
进行上述蚀刻时处理容器2内部的压力以低于13.3Pa为宜。若压力为该值以上，则容易产生蚀刻残渣。而若处理容器内部的压力低于2.7Pa，则CD偏差值有可能向正方向增加(顶端CD变宽)过大，有可能使蚀刻形状变差。因此，处理容器2内部的压力以2.7Pa以上、低于13.3Pa为宜，尤以6.7Pa以上、低于13.3Pa为佳。
此外，蚀刻时感应器的温度以0～20℃为宜。若感应器温度低于0℃，则有可能使蚀刻进行过慢，CD偏差值向负方向增加(底端CD变小)过大。而若感应器温度超过20℃，则有可能使蚀刻进行过快，CD偏差值向正方向增加(底端CD变大)过大。
再有，进行蚀刻时蚀刻气体的滞留时间以20～60msec(毫秒)为宜。若滞留时间超过60msec，则有可能使CD偏差值向正方向增加过大。而若不足20msec，则容易使蚀刻进行过慢、CD偏差值向负方向增加过大。
所说滞留时间，是指在处理容器内蚀刻气体滞留于蚀刻气体可起到蚀刻作用的区域内的时间。具体地说，若设晶片W的面积与电极之间的距离二者之积的有效处理空间体积为V(米3)(由于与晶片外部相对应的空间内的气体无助于蚀刻，因而使用了有助于蚀刻的气体所存在的空间的体积这一“有效处理空间体积”的概念)、处理容器的排气速度为S(m3/sec)、处理容器内的压力为p(Pa)、总流量为Q(Pa·m3/sec)，则滞留时间τ可用下式求出。
τ＝V/S＝pV/Q(sec)
在以上条件下进行蚀刻，并在相对于预先已掌握的“到有机类材料膜64被完全蚀刻为止的时间”超出10～30％的蚀刻时间时使蚀刻结束。
[实验例]
下面，就对本发明的效果进行确认的实验例进行说明。
在这里，对于图2所示的结构，以图1所示的等离子体蚀刻装置进行了旨在形成孔和沟槽的蚀刻。其通用条件是，晶片W为200mm晶片，以具有既定图案的、厚度为310nm的感光性抗蚀剂膜63作为掩模，对作为下层抗蚀剂膜的、厚度为800nm的有机类材料膜64进行蚀刻。此外，蚀刻前顶端CD的值(图2)为240nm。高频电源40的频率为60MHz，高频电源50的频率为2MHz。
首先，作为对比例，使用以O2气体为主体的蚀刻气体进行实验。此时的条件是，感应器温度为0℃，电极之间的间隙为55mm，O2气体的流量为0.1L/min，处理容器内压力为2.0～3.3Pa，上部电极功率为500W，下部电极功率为150W，超时蚀刻为10％。其结果，感光性抗蚀剂层63的平面部的剩余膜厚为240nm，蚀刻的选择性良好，而且也不存在蚀刻残渣。但是，CD偏差值较大，在中心部位为+77～101nm，边缘部位为+77～97nm，而且也产生了曲面。
其次，将处理容器内的压力改为2.7Pa，作为蚀刻气体向0.05L/min的O2气体中加入(A)0.05L/min的N2气体以及(B)0.05L/min的CO气体之中的某一种，在其它条件完全一样的情况下进行蚀刻。其结果，作为CD偏差值，在条件(A)下，中心部位为+132nm，边缘部位为+133nm，在(B)条件下，中心部位为+79nm，边缘部位为+72nm，两种条件下均较大，而且都产生了曲面。
由以上结果得知，使用O2系气体难以将CD偏差值控制至所希望的值。
此外，作为另一个对比例，以N2气体和H2气体的混合气体作为蚀刻气体进行了实验。此时的条件是，N2气体流量为0.3L/min，H2气体流量为0.3L/min，处理容器内压力为13.3Pa，上部电极功率为1000W，下部电极功率为100W，其它条件与上述对比例相同。其结果，CD偏差值达到良好的值，中心部位为-2nm，边缘部位为+3nm，而且也不存在蚀刻残渣。但也得知，感光性抗蚀剂层63的平面部的剩余膜厚为200nm，蚀刻选择性变差而感光性抗蚀剂层63变得过薄。
作为又一个对比例，以NH3气体作为蚀刻气体进行了实验。此时的条件是，除了NH3气体流量为0.3L/min之外，其它条件与上述使用N2气体和H2气体的混合气体时相同。其结果，感光性抗蚀剂层63的平面部的剩余膜厚为265nm，蚀刻的选择性良好。但是也得知，产生了蚀刻残渣，而且CD偏差值在中心部位为-21nm，边缘部位为-25nm，出现了底端CD变小的倾向。
其次，作为属于本发明范围内的实施例，以NH3气体和O2气体的混合气体作为蚀刻气体进行了实验。此时的条件是，电极之间的间隙为55mm，上部电极功率为1000W，下部电极功率为100W。另一方面，O2气体相对于NH3气体的流量比O2/NH3的值、处理容器内压力、感应器温度以及滞留时间分别采用了各种各样的值。
首先，NH3气体的流量为0.3L/min，O2气体的流量为0.03L/min(流量比O2/NH3的值为10％)，感应器温度为0℃。此外，改变处理容器内的压力，使之为(1)10.0Pa、(2)13.3Pa、(3)26.6Pa。其结果，感光性抗蚀剂层63的平面部的剩余膜厚均为250nm以上，蚀刻选择性良好。此外，对CD偏差值、肩部余量、蚀刻残渣进行了检测。将它们的检测结果与滞留时间一起列在下面。所说的肩部余量如图5所示，是指感光性抗蚀剂层63被蚀刻后肩部下方的直线部分的长度X，该值越大越好。
(1)处理容器内压力：10.Pa
滞留时间：31.0msec
CD偏差值
中心部位：-33nm
边缘部位：-45nm
肩部余量
中心部位：36nm
边缘部位：59nm
蚀刻残渣：无
(2)处理容器内压力：13.3Pa
滞留时间：41.4msec
CD偏差值
中心部位：-13nm
边缘部位：-30nm
肩部余量
中心部位：72nm
边缘部位：69nm
蚀刻残渣：多少存在一些
(3)处理容器内压力：26.6Pa
滞留时间：82.7msec
CD偏差值
中心部位：+19nm
边缘部位：0nm
肩部余量
中心部位：83nm
边缘部位：49nm
蚀刻残渣：大量存在
如上所示，虽然在处理容器内压力为13.3Pa以上时，会出现产生蚀刻残渣的倾向，但为10.0Pa时，未产生蚀刻残渣。由此可知，处理容器内的压力以低于13.3Pa为宜。但是为10.0Pa时，会出现CD偏差值向正方向增大的倾向。
其次，使NH3气体的流量为0.3L/min，O2气体的流量为0.03L/min(流量比O2/NH3的值为10％)，使处理容器内压力为在上述实验中得到最好结果的10.0Pa。并且，改变感应器温度使之为(4)0℃(与上述(1)相同)、(5)10℃、(6)20℃。其结果，感光性抗蚀剂层63的平面部的剩余膜厚均在250nm以上，蚀刻选择性良好。此外，将CD偏差值、肩部余量、蚀刻残渣的检测结果列在下面。
(4)感应器温度：0℃
CD偏差值
中心部位：-33nm
边缘部位：-45nm
肩部余量
中心部位：36nm
边缘部位：59nm
蚀刻残渣：无
(5)感应器温度：10℃
CD偏差值
中心部位：-9nm
边缘部位：-5nm
肩部余量
中心部位：56nm
边缘部位：--
蚀刻残渣：无
(6)感应器温度：20℃
CD偏差值
中心部位：+39nm
边缘部位：+49nm
肩部余量
中心部位：85nm
边缘部位：127nm
蚀刻残渣：无
如上所示，随着感应器温度的改变CD偏差值发生变化，在0℃时会出现CD偏差值向负方向增大的倾向。但是，随着感应器温度的升高，会出现CD偏差值朝向正方向，在20℃时出现向正方向增大的倾向。由此结果得知，感应器温度以0～20℃为宜。
其次，使流量比O2/NH3的值为10％，处理容器内压力为10.0Pa，感应器温度为10℃，并改变气体总流量Q和滞留时间τ使之为(7)～(9)。
(7)总流量：0.165L/min
滞留时间：62.1msec
(8)总流量：0.330L/min
滞留时间：31.0msec
(9)总流量：0.495L/min
滞留时间：20.7msec
其结果，感光性抗蚀剂层63的平面部的剩余膜厚均在250nm以上，蚀刻选择性良好。此外，将C D偏差值、肩部余量、蚀刻残渣的检测结果列在下面。
(7)CD偏差值
中心部位：+51nm
边缘部位：+53nm
肩部余量
中心部位：--
边缘部位：--
蚀刻残渣：无
(8)CD偏差值
中心部位：-9nm
边缘部位：-5nm
肩部余量
中心部位：56nm
边缘部位：--
蚀刻残渣：无
(9)CD偏差值
中心部位：+11nm
边缘部位：-18nm
肩部余量
中心部位：59nm
边缘部位：79nm
蚀刻残渣：沟槽部存在蚀刻残渣
如上所示，在滞留时间为60msec以上的条件(7)之下，会出现CD偏差值向正方向增大的倾向。而在滞留时间为20msec左右的条件(9)之下，虽然CD偏差值良好，但在沟槽部产生若干蚀刻残渣。由此可预想到，若滞留时间不足20msec，则蚀刻残渣将成为突出的问题。
其次，使NH3气体的流量为恒定的0.3L/min，改变O2气体的流量使之为0.03L/min和0.015L/min。以此改变流量比O2/NH3的值使之为(10)10％和(11)5％。另外，使处理容器内压力为10.0Pa，感应器温度为10℃。其结果，感光性抗蚀剂层63的平面部的剩余膜厚均在250nm以上，蚀刻的选择性良好。此外，将CD偏差值、肩部余量、蚀刻残渣的检测结果列在下面。
(10)O2/NH3：10％
CD偏差值
中心部位：-9nm
边缘部位：-5nm
肩部余量
中心部位：56nm
边缘部位：--
蚀刻残渣：无
(11)O2/NH3：5％
CD偏差值
中心部位：-10nm
边缘部位：-10nm
肩部余量
中心部位：56nm
边缘部位：130nm
蚀刻残渣：无
如上所示，O2/NH3为10％以下时得到良好结果。此外，可以预想到，即使O2/NH3为5％以下，也能够得到良好的CD偏差值。但是，在O2/NH3的值为10％时，产生了曲面，尽管其在容许的范围内。因此，可以预想，O2/NH3的值以20％以下为宜，尤以10％以下为佳。此外，若O2/NH3的值过小，则会产生蚀刻残渣，因而以0.5％以上为宜。
其次，在除了处理容器内压力之外其它条件与上述(10)完全相同，而处理容器内压力降低到6.7Pa的条件(12)下进行了同样的实验。其结果，感光性抗蚀剂层63的平面部的剩余膜厚为250nm以上，蚀刻选择性良好。而CD偏差值、肩部余量、蚀刻残渣则如下所示。
(12)处理容器内压力：6.7Pa
CD偏差值
中心部位：+13nm
边缘部位：+4nm
肩部余量
中心部位：92nm
边缘部位：59nm
蚀刻残渣：无
如上所示，即使将处理容器内压力降低至6.7Pa也得到了良好的结果，但是，随着处理容器内压力的降低，会出现CD偏差值增大、蚀刻形状也多少变差的倾向。因此可以认为，处理容器内的压力以2.7Pa以上为宜。
对以上结果进行综合判断便可得知，NH3气体的流量为0.3L/min、O2气体的流量为0.015L/min(流量比O2/NH3的值为5％)、感应器温度为10℃、处理容器内压力为10.0Pa是最佳条件。
本发明不受上述实施方式的限定而可以对其进行各种改变。
例如，在上述实施方式中，使用的是对上下电极施加高频电能而进行蚀刻的平行平板型等离子体蚀刻装置，但并不限于此。例如，也可以是仅对上部电极和下部电极之中的某一电极施加高频电能这一类型的装置。此外，还可以是使用永久磁铁的磁控管RIE等离子体蚀刻装置。此外，并不限于电容耦合型等离子体蚀刻装置，也可以使用电感耦合型等其它各种等离子体蚀刻装置。但是，从以适度的等离子体密度得到高蚀刻选择比的观点来说，以电容耦合型为宜。此外，在上述实施方式中，是就双层抗蚀剂的蚀刻进行说明的，但并不限于此，只要是以含Si有机类材料膜为掩模的有机类材料膜的蚀刻均可。
Claims (13)
1.一种蚀刻方法，在处理容器内，利用蚀刻气体的等离子体，以含Si有机类材料的上层膜作为掩模，对晶片上所形成的有机类材料膜的下层膜进行蚀刻，其特征是，
向所说处理容器内供给包括NH3气体和O2气体的混合气体作为所说蚀刻气体，并对O2气体相对于NH3气体的流量比进行调整，从而对蚀刻的临界尺寸偏差值进行控制，
在设置在所说处理容器内的一对相向电极之间形成所说等离子体，并且，所说晶片的面积与所说一对电极之间的距离二者之积的有效处理空间体积为V(m3)、从所说处理容器排气的排气速度为S(m3/sec)时，用V/S表示的滞留时间的值为20～60msec。
2.如权利要求1所说的蚀刻方法，其特征是，所说处理容器内的压力为2.7Pa以上而低于13.3Pa。
3.如权利要求2所说的蚀刻方法，其特征是，所说处理容器内的压力为6.7Pa以上而低于13.3Pa。
4.如权利要求1所说的蚀刻方法，其特征是，在所说处理容器内对晶片进行支承的支承体的温度为0～20℃。
5.如权利要求1所说的蚀刻方法，其特征是，所说晶片在所说下层膜之下具有以该下层膜作为掩模被蚀刻的表面层。
6.如权利要求1所说的蚀刻方法，其特征是，使用下述的装置加以实施，即，在设置在所说处理容器内的一对相向电极之间形成高频电解而生成所说等离子体的电容耦合型等离子体蚀刻装置。
7.一种蚀刻方法，在处理容器内，利用蚀刻气体的等离子体，以含Si有机类材料的上层膜作为掩模，对晶片上所形成的有机类材料的下层膜进行蚀刻，其特征是，
向所说处理容器内供给包括NH3气体和O2气体的混合气体作为所说蚀刻气体，并使O2相对于NH3气体的流量比为0.5～20％，
在设置在所说处理容器内的一对相向电极之间形成所说等离子体，并且，所说晶片的面积与所说一对电极之间的距离二者之积的有效处理空间体积为V(m3)、从所说处理容器排气的排气速度为S(m3/sec)时，用V/S表示的滞留时间的值为20～60msec。
8.如权利要求7所说的蚀刻方法，其特征是，使O2气体相对于NH3气体的流量比为5～10％。
9.如权利要求7所说的蚀刻方法，其特征是，所说处理容器内的压力为2.7Pa以上而低于13.3Pa。
10.如权利要求9所说的蚀刻方法，其特征是，所说处理容器内的压力为6.7Pa以上而低于13.3Pa。
11.如权利要求7所说的蚀刻方法，其特征是，在所说处理容器内对晶片进行支承的支承体的温度为0～20℃。
12.如权利要求7所说的蚀刻方法，其特征是，所说晶片在所说下层膜之下具有以该下层膜作为掩模被蚀刻的表面层。
13.如权利要求7所说的蚀刻方法，其特征是，使用下述的装置加以实施，即，在设置在所说处理容器内的一对相向电极之间形成高频电解而生成所说等离子体的电容耦合型等离子体蚀刻装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002227753A JP4775834B2 (ja) | 2002-08-05 | 2002-08-05 | エッチング方法 |
| JP227753/2002 | 2002-08-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1685483A CN1685483A (zh) | 2005-10-19 |
| CN100347830C true CN100347830C (zh) | 2007-11-07 |
Family
ID=31492222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038227231A Expired - Fee Related CN100347830C (zh) | 2002-08-05 | 2003-08-05 | 蚀刻方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7517468B2 (zh) |
| JP (1) | JP4775834B2 (zh) |
| KR (1) | KR100928598B1 (zh) |
| CN (1) | CN100347830C (zh) |
| TW (1) | TW200405463A (zh) |
| WO (1) | WO2004013905A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141505B2 (en) * | 2003-06-27 | 2006-11-28 | Lam Research Corporation | Method for bilayer resist plasma etch |
| JP2007123399A (ja) * | 2005-10-26 | 2007-05-17 | Hitachi High-Technologies Corp | ドライエッチング方法 |
| JP4827081B2 (ja) * | 2005-12-28 | 2011-11-30 | 東京エレクトロン株式会社 | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 |
| US7842190B2 (en) | 2006-03-28 | 2010-11-30 | Tokyo Electron Limited | Plasma etching method |
| JP5064707B2 (ja) * | 2006-03-30 | 2012-10-31 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| JP5047644B2 (ja) * | 2007-01-31 | 2012-10-10 | 東京エレクトロン株式会社 | プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 |
| JP2010283213A (ja) * | 2009-06-05 | 2010-12-16 | Tokyo Electron Ltd | 基板処理方法 |
| US9190289B2 (en) * | 2010-02-26 | 2015-11-17 | Lam Research Corporation | System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas |
| JP6170378B2 (ja) * | 2013-08-29 | 2017-07-26 | 東京エレクトロン株式会社 | エッチング方法 |
| CN105204294B (zh) * | 2014-05-30 | 2017-07-28 | 中芯国际集成电路制造(上海)有限公司 | 氨气浓度侦测方法和控制光刻工艺中图形cd的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1221214A (zh) * | 1997-12-24 | 1999-06-30 | 日本电气株式会社 | 半导体器件生产方法 |
| JP2000269184A (ja) * | 1999-03-18 | 2000-09-29 | Matsushita Electronics Industry Corp | ドライエッチング方法 |
| JP2001308175A (ja) * | 2000-04-21 | 2001-11-02 | Nec Corp | 半導体装置及びその製造方法 |
| US6326302B1 (en) * | 1999-02-17 | 2001-12-04 | France Telecom | Process for the anisotropic etching of an organic dielectric polymer material by a plasma gas and application in microelectronics |
| CN1326219A (zh) * | 2000-05-26 | 2001-12-12 | 松下电器产业株式会社 | 有机膜的腐蚀方法、半导体器件制造方法及图形形成方法 |
| JP2002093778A (ja) * | 2000-09-11 | 2002-03-29 | Toshiba Corp | 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148039A (ja) | 1988-11-30 | 1990-06-06 | Sony Corp | レジストパターン形成方法 |
| JP3274918B2 (ja) | 1993-10-20 | 2002-04-15 | 日本ペイント株式会社 | ポリシラン系感光性樹脂組成物およびそれを用いるパターン形成方法 |
| US5776764A (en) | 1993-10-20 | 1998-07-07 | Nippon Paint Co., Ltd. | Polysilane type photosensitive resin composition and method for forming pattern using the same |
| US6069090A (en) * | 1994-01-11 | 2000-05-30 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for semiconductor device fabrication |
| US6946054B2 (en) * | 2002-02-22 | 2005-09-20 | Tokyo Electron Limited | Modified transfer function deposition baffles and high density plasma ignition therewith in semiconductor processing |
| US6869542B2 (en) * | 2003-03-12 | 2005-03-22 | International Business Machines Corporation | Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials |
-
2002
- 2002-08-05 JP JP2002227753A patent/JP4775834B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-04 TW TW092121300A patent/TW200405463A/zh not_active IP Right Cessation
- 2003-08-05 US US10/522,569 patent/US7517468B2/en not_active Expired - Fee Related
- 2003-08-05 WO PCT/JP2003/009941 patent/WO2004013905A1/ja active Application Filing
- 2003-08-05 CN CNB038227231A patent/CN100347830C/zh not_active Expired - Fee Related
- 2003-08-05 KR KR1020057002123A patent/KR100928598B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1221214A (zh) * | 1997-12-24 | 1999-06-30 | 日本电气株式会社 | 半导体器件生产方法 |
| US6326302B1 (en) * | 1999-02-17 | 2001-12-04 | France Telecom | Process for the anisotropic etching of an organic dielectric polymer material by a plasma gas and application in microelectronics |
| JP2000269184A (ja) * | 1999-03-18 | 2000-09-29 | Matsushita Electronics Industry Corp | ドライエッチング方法 |
| JP2001308175A (ja) * | 2000-04-21 | 2001-11-02 | Nec Corp | 半導体装置及びその製造方法 |
| CN1326219A (zh) * | 2000-05-26 | 2001-12-12 | 松下电器产业株式会社 | 有机膜的腐蚀方法、半导体器件制造方法及图形形成方法 |
| JP2002093778A (ja) * | 2000-09-11 | 2002-03-29 | Toshiba Corp | 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060118517A1 (en) | 2006-06-08 |
| JP2004071768A (ja) | 2004-03-04 |
| JP4775834B2 (ja) | 2011-09-21 |
| KR100928598B1 (ko) | 2009-11-26 |
| CN1685483A (zh) | 2005-10-19 |
| TWI330387B (zh) | 2010-09-11 |
| TW200405463A (en) | 2004-04-01 |
| WO2004013905A1 (ja) | 2004-02-12 |
| US7517468B2 (en) | 2009-04-14 |
| KR20050035879A (ko) | 2005-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1298199C (zh) | 等离子体处理方法及装置 | |
| CN1298027C (zh) | 等离子体处理装置 | |
| CN1090381C (zh) | 绝缘体上的硅衬底的制造方法 | |
| CN1860596A (zh) | 电子器件材料的制造方法 | |
| TWI600083B (zh) | Plasma etching method | |
| CN1287430C (zh) | 干蚀刻方法 | |
| CN1806315A (zh) | Ti膜及TiN膜的成膜方法、接触结构、计算机能够读取的存储介质以及计算机程序 | |
| CN1838387A (zh) | 蚀刻方法和蚀刻装置 | |
| CN100347830C (zh) | 蚀刻方法 | |
| CN1238769C (zh) | 掩膜形成方法及去除方法、以及由该方法制造的半导体器件、电路、显示体模件、滤色器及发光元件 | |
| CN1489784A (zh) | 电子器件材料的制造方法 | |
| CN101048858A (zh) | 绝缘膜形成方法及基板处理方法 | |
| CN1842896A (zh) | 杂质导入层的形成方法、被处理物的清洗方法、杂质导入装置、和器件的制造方法 | |
| CN1717790A (zh) | 等离子体处理方法和装置 | |
| CN1591793A (zh) | 聚焦环和等离子体处理装置 | |
| CN1777694A (zh) | 利用等离子体cvd的成膜方法以及装置 | |
| CN1871696A (zh) | 绝缘膜的形成方法及其形成系统、半导体装置的制造方法 | |
| CN1717791A (zh) | 基板处理容器的清洗方法 | |
| CN1881555A (zh) | 基板载置台、基板处理装置和基板载置台的制造方法 | |
| CN1759473A (zh) | 半导体处理用的基板保持结构和等离子体处理装置 | |
| CN1156897A (zh) | 制造半导体器件的方法和设备 | |
| CN1144274C (zh) | 半导体器件制造设备和半导体器件制造方法 | |
| CN1929096A (zh) | 等离子体灰化方法 | |
| CN1967787A (zh) | 基底绝缘膜的形成方法 | |
| CN1561540A (zh) | 处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071107 Termination date: 20170805 |