CN1238769C - 掩膜形成方法及去除方法、以及由该方法制造的半导体器件、电路、显示体模件、滤色器及发光元件 - Google Patents

掩膜形成方法及去除方法、以及由该方法制造的半导体器件、电路、显示体模件、滤色器及发光元件 Download PDF

Info

Publication number
CN1238769C
CN1238769C CNB028029739A CN02802973A CN1238769C CN 1238769 C CN1238769 C CN 1238769C CN B028029739 A CNB028029739 A CN B028029739A CN 02802973 A CN02802973 A CN 02802973A CN 1238769 C CN1238769 C CN 1238769C
Authority
CN
China
Prior art keywords
mask
pattern
processed parts
formation method
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028029739A
Other languages
English (en)
Other versions
CN1473284A (zh
Inventor
森义明
宫川拓也
佐藤充
足助慎太郎
高木宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1473284A publication Critical patent/CN1473284A/zh
Application granted granted Critical
Publication of CN1238769C publication Critical patent/CN1238769C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means

Abstract

本发明的目的在于提供可以减少制造成本的掩膜形成方法。一种为了采用液状的图案材料形成所需的图案，在被处理部件的表面形成掩膜的方法，具有：在整个被处理部件表面形成掩膜材料层的第1工序、加热掩膜材料层的第2工序、通过在电解液中去除图案形成部分的掩膜材料层进行图案形成的第3工序、对掩膜材料层进行加热处理的第4工序。

Description

掩膜形成方法及去除方法、以及由该方法制造的半导体器件、电 路、显示体模件、滤色器及发光元件
技术领域
本发明涉及半导体器件或液晶装置、或者其它具有薄膜层压层的元件装置的制造领域、高密度安装领域，特别是涉及一种在制造装置类时无须减压环境可在大气压附近，用液状的图案材料形成图案的掩膜形成方法及由该方法制造出的半导体器件。
背景技术
以往，在制造半导体器件时，在晶片(wafer)基板的表面形成元件之后，再在这些元件的上层侧形成配线图案。
图15及图16是表示以往图案形成工序的工序图。例如为了在如图15(1)所示的半导体晶片1的表面形成配线，如图15(2)所示，在形成有未图示的绝缘膜的半导体晶片1的表面，进行等离子体CVD，在其上层形成配线层2。还有，该配线层2也可以由溅射形成。
这样，在半导体晶片1的上层形成配线层2之后，在该配线层2的上层涂布光致抗蚀剂，形成抗蚀剂膜，再把它导入于感光工序、光蚀刻工序中，如图15(3)所示，形成已制作配线图案的抗蚀剂膜3。
之后，如图16(1)所示，将半导体晶片1导入于干蚀刻工序中，以抗蚀剂膜3为掩膜进行配线层2的蚀刻。将此状态表示于图16(2)。这样，只在抗蚀剂膜3的下层残留配线层2之后，利用溶剂去除位于所述配线层2的上层的抗蚀剂膜3。
经过这种工序之后，可以在半导体晶片1的表面形成配线图案4。
然而，上述的制造工序及由该工序制造出的半导体器件中存在如下的问题。
即，以往工序的大部分都是在真空状态(减压环境)下进行的，因此在这些制造工序中真空处理设备是不可缺少的装置。随之，在这些真空处理设备中，进行该处理时包括向周围排气或冷却水等的相关于基础设置的消耗能量非常大，且这些能量占制造工序所需的能量的6成以上。
还有，消耗能量增加的主要原因被认为是真空处理设备的下面的构成要素。可列举出为了从大气压环境向真空状态输送工件的腔室通道的组装(チャンバ一ロ一ドロツク)、用于使处理室变为真空的多个干燥泵(ドラィポンプ)或涡轮泵、或者由用于提高生产量的腔室的多数化而产生的脚印(フツトプリント)增大、随之而来的净室面积的增大、或者用于维持这些基础设备的增加等。
为此，正在开发一种在大气压下采用液状图案材料进行以往在减压状态下进行的溅射或由CVD完成的成膜等的方法。
进而，在以往的工序中，通过蚀刻形成在整个被处理部件表面的图案材料层而形成了图案，但该蚀刻所需的能量的使用量较多。
发明内容
着眼于上述的以往问题点，本发明的目的在于提供用于由液状图案材料形成图案的掩膜形成方法。
此外，本发明的另一目的在于，提供可以提高与被处理部件的密接性的掩膜形成方法。另外，还提供可提高掩膜的图案形成性能及由图案材料的图案形成性能的掩膜形成方法。
还有，本发明的又一目的在于，提供使用所述掩膜形成方法形成的掩膜的去除方法。还提供采用所述掩膜形成方法及掩膜去除方法形成的半导体器件、电路、显示体模件、滤色器以及发光元件。
为了达到上述目的，本发明的掩膜形成方法是，为了采用液状的图案材料形成所需的图案，在被处理部件的表面形成掩膜的方法，其构成为具有：在整个所述被处理部件表面形成掩膜材料层的掩膜材料层形成工序、在所述掩膜材料层的所述图案形成部分通过去除所述掩膜材料进行图案形成的图案形成工序、涂布所述液状的图案材料形成所述所需图案的成膜工序、干燥并烧成所述液状的图案材料的加热工序、去除所述掩膜的掩膜去除工序。
还有，当掩膜材料层形成工序为湿式时，可以由喷墨法、LSMCD法、旋转法、喷雾法、浸渍法或直接涂布(CAP Coat)等进行。另外，当采用干式时，可由等离子体CVD法、等离子体聚合法(MOCVD、常压CVD、P-CVD、光CVD、热CVD)、蒸镀法、溅射法、离子电镀或者电子束照射等进行。
另外，所述图案形成工序的构成为，通过在碳酸水等电解液中对形成在被处理部件表面上的导电材料图案进行通电，电解去除所述导电材料图案上的掩膜材料层。由此，可以沿导电材料图案简单地进行图案的形成。从而可以减少制造成本。
此外，形成用于在被处理部件表面形成所定图案的掩膜的方法，在图案形成工序之前或者之后，具有加热处理所述掩膜材料层的加热工序。通过加热处理，可以提高掩膜的机械强度并抑制掩膜材料向液体材料中的混入。
加热工序可以通过由等离子体、电子枪或者光激发法等形成的活性气体气氛或惰性气体气氛中经减压干燥、微波加热、高频加热、由升温处理法等的灯加热、或由升温工序法等的加热器加热等进行。
在所述掩膜材料层形成工序之前，也可以具有清洗所述被处理部件表面的工序。由此可以防止杂质的混入。
当清洗工序为湿式时，可由纯水清洗、由臭氧水等的氧化清洗、由表面活性剂等的洗涤剂清洗、由氟化氢等的微(light)蚀刻、或者有机清洗等进行。另外，干式时，可通过紫外线清洗、由臭氧气体等的氧化清洗、或者由经等离子体、电子枪或者光激发法等被活性化的气体等的微蚀刻进行。
在所述掩膜材料层形成工序之前，也可以具有对整个所述被处理部件表面实施相对于所述掩膜材料的亲液处理的工序。由此，可以提高掩膜的密接性。
在所述掩膜材料层形成工序之前，也可以具有对整个所述被处理部件表面实施相对于所述掩膜材料的疏液处理的工序。由此，可以提高掩膜的剥离性。
在所述掩膜材料层形成工序之前，也可以具有对所述被处理表面的图案形成部分实施相对于所述掩膜材料的亲液处理的工序。由此，可以提高掩膜对图案形成部分的密接性，从而提高图案形成性能。
在所述掩膜材料层形成工序之前，也可以具有对所述被处理部件表面的图案形成部分以外的部分实施相对于所述掩膜材料的疏液处理的工序。由此，可以提高掩膜对被处理部件的图案形成部分以外的部分的剥离性，从而可以提高图案形成性能。
在所述掩膜材料层形成工序之前，也可以具有对所述被处理表面的图案形成部分实施相对于所述掩膜材料的亲液处理的工序、和对所述被处理部件表面的图案形成部分以外的部分实施相对于所述掩膜材料的疏液处理的工序。由此，可以提高掩膜对被处理部件的图案形成部分的密接性，同时可以提高掩膜对被处理部件的图案形成部分以外的部分的剥离性，从而可以提高图案形成性能。
在所述图案形成工序之前，可以具有对所述掩膜材料层表面的图案形成部分实施相对于掩膜去除材料的亲液处理的工序。
由此，可使图案形成部分容易与掩膜去除材料溶合在一起，缩短图案形成处理时间。从而可以减少制造成本。
在所述图案形成工序之前，也可以具有对所述掩膜材料层表面的图案形成部分以外的部分实施相对于掩膜去除材料的疏液处理的工序。由此，可使图案形成部分以外的部分排斥掩膜去除材料，提高图案形成性能。
在所述图案形成工序之前，也可以具有对所述掩膜材料层表面的图案形成部分实施相对于掩膜去除材料的亲液处理的工序、和对所述掩膜材料层表面的图案形成部分以外的部分实施相对于掩膜去除材料的疏液处理的工序。由此，可以缩短图案形成处理时间，同时也可以提高图案形成性能。
在所述图案形成工序之前，也可以具有对整个所述掩膜材料层表面实施相对于所述图案材料的疏液处理的工序。另外，在图案形成工序中，图案形成部分的经疏液处理的掩膜材料被予以去除。从而，可以提高由液状图案材料的图案形成性能。
在所述加热处理工序之前，可以具有对所述被处理部件表面的所述图案形成部分实施相对于所述图案材料的亲液处理的工序。
由此，可以缩短由图案材料的图案形成时间，减少制造成本。
在所述加热处理工序之前，可以具有对所述图案形成部分以外的部分的所述掩膜材料层表面实施相对于所述图案形成材料的疏液处理的工序。由此，可以提高由液状图案材料的图案形成性能。
在所述加热处理工序之前，可以具有对所述被处理部件表面的所述图案形成部分实施相对于所述图案材料的亲液处理的工序、和对所述图案形成部分以外的部分的所述掩膜材料层表面实施相对于所述图案形成材料的疏液处理的工序。由此，可以缩短由图案材料的图案形成时间，同时可以提高由液状图案材料的图案形成性能。
在所述加热处理工序之后，可以具有对所述被处理部件表面的所述图案形成部分实施相对于所述图案材料的亲液处理的工序。
由此，可以缩短由图案材料的图案形成时间，减少制造成本。
在所述加热处理工序之后，可以具有对所述图案形成部分以外的部分的所述掩膜材料层表面实施相对于所述图案材料的疏液处理的工序。由此，可以提高由液状图案材料的图案形成性能。
在所述加热处理工序之后，可以具有对所述被处理部件表面的所述图案形成部分实施相对于所述图案材料的亲液处理的工序、和对所述图案形成部分以外的部分的所述掩膜材料层表面实施相对于所述图案材料的疏液处理的工序。由此，可以缩短由图案材料的图案形成时间，同时可以提高由液状图案材料的图案形成性能。
当亲液处理工序为湿式时，可通过纯水处理、由臭氧水等的氧化处理、由氟化氢等酸的处理、由碱的处理、由阴离子或非离子或者阳离子表面活性剂的浸渍处理、由硅烷类铝酸盐类或钛酸盐类等偶合剂的处理、SAM膜的形成或由有机溶剂的处理等进行。另外，当采用干式时，可以通过紫外线处理、由等离子体或电子枪或者光激发法等产生的臭氧气体的氧化处理、电子束照射、硅烷类等偶合剂的蒸镀、或者聚乙烯等的等离子体聚合等进行。
当疏液处理工序为湿式时，可以通过由阴离子或非离子或者阳离子表面活性剂的浸渍处理、由硅烷类铝酸盐类或钛酸盐类等偶合剂的处理、SAM膜的形成等进行。另外，当采用干式时，可以通过采用了等离子体、电子枪或光激发法的氟化处理、含氟树脂膜或聚硅氧烷膜等的等离子体聚合、由等离子体或电子枪或者光激发法等产生的臭氧气体的氧化处理、硅烷类等偶合剂的蒸镀等进行。
所述掩膜材料可对含氟树脂聚合膜、氟化合物、抗蚀剂等有机物表面进行氟化处理而构成。所述电磁波可由紫外线构成。由此，使掩膜材料自身具有疏液性的同时，可以简单地实施亲液处理。
所述各工序可以在将所述被处理部件保持在惰性气体中的状态下进行。所述各工序之间的所述被处理部件的输送也可以在将所述被处理部件保持在惰性气体的状态下进行。由此，可以防止掩膜材料的氧化及腐蚀。
所述各工序可以在将所述被处理部件保持在活性气体中的状态下进行。所述各工序之间的所述被处理部件的输送也可以在将所述被处理部件保持在活性气体的状态下进行。由此，可以防止掩膜材料的氧化及还原。
另一方面，本发明的掩膜去除方法，具有：使用由上述任一种方案所述的掩膜形成方法形成的掩膜，涂布所述液状的图案材料形成所述所需图案之后，去除所述掩膜的工序。
掩膜去除工序为湿式时，可通过由臭氧水等的氧化处理、由丙酮或抗蚀剂剥离剂等的有机清洗、或者由二氧化碳等的超临界处理等进行。另外，当采用干式时，可通过紫外线照射、或经等离子体、电子枪或光激发法等活化的气体等的研磨加工(ァツシング)进行。
在所述掩膜去除工序之前，可以具有去除所述掩膜表面的所述图案材料残留物的工序。由此，可以缩短掩膜去除工序的处理时间，从而减少制造成本。
当残留物去除工序为湿式时，可通过旋转蚀刻(スピンェツチ)或者CMP等进行。另外，当采用干式时，可以通过经等离子体、电子枪或光激发法等活化的气体等的蚀刻等进行。
在所述掩膜去除工序之前，可以具有成形所述图案表面的工序。由此，可以在不损伤图案的情况下成形为所定的形状。
成形工序可通过由旋转蚀刻或者CMP去除掩膜上面的被覆膜等进行。另外，当采用干式时，可以通过经等离子体、电子枪或光激发法等活化的气体等的蚀刻等进行。
在所述掩膜去除工序之前，可以具有清洗所述被处理部件的工序。由此，可以防止杂持的混入。
当清洗工序为湿式时，可以通过纯水清洗、由臭氧水等的氧化清洗、酸·碱清洗(RCA清洗)、有机清洗(IPA)、由氟化氢等的微蚀刻、或者由二氧化碳等的超临界处理等进行。另外，当采用干式时，可以通过紫外线清洗、由臭氧气体等的氧化清洗、或者由经等离子体、电子枪或光激发等活化的气体等的研磨加工等进行。
在所述掩膜去除工序之前，可以具有对掩膜去除材料进行亲液处理的工序。由此，便于掩膜去除材料溶合在一起，可以缩短掩膜去除时间。从而，可以减少制造成本。
当亲液处理工序为湿式时，可通过纯水处理、由臭氧水等的氧化作用、或者酸·碱清洗(RCA清洗)等进行。另外，当采用干式时，可通过紫外线处理、根据由等离子体或电子枪或者光激发法等生成的臭氧气体的氧化处理、硅烷类等偶合剂的蒸镀、或者等离子体聚合等进行。
在所述掩膜去除工序之前，可以具有预热所述掩膜的工序。还有，预热所述掩膜的工序在掩膜去除工序之前进行为宜。由此，可以缩短掩膜去除时间，减少制造成本。
预热工序可以通过灯加热或电阻加热等进行。
所述去除工序可以根据在照射电磁波的同时通过所述被处理部件加热掩膜材料层的方式进行，或者也可以在照射电磁波之后通过所述被处理部件加热所述掩膜材料层。所述掩膜材料层的加热，也可以不通过所述被处理部件而直接针对所述掩膜材料层进行。由此，可以缩短图案形成时间。
在所述掩膜去除工序之后，可以具有成形所述图案表面的工序。由此，可以提高图案的加工精度。
在所述掩膜去除工序之后，可以具有修复生成于所述图案上的损伤的工序。由此，可以提高图案的物性。
修复处理工序可以通过微波加热、高频加热、灯加热或者加热器加热等进行。
在所述掩膜去除工序之后，可以具有实施相对于所述图案次成膜材料的亲液处理的工序。由此，可以提高对次成膜的密接性。
当表面处理工序为湿式时，可以通过纯水处理、由臭氧水等的氧化处理、酸·碱处理、由阴离子或非离子或者阳离子等表面活性剂的浸渍处理、由硅烷类或铝酸盐类或者钛酸盐类等的偶合剂处理、SAM膜的形成、或者有机溶剂处理等进行。当采用干式时，可以通过紫外线处理、根据由等离子体或电子枪或者光激发法生成的臭氧气体等的氧化处理、电子线照射、硅烷类等偶合剂的蒸镀、或者聚乙烯等的等离子体聚合等进行。
所述各工序，可以在将所述被处理部件保持在惰性气体中的状态下进行。所述各工序之间的所述被处理部件的输送也可以在将所述被处理部件保持在惰性气体中的状态下进行。由此，可以防止掩膜材料的氧化及腐蚀。
所述各工序，可以在将所述被处理部件保持在活性气体中的状态下进行。所述各工序之间的所述被处理部件的输送也可以在将所述被处理部件保持在活性气体中的状态下进行。由此，可以防止掩膜材料的氧化及还原。
在所述掩膜材料层形成工序之前，可以具有对所述被处理部件表面的图案形成部分实施相对于所述掩膜材料的亲性处理的工序、和对所述被处理部件表面的图案形成部分以外的部分实施相对于所述掩膜材料的疏性处理的工序。由此，可以提高掩膜对于所述被处理部件的图案形成部分的密接性，同时提高对被处理部件的图案形成部分以外的部分的掩膜的剥离性，从而提高图案形成性能。
在所述图案形成工序之前，可以具有对所述掩膜材料层表面的图案形成部分实施相对于掩膜去除材料的亲性处理的工序。
由此，可使图案形成部分容易地与掩膜去除材料相溶合，缩短图案形成处理时间。从而，可以减少制造成本。
在所述图案形成工序之前，可以具有对所述掩膜材料层表面的图案形成部分以外的部分实施相对于掩膜去除材料的疏性处理的工序。由此，可使图案形成部分以外的部分排斥掩膜去除材料，提高图案形成性能。
在所述图案形成工序之前，可以具有对所述掩膜材料层表面的图案形成部分实施相对于掩膜去除材料的亲性处理的工序、和对所述掩膜材料层表面的图案形成部分以外的部分实施相对于掩膜去除材料的疏性处理的工序。由此，在可以缩短图案形成处理时间的同时可以提高图案形成性能。
另外，所述亲性处理或疏性处理，在由湿式的图案形成工序之前进行为宜。
所述直接描画工序，可以通过在对所述被处理部件表面导入所述掩膜材料的原料气体的同时对所述被处理部件表面的所述图案形成部分照射电磁波，以防止所述图案形成部分中的所述掩膜材料层的形成的方式进行。由此，可以减少工序数，降低制造成本。
所述疏性处理可通过形成含氟树脂聚合膜来进行。所述疏性处理也可以通过对表面作氟化处理的方式进行。所述电磁波可通过照射电磁波来完成。所述电磁波可以是紫外线。由此，可以简单的进行疏性处理及亲性处理。从而，可以减少制造成本。
在所述图案形成工序之后，可以具有通过将所述被处理部件暴晒于含氟气体中，同时对所述被处理部件照射电磁波，以对所述被处理部件表面的图案形成部分实施相对于所述图案材料的亲性处理，同时对所述被处理部件表面的图案形成部分以外的部分实施相对于所述图案材料的疏性处理的工序。由此，可以减少工序数，降低制造成本。
另一方面，本发明的半导体器件是采用在上述的任一种方案中所述的掩膜形成方法及掩膜去除方法而制造出的。由此，可以制造具有上述效果的半导体器件。
而本发明的电路，是采用在上述的任一种方案中所述的掩膜形成方法及掩膜去除方法而制造出的。由此，可以制造具有上述效果的电路。
此外，本发明的显示体模件，是采用在上述的任一种方案中所述的掩膜形成方法及掩膜去除方法而制造出的。由此，可以制造具有上述效果的显示体模件。
另外，本发明的发光元件，是采用在上述的任一种方案中所述的掩膜形成方法及掩膜去除方法而制造出的。由此，可以制造具有上述效果的发光元件。
附图说明
图1是实施形态1的掩膜形成方法的第1说明图。
图2是实施形态1的掩膜形成方法的第2说明图。
图3是实施形态1的掩膜形成方法的流程图。
图4是聚合膜形成装置的说明图
图5是电解装置的说明图。
图6是实施形态1的掩膜去除装置的说明图。
图7是表示在照射紫外线的同时将形成有含氟树脂聚合膜的被处理基板加热到各种温度时的基板表面接触角变化的图表。
图8是表示照射紫外线之后将形成有含氟树脂聚合膜的被处理基板加热到各种温度时的基板表面接触角变化的图表。
图9是实施形态1的有机EL(electrouminescence)元件形成工序的第1说明图。
图10是实施形态1的有机EL(electrouminescence)元件形成工序的第2说明图。
图11是实施形态1的有机EL(electrouminescence)元件形成工序的第3说明图。
图12是实施形态3的掩膜形成方法及掩膜去除方法的流程图。
图13是直接描画装置的说明图。
图14是实施形态4的掩膜形成方法的流程图。
图15是表示以往的图案形成工序的第1工序图。
图16是表示以往的图案形成工序的第2工序图。
图中，
10-被处理部件，102-供给配管，104-处理气体供给部，106-液体有机物，108-容器，110-加热器，112-流量控制阀，114-流量控制阀，116-载体配管，118-载体气体供给部，120-流量控制阀，122-配管，124-第2处理气体供给部，130-聚合膜形成装置，131-处理室，132-处理台，134-高频电极，135-高频电源，304-金属图案，306-绝缘膜，308-聚合膜，310-新图案，330-电解装置，331-容器，334-电极，335-电源，338-电解液，430-掩膜去除装置，431-萤石，432-处理室，433-处理台，435-处理气体供给通道，436-处理气体排出通道，438-密封部件，440-紫外线灯，441-玻璃板，442-紫外线灯室，502-供给配管，504-处理气体供给部，506-液体有机物，508-容器，510-加热器，512-流量控制阀，514-流量控制阀，516-载体配管，518-载体气体供给部，520-流量控制阀，522-配管，524-第2处理气体供给部，530-疏性处理装置，531-处理腔室，532-工作台，533-等离子体腔室，534-对向电极，535-供给配管，536-高频电源，538-原料气体，541-紫外线灯室，542-紫外线灯，543-氮气，544-萤石，548-紫外线，600-玻璃基板，601-透明电极，602-遮光部件，603-含氟树脂聚合膜，604-空穴注入部件，605-自发光部件，606-电子输送部件，607-电极。
具体实施方式
根据附图详细说明本发明的掩膜形成方法、掩膜去除方法、半导体器件、电路、显示体模件及发光元件的理想的实施形态。以下所述的只不过是本发明实施形态中的一例，本发明并不限于这些。
(实施例1)
(实施形态1)
首先，说明实施形态1的掩膜形成方法。如图1(1)所示，实施形态1的掩膜形成方法，是为了在形成于被处理部件10的表面的金属图案304上形成如图2(2)所示的新图案310，在电解液中对金属图案304进行通电，通过电解去除金属图案304上的掩膜材料层而进行图案形成的。该方法具有在整个被处理部件表面形成掩膜材料层的第1工序、加热掩膜材料层的第2工序、通过在电解液中去除图案形成部分的掩膜材料层进行图案形成的第3工序、对掩膜材料层进行加热处理的第4工序。另外，实施形态1中的被处理部件是硅晶片等。
首先，说明掩膜形成方法。另外，如图1(1)所示，以在表面形成有配线等金属图案304且在金属图案形成部分以外的部分形成有绝缘膜306的被处理部件10为例，进行以下的说明。此时的流程图案示于图3。
首先，在清洗被处理部件的同时对表面进行亲液处理(S350)。当采用湿式时，被处理部件的清洗装置是除了具有浸渍、摇动、超声波振动、喷雾等功能之外，还可以用超纯水或药剂反复清洗的装置。另外，也可以使用将氟化氢导入到配置有被处理部件的腔室内而蚀刻表面的氧化膜的清洗装置。另一方面，当采用干式时，可以使用在含氧气氛中用紫外线照射被处理部件而使附着在表面的有机物发生反应从而去除有机物的装置。
接着，如图1(2)所示，作为掩膜材料在被处理部件表面形成含氟树脂聚合膜308(S352)。除了含氟树脂聚合物以外，也可将硅树脂聚合膜等具有疏液性的材料用作掩膜。理想的是对电磁波具有挥发性。作为含氟树脂聚合膜的原料液，可以使用由C4F10或C8F18等直链状PFC构成的液体有机物。当对直链状PFC气体进行等离子体化时，直链状PFC会转为活性，通过使它到达被处理部件的表面后发生聚合，可以在被处理部件表面形成含氟树脂聚合膜。
为了形成含氟树脂聚合膜，使用如下的聚合膜形成装置。图4中示出了聚合膜形成装置的说明图。疏液处理装置130具有处理室131，在设置于处理室131内的处理台132上，可以配置硅晶片等被处理部件10。在处理室131的上下方还具有高频电极134，连接于高频电源135上。
另外，在处理室131上，通过具备有流量控制阀112的供给配管102，连接有处理气体供给部104。该处理气体供给部104具有用于储存由C4F10或C8F18等直链状PFC构成的液体有机物106的容器108。在容器108上作为加热部设置有加热器110，可以加热液体有机物106并使之气化。另外，在供给配管102的流量控制阀112的下流测，通过具备有流量控制阀114的载体配管116，连接有载体气体供给部118。作为载体气体使用的是氮气或氩气等惰性气体。
如图4中的虚线所示，在供给配管102上，也可以通过具有流量控制阀120的配管122，连接第2处理气体供给部124。此时，从第2处理气体供给部124将CF4作为第2处理气体添加到液体有机物106的蒸气中。在处理室131中，对该有机物蒸气和CF4的混合气体进行等离子体化。此时，经活化的氟可以与液体有机物106的蒸气发生反应，混入到在被处理部件10表面聚合而成的膜中的氟脱离部分，从而可以提高聚合膜的疏液性。
接着，通过电解进行含氟树脂聚合膜的图案形成(S354)。
图5中示出了电解装置的说明图。电解装置330具有装满电解液338的容器331。电解液可以是已分解成离子的溶液，可以使用碳酸水或电镀液。在电解液338中，配置有电极334的同时，还可以浸渍被处理部件10。为了在已浸渍的被处理部件10的金属图案304和电极334之间外加电压，具备有电源335。具体为，首先在图5所示的电解装置330的电解液338中浸渍被处理部件10。接着，在被处理部件10表面的金属图案304和电极334之间外加电压。此时，金属图案304上的聚合膜308会被电解去除。由此，如图1(3)所示，沿着金属图案304，完成了聚合膜308的图案形成。
在电解之前，对于含氟树脂聚合膜的图案形成部分，可以进行相对于电解液的亲液处理。具体为，通过对聚合膜308中的图案形成部分照射紫外线等，分解去除聚合膜的一部分即可。由此，可使电解液易于与聚合膜相溶合，促进图案形成，从而缩短处理时间。
在电解之后，为了再对图案形成部分赋予亲液性，可以追加进行由紫外线照射等的亲液处理(S380)。由此，可以提高被处理部件表面和图案材料的密接性。
另外，也可以对含氟树脂聚合膜进行加热处理。
加热处理是在烘焙炉中进行。烘焙炉随所采用的加热方法不同而有所不同。采用对流法的烘焙炉，是将用加热器加热的空气或氮气流通到炉内而从掩膜材料层表面加热的结构。照射法是从上方照射红外光或者微波，使之被吸收于掩膜材料层中而完成加热的结构。相对于这些，传导法是利用由位于被处理部件下的发热体进行的热传导而加热的结构，易于将被处理部件的温度保持在一定的温度。还有，通过采用可减少炉内压力的结构，可以在短时间内放出含于内部的低分子有机物。由此，可以蒸发去除含于聚合膜内部的低分子有机物，在后述的成膜工序中，可以防止低分子有机物混入到图案材料里。
在电解之前，也可以对含氟树脂聚合膜的图案形成部分实施相对于电解液的亲液处理。具体为，通过对聚合膜308中的图案形成部分照射紫外线，分解去除聚合膜的一部分即可。由此，可以使电解液易于与聚合膜相溶合，促进图案形成，从而缩短处理时间。
通过以上，可以形成相对于图案材料的掩膜。
之后，如图2(1)所示，在被处理部件的表面涂布图案材料溶液，进行成膜(S356)。还有，含氟树脂聚合膜由于具有相对于图案材料的疏液性，因此图案材料不会堆积在掩膜材料上。接着，干燥图案材料溶液，继续进行加热处理。进而，去除作为掩膜材料的含氟树脂聚合膜308，即可成为图2(2)中所示的完成状态。
(实施形态2)
接着，在实施形态2中的掩膜去除工序是通过对聚合膜照射紫外线进行的。在图6所示的表面改性装置430的处理室432内配置被处理部件10，并在处理室432的上方配置紫外线灯440。在大气中点上紫外线灯440会发生烧熔，因此配置在可转换为氮气的紫外线灯室442内。在紫外线灯室442中的处理室432侧壁面由可透过紫外线的玻璃板441构成，可以将紫外线照射到被处理部件10上。另一方面，处理室432中的紫外线室442侧壁面由可透过紫外线的萤石431构成，可将紫外线照射到被处理部件的同时，可以防止玻璃板441由于供给于处理室432的氟的激发活性种而被浸蚀。接着，将氮气等惰性气体从处理气体供给通道435导入于处理室432内，通过将紫外线照射于被处理部件10的表面，切断含氟树脂聚合膜的键而去除。
还有，当使用如含氟树脂聚合膜这样的受热后其分解被促进的掩膜材料时，通过加热也可以缩短图案形成时间。例如，在照射紫外线的同时将形成有含氟树脂聚合膜的被处理基板加热到各种温度时的基板表面接触角表示于图7中。在图7中，所照射的紫外线波长为172纳米，各基板温度所对应的图案形成时间均设为相同。另外，图案形成之后的基板表面的接触角越小，表示具有疏液性的含氟树脂聚合膜已被分解·去除。图7中可以看出，与将基板温度设为室温25℃时相比，当设成120℃以上时接触角发生了明显的下降。从而，可以缩短图案形成时间。
另外，在对掩膜材料照射紫外线之后，进行加热处理也可以缩短处理时间。例如，在室温下照射紫外线之后，将形成有含氟树脂聚合膜的被处理基板加热到各种温度时的基板表面接触角示于图8中。在图8中，所照射的紫外线的波长为172纳米，各基板温度所对应的紫外线照射时间及加热时间均设为相同。
从图8可以看出，与将基板温度设为室温25℃时相比，当设成120℃以上时接触角发生了明显的下降。从而，可以缩短图案形成时间。
另外，通过暴晒于经活化的臭氧气体或氧气中，也可以燃烧去除聚合膜。此时，含氟树脂聚合膜可被二氧化碳气体及氟气体分解去除。
从节能角度考虑时，上述的加热处理只加热热容较小的掩膜材料层为宜。
还有，在去除聚合膜之前或者去除聚合膜之后，可以进行将所形成的图案定为一定的高度并使其表面平滑的截面成形。由此，可以提高图案的加工精度。该成形工序可通过蚀刻或CPM(科学机械研磨)等进行。另外，当由于成形等造成图案被损伤时，再进行修复为宜。由此，可以提高图案的物性。
还有，当作为所形成的图案的次成膜而形成保护膜等时，在去除聚合膜之后，进行对该次成膜的亲液处理为宜。由此，可以提高与次成膜的密接性。
所述各工序可在将所述被处理部件保持在惰性气体气氛中的状态下进行。在所述各工序之间的所述被处理部件的输送，也可以在将所述被处理部件保持在惰性气体气氛中的状态下进行。由此，可以防止掩膜材料的氧化及腐蚀。
还有，将被处理部件从某一装置移到另一装置上的输送装置中，有每次输送一片晶片的片叶式、和将被处理部件收容于盒子中一次输送多片的批量式。片叶式中包括空气输送或皮带输送等。其中，空气输送是从被处理部件的背面侧向斜上方吹送空气，使被处理部件飘浮的同时赋予向某一方向的推进力的方式。而批量式是将收容有被处理部件的盒子通过无人输送车(AGV)或机器人等输送的方式。所述各工序也可以在将所述被处理部件保持于活性气体气氛中的状态下进行。在所述各工序之间的所述被处理部件的输送，也可以在将所述被处理部件保持在活性气体气氛中的状态下进行。由此，可以防止掩膜材料的氧化及还原。
在上述的实施形态1的掩膜形成方法中，通过在电解液中向形成在被处理部件表面的金属图案通电而电解去除金属图案上的掩膜材料层，完成了图案形成，因此可以简单地进行按照金属图案的图案形成。从而可以减少制造成本。
根据本发明的图案形成方法在基板上形成功能性薄膜的结构体，可以适用于例如半导体器件、电路、显示体模件、发光元件等。
(实施例2)
作为实施例2，图9～图11中简单表示了形成与将用于发光元件的发光层上的有机EL(electroluminescence)薄膜形成在玻璃基板600上的图中所示的透明导电部件601成对的电极607，以夹入发光部件605的形式形成元件的工序之一例。
首先，如图9(1)～(3)所示，在整个玻璃基板600上形成透明导电部件601，利用蚀刻形成所需的图案。
还有，理想的是，如实施例1所述那样，对玻璃基板600进行湿式或者干式的清洗。
在本实施例中，在全面形成透明导电部件601之后，再通过蚀刻形成了图案，但也可以采取用液体透明导电部件601对图案形成部分以外的区域进行疏液处理后只对图案形成部分涂布透明导电部件的方法。此时，对图案形成部分进行亲液处理为宜。
接着，如图9(4)及(5)所示，在整个玻璃基板600上形成遮光部件602，并通过去除象素开口区域的遮光部件602形成所需的图案。
然后，如图9(6)所示，在整个玻璃基板600上形成含氟树脂聚合膜603。在此，含氟树脂聚合膜603的形成可以采用实施例1中所述的含氟聚合膜的形成方法。
之后，如图10(7)所示，通过去除象素开口区域的含氟树脂聚合膜603形成所需的图案。在此，也可以通过在电解液中向形成在玻璃基板600上的透明导电部件601图案通电，电解去除所述透明导电部件601图案上的掩膜材料层。由此，可以简单地进行参照导电材料图案的图案形成。从而，可以减少制造成本。
还有，当疏液处理工序为湿式时，可以通过由阴离子或非离子或者阳离子等表面活性剂的浸渍处理、由硅烷类铝酸盐类或钛酸盐类等偶合剂的处理、SAM膜的形成等进行。另外，当采用干式时，可以通过采用等离子体或电子枪或者光激发法等的氟化处理、含氟树脂膜或者聚硅氧烷膜等的等离子体聚合、根据由等离子体或电子枪或者光激发法等生成的臭氧气体等的氧化处理、硅烷类等偶合剂的蒸镀等进行。
另外，在疏液处理工序之前，通过进行表面的清洗，可以提高疏液膜的机械密接性。当采用湿式时，可以通过纯水处理、由臭氧水等的氧化处理、或者酸/碱清洗(RCA清洗)等进行。此外，当采用干式时，可以通过紫外线处理、根据由等离子体或电子枪或者光激发法等生成的臭氧气体等的氧化处理、硅烷类等偶合剂的蒸镀、或者等离子体聚合等进行。
还有，如实施例1所述，在图案形成中加热基板600可以缩短图案形成时间。
如实施例1所述，在图案形成之后在120℃下对玻璃基板600加热5分钟，可以去除含氟聚合膜603中的低分子部。接着，如图10(8)及图10(9)所示，在玻璃基板600上涂布液体的空穴注入部件604，经干燥、烧成而形成空穴注入部件604。
还有，当空穴注入部件604的供给方法为湿式时，可以通过喷墨法、LSMCD法、旋转法、喷雾法、浸渍法或者直接涂布(CAP Coat)等进行。涂布方法并不是本实施例的实质。
接着，如图10(10)及(11)所示，在玻璃基板600上涂布液体的发光部件605，经干燥、烧成形成发光部件605。
然后，如图11(12)及(13)所示，在玻璃基板600上涂布液体的电子输送部件606，经干燥、烧成形成发光部件606。
之后，如图11(14)及(15)所示，在玻璃基板600上涂布液体电极607的部件，经干燥、烧成形成电极607。
最后，如图11(16)所示，通过对含氟树脂聚合膜603照射紫外线进行掩膜去除工序。紫外线可以通过切断含氟树脂聚合膜603中的键而去除它。
还有，如实施例1中所述，当使用受热后其分解可以被促进的掩膜材料时，也可以通过加热缩短图案形成时间。
另外，在对掩膜材料照射紫外线之后，通过进行加热处理，也可以缩短处理时间。从而，可以缩短图案形成时间。
此外，通过暴晒于经活化的臭氧气体或氧气中，可以燃烧去除聚合膜。此时，含氟树脂聚合膜603可被二氧化碳气体及氟气体分解去除。
从节能角度考虑，上述的加热处理只加热热容较小的掩膜材料层为宜。
当掩膜去除工序为湿式时，可以通过由臭氧水等的氧化处理、由丙酮或抗蚀剂剥离剂等的有机清洗、或者由二氧化碳等的超临界处理等进行。另外，当采用干式时，除了本实施例中所述的紫外线照射之外，也可以通过由经等离子体或电子枪或者光激发法等活化的气体等的研磨加工等进行。
还有，在去除聚合膜之前或者去除聚合膜之后，可以进行将所形成的图案定为一定的高度并使其表面平滑的截面成形。由此，可以提高图案的加工精度。该成形工序可通过蚀刻或CPM(科学机械研磨)等进行。另外，当由于成形等造成图案被损伤时，再进行修复为宜。由此，可以提高图案的物性。
根据以上，可以形成自发光元件。
还有，当作为所形成的图案的次成膜而形成保护膜时，在去除聚合膜之后，进行相对于该次成膜的亲液处理为宜。由此，可以提高与次成膜的密接性。
还有，在本实施例中，电极607是由液体状部件形成的，通过干式的等离子体CVD法、等离子体聚合法(MOCVD、常压CVD、P-CVD、光CVD、热CVD)、蒸镀法、溅射法等形成在整个基板上之后，可以通过蚀刻形成电极607。
在本实施例中，表示了进行一次疏液处理的例子，但也可以适当加入到涂布液体材料的各部件形成工序之前。
另外，通过在各工序之前进行清洗，可以提高膜的密接性。
在所述掩膜去除工序之前，可以具有去除所述掩膜表面中所述图案材料的残留物的工序。当残留物去除工序为湿式时，可以通过旋转蚀刻或者CMP等进行。由此，可以缩短掩膜去除工序的处理时间，从而减少制造成本。
所述各工序可以在将所述被处理部件保持在惰性气体气氛中的状态下进行。所述各工序之间的所述被处理部件的输送也可以在将所述被处理部件保持在惰性气体气氛中的状态下进行。由此，可以防止掩膜材料的氧化及腐蚀。
所述各工序可以在将所述被处理部件保持在活性气体气氛中的状态下进行。所述各工序之间的所述被处理部件的输送也可以在将所述被处理部件保持在活性气体气氛中的状态下进行。由此，可以防止掩膜材料的氧化及还原。
(实施形态3)
下面说明实施形态3。实施形态3的掩膜形成方法具有：在实施形态1中的掩膜材料层的图案形成工序之后，通过向被处理部件表面导入含氟的气体，并同时向被处理部件表面照射紫外线，对被处理部件表面的图案形成部分实施相对于图案材料的亲性处理的同时，对被处理部件表面的图案形成部分以外的部分实施相对于图案材料的疏性处理的表面改性工序。还有，与实施形态1及实施形态2相同构成的部分，在此省略说明。
表面改性装置与图6所示的说明图相同。但是，在其处理室432的前后，形成有处理气体供给通道435及处理气体排出通道436。不同点在于，通过处理气体供给通道，将在外部被所谓的远程(remote)等离子体活化的含氟气体供给处理室432内。另外，处理气体排出通道436连接于未图示的净气器(scrubber)，进行排出气体的除污处理。
另一方面，在处理室432的上方配置紫外线灯440。紫外线灯440在大气中点灯时会发生烧熔，因此配置于可转换为氮气的紫外线灯室442内。在紫外线灯室442中的处理室432侧壁面由可透过紫外线的玻璃板441构成，可以将紫外线照射到被处理部件10上。另一方面，处理室432中的紫外线室442侧壁面由可透过紫外线的萤石431构成，可将紫外线照射到被处理部件，同时可以防止玻璃板441由于供给于处理室432的氟的激发活性种而被浸蚀。
下面，按照工序的顺序详细说明实施形态3的掩膜形成方法及掩膜去除方法。图12中示出了实施形态3的掩膜形成方法及掩膜去除方法的流程图。
首先，说明掩膜形成方法。到图案形成工序为止与实施形态1相同。
接着，对抗蚀剂进行表面改性(S452)。具体为，对已形成图案的抗蚀剂表面进行氟化处理。首先，在图6中所示的表面改性装置430的处理室432内配置被处理部件10。然后，将由远程等离子体预先活化的CF4等含氟气体从处理气体供给通道435导入到处理室432内。此时，氟的激发活性种可以与抗蚀剂等有机物发生反应，在其表面形成具有疏液性的氟化合物。还有，远程等离子体并不限于外加高频电压的方法，根据照射电子束或紫外线的方法也可以活化含氟气体。另一方面，在图案形成部分由于露出有硅氧化膜等，因此即使暴晒于含有经活化的氟的气体中也不会显疏液性。
另外，与此同时，向被处理部件10表面照射紫外线。此时，可以促进氟的激发活性种和抗蚀剂膜的反应，可赋予抗蚀剂膜表面较大的疏液性。另一方面，氟化合物从图案形成部分中的硅氧化膜等表面被去除，硅氧化膜可以积极维持其原有的亲液性。
还有，为了进一步对图案形成部分赋予亲液性，可以追加进行由紫外线的照射等的亲性处理(S480)。由此，可以提高被处理部件和图案材料的密接性。
在加热处理抗蚀剂之前，进行上述的抗蚀剂的表面改性为宜。这是因为只要是在通过加热处理结束抗蚀剂的反应之前，就可以使氟与抗蚀剂反应从而容易地进行氟化处理。
根据以上，可以形成相对于图案材料的掩膜。
在上述的实施形态3的掩膜形成方法中，由于具有：通过向被处理部件表面导入含氟气体，同时向被处理部件照射紫外线，对被处理部件表面的图案形成部分实施相对于图案材料的亲性处理的同时，对被处理部件表面的图案形成部分以外的部分实施相对于图案材料的疏性处理的工序，因此可以减少工序数，从而降低制造成本。
还有，在上述例中以表面具有抗蚀剂及硅氧化物的被处理部件为例说明了选择性地进行表面改性的方法，但本实施形态并不限于这些，也可以广泛适用于表面具有抗蚀剂以外的有机物及硅氧化膜以外的氧化物的被处理部件。
(实施形态4)
接着，说明实施形态4。实施形态4的掩膜形成方法是，通过向被处理部件表面导入掩膜材料的原料气体，同时向被处理部件表面的图案形成部分照射紫外线，阴止在图案形成部分形成掩膜材料层，从而对被处理部件表面的图案形成部分以外的部分直接描画掩膜材料层的方法。对于与实施形态1至实施形态3相同构成的部分，在此省略说明。
上述的含氟树脂聚合膜的形成及紫外线的照射，是采用以下的疏性处理装置进行的。图13示出了直接描画装置的说明图。疏性处理装置530具有处理腔室531，在处理腔室531内形成有可以载置被处理部件10的工作台532。另外，在其上方可以配置掩膜30。另一方面，室531的上方配置紫外线灯542。在大气中点上紫外线灯542会发生烧熔，因此配置在可转换为氮气543的紫外线灯室541内。此外，紫外线灯室541和处理腔室531之间的境界面由透过紫外线的萤石544构成，可以向被处理部件照射紫外线的同时，可以防止由于供给于处理腔室531的氟的激发活性种而被浸蚀。
另外，处理腔室531上通过供给配管535连接有等离子体腔室533。等离子体腔室形成于对向电极534之间，对向电极534上连接有高频电源536。进而，在等离子体腔室533上，通过具有流量控制阀512的供给配管502连接有处理气体供给部504。该处理气体供给部504具有用于储存由氟化物(フロリナ一ト)等直链状PFC构成的液体有机物506的容器508。此外，容器508上设有作为加热部的加热器510，可以加热液体有机物506使之气化。还有，在供给配管502的流量控制阀512的下流侧，通过具有流量控制阀514的载体配管516，连接有载体气体供给部518。作为载体气体可以使用氮气或氩气等惰性气体。进而，如图13中的虚线所示，在供给配管502上通过具有流量控制阀520的配管522连接有第2处理气体供给部524。从而，从第2处理气体供给部524向液体有机物506的蒸气添加作为第2处理气体的CF4。
下面按照各工序的顺序详细说明实施形态4的掩膜形成方法及掩膜去除方法。图14中示出了实施形态4的掩膜形成方法的流程图。
先说明掩膜形成方法。
首先，在清洗被处理部件的同时对表面进行亲性处理(S550)。
接着，同时进行聚合膜的形成和图案形成(S552)。具体为，如图13所示，将被处理部件10安装在疏性处理装置530的工作台532上，并在其上方配置掩膜30。然后，点上紫外线灯542，向被处理部件10照射紫外线548。如上所述，由于掩膜30中只有相对应于被处理部件10的图案形成部分的部分具有透光性，因此，通过掩膜30紫外线548只照射到图案形成部分。
同时，向腔室内供给经活化的原料气体538，在被处理部件10表面形成含氟树脂聚合膜。具体为，加热并气化由直链状PFC等构成的液体有机物506，与载体气体一同导入到等离子体腔室533内。还有，根据需要可以添加CF4等低分子PFC气体。在等离子体腔室533，向直链状PFC蒸气外加高频电压时，直链状PFC的键会被部分切断，成为活性状态。将该经活化的直链状PFC供给于处理腔室531。还有，除了高频电压之外，也可以通过照射电子束或者照射紫外线来活化直链状PFC。
根据以上，在被处理部件10表面的图案形成部分以外的部分，抵到该部分的活性直链状PFC发生聚合，形成含氟树脂聚合膜。还有，所形成的聚合膜的厚度在100以下。另一方面，在图案形成部分，由紫外线阻止聚合反应，且所形成的聚合膜的键被切断，因此含氟树脂聚合膜的形成受到了阻止。除此之外，也去除了付着在该部分的抗蚀剂等有机物，因此对该部分赋予了亲液性。
为了对图案形成部分进一步赋予亲液性，可以追加进行由紫外线的照射等的亲性处理(S580)。由此，可以提高被处理部件和图案材料的密接性。
另外，也可以加热处理含氟树脂聚合膜(S582)。由此，可以蒸发去除含于聚合膜内部的低分子有机物，从而在之后的成膜工序中可以防止低分子有机物混入到图案材料里。还有，加热处理可以与聚合膜的形成同时进行。
根据以上，可以形成相对于图案材料的掩膜。
在上述的实施形态4的掩膜形成方法中，通过向被处理部件表面的掩膜材料导入原料气体，并同时向被处理部件表面的图案形成部分照射紫外线，阻止了在图案形成部分的掩膜材料层的形成，进行了直接描画工序，因此可以减少工序数，降低制造成本。
还有，在上述例中，说明了在形成聚合膜的同时照射光来直接描画的方法，但除此之外也可以在被处理部件表面载置在图案形成部分以外的部分具有开口部的硬(hard)掩膜，通过在开口部形成聚合膜进行直接描画。
另外，也可以在直接描画掩膜材料的同时照射光线，由此固化掩膜。还有，也可以在供给掩膜材料的同时照射光线，由此边固化光照射部件的掩膜材料边直接描画。
此时，可以同时加热被处理部件。
根据本发明的图案形成方法在基板上形成功能性薄膜的结构体可适用于例如半导体器件、电路、显示体模件、发光元件等。所述功能性薄膜的膜厚可以根据细微结构体的用途而任意设定，优选为0.02～4μm。
适用本发明图案形成方法的这些制品具有高品质，在制造工序的简化、制造成本方面也优于以往的方法。

Claims (24)

1.一种掩膜形成方法，为了用液状的图案材料形成所需的图案，该方法由：在整个所述被处理部件表面形成疏液性掩膜材料层的掩膜材料层形成工序、在所述掩膜材料层的所述图案形成部分通过去除所述掩膜材料进行图案形成的图案形成工序、涂布所述液状的图案材料形成所述所需图案的成膜工序、干燥并烧成所述液状的图案材料的加热工序、去除所述掩膜的掩膜去除工序所构成，其特征在于，所述图案形成工序中，通过在电解液中对形成在被处理部件表面上的导电材料图案进行通电，电解去除所述导电材料图案上的掩膜材料层。
2.根据权利要求1所述的掩膜形成方法，其特征在于，所述掩膜材料层形成工序、以及图案形成工序具有：通过将所述被处理部件暴晒于含氟气体的同时对所述被处理部件照射电磁波，对所述被处理部件表面的图案形成部分实施相对于所述图案材料的亲性处理，同时对所述被处理部件表面的图案形成部分以外的部分实施相对于所述图案材料的疏性处理的工序。
3.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述掩膜材料层形成工序之前，具有清洗所述被处理部件表面的工序。
4.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述掩膜材料层形成工序之前，具有对整个所述被处理部件表面实施相对于所述掩膜材料的亲液处理的工序。
5.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述掩膜材料层形成工序之前，具有对整个所述被处理部件表面实施相对于所述掩膜材料的疏液处理的工序。
6.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述掩膜材料层形成工序之前，具有：对所述被处理部件表面的图案形成部分实施相对于所述掩膜材料的亲液处理的工序、和对所述被处理部件表面的图案形成部分以外的部分实施相对于所述掩膜材料的疏液处理的工序。
7.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述图案形成工序之前，具有对所述掩膜材料层表面的图案形成部分实施相对于掩膜去除材料的亲液处理的工序。
8.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述图案形成工序之前，具有对所述掩膜材料层表面的图案形成部分以外的部分实施相对于掩膜去除材料的疏液处理的工序。
9.根据权利要求1或2中任一项所述的掩膜形成方法，其特征在于，在所述图案形成工序之前，具有：对所述掩膜材料层表面的图案形成部分实施相对于掩膜去除材料的亲液处理的工序、和对所述掩膜材料层表面的图案形成部分以外的部分实施相对于掩膜去除材料的疏液处理的工序。
10.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述图案形成工序之前，具有对整个所述掩膜材料层表面实施相对于所述图案材料的疏液处理的工序。
11.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述图案形成工序之前或者之后具有加热处理工序。
12.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述掩膜去除工序之前，具有去除所述掩膜表面中所述图案材料的残留物的工序。
13.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述掩膜去除工序之前，具有成形所述图案表面的工序。
14.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述掩膜去除工序之前，具有清洗所述被处理部件的工序。
15.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述掩膜去除工序之前，具有进行相对于掩膜去除材料的亲液处理的工序。
16.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述掩膜去除工序之前，具有预热所述掩膜的工序。
17.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述掩膜去除工序之后，具有成形所述图案表面的工序。
18.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述掩膜去除工序之后，具有修复产生于所述图案上的损伤的工序。
19.根据权利要求1或2中所述的掩膜形成方法，其特征在于，在所述掩膜去除工序之后，具有实施相对于所述图案的次成膜材料的亲液处理的工序。
20.根据权利要求1或2中所述的掩膜形成方法，其特征在于，所述各工序是在将所述被处理部件保持于惰性气体气氛中的状态下进行的。
21.根据权利要求1或2中所述的掩膜形成方法，其特征在于，所述各工序之间的所述被处理部件的输送是在将所述被处理部件保持于惰性气体气氛中的状态下进行的。
22.根据权利要求1或2中所述的掩膜形成方法，其特征在于，所述各工序是在将所述被处理部件保持于活性气体气氛中的状态下进行的。
23.根据权利要求1或2中所述的掩膜形成方法，其特征在于，所述各工序之间的所述被处理部件的输送是在将所述被处理部件保持于活性气体气氛中的状态下进行的。
24.一种发光元件的形成方法，用液状的图案材料形成所需图案的发光元件的形成方法，其特征在于，具有：在整个被处理部件表面形成疏液性掩膜材料层的掩膜材料层形成工序；通过在电解液中对设置在所述掩膜材料层的所述图案形成部分的导电性图案进行通电，电解去除所述导电性图案上的掩膜材料而形成图案的图案形成工序；涂布所述液状的图案材料形成发光层的成膜工序；干燥所述液状的图案材料的加热工序。
CNB028029739A 2001-12-06 2002-12-06 掩膜形成方法及去除方法、以及由该方法制造的半导体器件、电路、显示体模件、滤色器及发光元件 Expired - Fee Related CN1238769C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001373081 2001-12-06
JP373081/01 2001-12-06
JP373081/2001 2001-12-06

Publications (2)

Publication Number Publication Date
CN1473284A CN1473284A (zh) 2004-02-04
CN1238769C true CN1238769C (zh) 2006-01-25

Family

ID=19181862

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028029739A Expired - Fee Related CN1238769C (zh) 2001-12-06 2002-12-06 掩膜形成方法及去除方法、以及由该方法制造的半导体器件、电路、显示体模件、滤色器及发光元件

Country Status (6)

Country Link
US (1) US7148148B2 (zh)
JP (1) JP3901156B2 (zh)
KR (1) KR100519835B1 (zh)
CN (1) CN1238769C (zh)
TW (1) TW577111B (zh)
WO (1) WO2003048864A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103088317A (zh) * 2011-11-08 2013-05-08 株式会社日立高新技术 成膜装置及成膜方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0207134D0 (en) * 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
US20060141157A1 (en) * 2003-05-27 2006-06-29 Masahiko Sekimoto Plating apparatus and plating method
JP4846201B2 (ja) * 2004-02-26 2011-12-28 株式会社荏原製作所 めっき装置及びめっき方法
JP4175298B2 (ja) * 2004-07-07 2008-11-05 セイコーエプソン株式会社 カラーフィルタとその製造方法及び電気光学装置並びに電子機器
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI450044B (zh) * 2005-08-31 2014-08-21 尼康股份有限公司 An optical element, an exposure apparatus using the same, an exposure method, and a manufacturing method of the micro-element
US7812926B2 (en) * 2005-08-31 2010-10-12 Nikon Corporation Optical element, exposure apparatus based on the use of the same, exposure method, and method for producing microdevice
KR100817101B1 (ko) * 2007-04-04 2008-03-26 한국과학기술원 폴리머 또는 레지스트 패턴과 이를 이용한 몰드, 금속 박막패턴, 금속 패턴 및 이들의 형성 방법
JP5417732B2 (ja) * 2008-03-31 2014-02-19 住友化学株式会社 親液撥液パターンの形成方法および有機エレクトロルミネッセンス素子の製造方法
KR100948395B1 (ko) * 2008-05-23 2010-03-23 풍원화학(주) 유기전계발광표시장치 제조공정에서 사용되는 도전부재를세정하기 위한 세정장치, 세정방법 및 전해세정약품
GB201105364D0 (en) * 2011-03-30 2011-05-11 Cambridge Display Tech Ltd Surface planarisation
US9062367B2 (en) * 2011-09-08 2015-06-23 Varian Semiconductor Equipment Associates, Inc. Plasma processing of workpieces to form a coating
EP2803083A4 (en) 2012-01-10 2014-12-31 Hzo Inc MASKS FOR APPLYING PROTECTIVE COATINGS TO ELECTRONIC ASSEMBLIES, MASKED ELECTRONIC ASSEMBLIES, AND ASSOCIATED METHODS
US20130335898A1 (en) 2012-06-18 2013-12-19 Hzo, Inc. Systems and methods for applying protective coatings to internal surfaces of fully assembled electronic devices
EP2943289A4 (en) 2013-01-08 2016-02-17 Hzo Inc COVERING OF SUBSTRATES FOR APPLYING PROTECTIVE LAYERS
US9894776B2 (en) 2013-01-08 2018-02-13 Hzo, Inc. System for refurbishing or remanufacturing an electronic device
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
DE102018210064A1 (de) * 2018-06-21 2019-12-24 Robert Bosch Gmbh Verfahren zum lokalen Entfernen und/oder Modifizieren eines Polymermaterials auf einer Oberfläche
US10790472B2 (en) 2018-08-03 2020-09-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing a thin film encapsulation layer and organic light emitting diode display device
CN109037482A (zh) * 2018-08-03 2018-12-18 武汉华星光电半导体显示技术有限公司 薄膜封装层的制备方法及oled显示装置
US11374193B2 (en) 2019-05-08 2022-06-28 Samsung Display Co., Ltd. Display device having second electrode including a first portion that is not overlapped with the module hole and a second portion between the module hole and the first portion
WO2022224314A1 (ja) * 2021-04-19 2022-10-27 シャープ株式会社 表示装置の製造方法、および表示装置
CN115291425A (zh) * 2022-08-11 2022-11-04 业成科技（成都）有限公司 表面损伤修补方法、显示面板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186069A (ja) 1996-01-08 1997-07-15 Sony Corp 多層レジストパターンおよび多層レジストパターン形成方法
US5863233A (en) * 1996-03-05 1999-01-26 Candescent Technologies Corporation Field emitter fabrication using open circuit electrochemical lift off
US5658697A (en) * 1996-04-17 1997-08-19 Industrial Technology Research, Institute Method for producing color filters by the use of anionic electrocoats
US6120674A (en) * 1997-06-30 2000-09-19 Candescent Technologies Corporation Electrochemical removal of material in electron-emitting device
US6334942B1 (en) * 1999-02-09 2002-01-01 Tessera, Inc. Selective removal of dielectric materials and plating process using same
JP3266195B2 (ja) 1999-03-23 2002-03-18 日本電気株式会社 半導体装置の製造方法
TW475269B (en) 1999-03-30 2002-02-01 Seiko Epson Corp Method of manufacturing thin-film transistor
JP3879312B2 (ja) 1999-03-31 2007-02-14 セイコーエプソン株式会社 膜の形成方法、及びデバイスの製造方法
JP3584785B2 (ja) 1999-06-16 2004-11-04 セイコーエプソン株式会社 フッ素樹脂膜の形成方法および半導体装置並びにその製造方法
JP3237667B2 (ja) * 1999-11-12 2001-12-10 富士ゼロックス株式会社 光触媒を用いた新規な着膜方法およびこの方法を使用するカラーフィルターの製造方法、それに使用する電解液、ならびに製造装置
JP3921917B2 (ja) 2000-03-31 2007-05-30 セイコーエプソン株式会社 微細構造体の製造方法
JP2002050610A (ja) 2000-08-02 2002-02-15 Seiko Epson Corp 有機薄膜のパターニング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103088317A (zh) * 2011-11-08 2013-05-08 株式会社日立高新技术 成膜装置及成膜方法

Also Published As

Publication number Publication date
WO2003048864A1 (fr) 2003-06-12
KR20040019278A (ko) 2004-03-05
TW577111B (en) 2004-02-21
JPWO2003048864A1 (ja) 2005-04-14
CN1473284A (zh) 2004-02-04
US7148148B2 (en) 2006-12-12
KR100519835B1 (ko) 2005-10-06
US20030143845A1 (en) 2003-07-31
JP3901156B2 (ja) 2007-04-04
TW200301507A (en) 2003-07-01

Similar Documents

Publication Publication Date Title
CN1238769C (zh) 掩膜形成方法及去除方法、以及由该方法制造的半导体器件、电路、显示体模件、滤色器及发光元件
CN1445820A (zh) 成膜方法及使用该方法制造的器件、和器件的制造方法
CN1261973C (zh) 表面处理方法及膜图案的形成方法
CN1290157C (zh) 化学气相沉积设备以及化学气相沉积设备的清洗方法
CN1298199C (zh) 等离子体处理方法及装置
CN1717791A (zh) 基板处理容器的清洗方法
CN1943003A (zh) 用于原位薄膜堆积制程的方法及装置
CN1539161A (zh) 处理一种如半导体晶片的工件的方法和设备
CN1638028A (zh) 蚀刻高介电常数材料和清洗用于高介电常数材料的沉积室的方法
CN1622281A (zh) 半导体器件的制造方法及用于剥离抗蚀剂的清洗装置
CN1539159A (zh) 薄膜形成装置的洗净方法
CN1502120A (zh) 被处理体的处理方法及处理装置
CN1976003A (zh) 半导体装置的制造方法及基板处理系统
CN1947478A (zh) 电路基板、电路基板的制造方法及具有电路基板的显示装置
CN1192815C (zh) Pfc处理方法及其处理装置
CN1579010A (zh) Cvd设备以及使用所述cvd设备清洗所述cvd设备的方法
CN101030538A (zh) 等离子体蚀刻装置和等离子体蚀刻方法
CN1833312A (zh) 放置台结构以及具有该放置台结构的热处理装置
CN100350569C (zh) 处理气体导入机构和等离子体处理装置
CN1741712A (zh) 布线图案形成方法及tft用栅电极的形成方法
CN1579011A (zh) Cvd设备以及使用cvd设备清洗cvd设备的方法
CN1277775C (zh) 玻璃基板的制造方法及玻璃基板、以及具有此玻璃基板的有机场致发光元件
CN1124304A (zh) 用于阳极氧化的设备及方法
CN1292454C (zh) 等离子体处理方法以及设备
CN100347830C (zh) 蚀刻方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060125

Termination date: 20181206

CF01 Termination of patent right due to non-payment of annual fee