KR100519835B1 - 막의 형성 방법 및 해당 수법에 의해 제조된 반도체 장치, 전기 회로, 표시체 모듈, 컬러 필터 및 발광 소자 - Google Patents

막의 형성 방법 및 해당 수법에 의해 제조된 반도체 장치, 전기 회로, 표시체 모듈, 컬러 필터 및 발광 소자 Download PDF

Info

Publication number
KR100519835B1
KR100519835B1 KR10-2003-7010321A KR20037010321A KR100519835B1 KR 100519835 B1 KR100519835 B1 KR 100519835B1 KR 20037010321 A KR20037010321 A KR 20037010321A KR 100519835 B1 KR100519835 B1 KR 100519835B1
Authority
KR
South Korea
Prior art keywords
mask
pattern
forming
film
material layer
Prior art date
Application number
KR10-2003-7010321A
Other languages
English (en)
Other versions
KR20040019278A (ko
Inventor
모리요시아키
미야카와다쿠야
사토미츠루
아스케신타로
다카기겐이치
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040019278A publication Critical patent/KR20040019278A/ko
Application granted granted Critical
Publication of KR100519835B1 publication Critical patent/KR100519835B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning By Liquid Or Steam (AREA)
  • Optical Filters (AREA)

Abstract

제조 비용의 삭감이 가능한, 마스크 형성 방법의 제공을 목적으로 한다.
액상의 패턴 재료를 이용하여 소망 패턴을 형성하기 위해서, 피처리 부재의 표면에 마스크를 형성하는 방법으로서, 피처리 부재 표면의 전체에 대하여 레지스트를 도포하는 제 1 공정(S152)과, 도포한 레지스트를 건조시키는 제 2 공정(S154) 과, 포토리소그래피를 이용하여 패턴 형성 부분의 레지스트를 제거함으로써 패터닝을 실행하는 제 3 공정(S156)과, 레지스트를 가열 처리하는 제 4 공정(S158)을 갖는 구성으로 하였다.

Description

막의 형성 방법 및 해당 수법에 의해 제조된 반도체 장치, 전기 회로, 표시체 모듈, 컬러 필터 및 발광 소자{FILM FORMING METHOD, AND SEMI-CONDUCTOR DEVICE, ELECTRIC CIRCUIT, DISPLAY MODULE, COLOR FILTER AND LIGHT EMITTING ELEMENT PRODUCED BY THE TECHNIQUES}
본 발명은, 반도체 장치나 액정 장치, 혹은 기타 박막 적층을 갖는 소자 장치의 제조 분야나, 고밀도 실장 분야에 관계되고, 특히 장치류의 제조 시에 감압 환경을 필요로 하지 않고 대기압의 근방에서 액상 패턴 재료를 이용하여 패턴을 형성하기 위한, 마스크의 형성 방법 및 이 방법에 의해 제조된 반도체 장치에 관한 것이다.
종래, 반도체 장치를 제조할 때에는, 웨이퍼 기판의 표면에 소자를 형성한 후, 이들 소자의 상층측에 배선 패턴을 형성하도록 하고 있다.
도 15 및 도 16은, 종래의 패터닝 공정을 도시하는 공정도이다. 도 15(1)에 도시하는 바와 같이 반도체 웨이퍼(1)의 표면에 예컨대, 배선을 형성하기 위해서, 도시하지 않은 절연막이 형성된 반도체 웨이퍼(1)의 표면에, 도 15(2)에 도시하는 바와 같이 플라즈마 CVD를 실행하고, 배선층(2)을 그 상층에 형성한다. 또, 당해 배선층(2)의 형성은 스퍼터링(sputtering)에 의해서 형성하더라도 좋다.
이와 같이, 반도체 웨이퍼(1)의 상층에 배선층(2)을 형성한 뒤에는, 당해 배선층(2)의 상층에 포토 레지스트를 도포하여 레지스트막을 형성하고, 이것을 감광 공정, 포토 에칭 공정에 도입하여, 도 15(3)에 도시하는 바와 같이 패터닝된 레지스트막(3)을 형성한다.
그리고 도 16(1)에 도시하는 바와 같이 반도체 웨이퍼(1)를 드라이 에칭 공정에 도입하고, 레지스트막(3)을 마스크로 하여 배선층(2)의 에칭을 실행한다. 이 상태를 도 16(2)에 도시한다. 이렇게 해서 레지스트막(3)의 하층에만 배선층(2)을 남긴 뒤에는, 용제에 의해서 상기 배선층(2)의 상층에 위치하는 레지스트막(3)의 제거를 실행한다.
이러한 공정을 거치면, 반도체 웨이퍼(1)의 표면에 배선 패턴(4)을 형성할 수 있다.
그러나, 상술한 제조 프로세스 및 이 프로세스에 의해 제조된 반도체 장치에서는, 이하에 나타낸 바와 같은 문제점이 있었다.
즉 종래의 공정은, 그 대부분이 진공 상태(감압 환경)에서 실행되고 있으므로, 이들 제조 공정에서는 진공 처리 설비가 불가결하다. 그리고, 이들 진공 처리설비에서는, 그 처리를 실행하는데 있어 주변의 배기(排氣)나 냉각수 등의 기초 설비 관련을 포함한 소비 에너지가 막대해지고 있어, 제조 공정에 필요한 에너지의 6할 이상을 차지하고 있다고 하는 문제가 있었다.
또, 소비 에너지의 증가는, 진공 처리 설비의 다음 구성 요소가 요인인 것으로 생각된다. 대기압의 환경으로부터 진공 상태로 워크(work)를 반송시키기 위한 챔버 로드 록(chamber load lock)이나, 처리실을 진공으로 하기 위한 복수의 드라이 펌프(dry pump)나 터보 펌프(turbopump), 또한 작업 처리량(throughput)을 향상시키기 위한 챔버의 복수화에 따라서 발생하는 풋프린트(footprint)의 증대, 그에 따른 청정실(clean room) 면적의 증대, 또한 그것을 유지하는 기초 설비의 증가 등을 들 수 있다.
이 때문에, 종래 감압 하에서 실행되고 있던 스퍼터링이나 CVD에 의한 성막(成膜)을, 대기압 하에서 액상 패턴 재료를 이용하여 실행하는 수법의 개발이 진행되고 있다.
또한, 종래의 공정에서는, 피처리 부재 표면의 전면에 형성한 패턴 재료층에 대하여, 에칭을 실행하는 것에 의해 패턴을 형성하지만, 이 에칭에 필요한 에너지의 사용량이 많다고 하는 문제가 있다.
본 발명은, 상기 종래의 문제점에 착안하여, 액상 패턴 재료를 이용하여 패턴을 형성하기 위한 마스크 형성 방법을 제공하는 것을 목적으로 한다.
덧붙여 본 발명은, 피처리 부재와의 밀착성의 향상이 가능한 마스크 형성 방법을 제공하는 것을 목적으로 한다. 또한, 마스크의 패터닝 성능 및 패턴 재료에 의한 패턴 형성 성능의 향상이 가능한 마스크 형성 방법을 제공하는 것을 목적으로 한다.
또, 본 발명은, 상기 마스크 형성 방법을 사용하여 형성한 마스크의 제거 방법을 제공하는 것도 목적으로 한다. 또한, 상기 마스크 형성 방법 및 마스크 제거 방법을 사용하여 형성한 반도체 장치, 전기 회로, 표시체 모듈, 컬러 필터 및 발광 소자를 제공하는 것도 목적으로 한다.
도 1은 제 1 실시형태에 따른 마스크 형성 방법의 제 1 설명도,
도 2는 제 1 실시형태에 따른 마스크 형성 방법의 제 2 설명도,
도 3은 제 1 실시형태에 따른 마스크 형성 방법의 흐름도,
도 4는 중합막 형성 장치의 설명도,
도 5는 전기 분해 장치의 설명도,
도 6은 제 1 실시형태에 따른 마스크 제거 장치의 설명도,
도 7은 자외선 조사와 동시에 불소 수지 중합막을 형성한 피처리 기판을 여러 가지 온도로 가열한 경우에, 기판 표면의 접촉각의 변화를 나타내는 그래프,
도 8은 자외선을 조사한 후에 불소 수지 중합막을 형성한 피처리 기판을 여러 가지 온도로 가열한 경우에, 기판 표면의 접촉각의 변화를 나타내는 그래프,
도 9는 제 1 실시형태에 따른 유기 EL(electroluminescence) 소자 형성 공정의 제 1 설명도,
도 10은 제 1 실시형태에 따른 유기 EL(electroluminescence) 소자 형성 공정의 제 2 설명도,
도 11은 제 1 실시형태에 따른 유기 EL(electroluminescence) 소자 형성 공정의 제 3 설명도,
도 12는 제 3 실시형태에 따른 마스크 형성 방법 및 마스크 제거 방법의 흐름도,
도 13은 직접 묘화(描畵) 장치의 설명도,
도 14는 제 4 실시형태에 따른 마스크 형성 방법의 흐름도,
도 15는 종래의 패터닝 공정을 나타내는 제 1 공정도,
도 16은 종래의 패터닝 공정을 나타내는 제 2 공정도.
도면의 주요 부분에 대한 부호의 설명
10 : 피처리 부재 102 : 공급 배관
104 : 처리 가스 공급부 106 : 액체 유기물
108 : 용기 110 : 히터
112 : 유량 제어 밸브 114 : 유량 제어 밸브
116 : 캐리어 배관 118 : 캐리어 가스 공급부
120 : 유량 제어 밸브 122 : 배관
124 : 제 2 처리 가스 공급부 130 : 중합막 형성 장치
131 : 처리실 132 : 처리 스테이지
134 : 고주파 전극 135 : 고주파 전원
304 : 금속 패턴 306 : 절연막
308 : 중합막 310 : 새로운 패턴
330 : 전기 분해 장치 331 : 용기
334 : 전극 335 : 전원
338 : 전해액 430 : 마스크 제거 장치
431 : 형석 432 : 처리실
433 : 처리 스테이지 435 : 처리 가스 공급로
436 : 처리 가스 배출로 438 : 봉지 부재
440 : 자외선 램프 441 : 유리판
442 : 자외선 램프실 502 : 공급 배관
504 : 처리 가스 공급부 506 : 액체 유기물
508 : 용기 510 : 히터
512 : 유량 제어 밸브 514 : 유량 제어 밸브
516 : 캐리어 배관 518 : 캐리어 가스 공급부
520 : 유량 제어 밸브 522 : 배관
524 : 제 2 처리 가스 공급부 530 : 발성 처리 장치
531 : 처리 챔버 532 : 스테이지
533 : 플라즈마 챔버 534 : 대향 전극
535 : 공급 배관 536 : 고주파 전원
538 : 원료 가스 541 : 자외선 램프실
542 : 자외선 램프 543 : 질소 가스
544 : 형석 548 : 자외선
600 : 유리 기판 601 : 투명 전극
602 : 차광 부재 603 : 불소 수지 중합막
604 : 정공 주입 부재 605 : 셀프 발광 부재
606 : 전자 수송 부재 607 : 전극
상기 목적을 달성하기 위해서, 본 발명에 따른 마스크 형성 방법은, 액상의 패턴 재료를 이용하여 소망 패턴을 형성하기 위해서, 피처리 부재의 표면에 마스크를 형성하는 방법으로서, 상기 피처리 부재 표면의 전체에 대하여 마스크 재료의 층을 형성하는 마스크 재료 형성 공정과, 상기 마스크 재료층의 상기 패턴 형성 부분에 대하여 상기 마스크 재료를 제거함으로써 패터닝을 실행하는 패터닝 공정과, 상기 액상의 패턴 재료를 도포하여 상기 소망 패턴을 형성하는 성막 공정과, 상기 액상의 패턴 재료를 건조, 소성하는 가열 공정과, 상기 마스크를 제거하는 마스크 제거 공정을 갖는 구성으로 하였다.
또, 마스크 재료층의 형성 공정은, 습식의 경우에는, 잉크젯법, LSMCD법, 스핀법, 스프레이, 딥 또는 직접 도포(dip or direct coating)(CAP Coat) 등에 의해서 실행할 수 있다. 또한 건식의 경우에는, 플라즈마 CVD법, 플라즈마 중합법(MOCVD, 상압 CVD, P-CVD, 광 CVD, 열 CVD), 증착법, 스퍼터법, 이온 도금, 또는 전자선 조사 등에 의해서 실행할 수 있다.
또, 상기 패터닝 공정은, 피처리 부재 표면에 형성된 도전 재료 패턴에 탄산수 등의 전해액 속에서 통전함으로써, 상기 도전 재료 패턴 상의 마스크 재료층을 전기 분해하여 제거하는 구성으로 하였다. 이에 따라, 도전 재료 패턴에 따른 패터닝을 간단히 실행할 수 있다. 따라서, 제조 비용을 삭감할 수 있다.
또한, 피처리 부재의 표면에 소정의 패턴을 형성하기 위한 마스크를 형성하는 방법으로서, 패턴 형성 공정의 전 또는 후에, 상기 마스크 재료층을 가열 처리하는 가열 공정을 갖는 구성으로 하였다. 가열 처리에 의해, 마스크의 기계적 강도를 향상시키고, 마스크 재료가 액체 재료 내에 혼입하는 것을 억제할 수 있다.
또, 가열 공정은, 플라즈마, 전자총 또는 광여기법(光勵起法) 등에 의한 활성화 가스 분위기 또는 불활성 가스 분위기에서의 감압 건조, 마이크로파 가열, 고주파 가열, 승온 단계법 등에 의한 램프 가열, 또는 승온 단계법 등에 의한 히터 가열 등에 의해서 실행할 수 있다.
또, 상기 마스크 재료층 형성 공정 전에, 상기 피처리 부재의 표면을 세정하는 공정을 갖는 구성으로 해도 좋다. 이에 따라, 불순물의 혼입을 방지할 수 있다.
또, 세정 공정은, 습식의 경우에는, 순수 세정, 오존수 등에 의한 산화 세정, 계면 활성제에 의한 세제 세정, 불화 수소 등에 의한 라이트 에칭(light etching), 또는 유기 세정 등에 의해서 실행할 수 있다. 또한 건식의 경우에는, 자외선 세정, 오존 가스 등에 의한 산화 세정, 또는 플라즈마, 전자총 또는 광여기법 등에 의해 활성화한 가스 등에 의한 라이트 에칭 등에 의해서 실행할 수 있다.
또, 상기 마스크 재료층 형성 공정 전에, 상기 피처리 부재 표면의 전면에 대하여 상기 마스크 재료에 대한 친액(親液) 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 마스크의 밀착성을 향상시킬 수 있다.
또, 상기 마스크 재료층 형성 공정 전에, 상기 피처리 부재 표면의 전면에 대하여 상기 마스크 재료에 대한 발액(撥液) 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 마스크의 박리성(剝離性)을 향상시킬 수 있다.
또, 상기 마스크 재료층 형성 공정 전에, 상기 피처리 부재 표면의 패턴 형성 부분에 대하여 상기 마스크 재료에 대한 친액 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 패턴 형성 부분에 대한 마스크의 밀착성을 향상킬 수 있어서, 패터닝 성능을 향상시킬 수 있다.
또, 상기 마스크 재료층 형성 공정 전에, 상기 피처리 부재 표면의 패턴 형성 부분이외의 부분에 대하여 상기 마스크 재료에 대한 발액 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 피처리 부재의 패턴 형성 부분이외의 부분에 대한 마스크의 박리성을 향상시킬 수 있어서, 패터닝 성능을 향상시킬 수 있다.
또, 상기 마스크 재료층 형성 공정 전에, 상기 피처리 부재 표면의 패턴 형성 부분에 대하여 상기 마스크 재료에 대한 친액 처리를 실시하는 공정과, 상기 피처리 부재 표면의 패턴 형성 부분이외의 부분에 대하여 상기 마스크 재료에 대한 발액 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 피처리 부재의 패턴 형성 부분에 대한 마스크의 밀착성을 향상시킬 수 있고 또한, 피처리 부재의 패턴 형성 부분이외의 부분에 대한 마스크의 박리성을 향상시킬 수 있어서, 패터닝 성능을 향상시키는 것이 가능해진다.
또, 상기 패터닝 공정 전에, 상기 마스크 재료층 표면의 패턴 형성 부분에 대하여 마스크 제거 재료에 대한 친액 처리를 실시하는 공정을 갖는 구성으로서도 좋다.
이에 따라, 패턴 형성 부분이 마스크 제거 재료에 친해지기 쉬워, 패터닝 처리 시간을 단축할 수 있다. 따라서, 제조 비용을 삭감할 수 있다.
또, 상기 패터닝 공정 전에, 상기 마스크 재료층 표면의 패턴 형성 부분이외의 부분에 대하여 마스크 제거 재료에 대한 발액 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 패턴 형성 부분이외의 부분이 마스크 제거 재료를 밀어내게 되어, 패터닝 성능을 향상시킬 수 있다.
또, 상기 패터닝 공정 전에, 상기 마스크 재료층 표면의 패턴 형성 부분에 대하여 마스크 제거 재료에 대한 친액 처리를 실시하는 공정과, 상기 마스크 재료층 표면의 패턴 형성 부분이외의 부분에 대하여 마스크 제거 재료에 대한 발액 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 패터닝 처리 시간을 단축할 수 있고 또한, 패터닝 성능을 향상시킬 수 있다.
또, 상기 패터닝 공정 전에, 상기 마스크 재료층 표면의 전면에 대하여 상기 패턴 재료에 대한 발액 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 또, 패터닝 공정에 있어서, 패턴 형성 부분에 있어서의 발액 처리된 마스크 재료는 제거된다. 따라서, 액상 패턴 재료에 의한 패턴 형성 성능을 향상시킬 수 있다.
또, 상기 가열 처리 공정 전에, 상기 피처리 부재 표면의 상기 패턴 형성 부분에 대하여 상기 패턴 재료에 대한 친액 처리를 실시하는 공정을 갖는 구성으로서도 좋다.
이에 따라, 패턴 재료에 의한 패턴 형성 시간을 단축하는 것이 가능해져, 제조 비용을 삭감할 수 있다.
또, 상기 가열 처리 공정 전에, 상기 패턴 형성 부분이외의 부분에 있어서의 상기 마스크 재료층의 표면에 대하여 상기 패턴 재료에 대한 발액 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 액상 패턴 재료에 의한 패턴 형성 성능을 향상시킬 수 있다.
또, 상기 가열 처리 공정 전에, 상기 피처리 부재 표면의 상기 패턴 형성 부분에 대하여 상기 패턴 재료에 대한 친액 처리를 실시하는 공정과, 상기 패턴 형성 부분이외의 부분에 있어서의 상기 마스크 재료층의 표면에 대하여 상기 패턴 재료에 대한 발액 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 패턴 재료에 의한 패턴 형성 시간을 단축할 수 있고 또한, 액상 패턴 재료에 의한 패턴 형성 성능을 향상시킬 수 있다.
또, 상기 가열 처리 공정 후에, 상기 피처리 부재 표면의 상기 패턴 형성 부분에 대하여 상기 패턴 재료에 대한 친액 처리를 실시하는 공정을 갖는 구성으로서도 좋다.
이에 따라, 패턴 재료에 의한 패턴 형성 시간을 단축하는 것이 가능해져서, 제조 비용을 삭감할 수 있다.
또, 상기 가열 처리 공정 후에, 상기 패턴 형성 부분이외의 부분에 있어서의 상기 마스크 재료층의 표면에 대하여 상기 패턴 재료에 대한 발액 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 액상 패턴 재료에 의한 패턴 형성 성능을 향상시킬 수 있다.
또, 상기 가열 처리 공정 후에, 상기 피처리 부재 표면의 상기 패턴 형성 부분에 대하여 상기 패턴 재료에 대한 친액 처리를 실시하는 공정과, 상기 패턴 형성 부분이외의 부분에 있어서의 상기 마스크 재료층의 표면에 대하여 상기 패턴 재료에 대한 발액 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 패턴 재료에 의한 패턴 형성 시간을 단축할 수 있고 또한, 액상 패턴 재료에 의한 패턴 형성 성능을 향상시킬 수 있다.
또, 친액 처리 공정은, 습식의 경우에는, 순수 처리(water-deionizing treatment), 오존수 등에 의한 산화 처리, 불화 수소 등의 산에 의한 처리, 알칼리에 의한 처리, 음이온, 비이온 또는 양이온 등의 계면 활성제에 의한 딥 처리(dip treatment), 실란계, 알루미네이트계 또는 티타네이트계 등의 커플링제(coupling agent)에 의한 처리, SAM 막의 형성, 또는 유기 용제에 의한 처리 등에 의해서 실행할 수 있다. 또한 건식의 경우에는, 자외선 처리, 플라즈마, 전자총 또는 광여기법 등에 의해 생성한 오존 가스 등에 의한 산화 처리, 전자선 조사, 실란계 등의 커플링제의 증착, 또는 폴리에틸렌 등의 플라즈마 중합 등에 의해서 실행할 수 있다.
또, 발액 처리 공정은, 습식의 경우에는, 음이온, 비이온 또는 양이온 등의 계면 활성제에 의한 딥 처리, 실란계, 알루미네이트계, 또는 티타네이트계 등의 커플링제에 의한 처리, SAM 막의 형성 등에 의해서 실행할 수 있다. 또한 건식의 경우에는, 플라즈마, 전자총 또는 광여기법 등을 이용한 불화 처리, 불소 수지막 또는 실리콘막 등의 플라즈마 중합, 플라즈마, 전자총 또는 광여기법 등에 의해 생성한 오존 가스 등에 의한 산화 처리, 실란계 등의 커플링제의 증착 등에 의해서 실행할 수 있다.
또, 상기 마스크 재료는, 불소 수지 중합막, 불소 화합물, 레지스트 등의 유기물 표면을 불화 처리한 구성으로서도 좋다. 또, 상기 전자파는, 자외선인 구성으로서도 좋다. 이에 따라, 마스크 재료 자체가 발액성을 함께 가짐과 동시에, 간단하게 친액 처리를 실시할 수 있다.
또, 상기 각 공정은, 상기 피처리 부재를 불활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 또, 상기 각 공정의 사이에 있어서 상기 피처리 부재의 반송은, 상기 피처리 부재를 불활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 이에 따라, 마스크 재료의 산화 및 부식을 방지할 수 있다.
또, 상기 각 공정은, 상기 피처리 부재를 활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 또, 상기 각 공정의 사이에 있어서 상기 피처리 부재의 반송은, 상기 피처리 부재를 활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 이에 따라, 마스크 재료의 산화 및 환원을 방지할 수 있다.
한편, 본 발명에 따른 마스크 제거 방법은, 상기에 기재된 마스크 형성 방법에 의해 형성한 마스크를 사용하여, 상기 액상의 패턴 재료를 도포하여 상기 소망 패턴을 형성한 후에, 상기 마스크를 제거하는 공정을 갖는 구성으로 하였다.
또, 마스크 제거 공정은, 습식의 경우에는, 오존수 등에 의한 산화 처리, 아세톤 또는 레지스트 박리제 등에 의한 유기 세정, 또는 이산화탄소 등에 의한 초경계 처리 등에 의해서 실행할 수 있다. 또한, 건식의 경우에는, 자외선 조사, 또는 플라즈마, 전자총 또는 광여기법 등에 의해 활성화한 가스 등에 의한 애싱(ashing) 등에 의해서 실행할 수 있다.
또, 상기 마스크 제거 공정 전에, 상기 마스크의 표면에 있어서 상기 패턴 재료의 잔재를 제거하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 마스크 제거 공정의 처리 시간을 단축할 수 있어, 제조 비용을 삭감할 수 있다.
또, 잔재 제거 공정은, 습식의 경우에는, 스핀 에치(spin etch) 또는 CMP 등에 의해서 실행할 수 있다. 또한 건식의 경우에는, 플라즈마, 전자총 또는 광여기법 등에 의해 활성화한 가스 등에 의한 에치 백(etch back) 등에 의해서 실행할 수 있다.
또, 상기 마스크 제거 공정 전에, 상기 패턴의 표면을 성형하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 패턴을 손상하지 않고 소정 형상으로 성형할 수 있다.
또, 성형 공정은, 습식의 경우에는, 스핀 에치 또는 CMP에 의한 마스크 상면의 피복막 제거 등에 의해서 실행할 수 있다. 또한 건식의 경우에는, 플라즈마, 전자총 또는 광여기법 등에 의해 활성화한 가스 등에 의한 에치 백 등에 의해서 실행할 수 있다.
또, 상기 마스크 제거 공정 전에, 상기 피처리 부재를 세정하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 불순물의 혼입을 방지할 수 있다.
또, 세정 공정은, 습식의 경우에는, 순수 세정, 오존수 등에 의한 산화 세정, 산·알칼리 세정(RCA 세정), 유기 세정(IPA), 불화 수소 등에 의한 라이트 에칭, 또는 이산화탄소 등에 의한 초경계 처리 등에 의해서 실행할 수 있다. 또한 건식의 경우에는, 자외선 세정, 오존 가스 등에 의한 산화 세정, 또는 플라즈마, 전자총 또는 광여기법 등에 의해 활성화한 가스 등에 의한 애싱 등에 의해서 실행할 수 있다.
또, 상기 마스크 제거 공정 전에, 마스크 제거 재료에 대한 친액 처리를 실행하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 마스크 제거 재료에 친해지기 쉬워, 마스크 제거 시간을 단축할 수 있다. 따라서, 제조 비용을 삭감할 수 있다.
또, 친액 처리 공정은, 습식의 경우에는, 순수 처리, 오존수 등에 의한 산화작용, 또는 산·알칼리세정(RCA 세정) 등에 의해서 실행할 수 있다. 또한 건식의 경우에는, 자외선 처리, 플라즈마, 전자총 또는 광여기법 등에 의해 생성한 오존 가스 등에 의한 산화 처리, 실란계 등의 커플링제의 증착, 또는 플라즈마 중합 등에 의해서 실행할 수 있다.
또, 상기 마스크 제거 공정 전에, 상기 마스크를 예비 가열하는 공정을 갖는 구성으로 하였다. 또, 상기 마스크를 예비 가열하는 공정은, 마스크 제거 공정 전에 실행하면 좋다. 이에 따라 마스크 제거 시간을 단축하는 것이 가능해져, 제조 비용을 삭감할 수 있다.
또, 예비 가열 공정은, 램프 가열 또는 저항 가열 등에 의해서 실행할 수 있다.
또, 상기 제거 공정은, 전자파를 조사하는 동시에, 상기 피처리 부재를 거쳐서 마스크 재료층을 가열하는 것에 의해 실행하는 구성 또는, 전자파를 조사한 후에, 상기 피처리 부재를 거쳐서 상기 마스크 재료층을 가열하는 것에 의해 실행하는 구성으로서도 좋다. 또, 상기 마스크 재료층의 가열은, 상기 피처리 부재를 거치지 않고, 직접 상기 마스크 재료층에 대하여 실행하는 구성으로서도 좋다. 이에 따라, 패터닝 시간을 단축할 수 있다.
또, 상기 마스크 제거 공정 후에, 상기 패턴의 표면을 성형하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 패턴의 가공 정밀도를 향상시킬 수 있다.
또, 상기 마스크 제거 공정 후에, 상기 패턴에 발생한 손상을 수복(修復)하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 패턴의 물성을 향상시킬 수 있다.
또, 수복 처리 공정은, 마이크로파 가열, 고주파 가열, 램프 가열, 또는 히터 가열 등에 의해서 실행할 수 있다.
또, 상기 마스크 제거 공정 후에, 상기 패턴의 다음 성막 재료에 대한 친액 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 다음 성막에 대한 밀착성을 향상시킬 수 있다.
또, 표면 처리 공정은, 습식의 경우에는, 순수 처리, 오존수 등에 의한 산화 처리, 산·알칼리 처리, 음이온, 비이온 또는 양이온 등의 계면 활성제에 의한 딥 처리, 실란계, 알루미네이트계 또는 티타네이트계 등의 커플링제 처리, SAM 막의 형성, 또는 유기 용제 처리 등에 의해서 실행할 수 있다. 또한 건식의 경우에는, 자외선 처리, 플라즈마, 전자총 또는 광여기법 등에 의해 생성한 오존 가스 등에 의한 산화 처리, 전자선 조사, 실란계 등의 커플링제의 증착, 또는 폴리에틸렌 등의 플라즈마 중합 등에 의해서 실행할 수 있다.
또, 상기 각 공정은, 상기 피처리 부재를 불활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 또, 상기 각 공정의 사이에 있어서 상기 피처리 부재의 반송은, 상기 피처리 부재를 불활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 이에 따라, 마스크 재료의 산화 및 부식을 방지할 수 있다.
또, 상기 각 공정은, 상기 피처리 부재를 활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 또, 상기 각 공정의 사이에 있어서 상기 피처리 부재의 반송은, 상기 피처리 부재를 활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 이에 따라, 마스크 재료의 산화 및 환원을 방지할 수 있다.
또, 상기 마스크 재료층 형성 공정 전에, 상기 피처리 부재 표면의 패턴 형성 부분에 관하여 상기 마스크 재료에 대한 친성(親性) 처리를 실시하는 공정과, 상기 피처리 부재 표면의 패턴 형성 부분이외의 부분에 관하여 상기 마스크 재료에 대한 발성(撥性) 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 피처리 부재의 패턴 형성 부분에 대한 마스크의 밀착성을 향상시킬 수 있고 또한, 피처리 부재의 패턴 형성 부분이외의 부분에 대한 마스크의 박리성을 향상시킬 수 있어, 패터닝 성능을 향상시키는 것이 가능해진다.
또, 상기 패터닝 공정 전에, 상기 마스크 재료층 표면의 패턴 형성 부분에 대하여 마스크 제거 재료에 대한 친성 처리를 실시하는 공정을 갖는 구성으로서도 좋다.
이에 따라, 패턴 형성 부분이 마스크 제거 재료에 친해지기 쉬워, 패터닝 처리 시간을 단축할 수 있다. 따라서, 제조 비용을 삭감할 수 있다.
또, 상기 패터닝 공정 전에, 상기 마스크 재료층 표면의 패턴 형성 부분이외의 부분에 대하여 마스크 제거 재료에 대한 발성 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 패턴 형성 부분이외의 부분이 마스크 제거 재료를 밀어내게 되어, 패터닝 성능을 향상시킬 수 있다.
또, 상기 패터닝 공정 전에, 상기 마스크 재료층 표면의 패턴 형성 부분에 대하여 마스크 제거 재료에 대한 친성 처리를 실시하는 공정과, 상기 마스크 재료층 표면의 패턴 형성 부분이외의 부분에 대하여 마스크 제거 재료에 대한 발성 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라, 패터닝 처리 시간을 단축할 수 있고 또한, 패터닝 성능을 향상시킬 수 있다.
또, 상기 친성 처리 또는 발성 처리는, 습식에 의한 패터닝 공정 전에 실행하면 좋다.
또, 상기 직접 묘화(描畵) 공정은, 상기 피처리 부재 표면에 상기 마스크 재료의 원료 가스를 도입하고 또한, 상기 피처리 부재 표면의 상기 패턴 형성 부분에 전자파를 조사하여, 상기 패턴 형성 부분에 있어서의 상기 마스크 재료층의 형성을 저지하는 것에 의해 실행하는 구성으로서도 좋다. 이에 따라 공정수의 삭감이 가능해져서, 제조 비용을 삭감할 수 있다.
또, 상기 발성 처리는, 불소 수지 중합막을 형성함으로써 실행하는 구성으로서도 좋다. 또, 상기 발성 처리는, 표면을 불화 처리하는 것에 의해 실행하는 구성으로서도 좋다. 또, 상기 친성 처리는, 전자파를 조사함으로써 실행하는 구성으로서도 좋다. 또, 상기 전자파는, 자외선인 구성으로서도 좋다. 이에 따라, 간단히 발성 처리 및 친성 처리를 실행할 수 있다. 따라서, 제조 비용을 삭감할 수 있다.
또, 상기 패터닝 공정 후에, 상기 피처리 부재를 불소 함유 가스에 노출시키고 또한, 상기 피처리 부재에 전자파를 조사함으로써, 상기 피처리 부재 표면의 패턴 형성 부분에 대하여 상기 패턴 재료에 대한 친성 처리를 실시하는 동시에, 상기 피처리 부재 표면의 패턴 형성 부분이외의 부분에 대하여 상기 패턴 재료에 대한 발성 처리를 실시하는 공정을 갖는 구성으로서도 좋다. 이에 따라 공정수의 삭감이 가능해져서, 제조 비용을 삭감할 수 있다.
한편, 본 발명에 따른 반도체 장치는, 상기에 기재된 마스크 형성 방법 및 제거 방법을 사용하여 제조한 구성으로 하였다. 이에 따라, 상기 효과를 수반하여 반도체 장치를 제조할 수 있다.
한편, 본 발명에 따른 전기 회로는, 상기에 기재된 마스크 형성 방법 및 제거 방법을 사용하여 제조한 구성으로 하였다. 이에 따라, 상기 효과를 수반하여 전기 회로를 제조할 수 있다.
한편, 본 발명에 따른 표시체 모듈은, 상기에 기재된 마스크 형성 방법 및 제거 방법을 사용하여 제조한 구성으로 하였다. 이에 따라, 상기 효과를 수반하여 표시체 모듈을 제조할 수 있다.
한편, 본 발명에 따른 발광 소자는, 상기 어느 한 부분에 기재된 마스크 형성 방법 및 제거 방법을 사용하여 제조한 구성으로 하였다. 이에 따라, 상기 효과를 따라 발광 소자를 제조할 수 있다.
본 발명에 따른 마스크 형성 방법, 마스크 제거 방법, 반도체 장치, 전기 회로, 표시체 모듈, 및 발광 소자의 바람직한 실시형태를, 첨부 도면에 따라서 상세히 설명한다. 또, 이하에 기재한 것은 본 발명의 실시형태 중 일실시형태에 지나지 않고, 본 발명은 그것에 한정되지 않는다.
(실시예 1)
(제 1 실시형태)
가장 먼저, 제 1 실시형태인 마스크 형성 방법에 대해 설명한다. 제 1 실시형태에 따른 마스크 형성 방법은, 도1(1)에 도시한 바와 같은 피처리 부재(10)의 표면에 형성된 금속 패턴(304) 상에, 도 2(2)에 도시된 바와 같은 새로운 패턴(310)을 형성하기 위해서, 금속 패턴(304)으로 전해액 속에서 통전하고, 금속 패턴(304) 상의 마스크 재료층을 전기 분해하여 제거하는 것에 의해, 패터닝을 실행하는 것도 있다. 피처리 부재 표면의 전체에 대하여 마스크 재료층을 형성하는 제 1 공정과, 마스크 재료층을 가열시키는 제 2 공정과, 전해액 내에서 패턴 형성 부분의 마스크 재료층을 제거함으로써 패터닝을 실행하는 제 3 공정과, 마스크 재료층을 가열 처리하는 제 4 공정을 갖는 것이다. 또한, 제 1 실시형태에 있어서의 피처리 부재는, 실리콘 웨이퍼 등이다.
가장 먼저, 마스크 형성 방법에 대하여 설명한다. 또, 도 1(1)에 도시하는 바와 같이 표면에 배선 등의 금속 패턴(304)을 형성하고, 또한 금속 패턴 형성 부분이외의 부분에 절연막(306)을 형성한 피처리 부재(10)를 예로서, 이하에 설명한다. 이 때의 흐름도를 도 3에 도시한다.
우선, 피처리 부재를 세정하고 또한, 표면을 친액 처리한다(S350). 피처리 부재의 세정 장치는, 습식의 경우는, 침적, 요동(搖動), 초음파 진동, 스프레이 등의 기능에 따라, 초순수(超純水)나 약액(藥液)에 의한 세정을 반복하는 것이다. 또한, 피처리 부재를 배치한 챔버에 불화 수소를 도입하여, 표면의 산화막을 에칭하는 세정 장치를 사용하더라도 좋다. 한편, 건식의 경우는, 산소를 포함하는 분위기 중에서 피처리 부재에 자외선을 조사하여, 표면에 부착되어 있는 유기물과 반응하게 하여 유기물을 제거하는 장치를 사용할 수 있다.
다음에, 도 1(2)에 도시하는 바와 같이, 피처리 부재의 표면에 마스크 재료로서의 불소 수지 중합막(308)을 형성한다(S352). 또, 불소 수지 중합막 이외에도, 실리콘 수지 중합막 등의 발액을 갖는 재료를 마스크로서 사용하는 것도 가능하다. 바람직하게는, 전자파에 대하여 휘발성을 갖는 것이 좋다. 불소 수지 중합막의 원료액으로서, C4F10나 C8F18 등의 직쇄상(直鎖狀) PFC으로 이루어지는 액체 유기물을 사용한다. 직쇄상 PFC의 가스를 플라즈마화하면, 직쇄상 PFC이 활성으로 되고, 이것이 피처리 부재의 표면에 도달하여 중합함으로써, 피처리 부재의 표면에 불소 수지 중합막이 형성된다.
불소 수지 중합막의 형성에는, 이하와 같은 중합막 형성 장치를 사용한다. 도 4에 중합막 형성 장치의 설명도를 도시한다. 발액 처리 장치(130)는, 처리실(131)을 갖고, 처리실(131) 내에 마련한 처리 스테이지(132) 상에, 실리콘 웨이퍼 등의 피처리 부재(10)를 배치하도록 하고 있다. 그리고, 처리실(131)의 상하에는 고주파 전극(134)을 갖고, 고주파 전원(135)에 접속하고 있다.
또한, 처리실(131)에는, 유량 제어 밸브(112)를 구비한 공급 배관(102)을 거쳐서, 처리 가스 공급부(104)가 접속하고 있다. 이 처리 가스 공급부(104)는, C4F10이나 C8F18 등의 직쇄상 PFC로 이루어지는 액체 유기물(1O6)을 저류(貯溜)하는 용기(108)를 갖고 있다. 그리고, 용기(108)에는, 가열부가 되는 히터(110)가 마련되어 있어, 액체 유기물(106)을 가열하여 기화할 수 있게 되어 있다. 또한, 공급 배관(102)의 유량 제어 밸브(112)의 하류측에는, 유량 제어 밸브(114)를 구비한 캐리어 배관(116)을 거쳐서, 캐리어 가스 공급부(118)가 접속하고 있다. 캐리어 가스에는 질소나 아르곤 등의 불활성 가스를 사용한다.
또, 도 4의 파선에 도시하는 바와 같이, 공급 배관(102)에는, 유량 제어 밸브(120)를 갖는 배관(122)을 거쳐서, 제 2 처리 가스 공급부(124)를 접속할 수도 있다. 이 경우에는, 제 2 처리 가스 공급부(124)로부터 CF4를 제 2 처리 가스로 하여 액체 유기물(106)의 증기에 첨가한다. 처리실(131)에서는, 이 유기물 증기와 CF4와의 혼합 가스를 플라즈마화한다. 그렇게 하면, 활성화한 불소가 액체 유기물(106)의 증기와 반응하고, 피처리 부재(10)의 표면에서 중합시킨 막 중의 불소 탈리(脫離) 부분으로 들어가, 중합막의 발액성을 향상시킬 수 있다.
다음에, 전기 분해에 의해 불소 수지 중합막의 패터닝을 실행한다(S354).
도 5에 전기 분해 장치의 설명도를 도시한다. 전기 분해 장치(330)는, 전해액(338)을 채운 용기(331)를 갖고 있다. 전해액은, 이온 분해되어 있는 것이면 좋고, 탄산수나 도금액을 사용할 수 있다. 전해액(338) 속에는 전극(334)이 배치되고 또한, 피처리 부재(10)가 침적(浸積) 가능하게 되어 있다. 그리고, 침적한 피처리 부재(10)의 금속 패턴(304)과, 전극(334) 사이에 전압을 인가하기 위한 전원(335)을 구비하고 있다. 구체적으로는, 우선 도 5에 도시하는 전기 분해 장치(330)의 전해액(338) 속에, 피처리 부재(10)를 침적한다. 다음에, 피처리 부재(10) 표면의 금속 패턴(304)과, 전극(334) 사이에 전압을 인가한다. 그렇게 하면, 금속 패턴(304) 상의 중합막(308)이 전기 분해되어 제거된다. 이에 따라, 도 1(3)에 도시하는 바와 같이 금속 패턴(304)에 따라 중합막(308)이 패터닝된다.
또, 전기 분해 전에, 불소 수지 중합막의 패턴 형성 부분에 대하여, 전해액에 대한 친액 처리를 실행하더라도 좋다. 구체적으로는, 중합막(308)에 있어서의 패턴 형성 부분에 자외선 등을 조사함으로써, 중합막의 일부를 분해하여 제거하면 좋다. 이것에 의해서, 전해액이 중합막과 친해지기 쉽고, 패터닝이 촉진되어 처리 시간을 단축할 수 있다.
또, 전기 분해 후에, 패턴 형성 부분에 한층 더 친액성을 부여하기 위해서, 자외선의 조사 등에 의한 친액 처리를 추가하더라도 좋다(S380). 이에 따라, 피처리 부재 표면과 패턴 재료의 밀착성을 향상시킬 수 있다.
또한, 불소 수지 중합막을 가열 처리하더라도 좋다.
가열 처리는, 베이킹 로(baking furnace)로 실행한다. 베이킹 로는, 이용하는 가열 방법에 따라 상이하다. 대류법을 이용한 베이킹 로는, 히터로 가열한 공기 또는 질소 가스를 화로 내에 흐르게 하여 마스크 재료층의 표면에서부터 가열하는 것이다. 조사법은 적외선광 또는 마이크로파를 위쪽에서 조사하고, 마스크 재료층 내에 흡수시켜 가열하는 것이다. 이에 대해서 전도법은, 피처리 부재의 밑에 있는 발열체부터의 열전도를 이용하여 가열하는 것으로, 피처리 부재의 온도를 일정하게 유지하기 쉽다. 또, 로의 내부를 감압 가능하게 하는 구조를 채용함으로써, 내부에 포함되는 저분자 유기물을 단시간에 방출하게 할 수 있다. 이에 따라, 중합막 내부에 포함되는 저분자 유기물을 증발시켜 제거할 수 있어서, 후술하는 성막 공정에서, 저분자 유기물이 패턴 재료에 혼입하는 것을 방지할 수 있다.
또, 전기 분해 전에, 불소 수지 중합막의 패턴 형성 부분에 대하여, 전해액에 대한 친액 처리를 실행하더라도 좋다. 구체적으로는, 중합막(308)에 있어서의 패턴 형성 부분에 자외선 등을 조사함으로써, 중합막의 일부를 분해하여 제거하면 좋다. 이에 따라, 전해액이 중합막에 친하기 쉽고, 패터닝이 촉진되어 처리 시간을 단축할 수 있다.
이상에 따라, 패턴 재료에 대한 마스크가 형성된다.
그 후, 도 2(1)에 도시하는 바와 같이 피처리 부재의 표면에 패턴 재료 용액을 도포하여 성막한다(S356). 또, 불소 수지 중합막은, 패턴 재료에 대한 발액성을 갖기 때문에, 마스크 재료 상에 패턴 재료가 퇴적되지 않는다. 다음에, 패턴 재료 용액을 건조시켜, 계속하여 가열 처리한다. 또한, 마스크 재료로서의 불소 수지 중합막(308)을 제거하면, 도 2(2)에 도시하는 완성 상태가 된다.
(제 2 실시형태)
다음에, 제 2 실시형태에서의 마스크 제거 공정은, 중합막에 자외선을 조사함으로써 실행한다. 도 6에 나타내는 표면 개질 장치(430)의 처리실(432) 내에 피처리 부재(10)를 배치하고, 처리실(432)의 위쪽에 자외선 램프(440)를 배치한다. 또, 자외선 램프(440)는, 대기 중에서 점등하면 타버리기 때문에, 질소 가스로 치환이 가능한 자외선 램프실(442) 내에 배치한다. 그리고, 자외선 램프실(442)에 있어서의 처리실(432)측의 벽면은, 자외선을 투과하는 유리판(441)으로 구성하여, 피처리 부재(10)에 자외선을 조사 가능하게 한다. 한편, 처리실(432)에 있어서의 자외선 램프실(442)측의 벽면은, 자외선을 투과하는 형석(螢石)(431)으로 구성하고, 피처리 부재에 자외선을 조사 가능하게 하고 또한, 처리실(432)에 공급되는 불소의 여기 활성종에 의해 유리판(441)이 침식되는 것을 방지한다. 다음에, N2 가스 등의 불활성 가스를, 처리 가스 공급로(435)로부터 처리실(432) 내에 도입하고, 자외선을 피처리 부재(10) 표면에 조사하는 것으로, 불소 수지 중합막의 결합을 절단하여 제거한다.
또, 불소 수지 중합막과 같이, 열에 의해 분해가 촉진되는 마스크 재료를 사용하는 경우에는, 가열함으로써, 패터닝 시간을 단축하는 것도 가능하다. 예컨대, 자외선 조사와 동시에, 불소 수지 중합막을 형성한 피처리 기판을 여러 가지 온도로 가열한 경우에, 기판 표면의 접촉각을 도 7에 도시한다. 또, 도 7에서, 조사한 자외선의 파장은 172㎚이며, 각 기판 온도에 대하여 패터닝 시간을 동일하게 하고 있다. 또한, 패터닝 후에 기판 표면의 접촉각이 낮을수록, 발액을 갖는 불소 수지 중합막이 분해·제거된 것을 나타내고 있다. 도 7로부터, 기판 온도를 실온의 25℃로 한 경우에 비해서, 120℃ 이상으로 한 경우에, 접촉각이 현저히 저하되어 있는 것을 알 수 있다. 따라서, 패터닝 시간을 단축하는 것이 가능해진다.
또한, 마스크 재료에 자외선을 조사한 후에, 가열 처리를 실행하는 것에 의해서도, 처리 시간을 단축하는 것이 가능하다. 예컨대, 실온에서 자외선을 조사한 후에, 불소 수지 중합막을 형성한 피처리 기판을 여러 가지 온도로 가열한 경우에, 기판 표면의 접촉각을 도 8에 도시한다. 또, 도 8에서는, 조사한 자외선의 파장은 172㎚이며, 각 기판 온도에 대하여 자외선 조사 시간 및 가열 시간을 동일하다고 하고 있다.
도 8로부터, 기판 온도를 실온의 25℃로 한 경우에 비해서, 120℃ 이상으로 한 경우에, 접촉각이 현저하게 저하되어 있는 것을 알 수 있다. 따라서, 패터닝 시간을 단축하는 것이 가능해진다.
또한, 활성화한 오존 가스 또는 산소 가스에 노출되는 것에 의해, 중합막을 연소시켜 제거하더라도 좋다. 이 경우, 불소 수지 중합막은 이산화탄소 가스 및 불소 가스에 분해되어 제거된다.
또, 상기 가열 처리는, 열용량이 작은 마스크 재료층만을 가열하는 것이, 에너지 절약의 관점에서는 바람직하다.
또, 중합막의 제거 전 또는 중합막의 제거 후에, 형성한 패턴을 소정 높이로 하고, 그 표면을 평평하게 하는 단면 성형을 실행하더라도 좋다. 이에 따라, 패턴의 가공 정밀도가 향상된다. 이 성형 공정은, 에치 백이나 CMP(화학 기계적 연마) 등에 의해서 실행한다. 또한, 성형 등에 따라 패턴이 손상한 경우에는, 그 수복을 실행하는 것이 바람직하다. 이에 따라, 패턴의 물성이 향상된다.
또, 형성한 패턴의 다음 성막으로서 보호막 등을 형성하는 경우에는, 중합막의 제거 후에, 그 다음 성막에 대한 친액 처리를 실행해 놓은 것이 바람직하다. 이에 따라, 다음 성막과의 밀착성을 향상시키는 것이 가능하다.
또, 상기 각 공정은, 상기 피처리 부재를 불활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 또, 상기 각 공정의 사이에 있어서 상기 피처리 부재의 반송은, 상기 피처리 부재를 불활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 이에 따라, 마스크 재료의 산화 및 부식을 방지할 수 있다.
또, 장치에서부터 장치로 피처리 부재를 보내는 반송 장치에는, 웨이퍼를 1장씩 보내는 낱장식과, 피처리 부재를 카세트에 수납하여 한 번에 여러 장을 보내는 일괄식이 있다. 낱장식에는, 공기 반송이나 벨트 반송 등이 있다. 이 중 공기 반송은, 피처리 부재의 이면측에서부터 비스듬히 위쪽으로 공기를 분사하여, 피처리 부재를 부상시키고 또한, 일 방향으로의 추진력을 부여하는 것이다. 한편, 일괄식은, 피처리 부재를 수납한 카세트를, 무인 반송차(AGV)나 로봇 등에 의해 반송하는 것이다. 상기 각 공정은, 상기 피처리 부재를 활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 또, 상기 각 공정의 사이에 있어서 상기 피처리 부재의 반송은, 상기 피처리 부재를 활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 이에 따라, 마스크 재료의 산화 및 환원을 방지할 수 있다.
상술한 제 1 실시형태에 따른 마스크 형성 방법에서는, 피처리 부재 표면에 형성된 금속 패턴으로 전해액 속에서 통전하여, 금속 패턴 상의 마스크 재료층을 전기 분해하여 제거함으로써, 패터닝을 실행하는 구성으로 했기 때문에, 금속 패턴에 따른 패터닝을 간단히 실행할 수 있다. 따라서, 제조 비용을 삭감할 수 있다.
본 발명의 패턴 형성 방법에 의해, 기능적인 박막을 기판 상에 형성한 구조체는, 예컨대 반도체 장치, 전기 회로, 표시체 모듈, 발광 소자 등에 적용된다.
(실시예 2)
제 2 실시예로서, 발광 소자의 발광층에 사용하는 유기 EL(electroluminescence)의 박막을, 유리 기판(600) 상에 형성되어 도면 내에 기재된 투명 도전 부재(601)와 쌍을 이루는 전극(607)을 형성하여, 발광 부재(605)를 사이에 넣은 형태로서의 소자 형성 공정의 일례를, 도 9 내지 도 11에 간단히 도시한다.
우선, 도 9(1) 내지 도 9(3)에 도시하는 바와 같이, 유리 기판(600) 상의 전면에, 투명 도전 부재(601)를 형성하고, 에칭하여 소망 패턴을 형성한다.
또, 적합하게는, 유리 기판(600)은 제 1 실시예에서 나타낸 바와 같이, 습식 또는 건식 세정을 실행한다.
또, 본 실시예에서는, 투명 도전 부재(601)를 전면에 형성한 뒤, 에칭으로써 패턴을 형성했지만, 액체의 투명 도전 부재(601)를 이용하여, 패턴 형성부이외의 영역을 발액 처리를 실행하여, 패턴 형성부에만 투명 도전 부재를 도포하는 수법을 이용하는 것으로도 가능하다. 이 때에, 바람직하게는 패턴 형성부를 친액 처리하는 것이 행해진다.
다음에, 도 9(4) 및 도 9(5)에 도시하는 바와 같이, 유리 기판(600) 상의 전면에, 차광 부재(602)를 형성하고, 화소의 개구 영역의 차광 부재(602)를 제거하는 것으로, 소망 패턴을 형성한다.
다음에, 도 9(6)에 도시하는 바와 같이 유리 기판(600) 상의 전면에, 불소 수지 중합막(603)을 형성한다. 여기에서, 불소 수지 중합막(603)의 형성은, 제 1 실시예에서 나타낸 불소 중합막의 형성을 이용하고 있다.
다음에, 도 10(7)에 도시하는 바와 같이, 화소의 개구 영역의 불소 수지 중합막(603)을 제거하는 것으로, 소망 패턴을 형성한다. 여기서는, 유리 기판(600)에 형성된 투명 도전 부재(601) 패턴으로 전해액 속에서 통전함으로써, 상기 투명 도전 부재(601) 패턴 상의 마스크 재료층을 전기 분해하여 제거하는 구성으로서도 좋다. 이에 따라, 도전 재료 패턴에 따른 패터닝을 간단히 실행할 수 있다. 따라서, 제조 비용을 삭감할 수 있다.
또, 발액 처리 공정은, 습식의 경우에는, 음이온, 비이온 또는 양이온 등의 계면 활성제에 의한 딥 처리, 실란계, 알루미네이트계, 티타네이트계 등의 커플링제에 의한 처리, SAM막의 형성 등에 의해서 실행할 수 있다. 또한 건식의 경우에는, 플라즈마, 전자총 또는 광여기법 등을 이용한 불화 처리, 불소 수지막 또는 실리콘막 등의 플라즈마 중합, 플라즈마, 전자총 또는 광여기법 등에 의해 생성한 오존 가스 등에 의한 산화 처리, 실란계 등의 커플링제의 증착 등에 의해서 실행할 수 있다.
또한, 발액 처리 공정 전에, 표면의 세정을 실행함으로써 발액막의 기계적인 밀착성을 향상시키는 것이 가능해진다. 습식의 경우에는, 순수 처리, 오존수 등에 의한 산화 작용, 또는 산·알칼리 세정(RCA 세정) 등에 의해서 실행할 수 있다. 또한 건식의 경우에는, 자외선 처리, 플라즈마, 전자총 또는 광여기법 등에 의해 생성한 오존 가스 등에 의한 산화 처리, 실란계 등의 커플링제의 증착, 또는 플라즈마중합 등에 의해서 실행할 수 있다.
또, 제 1 실시예에서 나타낸 바와 같이, 패턴 형성 중에, 유리 기판(600)을 가열하고, 패턴 형성 시간을 단축하는 것도 가능하다.
또, 제 1 실시예에서 나타낸 바와 같이, 패턴 형성 후에 유리 기판(600)을 120℃에서 5분간 가열하고, 불소 중합막(603) 내의 저분자부를 제거한다. 다음에, 도 10(8) 및 도 10(9)에 도시하는 바와 같이 유리 기판(600) 상에, 액체의 정공 주입 부재(604)를 도포하고, 건조, 소성하여 정공 주입 부재(604)를 형성한다.
또, 정공 주입 부재(604)의 공급 방법은, 습식의 경우에는, 잉크젯법, LSMCD법, 스핀법, 스프레이, 딥 또는 직접 도포(CAP Coat) 등에 의해서 실행할 수 있다. 도포 방법은, 본 실시예의 본질이 아니다.
다음에, 도 10(10) 및 도 10(11)에 도시하는 바와 같이, 유리 기판(600) 상에, 액체의 발광 부재(605)를 도포하고, 건조, 소성하여 발광 부재(605)를 형성한다.
다음에, 도 11(12) 및 도 11(13)에 도시하는 바와 같이 유리 기판(600) 상에, 액체의 전자 수송 부재(606)를 도포하고, 건조, 소성하여 발광 부재(605)를 형성한다.
다음에, 도 11(14) 및 도 11(15)에 도시하는 바와 같이, 유리 기판(600) 상에, 액체의 전극(607)의 부재를 도포하고, 건조, 소성하여 전극(607)을 형성한다.
마지막으로, 도 11(16)에 도시하는 바와 같이, 마스크 제거 공정은, 불소 수지 중합막(603)에 자외선을 조사함으로써 실행한다. 자외선은, 불소 수지 중합막(603)의 결합을 절단하여 제거한다.
또, 제 1 실시예에서 나타낸 바와 같이, 열에 의해 분해가 촉진되는 마스크 재료를 사용하는 경우에는, 가열함으로써, 패터닝 시간을 단축하는 것도 가능하다.
또한, 마스크 재료에 자외선을 조사한 후에, 가열 처리를 실행하는 것으로서도, 처리 시간을 단축하는 것이 가능하다. 따라서, 패터닝 시간을 단축하는 것이 가능해진다.
또한, 활성화한 오존 가스 또는 산소 가스에 노출되는 것에 의해, 중합막을 연소시켜 제거하더라도 좋다. 이 경우, 불소 수지 중합막(603)은 이산화탄소 가스 및 불소 가스에 분해되어 제거된다.
또, 상기 가열 처리는, 열용량이 작은 마스크 재료층만을 가열하는 것이 에너지 절약의 관점에서는 바람직하다.
또, 마스크 제거 공정은, 습식의 경우에는, 오존수 등에 의한 산화 처리, 아세톤 또는 레지스트 박리제 등에 의한 유기 세정, 또는 이산화탄소 등에 의한 초 경계 처리 등에 의해서 실행할 수 있다. 또한 건식의 경우에는, 본 실시예에서 나타낸 자외선 조사이외에도, 또는 플라즈마, 전자총 또는 광여기법 등에 의해 활성화한 가스 등에 의한 애싱 등에 의해서 실행할 수 있다.
또, 중합막의 제거 전 또는 중합막의 제거 후에, 형성한 패턴을 소정 높이로 하여, 그 표면을 평평하게 하는 단면 성형을 실행하더라도 좋다. 이에 따라, 패턴의 가공 정밀도가 향상한다. 이 성형 공정은, 에치 백이나 CMP(화학 기계적 연마) 등에 의해서 실행한다. 또한, 성형 등에 따라 패턴이 손상한 경우에는, 그 수복을 실행하는 것이 바람직하다. 이에 따라, 패턴의 물성이 향상한다.
이상에 따라서, 자체 발광 소자를 형성하는 것이 가능하다.
또, 형성한 패턴의 다음 성막으로서 보호막 등을 형성하는 경우에는, 중합막의 제거 후에, 그 다음 성막에 대한 친액 처리를 실행해 두는 것이 바람직하다. 이에 따라, 다음 성막과의 밀착성을 향상시킬 수 있다.
또, 본 실시예에서, 전극(607)은 액체 형상 부재로 형성되어 있지만, 건식의 플라즈마 CVD법, 플라즈마 중합법(MOCVD, 상압 CVD, P-CVD, 광 CVD, 열 CVD), 증착법, 스퍼터법 등에 의해서 기판 전면에 형성한 후, 에칭에 의해 전극(607)을 형성할 수 있다.
또, 본 실시예에서는, 발액 처리를 1회 실행한 예를 나타내었지만, 액체 재료를 도포하는 각 부재 형성 공정 전에 적절히 넣는 것도 가능하다.
또, 각 공정 전에 세정을 실행함으로써 막의 밀착성을 향상시키는 것도 가능하다.
또, 상기 마스크 제거 공정 전에, 상기 마스크의 표면에 있어서 상기 패턴 재료의 잔재를 제거하는 공정을 갖는 구성으로서도 좋다. 잔재 제거 공정은, 습식의 경우에는, 스핀 에치 또는 CMP 등에 의해서 실행할 수 있다. 이에 따라, 마스크 제거 공정의 처리 시간을 단축할 수 있어, 제조 비용을 삭감할 수 있다.
또, 상기 각 공정은, 상기 피처리 부재를 불활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 또, 상기 각 공정의 사이에 있어서 상기 피처리 부재의 반송은, 상기 피처리 부재를 불활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 이에 따라, 마스크 재료의 산화 및 부식을 방지할 수 있다.
또, 상기 각 공정은, 상기 피처리 부재를 활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 또, 상기 각 공정의 사이에 있어서 상기 피처리 부재의 반송은, 상기 피처리 부재를 활성 가스 분위기 중에 유지하여 실행하는 구성으로서도 좋다. 이에 따라, 마스크 재료의 산화 및 환원을 방지할 수 있다.
(제 3 실시형태)
다음에, 제 3 실시형태에 대하여 설명한다. 제 3 실시형태에 따른 마스크 형성 방법은, 제 1 실시형태에 있어서의 마스크 재료층의 패터닝 공정 후에, 피처리 부재 표면에 불소를 포함하는 가스를 도입하고, 또한, 피처리 부재 표면에 자외선을 조사함으로써, 피처리 부재 표면의 패턴 형성 부분에 대하여 패턴 재료에 대한 친성 처리를 실시하는 동시에, 피처리 부재 표면의 패턴 형성 부분이외의 부분에 대하여 패턴 재료에 대한 발성 처리를 실시하는 표면 개질 공정을 갖는 것이다. 또, 제 1 내지 제 2 실시형태와 동일한 구성이 되는 부분에 대해서는, 그 설명을 생략한다.
표면 개질 장치는, 도 6에 도시하는 설명도와 마찬가지이다. 단지, 그 처리실(432)의 앞뒤에는, 처리 가스 공급로(435) 및 처리 가스 배출로(436)를 형성한다. 처리 가스 공급로를 통해서, 이른바 리모트 플라즈마(remote plasma)에 의해 외부에서 활성화된 불소를 포함하는 가스를 처리실(432) 내에 공급하는 점에서 상이하다. 또한, 처리 가스 배출로(436)는 도시하지 않은 스크러버(scrubber)에 접속되어, 배출 가스의 제거를 실행한다.
한편, 처리실(432)의 위쪽에 자외선 램프(440)를 배치한다. 또, 자외선 램프(440)는, 대기 중에서 점등하면 타버리기 때문에, 질소 가스로 치환 가능하게 한 자외선 램프실(442) 내에 배치한다. 그리고, 자외선 램프실(442)에 있어서 처리실(432)측의 벽면은, 자외선을 투과하는 유리판(441)으로 구성하여, 피처리 부재(10)에 자외선을 조사할 수 있게 한다. 한편, 처리실(432)에 있어서 자외선 램프실(442)측의 벽면은, 자외선을 투과하는 형석(431)으로 구성하여, 피처리 부재에 자외선을 조사 가능할 수 있게 하고 또한, 처리실(432)에 공급되는 불소의 여기 활성종에 의해 유리판(441)이 침식되는 것을 방지한다.
다음에, 제 3 실시형태에 따른 마스크 형성 방법 및 마스크 제거 방법의 각 공정에 대하여, 공정 순서대로 상세히 설명한다. 도 12에 제 3 실시형태에 따른 마스크 형성 방법 및 마스크 제거 방법의 흐름도를 나타낸다.
가장 먼저, 마스크 형성 방법에 대하여 설명한다. 또, 패터닝 공정까지는 제 1 실시형태와 마찬가지이다.
다음에, 레지스트를 표면 개질한다(S452). 구체적으로는, 패터닝된 레지스트의 표면을 불화 처리한다. 우선, 도 6에 도시하는 표면 개질 장치(430)의 처리실(432) 내에 피처리 부재(10)를 배치한다. 다음에, 리모트 플라즈마에 의해 미리 활성화된 CF4 가스 등의 불소를 포함하는 가스를, 처리 가스 공급로(435)로부터 처리실(432) 내에 도입한다. 그러면, 불소의 여기 활성종이 레지스트 등의 유기물과 반응하고, 그 표면에 발액성을 갖는 불소 화합물을 생성한다. 또, 리모트 플라즈마는, 고주파 전압을 전압을 인가하는 방법에 한정되지 않고, 전자선 또는 자외선을 조사하는 방법에 의해서도, 불소 함유 가스를 활성화할 수 있다. 한편, 패턴 형성 부분에는, 실리콘 산화막 등이 노출되어 있기 때문에, 활성화된 불소를 포함하는 가스에 노출되더라도 발액성을 발생하지 않는다.
또한 이것과 동시에, 피처리 부재(10)의 표면에 자외선을 조사한다. 그러면, 불소의 여기 활성종과 레지스트막의 반응이 촉진되어, 레지스트막의 표면에 큰 발액성이 부여된다. 한편, 패턴 형성 부분에 있어서 실리콘 산화막 등의 표면에서는 불소 화합물이 제거되어, 실리콘 산화막이 원래 갖는 친액성이 적극적으로 유지된다.
또, 패턴 형성 부분에 한층 더 친액성을 부여하기 위해서, 자외선의 조사 등에 의한 친성 처리를 추가하더라도 좋다(S480). 이에 따라, 피처리 부재와 패턴 재료의 밀착성을 향상시킬 수 있다.
또, 레지스트를 가열 처리하기 전에, 상술한 레지스트의 표면 개질을 실행하는 것이 바람직하다. 가열 처리에 의해 레지스트의 반응이 종료하기 전이라면, 불소를 레지스트와 반응시켜 용이하게 불화 처리를 실행할 수 있기 때문이다.
이상에 따라, 패턴 재료에 대한 마스크가 형성된다.
상술한 제 3 실시형태에 따른 마스크 형성 방법에서는, 피처리 부재 표면에 불소를 포함하는 가스를 도입하고 또한, 피처리 부재에 자외선을 조사함으로써, 피처리 부재 표면의 패턴 형성 부분에 대하여 패턴 재료에 대한 친성 처리를 실시하는 동시에, 피처리 부재 표면의 패턴 형성 부분이외의 부분에 대하여 패턴 재료에 대한 발성 처리를 실시하는 공정을 갖는 구성으로 했기 때문에, 공정수의 삭감이 가능해져서, 제조 비용을 삭감할 수 있다.
또, 상기에는, 레지스트 및 실리콘 산화물을 표면에 갖는 피처리 부재를 예로 하여, 선택적으로 표면 개질하는 방법에 대하여 설명했지만, 본 실시형태는 이것에 한정되지 않고, 레지스트이외의 유기물 및 실리콘 산화물이외의 산화물을 표면에 갖는 피처리 부재에 대해서, 널리 적용할 수 있다.
(제 4 실시형태)
다음에, 제 4 실시형태에 대하여 설명한다. 제 4 실시형태에 따른 마스크 형성 방법은, 피처리 부재 표면에 마스크 재료의 원료 가스를 도입하고 또한, 피처리 부재 표면의 패턴 형성 부분에 자외선을 조사함으로써, 패턴 형성 부분에 있어서 마스크 재료층의 형성을 저지하여, 피처리 부재 표면의 패턴 형성 부분이외의 부분에 대하여 마스크 재료층을 직접 묘화하는 것이다. 또, 제 1 내지 제 3 실시형태와 동일한 구성이 되는 부분에 대해서는, 그 설명을 생략한다.
상술한 불소 수지 중합막의 형성 및 자외선의 조사는, 이하와 같은 발성 처리 장치를 사용하여 실행한다. 도 13에 직접 묘화 장치의 설명도를 나타낸다. 발성 처리 장치(530)는 처리 챔버(531)를 갖고, 처리 챔버(531) 내에는 피처리 부재(10)를 탑재할 수 있는 스테이지(532)를 형성한다. 또한, 그 위쪽에는 마스크(30)를 배치 가능하게 한다. 한편, 챔버(531)의 위쪽에 자외선 램프(542)를 배치한다. 또, 자외선 램프(542)는, 대기 중에서 점등하면 타버리기 때문에, 질소 가스(543)로 치환 가능하게 한 자외선 램프실(541) 내에 배치한다. 그리고, 자외선 램프실(541)과 처리 챔버(531)의 경계면은, 자외선을 투과하는 형석(544)으로 구성하여, 피처리 부재에 자외선을 조사 가능하게 하고 또한, 처리 챔버(531)에 공급되는 불소의 여기 활성종에 의해 침식되는 것을 방지한다.
또한, 처리 챔버(531)에는, 공급 배관(535)을 거쳐서, 플라즈마 챔버(533)를 접속한다. 플라즈마 챔버는 대향 전극(534)의 사이에 형성되어, 대향 전극(534)에는 고주파 전원(536)을 접속한다. 또한 플라즈마 챔버(533)에는, 유량 제어 밸브(512)를 구비한 공급 배관(502)을 거쳐서, 처리 가스 공급부(504)를 접속한다. 이 처리 가스 공급부(504)는, 플로리너트(fluorinert) 등의 직쇄상 PFC으로 이루어지는 액체 유기물(506)을 저류하는 용기(508)를 갖고 있다. 그리고 용기(508)에는, 가열부로 되는 히터(510)가 마련되어 있고, 액체 유기물(506)을 가열하여 기화할 수 있도록 되어 있다. 또한, 공급 배관(502)의 유량 제어 밸브(512)의 하류측에는, 유량 제어 밸브(514)를 구비한 캐리어 배관(516)을 거쳐서, 캐리어 가스 공급부(518)가 접속하고 있다. 캐리어 가스에는 질소나 아르곤 등의 불활성 가스를 사용한다. 또한, 도 13의 파선으로 도시하는 바와 같이, 공급 배관(502)에 유량 제어 밸브(520)를 갖는 배관(522)을 거쳐서 제 2 처리 가스 공급부(524)를 접속한다. 그리고, 제 2 처리 가스 공급부(524)로부터 CF4를 제 2 처리 가스로 하여 액체 유기물(506)의 증기에 첨가한다.
다음에, 제 4 실시형태에 따른 마스크 형성 방법 및 마스크 제거 방법의 각 공정에 대하여, 공정 순서대로 상세히 설명한다. 도 14에 제 4 실시형태에 따른 마스크 형성 방법의 흐름도를 도시한다.
가장 먼저, 마스크 형성 방법에 대하여 설명한다.
우선, 피처리 부재를 세정하고 또한, 표면을 친성 처리한다(S550).
다음에, 중합막의 형성과 패터닝을 동시에 실행한다(S552). 구체적으로는, 도 13에 도시하는 바와 같이, 피처리 부재(10)를 발성 처리 장치(530)의 스테이지(532) 상에 세트하여, 그 위쪽에 마스크(30)를 배치한다. 다음에, 자외선 램프(542)를 점등되게 하여, 피처리 부재(10)에 자외선(548)을 조사한다. 상술한 바와 같이 마스크(30)는, 피처리 부재(10)의 패턴 형성 부분에 상당하는 부분만이 투광성을 갖기 때문에, 마스크(30)를 거쳐서 패턴 형성 부분에만 자외선(548)이 조사된다.
동시에, 활성화한 원료 가스(538)를 챔버 내에 공급하여, 피처리 부재(10)의 표면에 불소 수지 중합막을 형성한다. 구체적으로는, 직쇄상 PFC 등으로 이루어지는 액체 유기물(506)을 가열하여 기화시키고, 캐리어 가스와 함께 플라즈마 챔버(533)에 도입한다. 또, 필요에 따라서 CF4 등의 저분자 PFC 가스를 첨가한다. 플라즈마 챔버(533)에 있어서, 직쇄상 PFC의 증기에 고주파 전압을 인가하면, 직쇄상 PFC의 결합이 일부 절단되어 활성 상태가 된다. 이 활성화한 직쇄상 PFC를 처리 챔버(531)에 공급한다. 또, 고주파 전압의 인가이외에도, 전자선을 조사함으로써, 또는 자외선을 조사함으로써, 직쇄상 PFC을 활성화할 수 있다.
상기에 의해, 피처리 부재(10) 표면의 패턴 형성 부분이외의 부분에서는, 당해 부분에 도달한 활성된 직쇄상 PFC가 중합하여, 불소 수지 중합막이 형성된다. 또, 중합막의 두께는 100Å 이하로 형성한다. 한편, 패턴 형성 부분에서는, 자외선에 의해 중합 반응이 저지되고, 또한 형성된 중합막의 결합이 절단되어, 불소 수지 중합막의 형성이 저지된다. 덧붙여, 당해 부분에 부착하고 있던 레지스트 등의 유기물도 제거되기 때문에, 당해 부분에 친액성이 부여된다.
또, 패턴 형성 부분에 한층 더 친액성을 부여하기 위해서, 자외선의 조사 등에 의한 친성 처리를 추가하더라도 좋다(S580). 이에 따라, 피처리 부재와 패턴 재료의 밀착성을 향상시킬 수 있다.
또한, 불소 수지 중합막을 가열 처리하더라도 좋다(S582). 이에 따라, 중합막 내부에 포함되는 저분자 유기물을 증발시켜 제거함으로써, 그 후의 성막 공정에 있어서, 저분자 유기물이 패턴 재료에 혼입하는 것을 방지할 수 있다. 또, 가열 처리는 중합막의 형성과 동시에 실행해도 좋다.
이상에 따라, 패턴 재료에 대한 마스크가 형성된다.
상술한 제 4 실시형태에 따른 마스크 형성 방법에서는, 피처리 부재 표면에 마스크 재료의 원료 가스를 도입하고 또한, 피처리 부재 표면의 패턴 형성 부분에 자외선을 조사함으로써, 패턴 형성 부분에 있어서의 마스크 재료층의 형성을 저지하여, 직접 묘화 공정을 실행하는 구성으로 했기 때문에, 공정수의 삭감이 가능해져, 제조 비용을 삭감할 수 있다.
또, 상기에는 중합막의 형성과 동시에 광을 조사하여 직접 묘화하는 방법에 대하여 설명했지만, 이외에도, 피처리 부재의 표면에, 패턴 형성 부분이외의 부분에 개구부를 갖는 하드 마스크를 탑재하여, 개구부에 중합막을 형성함으로써 직접묘화하는 것도 가능하다.
또한, 마스크 재료를 직접 묘화하는 동시에, 광을 조사함으로써, 마스크 재료를 경화시키더라도 좋다. 또한, 마스크 재료를 공급하는 동시에, 광의 조사를 실행하는 것에 의해, 광의 조사 부분의 마스크 재료를 경화시키면서 직접 묘화하더라도 좋다.
이 때에, 피처리재를 가열하는 등을 병용하더라도 좋다.
또, 본 발명의 패턴 형성 방법에 의해, 기능적인 박막을 기판 상에 형성한 구조체는, 예컨대 반도체 장치, 전기 회로, 표시체 모듈, 발광 소자 등에 적용된다. 또, 상기 기능적 박막의 막두께는, 미세 구조체를 어떤 용도로 사용하는지에 따라 임의적이지만, 0.02∼4㎛으로 하는 것이 바람직하다.
이들에 본 발명의 패턴 형성 방법을 적용하면, 고품질이고, 그 제조 공정이 간략화되며, 제조 비용면에서도 종래 방법보다 더 양호하다.

Claims (28)

  1. 액상의 패턴 재료를 이용하여 소망 패턴을 형성하기 위해서,
    피처리 부재 표면 전체에 대하여 발액성(撥液性) 마스크 재료층을 형성하는 마스크 재료층 형성 공정과,
    상기 마스크 재료층의 상기 패턴 형성 부분에 대하여 상기 마스크 재료를 제거하는 것에 의해 패터닝을 행하는 패터닝 공정과,
    상기 액상의 패턴 재료를 도포하여 상기 소망 패턴을 형성하는 성막 공정과,
    상기 액상의 패턴 재료를 건조, 소성하는 가열 공정과,
    상기 마스크를 제거하는 마스크 제거 공정을 포함하되,
    상기 패터닝 공정은 피처리 부재 표면에 형성된 도전 재료 패턴으로 전해액속에서 통전하는 것에 의해, 상기 도전 재료 패턴상의 마스크 재료층을 전기 분해하여 제거하는 것을 특징으로 하는 막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 마스크 재료층 형성 공정 및 패터닝 공정이,
    상기 피처리 부재를 불소 함유 가스에 노출시키고, 또한 상기 피처리 부재에 전자파를 조사하는 것에 의해, 상기 피처리 부재 표면의 패턴 형성 부분에 대하여 상기 패턴 재료에 대한 친성(親性) 처리를 실시하는 동시에, 상기 피처리 부재 표면의 패턴 형성 부분 이외의 부분에 대하여 상기 패턴 재료에 대한 발성(撥性) 처리를 실시하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크 재료층 형성 공정 전에,
    상기 피처리 부재의 표면을 세정하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크 재료층 형성 공정 전에,
    상기 피처리 부재 표면 전면(全面)에 대하여 상기 마스크 재료에 대한 친액 처리를 실시하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크 재료층 형성 공정 전에,
    상기 피처리 부재 표면 전면에 대하여 상기 마스크 재료에 대한 친액 처리를 실시하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크 재료층 형성 공정 전에,
    상기 피처리 부재 표면의 패턴 형성 부분에 대하여 상기 마스크 재료에 대한 친액 처리를 실시하는 공정과,
    상기 피처리 부재 표면의 패턴 형성 부분 이외의 부분에 대하여 상기 마스크 재료에 대한 발액 처리를 실시하는 공정
    을 갖는 것을 특징으로 하는 막의 형성 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 패터닝 공정 전에,
    상기 마스크 재료층 표면의 패턴 형성 부분에 대하여 마스크 제거 재료에 대한 친액 처리를 실시하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 패터닝 공정 전에,
    상기 마스크 재료층 표면의 패턴 형성 부분 이외의 부분에 대하여 마스크 제거 재료에 대한 발액 처리를 실시하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 패터닝 공정 전에,
    상기 마스크 재료층 표면의 패턴 형성 부분에 대하여 마스크 제거 재료에 대한 친액 처리를 실시하는 공정과,
    상기 마스크 재료층 표면의 패턴 형성 부분 이외의 부분에 대하여 마스크 제거 재료에 대한 발액 처리를 실시하는 공정
    을 갖는 것을 특징으로 하는 막의 형성 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 패터닝 공정 전에,
    상기 마스크 재료층 표면 전면에 대하여 상기 패턴 재료에 대한 발액 처리를 실시하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 패터닝 공정 전 또는 후에 가열 처리 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크 제거 공정 전에,
    상기 마스크 표면에 있어서의 상기 패턴 재료의 잔재를 제거하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  13. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크 제거 공정 전에,
    상기 패턴의 표면을 성형하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  14. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크 제거 공정 전에,
    상기 피처리 부재를 세정하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크 제거 공정 전에,
    마스크 제거 재료에 대한 친액 처리를 행하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크 제거 공정 전에,
    상기 마스크를 예비 가열하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  17. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크 제거 공정 후에,
    상기 패턴의 표면을 성형하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  18. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크 제거 공정 후에,
    상기 패턴에 발생한 손상을 수복하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  19. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크 제거 공정 후에,
    상기 패턴의 다음 성막 재료에 대한 친액 처리를 실시하는 공정을 갖는 것을 특징으로 하는 막의 형성 방법.
  20. 제 1 항 또는 제 2 항에 있어서,
    상기 각 공정은 상기 피처리 부재를 비활성 가스 분위기 중에 유지하여 행하는 것을 특징으로 하는 막의 형성 방법.
  21. 제 1 항 또는 제 2 항에 있어서,
    상기 각 공정 사이에 있어서의 상기 피처리 부재의 반송은 상기 피처리 부재를 비활성 가스 분위기 중에 유지하여 행하는 것을 특징으로 하는 막의 형성 방법.
  22. 제 1 항 또는 제 2 항에 있어서,
    상기 각 공정은 상기 피처리 부재를 활성 가스 분위기 중에 유지하여 행하는 것을 특징으로 하는 막의 형성 방법.
  23. 제 1 항 또는 제 2 항에 있어서,
    상기 각 공정 사이에 있어서의 상기 피처리 부재의 반송은 상기 피처리 부재를 활성 가스 분위기 중에 유지하여 행하는 것을 특징으로 하는 막의 형성 방법.
  24. 청구항 1 또는 청구항 2에 기재된 막의 형성 방법을 사용하여 제조한 것을 특징으로 하는 반도체 장치.
  25. 청구항 1 또는 청구항 2에 기재된 막의 형성 방법을 사용하여 제조한 것을 특징으로 하는 전기 회로.
  26. 청구항 1 또는 청구항 2에 기재된 막의 형성 방법을 사용하여 제조한 것을 특징으로 하는 표시체 모듈.
  27. 청구항 1 또는 청구항 2에 기재된 막의 형성 방법을 사용하여 제조한 것을 특징으로 하는 컬러 필터.
  28. 청구항 1 또는 청구항 2에 기재된 막의 형성 방법을 사용하여 제조한 것을 특징으로 하는 발광 소자.
KR10-2003-7010321A 2001-12-06 2002-12-06 막의 형성 방법 및 해당 수법에 의해 제조된 반도체 장치, 전기 회로, 표시체 모듈, 컬러 필터 및 발광 소자 KR100519835B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001373081 2001-12-06
JPJP-P-2001-00373081 2001-12-06
PCT/JP2002/012838 WO2003048864A1 (fr) 2001-12-06 2002-12-06 Procede de formation et de retrait de masque, dispositif a semi-conducteur, circuit electrique, module d'affichage, filtre colore et element electroluminescent produits par ledit procede

Publications (2)

Publication Number Publication Date
KR20040019278A KR20040019278A (ko) 2004-03-05
KR100519835B1 true KR100519835B1 (ko) 2005-10-06

Family

ID=19181862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7010321A KR100519835B1 (ko) 2001-12-06 2002-12-06 막의 형성 방법 및 해당 수법에 의해 제조된 반도체 장치, 전기 회로, 표시체 모듈, 컬러 필터 및 발광 소자

Country Status (6)

Country Link
US (1) US7148148B2 (ko)
JP (1) JP3901156B2 (ko)
KR (1) KR100519835B1 (ko)
CN (1) CN1238769C (ko)
TW (1) TW577111B (ko)
WO (1) WO2003048864A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374193B2 (en) 2019-05-08 2022-06-28 Samsung Display Co., Ltd. Display device having second electrode including a first portion that is not overlapped with the module hole and a second portion between the module hole and the first portion

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0207134D0 (en) * 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
JP4846201B2 (ja) * 2004-02-26 2011-12-28 株式会社荏原製作所 めっき装置及びめっき方法
US20060141157A1 (en) * 2003-05-27 2006-06-29 Masahiko Sekimoto Plating apparatus and plating method
JP4175298B2 (ja) * 2004-07-07 2008-11-05 セイコーエプソン株式会社 カラーフィルタとその製造方法及び電気光学装置並びに電子機器
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI450044B (zh) * 2005-08-31 2014-08-21 尼康股份有限公司 An optical element, an exposure apparatus using the same, an exposure method, and a manufacturing method of the micro-element
US7812926B2 (en) * 2005-08-31 2010-10-12 Nikon Corporation Optical element, exposure apparatus based on the use of the same, exposure method, and method for producing microdevice
KR100817101B1 (ko) * 2007-04-04 2008-03-26 한국과학기술원 폴리머 또는 레지스트 패턴과 이를 이용한 몰드, 금속 박막패턴, 금속 패턴 및 이들의 형성 방법
JP5417732B2 (ja) * 2008-03-31 2014-02-19 住友化学株式会社 親液撥液パターンの形成方法および有機エレクトロルミネッセンス素子の製造方法
KR100948395B1 (ko) * 2008-05-23 2010-03-23 풍원화학(주) 유기전계발광표시장치 제조공정에서 사용되는 도전부재를세정하기 위한 세정장치, 세정방법 및 전해세정약품
GB201105364D0 (en) * 2011-03-30 2011-05-11 Cambridge Display Tech Ltd Surface planarisation
US9062367B2 (en) * 2011-09-08 2015-06-23 Varian Semiconductor Equipment Associates, Inc. Plasma processing of workpieces to form a coating
JP2013100575A (ja) * 2011-11-08 2013-05-23 Hitachi High-Technologies Corp 成膜装置および成膜方法
WO2013106442A1 (en) * 2012-01-10 2013-07-18 Hzo, Inc. Masks for use in applying protective coatings to electronic assemblies, masked electronic assemblies and associated methods
CN104364020A (zh) 2012-06-18 2015-02-18 Hzo股份有限公司 对全装配电子设备的内部表面施加保护涂层的系统和方法
US9894776B2 (en) 2013-01-08 2018-02-13 Hzo, Inc. System for refurbishing or remanufacturing an electronic device
JP6034884B2 (ja) 2013-01-08 2016-11-30 エイチズィーオー・インコーポレーテッド 基板からの保護被覆選択部分の除去
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
DE102018210064A1 (de) * 2018-06-21 2019-12-24 Robert Bosch Gmbh Verfahren zum lokalen Entfernen und/oder Modifizieren eines Polymermaterials auf einer Oberfläche
US10790472B2 (en) 2018-08-03 2020-09-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing a thin film encapsulation layer and organic light emitting diode display device
CN109037482A (zh) * 2018-08-03 2018-12-18 武汉华星光电半导体显示技术有限公司 薄膜封装层的制备方法及oled显示装置
WO2022224314A1 (ja) * 2021-04-19 2022-10-27 シャープ株式会社 表示装置の製造方法、および表示装置
CN115291425A (zh) * 2022-08-11 2022-11-04 业成科技（成都）有限公司 表面损伤修补方法、显示面板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186069A (ja) 1996-01-08 1997-07-15 Sony Corp 多層レジストパターンおよび多層レジストパターン形成方法
US5863233A (en) * 1996-03-05 1999-01-26 Candescent Technologies Corporation Field emitter fabrication using open circuit electrochemical lift off
US5658697A (en) * 1996-04-17 1997-08-19 Industrial Technology Research, Institute Method for producing color filters by the use of anionic electrocoats
US6120674A (en) * 1997-06-30 2000-09-19 Candescent Technologies Corporation Electrochemical removal of material in electron-emitting device
US6334942B1 (en) * 1999-02-09 2002-01-01 Tessera, Inc. Selective removal of dielectric materials and plating process using same
JP3266195B2 (ja) 1999-03-23 2002-03-18 日本電気株式会社 半導体装置の製造方法
WO2000059040A1 (en) 1999-03-30 2000-10-05 Seiko Epson Corporation Method of manufacturing thin-film transistor
JP3879312B2 (ja) 1999-03-31 2007-02-14 セイコーエプソン株式会社 膜の形成方法、及びデバイスの製造方法
JP3584785B2 (ja) 1999-06-16 2004-11-04 セイコーエプソン株式会社 フッ素樹脂膜の形成方法および半導体装置並びにその製造方法
JP3237667B2 (ja) * 1999-11-12 2001-12-10 富士ゼロックス株式会社 光触媒を用いた新規な着膜方法およびこの方法を使用するカラーフィルターの製造方法、それに使用する電解液、ならびに製造装置
JP3921917B2 (ja) 2000-03-31 2007-05-30 セイコーエプソン株式会社 微細構造体の製造方法
JP2002050610A (ja) 2000-08-02 2002-02-15 Seiko Epson Corp 有機薄膜のパターニング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374193B2 (en) 2019-05-08 2022-06-28 Samsung Display Co., Ltd. Display device having second electrode including a first portion that is not overlapped with the module hole and a second portion between the module hole and the first portion

Also Published As

Publication number Publication date
KR20040019278A (ko) 2004-03-05
TW200301507A (en) 2003-07-01
US20030143845A1 (en) 2003-07-31
CN1238769C (zh) 2006-01-25
JPWO2003048864A1 (ja) 2005-04-14
CN1473284A (zh) 2004-02-04
JP3901156B2 (ja) 2007-04-04
WO2003048864A1 (fr) 2003-06-12
US7148148B2 (en) 2006-12-12
TW577111B (en) 2004-02-21

Similar Documents

Publication Publication Date Title
KR100519835B1 (ko) 막의 형성 방법 및 해당 수법에 의해 제조된 반도체 장치, 전기 회로, 표시체 모듈, 컬러 필터 및 발광 소자
KR100526513B1 (ko) 성막 방법 및 그 방법을 사용하여 제조한 디바이스, 및디바이스의 제조 방법
US20090258159A1 (en) Novel treatment for mask surface chemical reduction
US20080299780A1 (en) Method and apparatus for laser oxidation and reduction
KR20040105567A (ko) 유기층 제거 방법 및 장치
JP5366436B2 (ja) パターニングデバイスの洗浄方法、基板への層系の堆積方法、パターニングデバイスの洗浄システム及び基板に層系を堆積するためのコーティングシステム
JP4077241B2 (ja) 半導体装置の製造方法
KR19990071626A (ko) 사파이어플라즈마애셔에서기판으로부터잔류물을제거하는방법및그장치
JP3611196B2 (ja) 基板から有機物質を除去する方法
KR20030087543A (ko) 기판처리장치 및 기판처리방법
US6489590B2 (en) Laser removal of foreign materials from surfaces
JP2003124213A (ja) パターン形成方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
JP3508789B2 (ja) 基板の表面処理方法
TWI751326B (zh) 自對準通孔處理流程
JP4299638B2 (ja) 基板処理装置および基板処理方法
JP2003124210A (ja) 表面処理方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
JP4405236B2 (ja) 基板処理方法および基板処理装置
JP2005020011A (ja) 基板からフォトレジストを除去するための装置及び方法
KR20070080662A (ko) 반도체 웨이퍼 및 ｌｃｄ기판의 포토레지스트 제거공정방법 및 공정구현 설비
JP2004127990A (ja) 半導体装置の製造方法
KR100453015B1 (ko) 표면처리방법및그장치,기판의표면처리방법및기판의제조방법
JPH11145115A (ja) アッシング装置のクリーニング方法
JPH04268728A (ja) エッチング方法および装置
JP2004004695A (ja) 液晶パネルの配向膜形成方法
JP2004002992A (ja) 表面処理方法及びその装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee