JP2004104026A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004104026A JP2004104026A JP2002267179A JP2002267179A JP2004104026A JP 2004104026 A JP2004104026 A JP 2004104026A JP 2002267179 A JP2002267179 A JP 2002267179A JP 2002267179 A JP2002267179 A JP 2002267179A JP 2004104026 A JP2004104026 A JP 2004104026A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- forming
- temperature
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】低誘電率膜と無機絶縁膜との密着性を向上させて、製造工程中の膜剥離を防止する。
【解決手段】基板上に低誘電率膜としてのフッ素化ポリ（キシリレン）膜を形成する。次に、フッ素化ポリ（キシリレン）膜を３７０℃〜４２０℃の温度で熱処理して結晶化させる。熱処理の終了後、フッ素化ポリ（キシリレン）膜上に、無機絶縁膜としてのＳｉＣ膜を３７０℃〜３９０℃の温度で形成する。また、熱処理の温度と、ＳｉＣ膜の形成温度との差を３０℃以内にする。
【選択図】 図２
【解決手段】基板上に低誘電率膜としてのフッ素化ポリ（キシリレン）膜を形成する。次に、フッ素化ポリ（キシリレン）膜を３７０℃〜４２０℃の温度で熱処理して結晶化させる。熱処理の終了後、フッ素化ポリ（キシリレン）膜上に、無機絶縁膜としてのＳｉＣ膜を３７０℃〜３９０℃の温度で形成する。また、熱処理の温度と、ＳｉＣ膜の形成温度との差を３０℃以内にする。
【選択図】 図２
Description
【０００１】
【発明が属する技術分野】
本発明は、半導体装置の製造方法に係り、特に低誘電率膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の微細化に伴い、配線抵抗の上昇や、配線間・配線層間の寄生容量の上昇が発生する。この改善策として、配線材料として銅を用いるとともに、層間絶縁膜の材料として低誘電率膜を用いて、配線抵抗や配線間・配線層間の寄生容量を低下させる方法が提案されている。
近年、低誘電率膜として、例えばＳｉＯ２膜中にメチル基を導入したＳｉＯＣ膜等の無機膜や、ポリアリルエーテル誘導体等の有機膜の開発が行われている。これらの膜の誘電率は、２．６〜２．９程度である。
次世代の半導体装置で必要な更なる低誘電率化に向けて、薄膜に空孔を導入することで膜の密度を下げて、誘電率が２．０〜２．４の膜を実現するための開発が進められている。
【０００３】
【発明が解決しようとする課題】
しかしながら、かかる空孔が導入された薄膜は機械的強度が低下するため、製造工程中に薄膜が割れやすくなってしまうという問題があった。
また、空孔にガスや薬剤が吸着してしまうため、膜特性が劣化してしまう問題や、この劣化対策として後処理を行う必要があり製造コストが増大するという問題があった。このため、空孔を有する低誘電率膜を半導体装置の製造に適用することは困難であった。
【０００４】
そこで、空孔を持たない構造で、且つ誘電率が２．０〜２．４である膜が望まれている。この条件を満たす膜としてフッ素化アリレン膜がある。しかし、このフッ素化アリレン膜はＳｉＯ２、ＳｉＮ、ＳｉＣ等の無機絶縁膜との密着性が悪いため、製造工程中にフッ素化アリレン膜が剥離してしまうという問題があった。
【０００５】
本発明は、上記従来の課題を解決するためになされたもので、低誘電率膜と無機絶縁膜との密着性を向上させて、製造工程中の膜剥離を防止することを目的とする。
【０００６】
【課題を解決する為の手段】
請求項１の発明に係る半導体装置の製造方法は、低誘電率膜を有する半導体装置の製造方法であって、
基板上に前記低誘電率膜を形成する工程と、
前記低誘電率膜を３７０℃〜４２０℃の温度で熱処理する工程と、
前記熱処理の終了後、前記低誘電率膜上に無機絶縁膜を３７０℃〜３９０℃の温度で形成する工程と、
を含むことを特徴とするものである。
【０００７】
請求項２の発明に係る半導体装置の製造方法は、低誘電率膜を有する半導体装置の製造方法であって、
基板上に無機絶縁膜を３７０℃〜３９０℃の温度で形成する工程と、
前記無機絶縁膜上に前記低誘電率膜を形成する工程と、
前記低誘電率膜を３７０℃〜４２０℃の温度で熱処理する工程と、
を含むことを特徴とするものである。
【０００８】
請求項３の発明に係る半導体装置の製造方法は、請求項１又は２に記載の製造方法において、
前記熱処理の温度と、前記無機絶縁膜の形成温度との差が３０℃以内であることを特徴とするものである。
【０００９】
請求項４の発明に係る半導体装置の製造方法は、請求項１から３の何れかに記載の製造方法において、
前記低誘電率膜を形成する工程は、
フッ素が結合したアリレン化合物を分解して、前駆体を形成する工程と、
前記前駆体を蒸着して、フッ素化アリレン膜を形成する工程と、
を含むことを特徴とするものである。
【００１０】
請求項５の発明に係る半導体装置の製造方法は、請求項１から３の何れかに記載の製造方法において、
前記低誘電率膜を形成する工程は、
ポリアリレン膜、ポリアリルエーテル膜、フッ素化ポリイミド膜の何れかを塗布法により形成する工程を含むことを特徴とするものである。
【００１１】
請求項６の発明に係る半導体装置の製造方法は、請求項１から３の何れかに記載の製造方法において、
前記低誘電率膜を形成する工程は、
フッ素化アモルファスカーボン膜又はポリテトラフルオロエチレン膜をプラズマＣＶＤ法により形成する工程を含むことを特徴とするものである。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１において、低誘電率膜の形成に用いる薄膜形成装置を説明するための概念図である。
図１において、参照符号１は液体原料としてのフッ素が結合したキシリレン化合物を収納する原料収納容器、１ａは原料収納容器１を加熱して液体原料を気化させる加熱機構としてのヒータ、２（２ａ，２ｂ）は流量制御機構としてのマスフローコントローラ（ＭＦＣ）、３は前駆体（プレカーサ）を形成する加熱反応機構、４は成膜チャンバ、５は静電チャック、６は静電チャック５により吸着保持された基板、７は圧力制御装置としてのスロットルバルブ（開閉バルブ）、８は排気装置としてのターボ分子ポンプ及びドライポンプ、９は静電チャック５の温度を制御する温度制御機構としての熱交換器、１１は窒素（Ｎ２）や希ガス（Ｈｅ，Ａｒ）のような不活性ガスを収納するガス収納容器を示している。
【００１４】
なお、図１に示す薄膜形成装置では、加熱反応機構３から前駆体を供給配管により成膜チャンバ４内に供給しているが、低誘電率膜の膜厚均一性向上のために、シャワーヘッドやＧＤＰ（ｇａｓ ｄｉｓｔｒｉｂｕｔｉｏｎ ｐｌａｔｅ）を設けてもよい。
また、後述する結晶化熱処理に用いる縦型炉、および無機絶縁膜の形成に用いるプラズマＣＶＤ装置は公知であるため、図示並びにその説明を省略する。
【００１５】
次に、本実施の形態１による半導体装置の製造方法について説明する。
【００１６】
先ず、図１に示した薄膜形成装置を用いて、以下のようにして基板６上に低誘電率膜（フッ素化アリレン膜）としてのフッ素化ポリ（キシリレン）膜を形成する。
予め圧力制御装置７及び排気装置８により減圧に保たれた成膜チャンバ４内に基板６を載置する。詳細には、熱交換器９によって冷却された静電チャック５上に基板６を載置する。
次に、原料収納容器１内のフッ素が結合されたキシリレン化合物をヒータ１ａにより加熱・気化させ、これにより得られた原料ガスをマスフローコントローラ２ａに供給し、このマスフローコントローラ２ａにより流量を制御しながら加熱反応機構３に供給する。
そして、加熱反応機構３において、６００℃の温度で原料ガスを活性化することにより前駆体（ラジカル）を形成する。
次に、この前駆体を、成膜チャンバ４内の−３０℃に冷却された基板６上に導く。これにより、基板６表面で前駆体の重合反応が起こり、基板６上にフッ素化ポリ（キシリレン）膜が２００ｎｍ〜１．５μｍ程度の膜厚で形成される。ここで、前駆体とともに、ガス収納容器１１に収納された窒素や希ガスを希釈ガスとして成膜チャンバ４内に供給してもよい。
【００１７】
次に、フッ素化ポリ（キシリレン）膜が形成された基板６を成膜チャンバ４から取り出して、縦型炉内に移載する。
炉内の大気をＮ２置換した後、３７０℃〜４２０℃の温度に昇温して、大気圧のＮ２雰囲気下で熱処理を行う。ここで、熱処理中は、フッ素化ポリ（キシリレン）膜の酸化を防止するため、酸素濃度を１００ｐｐｍ以下に保つ。この熱処理により、フッ素化ポリ（キシリレン）膜の結晶化が進み機械的強度が増加する。結晶化の熱処理後は、１００℃以下に降温した後、基板６を縦型炉から取り出す。
【００１８】
次に、取り出した基板６を、プラズマＣＶＤ装置の成膜チャンバ内に載置する。ここで、本実施の形態１では、平行平板型のプラズマＣＶＤ装置を用いた。
そして、最後に、３７０℃〜３９０℃の温度でプラズマＣＶＤ法により、基板６上にＳｉＣ膜を３０ｎｍ〜１００ｎｍ程度の膜厚で形成する。ここで、ＳｉＣ膜の成膜条件は、８インチウェハにて以下のとおりである。
【００１９】
［成膜条件］
ガス…テトラメチルシラン［Ｓｉ（ＣＨ３）４］：５０ｓｃｃｍ，
Ｎ２：１００ｓｃｃｍ
ＲＦ…周波数：１３．５６ＭＨｚ，出力：５００Ｗ
圧力…５Ｔｏｒｒ
【００２０】
次に、熱処理温度、ＳｉＣ成膜温度、および、フッ素化ポリ（キシリレン）膜とＳｉＣ膜との密着性の関係について説明する。
図２は、熱処理温度、ＳｉＣ成膜温度、および、フッ素化ポリ（キシリレン）膜とＳｉＣ膜との密着性の関係について説明するための図である。また、下記の表１は、図２に示す密着性、すなわち熱処理温度とＳｉＣ成膜温度を変化させたときの密着性をまとめたものである。
【００２１】
【表１】
【００２２】
図２及び表１に示す本願発明者による密着性の測定は、本実施の形態１のようにフッ素化ポリ（キシリレン）膜上にＳｉＣ膜を形成する場合に加え、後述する実施の形態２のようにＳｉＣ膜上にフッ素化ポリ（キシリレン）膜を形成する場合も考慮した。具体的には、先ずフッ素化ポリ（キシリレン）膜を形成した後、結晶化のための熱処理を行い、その後ＳｉＣ膜を形成した後に、結晶化のための熱処理と同じ温度の熱処理を再度行った後、密着性を測定した。また、密着性は、ナノスクラッチ法を用いて相対評価した。
図２及び表１に示すように、熱処理温度が３７０℃〜４２０℃で、ＳｉＣ成膜温度が３７０℃〜３９０℃のときに、高い密着性が得られた。この温度範囲で、熱処理温度とＳｉＣ成膜温度との差が３０℃以内の時に、優れた密着性が得られることが分かった。
【００２３】
以上説明したように、本実施の形態１では、基板６上にフッ素化ポリ（キシリレン）膜を形成した後の結晶化熱処理を３７０℃〜４２０℃の温度で行い、フッ素化ポリ（キシリレン）膜上にＳｉＣ膜を３７０℃〜３９０℃の温度で形成した。
これにより、フッ素化ポリ（キシリレン）膜とＳｉＣ膜との密着性を向上させることができ、例えば後工程であるＣＭＰプロセス等の製造工程において膜剥れを防止することができる。従って、フッ素化ポリ（キシリレン）膜を半導体装置の製造に適用可能であるため、さらなる半導体装置の微細化が可能となる。
また、上記温度範囲において、熱処理の温度と、ＳｉＣ膜の成膜温度との差を３０℃以内にすることにより、さらに密着性を向上させることができる。
【００２４】
なお、本実施の形態１では、フッ素化アリレン膜としてフッ素化ポリ（キシリレン）膜［−（ＣＦ２−Ｃ６Ｈ４−ＣＦ２）ｎ−］を用いたが、フッ素化ポリ（フルオロキシリレン）膜［−（ＣＦ２−Ｃ６Ｆ４−ＣＦ２）ｎ−］を用いてもよい。さらに、低誘電率膜として、ポリ（アリレン）膜、ポリ（アリルエーテル）膜、フッ素化ポリイミド膜等を塗布法により形成する場合や、フッ素化アモルファスカーボン膜やポリテトラフルオロエチレン膜等をプラズマＣＶＤ法により形成する場合にも、本発明を適用可能である。
また、本実施の形態１では、無機絶縁膜としてＳｉＣ膜を用いたが、シリコン酸化膜、シリコン窒化膜又はＳｉＯＣ膜を用いてもよい。
【００２５】
実施の形態２．
次に、本発明の実施の形態２による半導体装置の製造方法について説明する。本実施の形態２による製造方法と、前述した実施の形態１による製造方法との相違点は、フッ素化ポリ（キシリレン）膜とＳｉＣ膜の形成順序が異なる点である。なお、本実施の形態２の各製造工程は、実施の形態１とほぼ同一であるため、詳細な説明を省略する。また、半導体装置の製造に用いる薄膜形成装置、縦型炉、プラズマＣＶＤ装置も、実施の形態１と同様のものを用いるため、説明を省略する。
【００２６】
先ず、プラズマＣＶＤ装置において、３７０℃〜３９０℃の温度で、基板６上にＳｉＣ膜を３０ｎｍ〜１００ｎｍ程度の膜厚で形成する。ここで、成膜条件は、実施の形態１と同様であるので、省略する。
次に、薄膜形成装置において、ＳｉＣ膜上にフッ素化ポリ（キシリレン）膜を形成する。
最後に、縦型炉において、３７０℃〜４２０℃の温度で、大気圧のＮ２雰囲気下で熱処理を行う。
【００２７】
本実施の形態２では、基板６上にＳｉＣ膜を３７０℃〜３９０℃の温度で形成し、ＳｉＣ膜上にフッ素化ポリ（キシリレン）膜を形成した後の熱処理を３７０℃〜４２０℃の温度で行った。
これにより、前述の実施の形態１と同様の効果が得られる。
【００２８】
【発明の効果】
本発明によれば、低誘電率膜と無機絶縁膜との密着性を向上させて、製造工程中の膜剥離を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１において、低誘電率膜の形成に用いる薄膜形成装置を説明するための概念図である。
【図２】熱処理温度と、ＳｉＣ成膜温度と、フッ素化ポリ（キシリレン）膜とＳｉＣ膜との密着性と、の関係を示す図である。
【符号の説明】
１ 原料収納容器
１ａ 加熱機構（ヒータ）
２，２ａ，２ｂ 流量制御機構（マスフローコントローラ）
３ 加熱反応機構
４ 成膜チャンバ
５ 静電チャック
６ 基板（シリコン基板）
７ 圧力制御装置（スロットルバルブ）
８ 排気装置（ターボ分子ポンプ）
９ 温度制御機構（熱交換器）
１１ ガス収納容器
【発明が属する技術分野】
本発明は、半導体装置の製造方法に係り、特に低誘電率膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の微細化に伴い、配線抵抗の上昇や、配線間・配線層間の寄生容量の上昇が発生する。この改善策として、配線材料として銅を用いるとともに、層間絶縁膜の材料として低誘電率膜を用いて、配線抵抗や配線間・配線層間の寄生容量を低下させる方法が提案されている。
近年、低誘電率膜として、例えばＳｉＯ２膜中にメチル基を導入したＳｉＯＣ膜等の無機膜や、ポリアリルエーテル誘導体等の有機膜の開発が行われている。これらの膜の誘電率は、２．６〜２．９程度である。
次世代の半導体装置で必要な更なる低誘電率化に向けて、薄膜に空孔を導入することで膜の密度を下げて、誘電率が２．０〜２．４の膜を実現するための開発が進められている。
【０００３】
【発明が解決しようとする課題】
しかしながら、かかる空孔が導入された薄膜は機械的強度が低下するため、製造工程中に薄膜が割れやすくなってしまうという問題があった。
また、空孔にガスや薬剤が吸着してしまうため、膜特性が劣化してしまう問題や、この劣化対策として後処理を行う必要があり製造コストが増大するという問題があった。このため、空孔を有する低誘電率膜を半導体装置の製造に適用することは困難であった。
【０００４】
そこで、空孔を持たない構造で、且つ誘電率が２．０〜２．４である膜が望まれている。この条件を満たす膜としてフッ素化アリレン膜がある。しかし、このフッ素化アリレン膜はＳｉＯ２、ＳｉＮ、ＳｉＣ等の無機絶縁膜との密着性が悪いため、製造工程中にフッ素化アリレン膜が剥離してしまうという問題があった。
【０００５】
本発明は、上記従来の課題を解決するためになされたもので、低誘電率膜と無機絶縁膜との密着性を向上させて、製造工程中の膜剥離を防止することを目的とする。
【０００６】
【課題を解決する為の手段】
請求項１の発明に係る半導体装置の製造方法は、低誘電率膜を有する半導体装置の製造方法であって、
基板上に前記低誘電率膜を形成する工程と、
前記低誘電率膜を３７０℃〜４２０℃の温度で熱処理する工程と、
前記熱処理の終了後、前記低誘電率膜上に無機絶縁膜を３７０℃〜３９０℃の温度で形成する工程と、
を含むことを特徴とするものである。
【０００７】
請求項２の発明に係る半導体装置の製造方法は、低誘電率膜を有する半導体装置の製造方法であって、
基板上に無機絶縁膜を３７０℃〜３９０℃の温度で形成する工程と、
前記無機絶縁膜上に前記低誘電率膜を形成する工程と、
前記低誘電率膜を３７０℃〜４２０℃の温度で熱処理する工程と、
を含むことを特徴とするものである。
【０００８】
請求項３の発明に係る半導体装置の製造方法は、請求項１又は２に記載の製造方法において、
前記熱処理の温度と、前記無機絶縁膜の形成温度との差が３０℃以内であることを特徴とするものである。
【０００９】
請求項４の発明に係る半導体装置の製造方法は、請求項１から３の何れかに記載の製造方法において、
前記低誘電率膜を形成する工程は、
フッ素が結合したアリレン化合物を分解して、前駆体を形成する工程と、
前記前駆体を蒸着して、フッ素化アリレン膜を形成する工程と、
を含むことを特徴とするものである。
【００１０】
請求項５の発明に係る半導体装置の製造方法は、請求項１から３の何れかに記載の製造方法において、
前記低誘電率膜を形成する工程は、
ポリアリレン膜、ポリアリルエーテル膜、フッ素化ポリイミド膜の何れかを塗布法により形成する工程を含むことを特徴とするものである。
【００１１】
請求項６の発明に係る半導体装置の製造方法は、請求項１から３の何れかに記載の製造方法において、
前記低誘電率膜を形成する工程は、
フッ素化アモルファスカーボン膜又はポリテトラフルオロエチレン膜をプラズマＣＶＤ法により形成する工程を含むことを特徴とするものである。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１において、低誘電率膜の形成に用いる薄膜形成装置を説明するための概念図である。
図１において、参照符号１は液体原料としてのフッ素が結合したキシリレン化合物を収納する原料収納容器、１ａは原料収納容器１を加熱して液体原料を気化させる加熱機構としてのヒータ、２（２ａ，２ｂ）は流量制御機構としてのマスフローコントローラ（ＭＦＣ）、３は前駆体（プレカーサ）を形成する加熱反応機構、４は成膜チャンバ、５は静電チャック、６は静電チャック５により吸着保持された基板、７は圧力制御装置としてのスロットルバルブ（開閉バルブ）、８は排気装置としてのターボ分子ポンプ及びドライポンプ、９は静電チャック５の温度を制御する温度制御機構としての熱交換器、１１は窒素（Ｎ２）や希ガス（Ｈｅ，Ａｒ）のような不活性ガスを収納するガス収納容器を示している。
【００１４】
なお、図１に示す薄膜形成装置では、加熱反応機構３から前駆体を供給配管により成膜チャンバ４内に供給しているが、低誘電率膜の膜厚均一性向上のために、シャワーヘッドやＧＤＰ（ｇａｓ ｄｉｓｔｒｉｂｕｔｉｏｎ ｐｌａｔｅ）を設けてもよい。
また、後述する結晶化熱処理に用いる縦型炉、および無機絶縁膜の形成に用いるプラズマＣＶＤ装置は公知であるため、図示並びにその説明を省略する。
【００１５】
次に、本実施の形態１による半導体装置の製造方法について説明する。
【００１６】
先ず、図１に示した薄膜形成装置を用いて、以下のようにして基板６上に低誘電率膜（フッ素化アリレン膜）としてのフッ素化ポリ（キシリレン）膜を形成する。
予め圧力制御装置７及び排気装置８により減圧に保たれた成膜チャンバ４内に基板６を載置する。詳細には、熱交換器９によって冷却された静電チャック５上に基板６を載置する。
次に、原料収納容器１内のフッ素が結合されたキシリレン化合物をヒータ１ａにより加熱・気化させ、これにより得られた原料ガスをマスフローコントローラ２ａに供給し、このマスフローコントローラ２ａにより流量を制御しながら加熱反応機構３に供給する。
そして、加熱反応機構３において、６００℃の温度で原料ガスを活性化することにより前駆体（ラジカル）を形成する。
次に、この前駆体を、成膜チャンバ４内の−３０℃に冷却された基板６上に導く。これにより、基板６表面で前駆体の重合反応が起こり、基板６上にフッ素化ポリ（キシリレン）膜が２００ｎｍ〜１．５μｍ程度の膜厚で形成される。ここで、前駆体とともに、ガス収納容器１１に収納された窒素や希ガスを希釈ガスとして成膜チャンバ４内に供給してもよい。
【００１７】
次に、フッ素化ポリ（キシリレン）膜が形成された基板６を成膜チャンバ４から取り出して、縦型炉内に移載する。
炉内の大気をＮ２置換した後、３７０℃〜４２０℃の温度に昇温して、大気圧のＮ２雰囲気下で熱処理を行う。ここで、熱処理中は、フッ素化ポリ（キシリレン）膜の酸化を防止するため、酸素濃度を１００ｐｐｍ以下に保つ。この熱処理により、フッ素化ポリ（キシリレン）膜の結晶化が進み機械的強度が増加する。結晶化の熱処理後は、１００℃以下に降温した後、基板６を縦型炉から取り出す。
【００１８】
次に、取り出した基板６を、プラズマＣＶＤ装置の成膜チャンバ内に載置する。ここで、本実施の形態１では、平行平板型のプラズマＣＶＤ装置を用いた。
そして、最後に、３７０℃〜３９０℃の温度でプラズマＣＶＤ法により、基板６上にＳｉＣ膜を３０ｎｍ〜１００ｎｍ程度の膜厚で形成する。ここで、ＳｉＣ膜の成膜条件は、８インチウェハにて以下のとおりである。
【００１９】
［成膜条件］
ガス…テトラメチルシラン［Ｓｉ（ＣＨ３）４］：５０ｓｃｃｍ，
Ｎ２：１００ｓｃｃｍ
ＲＦ…周波数：１３．５６ＭＨｚ，出力：５００Ｗ
圧力…５Ｔｏｒｒ
【００２０】
次に、熱処理温度、ＳｉＣ成膜温度、および、フッ素化ポリ（キシリレン）膜とＳｉＣ膜との密着性の関係について説明する。
図２は、熱処理温度、ＳｉＣ成膜温度、および、フッ素化ポリ（キシリレン）膜とＳｉＣ膜との密着性の関係について説明するための図である。また、下記の表１は、図２に示す密着性、すなわち熱処理温度とＳｉＣ成膜温度を変化させたときの密着性をまとめたものである。
【００２１】
【表１】
図２及び表１に示す本願発明者による密着性の測定は、本実施の形態１のようにフッ素化ポリ（キシリレン）膜上にＳｉＣ膜を形成する場合に加え、後述する実施の形態２のようにＳｉＣ膜上にフッ素化ポリ（キシリレン）膜を形成する場合も考慮した。具体的には、先ずフッ素化ポリ（キシリレン）膜を形成した後、結晶化のための熱処理を行い、その後ＳｉＣ膜を形成した後に、結晶化のための熱処理と同じ温度の熱処理を再度行った後、密着性を測定した。また、密着性は、ナノスクラッチ法を用いて相対評価した。
図２及び表１に示すように、熱処理温度が３７０℃〜４２０℃で、ＳｉＣ成膜温度が３７０℃〜３９０℃のときに、高い密着性が得られた。この温度範囲で、熱処理温度とＳｉＣ成膜温度との差が３０℃以内の時に、優れた密着性が得られることが分かった。
【００２３】
以上説明したように、本実施の形態１では、基板６上にフッ素化ポリ（キシリレン）膜を形成した後の結晶化熱処理を３７０℃〜４２０℃の温度で行い、フッ素化ポリ（キシリレン）膜上にＳｉＣ膜を３７０℃〜３９０℃の温度で形成した。
これにより、フッ素化ポリ（キシリレン）膜とＳｉＣ膜との密着性を向上させることができ、例えば後工程であるＣＭＰプロセス等の製造工程において膜剥れを防止することができる。従って、フッ素化ポリ（キシリレン）膜を半導体装置の製造に適用可能であるため、さらなる半導体装置の微細化が可能となる。
また、上記温度範囲において、熱処理の温度と、ＳｉＣ膜の成膜温度との差を３０℃以内にすることにより、さらに密着性を向上させることができる。
【００２４】
なお、本実施の形態１では、フッ素化アリレン膜としてフッ素化ポリ（キシリレン）膜［−（ＣＦ２−Ｃ６Ｈ４−ＣＦ２）ｎ−］を用いたが、フッ素化ポリ（フルオロキシリレン）膜［−（ＣＦ２−Ｃ６Ｆ４−ＣＦ２）ｎ−］を用いてもよい。さらに、低誘電率膜として、ポリ（アリレン）膜、ポリ（アリルエーテル）膜、フッ素化ポリイミド膜等を塗布法により形成する場合や、フッ素化アモルファスカーボン膜やポリテトラフルオロエチレン膜等をプラズマＣＶＤ法により形成する場合にも、本発明を適用可能である。
また、本実施の形態１では、無機絶縁膜としてＳｉＣ膜を用いたが、シリコン酸化膜、シリコン窒化膜又はＳｉＯＣ膜を用いてもよい。
【００２５】
実施の形態２．
次に、本発明の実施の形態２による半導体装置の製造方法について説明する。本実施の形態２による製造方法と、前述した実施の形態１による製造方法との相違点は、フッ素化ポリ（キシリレン）膜とＳｉＣ膜の形成順序が異なる点である。なお、本実施の形態２の各製造工程は、実施の形態１とほぼ同一であるため、詳細な説明を省略する。また、半導体装置の製造に用いる薄膜形成装置、縦型炉、プラズマＣＶＤ装置も、実施の形態１と同様のものを用いるため、説明を省略する。
【００２６】
先ず、プラズマＣＶＤ装置において、３７０℃〜３９０℃の温度で、基板６上にＳｉＣ膜を３０ｎｍ〜１００ｎｍ程度の膜厚で形成する。ここで、成膜条件は、実施の形態１と同様であるので、省略する。
次に、薄膜形成装置において、ＳｉＣ膜上にフッ素化ポリ（キシリレン）膜を形成する。
最後に、縦型炉において、３７０℃〜４２０℃の温度で、大気圧のＮ２雰囲気下で熱処理を行う。
【００２７】
本実施の形態２では、基板６上にＳｉＣ膜を３７０℃〜３９０℃の温度で形成し、ＳｉＣ膜上にフッ素化ポリ（キシリレン）膜を形成した後の熱処理を３７０℃〜４２０℃の温度で行った。
これにより、前述の実施の形態１と同様の効果が得られる。
【００２８】
【発明の効果】
本発明によれば、低誘電率膜と無機絶縁膜との密着性を向上させて、製造工程中の膜剥離を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１において、低誘電率膜の形成に用いる薄膜形成装置を説明するための概念図である。
【図２】熱処理温度と、ＳｉＣ成膜温度と、フッ素化ポリ（キシリレン）膜とＳｉＣ膜との密着性と、の関係を示す図である。
【符号の説明】
１ 原料収納容器
１ａ 加熱機構（ヒータ）
２，２ａ，２ｂ 流量制御機構（マスフローコントローラ）
３ 加熱反応機構
４ 成膜チャンバ
５ 静電チャック
６ 基板（シリコン基板）
７ 圧力制御装置（スロットルバルブ）
８ 排気装置（ターボ分子ポンプ）
９ 温度制御機構（熱交換器）
１１ ガス収納容器
Claims (6)
- 低誘電率膜を有する半導体装置の製造方法であって、
基板上に前記低誘電率膜を形成する工程と、
前記低誘電率膜を３７０℃〜４２０℃の温度で熱処理する工程と、
前記熱処理の終了後、前記低誘電率膜上に無機絶縁膜を３７０℃〜３９０℃の温度で形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 低誘電率膜を有する半導体装置の製造方法であって、
基板上に無機絶縁膜を３７０℃〜３９０℃の温度で形成する工程と、
前記無機絶縁膜上に前記低誘電率膜を形成する工程と、
前記低誘電率膜を３７０℃〜４２０℃の温度で熱処理する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１又は２に記載の製造方法において、
前記熱処理の温度と、前記無機絶縁膜の形成温度との差が３０℃以内であることを特徴とする半導体装置の製造方法。 - 請求項１から３の何れかに記載の製造方法において、
前記低誘電率膜を形成する工程は、
フッ素が結合したアリレン化合物を分解して、前駆体を形成する工程と、
前記前駆体を蒸着して、フッ素化アリレン膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１から３の何れかに記載の製造方法において、
前記低誘電率膜を形成する工程は、
ポリアリレン膜、ポリアリルエーテル膜、フッ素化ポリイミド膜の何れかを塗布法により形成する工程を含むことを特徴とする半導体装置の製造方法。 - 請求項１から３の何れかに記載の製造方法において、
前記低誘電率膜を形成する工程は、
フッ素化アモルファスカーボン膜又はポリテトラフルオロエチレン膜をプラズマＣＶＤ法により形成する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002267179A JP2004104026A (ja) | 2002-09-12 | 2002-09-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002267179A JP2004104026A (ja) | 2002-09-12 | 2002-09-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004104026A true JP2004104026A (ja) | 2004-04-02 |
Family
ID=32265779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002267179A Pending JP2004104026A (ja) | 2002-09-12 | 2002-09-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004104026A (ja) |
-
2002
- 2002-09-12 JP JP2002267179A patent/JP2004104026A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7354873B2 (en) | Method for forming insulation film | |
| KR100920033B1 (ko) | 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법 | |
| US9190263B2 (en) | Method for forming SiOCH film using organoaminosilane annealing | |
| US6991959B2 (en) | Method of manufacturing silicon carbide film | |
| JP4090740B2 (ja) | 集積回路の作製方法および集積回路 | |
| JP4066332B2 (ja) | シリコンカーバイド膜の製造方法 | |
| US6218301B1 (en) | Deposition of tungsten films from W(CO)6 | |
| US20080076266A1 (en) | Method for forming insulation film having high density | |
| JP3666751B2 (ja) | 絶縁膜の形成方法及び絶縁膜形成システム | |
| US20030148223A1 (en) | Method of depositing low dielectric constant silicon carbide layers | |
| US20060258176A1 (en) | Method for forming insulation film | |
| EP0936282A2 (en) | Low-k fluorinated amorphous carbon dielectric and method of making the same | |
| JP7465256B2 (ja) | 非ｕｖ高硬度低ｋの膜堆積 | |
| JPH1117006A (ja) | 半導体装置の製造方法 | |
| JP2010287655A (ja) | 半導体装置の製造方法 | |
| JP2018107427A (ja) | 半導体装置の製造方法、真空処理装置及び基板処理装置 | |
| JP2004104026A (ja) | 半導体装置の製造方法 | |
| JP3384487B2 (ja) | 絶縁膜の形成方法および多層配線 | |
| JP2000277507A (ja) | 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置 | |
| JP2004111688A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005183729A (ja) | 有機薄膜の形成方法 | |
| US11133177B2 (en) | Oxidation reduction for SiOC film | |
| KR102670993B1 (ko) | 1-메틸-1-이소-프로폭시-실라사이클로알칸 및 이로부터 제조된 고밀도 오가노실리카 필름 | |
| US20240087881A1 (en) | Systems and methods for depositing low-k dielectric films | |
| US20230187204A1 (en) | Tungsten Fluoride Soak And Treatment For Tungsten Oxide Removal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050131 |