JP2000277507A - 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置 - Google Patents

層間絶縁膜の形成方法、半導体製造装置、及び半導体装置

Info

Publication number
JP2000277507A
JP2000277507A JP11083180A JP8318099A JP2000277507A JP 2000277507 A JP2000277507 A JP 2000277507A JP 11083180 A JP11083180 A JP 11083180A JP 8318099 A JP8318099 A JP 8318099A JP 2000277507 A JP2000277507 A JP 2000277507A
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
interlayer insulating
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11083180A
Other languages
English (en)
Other versions
JP3184177B2 (ja
Inventor
Kazuo Maeda
和夫 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP08318099A priority Critical patent/JP3184177B2/ja
Priority to US09/519,599 priority patent/US6750137B1/en
Priority to TW089103936A priority patent/TW472321B/zh
Priority to KR10-2000-0013125A priority patent/KR100394501B1/ko
Priority to EP00105346A priority patent/EP1039519A3/en
Publication of JP2000277507A publication Critical patent/JP2000277507A/ja
Application granted granted Critical
Publication of JP3184177B2 publication Critical patent/JP3184177B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 耐吸湿性、及び、耐熱性が良い低誘電率層間
絶縁膜の形成方法、それを形成する半導体製造装置、及
び、それを用いた半導体装置を提供すること。 【解決手段】被形成体上に下地絶縁膜１０５を形成し、
Ｓｉ−Ｃ−Ｏ−Ｈ化合物と、酸化性ガスと、Ｂ（ホウ
素）含有の化合物とを反応ガス中に含むプラズマ化学的
気相成長法により、Ｂ（ホウ素）と、Ｃ（炭素）と、Ｈ
2 Ｏとを含む膜を前記下地絶膜上に形成し、該膜をアニ
ールすることにより、該膜中のＣ（炭素）とＨ2 Ｏとを
該膜の外に放出してＢ（ホウ素）含有の多孔性を有する
ＳｉＯ2 膜１０７を形成し、該Ｂ（ホウ素）含有の多孔
性を有するＳｉＯ2 膜１０７をＨ（水素）プラズマ処理
した後、カバー絶縁膜１０９を形成する、層間絶縁膜の
形成方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は層間絶縁膜の形成方
法に関し、より詳しくは、高密度化された半導体装置に
必要な低誘電率層間絶縁膜の形成方法に関する。近年、
半導体装置の高密度化が進んでおり、それに伴い配線間
の間隔が狭くなっている。このため、配線間の電気容量
が増加するので、低誘電率の層間絶縁膜が要望されてい
る。
【０００２】
【従来の技術】近年、ＬＳＩデバイスの高密度化、高集
積化が進むに従い、配線が微細化、多層化ている。それ
に伴ない配線間の配線容量も増大している。そして、こ
の配線容量の増加に起因する動作速度の低下が著しいの
で、その改善要求が高まっている。その改善策として、
現在層間絶縁膜として用いられているＳｉＯ2 よりも誘
電率の小さい低誘電率層間絶縁膜を用いて配線間の電気
容量を小さくする方法が検討されている。
【０００３】現在研究されている低誘電率層間絶縁膜の
代表的なものとして、ＳｉＯＦ膜、有機系低誘電率
絶縁膜、がある。これらの膜について、以下に簡単に説
明する。 ＳｉＯＦ膜 ＳｉＯＦ膜は、Ｆを含んだ反応ガスを用いて、ＳｉＯ２
中のＳｉ−Ｏ結合の一部をＳｉ−Ｆ結合に置換すること
により形成され、その比誘電率は、膜中のＦの濃度が増
加するにつれて単調に減少する。
【０００４】ＳｉＯＦ膜を形成する方法として、いくつ
かの方法が報告されている（月刊Ｓｅｍｉｃｏｎｄｏｃ
ｔｏｒ Ｗｏｒｄ １９９６年２月号、ｐ８２参照）。
その中で現在最も有望視されているものの１つに、原料
ガスとして、ＳｉＨ4 、Ｏ2、Ａｒ、ＳｉＦ4 、を用い
て、高密度プラズマＣＶＤ法（ＨＤＰＣＶＤ法）によ
り、ＳｉＯＦ膜を形成する方法がある。この方法で形成
されたＳｉＯＦ膜の比誘電率は、３．１〜４．０（膜中
のＦ濃度により異なる）であり、従来層間絶縁膜として
用いられているＳｉＯ2 の比誘電率４．０よりも小さな
値となっている。
【０００５】有機系低誘電率絶縁膜 ＳｉＯＦ膜に比べて小さい誘電率（３．０以下）を示す
絶縁膜として、有機系低誘電率絶縁膜が注目されてい
る。現在までに報告されている有機系低誘電率絶縁膜の
いくつかと、その比誘電率、及び、その熱分解温度を表
１に示す。
【０００６】
【表１】
【０００７】
【発明が解決しようとする課題】しかし、上記のＳｉＯ
Ｆ膜では、膜中のＦ濃度が増加するにつれて、耐吸湿性
が低下するという欠点がある。耐吸湿性の低下は、トラ
ンジスター特性や上部バリヤーメタル層の密着性に影響
を及ぼすため、深刻な問題となる。また、上記の有機系
低誘電率絶縁膜は、Ｓｉ膜と、ＳｉＯ2 膜との密着性が
悪く剥がれやすい。更に、熱分解温度が４００℃前後
で、耐熱性が悪いという欠点がある。耐熱性が悪いとい
う欠点は、ウェハーを高温でアニールする際に問題とな
る。
【０００８】
【課題を解決するための手段】上記した課題は、第１の
発明である、Ｓｉ−Ｃ−Ｏ−Ｈ化合物と、酸化性ガス
と、Ｂ（ホウ素）含有の化合物とを反応ガス中に含むプ
ラズマ化学的気相成長法により、Ｂ（ホウ素）と、Ｃ
（炭素）と、Ｈ2 Ｏとを含む膜を被形成体上に形成し、
前記膜をアニールし、該膜中に含まれるＣ（炭素）と、
Ｈ2 Ｏとを該膜の外に放出することにより、該膜をＢ
（ホウ素）含有の多孔性を有するＳｉＯ2 膜とする、層
間絶縁膜の形成方法によって解決する。
【０００９】または、第２の発明である、前記酸化性ガ
スは、Ｏ2 、Ｏ3 、Ｈ2 Ｏのいずれか一であることを特
徴とする第１の発明に記載の層間絶縁膜の形成方法によ
って解決する。または、第３の発明である、Ｓｉ−Ｃ−
Ｏ−Ｈ化合物と、Ｈ2 とを反応ガス中に含むプラズマ化
学的気相成長法により、Ｃ−Ｏ−Ｈポリマーを含む膜を
被形成体上に形成する第１の工程と、前記膜をアニール
して該膜中に含まれるＣ−Ｏ−Ｈポリマーを該膜の外に
放出する第２の工程により、前記被形成体上に多孔性を
有するＳｉＯ2 膜を形成する、層間絶縁膜の形成方法に
よって解決する。
【００１０】または、第４の発明である、前記第１の工
程と、前記第２の工程とを交互に繰り返すことを特徴と
する第３の発明に記載の層間絶縁膜の形成方法によって
解決する。または、第５の発明である、前記反応ガスに
Ｏ2 を添加することを特徴とする第３の発明又は第４の
発明に記載の層間絶縁膜の形成方法によって解決する。
【００１１】または、第６の発明である、前記反応ガス
に不活性ガスを添加することを特徴とする第１の発明か
ら第５発明のいずれか一に記載の層間絶縁膜の形成方法
によって解決する。または、第７の発明である、前記不
活性ガスはＡｒであることを特徴とする第６の発明に記
載の層間絶縁膜の形成方法によって解決する。
【００１２】または、第８の発明である、前記アニール
は、Ｏ（酸素）プラズマにより行われることを特徴とす
る第１の発明から第７の発明のいずれか一に記載の層間
絶縁膜の形成方法によって解決する。または、第９の発
明である、前記アニールを行うときの被形成体の温度
を、前記Ｂ（ホウ素）と、Ｃ（炭素）と、Ｈ2 Ｏとを含
む膜を形成するときの温度、及び、Ｃ−Ｏ−Ｈポリマー
を含む膜を形成するときの温度よりも高くすることを特
徴とする第１の発明から第８の発明のいずれか一に記載
の層間絶縁膜の形成方法によって解決する。
【００１３】または、第１０の発明である、前記Ｓｉ−
Ｃ−Ｏ−Ｈ化合物は、ＴＥＯＳであることを特徴とする
第１の発明から第９の発明のいずれか一に記載の層間絶
縁膜の形成方法によって解決する。または、第１１の発
明である、前記被形成体上に下地絶縁膜を形成し、該下
地絶縁膜上に前記多孔性を有するＳｉＯ2 膜を形成する
ことを特徴とする第１の発明から第１０の発明のいずれ
か一に記載の層間絶縁膜の形成方法によって解決する。
【００１４】または、第１２の発明である、前記多孔性
を有するＳｉＯ2 膜を形成後、該多孔性を有するＳｉＯ
2 膜をＨ（水素）プラズマ処理することを特徴とする第
１の発明から第１１の発明のいずれか一に記載の層間絶
縁膜の形成方法によって解決する。または、第１３の発
明である、前記被形成体上に前記層間絶縁膜を形成した
後、該層間絶縁膜にダマシン溝を形成し、前記ダマシン
溝の側部にサイドウォール絶縁膜を形成し、前記ダマシ
ン溝の内部に金属膜を埋め込み、前記金属膜上にバリヤ
メタル層を形成することを特徴とする第１の発明から第
１２の発明のいずれか一に記載の層間絶縁膜の形成方法
によって解決する。
【００１５】または、第１４の発明である、前記サイド
ウォール絶縁膜は、前記ダマシン溝を形成後、前記層間
絶縁膜の上部、該ダマシン溝の側部、及び、該ダマシン
溝の下部に第１の絶縁膜を形成し、前記第１の絶縁膜
を、前記ダマシン溝の側部に形成された該第１の絶縁膜
が残り、かつ、該ダマシン溝の底部に形成された該第１
の絶縁膜が除去される程度に異方的にエッチングするこ
とにより形成することを特徴とする第１３の発明に記載
の層間絶縁膜の形成方法によって解決する。
【００１６】または、第１５の発明である、前記被形成
体上に前記層間絶縁膜を形成した後、該層間絶縁膜にダ
マシン溝を形成し、前記ダマシン溝の側部、及び底部に
バリヤメタル層を形成し、前記ダマシン溝の内部に金属
膜を埋め込み、前記金属膜の上部に酸化防止膜を形成す
ることを特徴とする第１の発明から第１２の発明のいず
れか一に記載の層間絶縁膜の形成方法によって解決す
る。
【００１７】または、第１６の発明である、前記層間絶
縁膜を形成後、該層間絶縁膜上にカバー絶縁膜を形成す
ることを特徴とする第１の発明から第１５の発明のいず
れか一に記載の層間絶縁膜の形成方法によって解決す
る。または、第１７の発明である、成膜を行うチャンバ
と、前記チャンバに反応ガスを供給する配管と、前記配
管に取り付けられ、前記反応ガス流量を調整する流量調
整手段と、前記チャンバに高周波電圧を印加する高周波
電圧発生手段と、前記チャンバと、前記高周波電圧発生
手段との間に介在し、該チャンバに印加する前記高周波
電圧をスイッチングするスイッチング手段と、前記流量
調整手段、及び前記スイッチング手段とを制御する制御
手段とを備えた半導体製造装置によって解決する。
【００１８】または、第１８の発明である、前記制御手
段は、前記流量調整手段を制御し、前記反応ガスの流量
を周期的に変化させることを特徴とする第１７の発明に
記載の半導体製造装置によって解決する。または、第１
９の発明である、前記制御手段は、前記スイッチング手
段を制御し、前記チャンバに印加する前記高周波電圧を
周期的に変化させることを特徴とする第１７の発明又は
第１８の発明に記載の半導体製造装置によって解決す
る。
【００１９】または、第２０の発明である、前記制御手
段は、前記流量調整手段、及び前記スイッチング手段と
を制御し、前記反応ガスの流量、及び前記チャンバに印
加する前記高周波電圧とを、同周期かつ同位相で変化さ
せることを特徴とする第１７の発明に記載の半導体製造
装置によって解決する。または、第２１の発明である、
前記反応ガスは、Ｓｉ−Ｃ−Ｏ−Ｈ化合物とＨ 2 、Ｓｉ
−Ｃ−Ｏ−Ｈ化合物とＨ2 とＯ2 、Ｓｉ−Ｃ−Ｏ−Ｈ化
合物とＨ2 とＡｒ、Ｓｉ−Ｃ−Ｏ−Ｈ化合物とＨ2 とＨ
ｅ、Ｓｉ−Ｃ−Ｏ−Ｈ化合物とＨ2 とＯ 2 とＡｒ、Ｓｉ
−Ｃ−Ｏ−Ｈ化合物とＨ2 とＯ2 とＨｅ、Ｓｉ−Ｃ−Ｏ
−Ｈ化合物とＨ2 Ｏ、Ｓｉ−Ｃ−Ｏ−Ｈ化合物とＨ2 Ｏ
とＡｒ、Ｓｉ−Ｃ−Ｏ−Ｈ化合物とＨ2 ＯとＨｅのいず
れか一であることを特徴とする第１７の発明から第２０
の発明のいずれか一に記載の半導体製造装置によって解
決する。
【００２０】または、第２２の発明である、第１の発明
から第１６の発明のいずれか一に記載の層間絶縁膜の形
成方法により形成された半導体装置によって解決する。
または、第２３の発明である、第１７の発明から第２１
の発明のいずれか一に記載の半導体製造装置により形成
された半導体装置によって解決する。
【００２１】
【作用】本発明に係る層間絶縁膜の形成方法によれば、
図１（ｃ）に例示するように、Ｓｉ−Ｃ−Ｏ−Ｈ化合物
と、Ｏ2 と、Ｂ2 Ｈ6 とを反応ガス中に含むプラズマ化
学的気相成長法を用いて、被形成体上に膜を形成する。
このようにして形成された膜中には、Ｂ（ホウ素）、Ｃ
（炭素）、及びＨ2 Ｏが含まれる。本願発明者は、図１
（ｄ）に例示するように、この膜をＯ（酸素）プラズマ
を用いてアニールすることにより、膜中のＣ（炭素）と
Ｈ2 Ｏとが膜外に放出され、膜中に多数の空隙が形成さ
れることを見いだした。これにより、被形成体上に、Ｂ
（ホウ素）含有の多孔性を有するＳｉＯ2 膜を形成する
ことができる。なお、Ｂ（ホウ素）、Ｃ（炭素）、及び
Ｈ2 Ｏを含む膜を被形成体上に形成するとき、膜中に含
まれるＨ2 Ｏが被形成体に浸入することがある。これを
防ぐには、図１（ｂ）、及び図２（ｂ）に例示するよう
に、被形成体上に下地絶縁膜を形成した後、Ｂ（ホウ
素）、Ｃ（炭素）、及びＨ2 Ｏを含む膜を形成すれば良
い。
【００２２】また、本願発明者は、Ｓｉ−Ｃ−Ｏ−Ｈ化
合物と、Ｈ2 （水素）とを反応ガス中に含むプラズマ化
学的気相成長法を用いてＣ−Ｏ−Ｈポリマーを含む膜を
形成し、この膜をＯ（酸素）プラズマを用いてアニール
しても、上と同様に、多孔性を有するＳｉＯ2 膜を形成
することができることを見いだした。この場合は、膜中
に含まれるＣ−Ｏ−Ｈポリマーが、Ｏ（酸素）プラズマ
により酸化して膜外に放出され、膜中に空隙が形成され
る。
【００２３】更に、本願発明者は、Ｃ−Ｏ−Ｈポリマー
を含む膜を形成する際、反応ガス中にＯ2 を添加するこ
とにより、膜中に更に大きな空隙が形成されること、及
び、膜中のＳｉＯ2 成分の割合が増えて膜が安定するこ
とを見いだした。なお、このＣ−Ｏ−Ｈポリマーを含む
膜の膜厚は、Ｏ（酸素）プラズマによる酸化が十分に行
われる程度に薄いことが望ましい。そのため、本願発明
者は、図３（ｃ）に例示するように、Ｃ−Ｏ−Ｈポリマ
ーを含む膜の形成と、Ｏ（酸素）プラズマによる酸化と
を交互に繰り返すことにより、所望の膜厚の多孔性を有
するＳｉＯ2 膜を形成する方法を発明した。
【００２４】ところで、以上のように形成された多孔性
を有するＳｉＯ2 膜は、膜中に空隙が多数形成されてい
る。そのため、空隙が無い場合よりも表面積が大きくな
り、大気中の水分を吸着し易くなる。そこで、図２
（ａ）、図３（ａ）、図７（ｄ）、及び図９（ｄ）に例
示するように、これらの多孔性を有するＳｉＯ2 膜に対
し、Ｈ（水素）プラズマ処理を行う。これにより空隙表
面のＳｉ−Ｏ結合中のダングリングボンドがＳｉ−Ｈ結
合に置換されるため、空隙の表面に水分が吸着するのを
防ぐことができる。更に、図２（ｄ）、及び図６（ａ）
に例示するように、この多孔性を有するＳｉＯ2 膜上に
カバー絶縁膜を形成することにより、水分の吸着を更に
防ぐことができる。
【００２５】また、本発明に係る半導体製造装置によれ
ば、図１２に例示するように、反応ガスの流量調整手段
と、チャンバに印加する高周波電圧をスイッチングする
スイッチング手段とを制御する制御手段を有している。
この制御手段により、図１０に例示するように、１つの
チャンバにおいて、プラズマ化学的気相成長法と、アニ
ールとを交互に繰り返し行うことができる。即ち、図１
０において、時刻Ｔ１からＴ２の間には反応ガス
（Ｈ2 、ＴＥＯＳ、Ａｒ）がチャンバに導入されるとと
もに高周波電圧が印加され、プラズマ化学的気相成長法
が行われる。そして、時刻Ｔ２からＴ３の間には、高周
波電圧が印加されていないチャンバにＯ2 が印加され、
Ｏ2 の雰囲気中においてアニールが行われる。
【００２６】更に、図１１に例示するように、この制御
手段を用いて１つのチャンバにおいて、プラズマ化学的
気相成長法と、プラズマ雰囲気中におけるアニールとを
交互に繰り返し行うことができる。即ち、図１１におい
て、時刻Ｔ１からＴ２の間には反応ガス（Ｈ2 、ＴＥＯ
Ｓ、Ｏ2 、Ａｒ）がチャンバに導入されるとともに高周
波電圧が印加され、プラズマ化学的気相成長法が行われ
る。そして、時刻Ｔ２からＴ３の間には、高周波電圧が
印加されているチャンバにＯ2 のみが導入され、Ｏ2 の
プラズマ雰囲気中においてアニールが行われる。
【００２７】
【発明の実施の形態】次ぎに、図面を参照しながら、本
発明の実施の形態について説明する。 （１）本発明の実施の形態に係る層間絶縁膜の形成方法
のついての説明。 （ａ）第１の実施の形態 図１の（ａ）〜（ｄ）、及び図２の（ａ）〜（ｄ）は第
１の実施の形態を説明するための断面図である。
【００２８】まず、図１（ａ）に示すように、シリコン
基板１０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜１０２を形成する。そし
て、ＢＰＳＧ膜１０２上にアルミニウム膜を形成後、そ
れをパターニングしてアルミニウム配線層１０３を形成
する。このように形成されたシリコン基板１０１、ＢＰ
ＳＧ膜１０２、及び、アルミニウム配線層１０３によ
り、被形成体１０４が構成される。
【００２９】次ぎに、図１（ｂ）に示すように、被形成
体１０４の上にＳｉＯ2 膜１０５（下地絶縁膜）を形成
する。このＳｉＯ2 膜１０５は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。このＳｉＯ2 膜１０５の膜厚は１０００Åである。
続いて、図１（ｃ）に示すように、ＳｉＯ2 膜１０５
（下地絶縁膜）の上に、膜厚が５０００Åである、Ｂ
（ホウ素）含有のＳｉＯ2 膜１０６を形成する。Ｂ（ホ
ウ素）含有のＳｉＯ2 膜１０６は、ＴＥＯＳ（Ｔｅｔｒ
ａ−Ｅｔｈｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）、Ｂ2
Ｈ6 、Ｏ2 、及びＡｒの雰囲気中において、シリコン基
板１０１を１００℃に保持しながら、周波数が１３．５
６ＭＨｚであるＲＦ電圧を印加し、圧力が１Ｔｏｒｒの
下で、ＣＶＤ法（化学的気相成長法）により形成され
る。このようにして形成されたＢ（ホウ素）含有のＳｉ
Ｏ2 膜１０６の膜中には、Ｂの他に、Ｃ（炭素）、及び
ＯＨ基が含まれている。なお、このときの反応ガスの流
量は、ＴＥＯＳが３０ｓｃｃｍ、Ｂ2 Ｈ6 が３０ｓｃｃ
ｍ、Ｏ2 が９０ｓｃｃｍ、Ａｒが９００ｓｃｃｍであ
る。
【００３０】次ぎに、図１（ｄ）に示すように、Ｂ（ホ
ウ素）含有のＳｉＯ2 膜１０６に対し、Ｏ（酸素）プラ
ズマ処理を行う。このとき、Ｂ（ホウ素）含有のＳｉＯ
2 膜１０６の膜中に含まれているＣ（炭素）、及びＯＨ
基が、Ｏ（酸素）プラズマ中のＯ原子と反応し、Ｃ
Ｏ2 、及びＨ2 Ｏとなり、膜外に放出される。そして、
Ｂ（ホウ素）含有のＳｉＯ2 膜１０６の膜中で、Ｃ（炭
素）、及びＯＨ基が含まれていた部分に空隙が形成され
る。これにより、Ｂ（ホウ素）含有のＳｉＯ2 膜１０６
は多孔性を有するＢ（ホウ素）含有のＳｉＯ2 膜１０７
となる。
【００３１】続いて、図２（ａ）に示すように、多孔性
を有するＢ（ホウ素）含有のＳｉＯ 2 膜１０７に対し、
Ｈ（水素）プラズマ処理を行う。これにより、膜中のＳ
ｉ−Ｏ結合のダングリングボンドがＳｉ−Ｈ結合に置換
され、膜の耐吸湿性が良くなる。次ぎに、図２（ｂ）に
示すように、この多孔性を有するＢ（ホウ素）含有のＳ
ｉＯ2 膜１０７の上に、ＳｉＯ2 膜１０８を形成する。
このＳｉＯ2 膜１０８は、表面を平坦化するために形成
され、反応ガスとして、ＴＥＯＳとＯ3 を用いるＣＶＤ
法により形成される。このとき用いられるＯ3 の濃度は
ＴＥＯＳを酸化するのに十分な濃度である。そのため、
ＳｉＯ2 膜１０８は、流動性を有するＳｉＯ2 膜とな
る。
【００３２】続いて、図２（ｃ）に示すように、ＳｉＯ
2 膜１０８をエッチングし、表面を平坦化する。このと
き、先に形成されたＳｉＯ2 膜１０５（下地絶縁膜）の
一部、及び、多孔性を有するＢ（ホウ素）含有のＳｉＯ
2 膜１０７の一部がエッチングにより除去される。エッ
チングによる平坦化は、アルミニウム配線層の凸部１０
３ａ上に形成されたＳｉＯ2 膜１０５が、完全に除去さ
れてしまわない程度に行う。
【００３３】続いて、図２（ｄ）に示すように、平坦化
された表面上に、ＳｉＯ2 膜１０９（カバー絶縁膜）を
形成する。このＳｉＯ2 膜１０９は、プラズマＣＶＤ法
により形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用
いる。このＳｉＯ2 膜１０９の膜厚は１０００Åであ
る。以上のように形成されたＳｉＯ2 膜１０５（下地絶
縁膜）、１０８、１０９（カバー絶縁膜）、及び多孔性
を有するＢ（ホウ素）含有のＳｉＯ2 膜１０７により、
被形成体１０４上に耐熱性、及び、耐吸湿性の良い低誘
電率の層間絶縁膜が形成されたことになる。すなわち、
Ｂ（ホウ素）含有のＳｉＯ2 膜１０７が多孔性を有して
おり、その比誘電率は２．０〜３．０となり、これは多
孔性を有さない通常のＳｉＯ2 膜の比誘電率４．０より
も小さい値である。また、多孔性を有するＢ（ホウ素）
含有のＳｉＯ2 膜１０７の上部に通常のＳｉＯ2 膜１０
９が形成されているため、Ｂ（ホウ素）含有のＳｉＯ2
膜１０７の内部に水分が侵入するのを防ぐことができ
る。更に、ＳｉＯ2 膜１０５、１０８、１０９、及び多
孔性を有するＢ（ホウ素）含有のＳｉＯ2 膜１０７は有
機絶縁膜に比べて耐熱性が良い。
【００３４】（ｂ）第２の実施の形態 第２の実施の形態は、第１の実施の形態をダマシンプロ
セスに適用したものである。図３の（ａ）〜（ｄ）、図
４の（ａ）〜（ｄ）、図５の（ａ）〜（ｄ）、及び、図
６は第２の実施の形態を説明するための断面図である。
【００３５】まず、図３（ａ）に示すように、シリコン
基板２０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜２０２を形成し、その上
にアルミニウム層を形成した後パターニングすることに
より、アルミニウム配線層２０３を形成する。これらが
被形成体２０４となる。次ぎに、図３（ｂ）に示すよう
に、アルミニウム配線層２０３の上に膜厚が１０００Å
のＳｉＯ2 膜２０５（下地絶縁膜）を形成する。このＳ
ｉＯ2 膜２０５はプラズマＣＶＤ法（化学的気相成長
法）により形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏ
を用いる。
【００３６】続いて、図３（ｃ）に示すように、ＳｉＯ
2 膜２０５（下地絶縁膜）の上に、膜厚が５０００Åで
ある、Ｂ（ホウ素）含有のＳｉＯ2 膜２０６を形成す
る。Ｂ（ホウ素）含有のＳｉＯ2 膜２０６は、ＴＥＯＳ
（Ｔｅｔｒａ−Ｅｔｈｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔ
ｅ）、Ｂ2 Ｈ6 、Ｏ2 、及びＡｒの雰囲気中において、
シリコン基板２０１を１００℃に保持しながら、周波数
が１３．５６ＭＨｚであるＲＦ電圧と、周波数が４００
ＫＨｚであるＲＦ電圧を印加し、圧力が１Ｔｏｒｒの下
で、ＣＶＤ法（化学的気相成長法）により形成される。
このようにして形成されたＢ（ホウ素）含有のＳｉＯ2
膜２０６の膜中には、Ｂの他に、Ｃ（炭素）、及びＯＨ
基が含まれている。
【００３７】次ぎに、図３（ｄ）に示すように、Ｂ（ホ
ウ素）含有のＳｉＯ2 膜２０６に対し、シリコン基板２
０１を４００℃に昇温した後、Ｏ（酸素）プラズマ処理
を行う。このとき、Ｂ（ホウ素）含有のＳｉＯ2 膜２０
６の膜中に含まれているＣ（炭素）、及びＯＨ基が、Ｏ
（酸素）プラズマ中のＯ原子と反応し、ＣＯ2 、及びＨ
2 Ｏとなり、膜外に放出される。そして、Ｂ（ホウ素）
含有のＳｉＯ2 膜２０６の膜中で、Ｃ（炭素）、及びＯ
Ｈ基が含まれていた部分に空隙が形成される。これによ
り、Ｂ（ホウ素）含有のＳｉＯ2 膜２０６は多孔性を有
するＢ（ホウ素）含有のＳｉＯ2 膜２０７となる。
【００３８】続いて、図４（ａ）に示すように、多孔性
を有するＢ（ホウ素）含有のＳｉＯ 2 膜２０７に対し、
Ｈ（水素）プラズマ処理を行う。これにより、膜中のＳ
ｉ−Ｏ結合のダングリングボンドがＳｉ−Ｈ結合に置換
され、膜の耐吸湿性が良くなる。次ぎに、図４（ｂ）に
示すように、ＳｉＯ2 膜２０５（下地絶縁膜）、及び多
孔性を有するＢ（ホウ素）含有のＳｉＯ2 膜２０７をパ
ターニングにより開孔し、ダマシン溝２０８を形成す
る。このダマシン溝２０８は、ＳｉＯ2 膜２０５の下部
に形成されているアルミニウム配線層２０３まで通じて
いる。
【００３９】続いて、図４（ｃ）に示すように、多孔性
を有するＢ（ホウ素）含有のＳｉＯ 2 膜２０７の上部、
及び、ダマシン溝２０８の側部と下部にＳｉＯ2 膜２０
９（第１の絶縁膜）を形成する。このＳｉＯ2 膜２０９
は、プラズマＣＶＤ法（化学的気相成長法）により形成
される。ダマシン溝２０８の側部に形成されるＳｉＯ 2
膜２０９により、後でダマシン溝２０８の内部に埋め込
まれるＣｕが、多孔性を有するＢ（ホウ素）含有のＳｉ
Ｏ2 膜２０７の内部に拡散するのを防ぐことができる。
【００４０】次ぎに、図４（ｄ）に示すように、ＳｉＯ
2 膜２０９（第１の絶縁膜）を異方的にエッチングす
る。これにより、ＳｉＯ2 膜２０９は、ダマシン溝２０
８の側部に形成されたものを残して除去され、ダマシン
溝２０８の下部に、アルミニウム配線層２０３に通じる
コンタクトホールが形成される。続いて、図５（ａ）に
示すように、ダマシン溝２０８の内部、及び、多孔性を
有するＢ（ホウ素）含有のＳｉＯ2 膜２０７の上部にＣ
ｕメッキ膜２１０を形成する。ダマシン溝２０８の内部
に形成されるＣｕメッキ膜２１０は、Ｃｕ配線として用
いられるものである。
【００４１】次ぎに、図５（ｂ）に示すように、多孔性
を有するＢ（ホウ素）含有のＳｉＯ 2 膜２０７の上部に
形成されたＣｕメッキ膜２１０を、ＣＭＰ法により研磨
し、除去する。これにより、ダマシン溝２０８の内部に
のみＣｕメッキ膜が残ることになる。続いて、図５
（ｃ）に示すように、ダマシン溝２０８上部にバリヤメ
タル用のＴｉＮ膜２１１を形成する。これにより、ダマ
シン溝２０８の内部のＣｕが、後でダマシン溝２０８の
上部に形成されるＳｉＯ2 膜の膜中に拡散するのを防ぐ
ことができる。
【００４２】次ぎに、図５（ｄ）に示すように、パター
ニングにより、ダマシン溝２０８の上部に形成されたＴ
ｉＮ膜２１１ａを残して、他の部分に形成されたＴｉＮ
膜２１１をエッチングして除去する。続いて、図６に示
すように、Ｂ（ホウ素）含有のＳｉＯ2 膜２０７及びＴ
ｉＮ膜２１１ａの上部に、ＳｉＯ2 膜２１２（カバー絶
縁膜）を形成する。このＳｉＯ2 膜２１２はプラズマＣ
ＶＤ法により形成され、反応ガスとしてＳｉＨ4 とＮ 2
Ｏを用いる。
【００４３】以上により、被形成体２０４の上に耐熱
性、及び、耐吸湿性の良い低誘電率の層間絶縁膜が形成
されたことになる。すなわち、Ｂ（ホウ素）含有のＳｉ
Ｏ2 膜２０７が多孔性を有しているため、その比誘電率
は通常のＢ含有のＳｉＯ2 膜（ＢＳＧ膜）よりも小さく
なる。また、多孔性を有するＢ（ホウ素）含有のＳｉＯ
2 膜２０７の上部に通常のＳｉＯ2 膜２１２（カバー絶
縁膜）が形成されているため、多孔性を有するＳｉＯ2
膜２０７の内部に水分が侵入するのを防ぐことができ
る。更に、Ｂ（ホウ素）含有の多孔性を有するＳｉＯ2
膜２０７は有機絶縁膜に比べて耐熱性が良い。
【００４４】（ｃ）第３の実施の形態 図７の（ａ）〜（ｄ）、図８の（ａ）〜（ｄ）、及び図
９の（ａ）〜（ｄ）は第３の実施の形態を説明するため
の断面図である。また、図１０は、第３の実施の形態に
おけるＨ2 流量、ＴＥＯＳ流量、Ｏ2 流量、Ａｒ流量、
及びプラズマの時間依存性を示すグラフである。
【００４５】まず、図７（ａ）に示すように、シリコン
基板３０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜３０２を形成し、その上
にアルミニウム層を形成した後パターニングすることに
より、アルミニウム配線層３０３を形成する。これらが
被形成体３０４となる。続いて、図７（ｂ）に示すよう
に、アルミニウム配線層３０３の上にＳｉＯ2膜３０５
（下地絶縁膜）を形成する。このＳｉＯ2 膜３０５はプ
ラズマＣＶＤ法（化学的気相成長法）により形成され、
反応ガスとしてＳｉＨ4 とＮ2 Ｏを用いる。
【００４６】次ぎに、図７（ｃ）に示すように、ＳｉＯ
2 膜３０５（下地絶縁膜）の上に、多孔性を有するＳｉ
Ｏ2 膜３０６を形成する。この多孔性を有するＳｉＯ2
膜３０６は、シリコン基板３０１を３５０℃に保持し、
流量が図１０のように時間変化するＴＥＯＳ、Ｈ2 、Ａ
ｒ、及びＯ2 の雰囲気中において、同図のように時間変
化するプラズマを用いることにより形成される。図１０
中の時刻Ｔ１からＴ２の間では、ＴＥＯＳとＨ2 の雰囲
気中においてプラズマが発生し、プラズマＣＶＤ（化学
的気相成長法）のプロセスが行われる。このときの圧力
は１．０Ｔｏｒｒである。このとき形成される膜中に
は、Ｃ−Ｏ−Ｈポリマーが多数含まれると共に、多数の
ＳｉＯ2 の網目構造が形成される。また、同図中の時刻
Ｔ２からＴ３の間ではプラズマが発生せず、Ｏ2 の雰囲
気中においてアニールが行われる。このときの圧力は
０．１Ｔｏｒｒである。このアニールにより、時刻Ｔ１
からＴ２の間に形成された膜の膜中に含まれるＣ−Ｏ−
Ｈポリマーが、Ｏ2 によって酸化され、膜外に放出され
る。そのため、膜中にはＳｉＯ2 の網目構造のみが残
り、多数の空隙が形成される。なお、Ｃ−Ｏ−Ｈポリマ
ーの酸化を十分に行うためには、時刻Ｔ２とＴ１の差を
十分に小さくし、Ｃ−Ｏ−Ｈポリマーを含む膜の膜厚を
十分に薄くすることが望ましい。
【００４７】以上のような、ＴＥＯＳ、Ｈ2 、及びＡｒ
の雰囲気中におけるプラズマＣＶＤと、Ｏ2 の雰囲気中
におけるアニールとを繰り返すことにより、多孔性を有
するＳｉＯ2 膜３０６が形成される。なお、本実施の形
態において、プラズマを発生させるために用いるＲＦ電
力には、周波数が１３．５６ＭＨｚのものと、周波数が
４００ＫＨｚのものを用いており、パワーはそれぞれ３
００Ｗと５０Ｗである。そして、図１０においてＴ１＝
５秒、Ｔ２＝１０秒、Ｔ３＝１５秒である。
【００４８】次ぎに、図７（ｄ）に示すように、多孔性
を有するＳｉＯ2 膜３０６に対してＨ（水素）プラズマ
処理を行う。これにより、空隙の表面のＳｉ−Ｏ結合中
のダングリングボンドがＳｉ−Ｈ結合に置き換えられ、
膜の耐吸湿性が良くなる。続いて、図８（ａ）に示すよ
うに、ＳｉＯ２膜３０５（下地絶縁膜）、及び多孔性を
有するＳｉＯ2 膜３０６をパターニングにより開孔し、
ダマシン溝３０７を形成する。このダマシン溝３０７
は、ＳｉＯ2 膜３０５の下部に形成されているアルミニ
ウム配線層３０３まで通じている。
【００４９】次ぎに、図８（ｂ）に示すように、多孔性
を有するＳｉＯ2 膜３０６の上部、及び、ダマシン溝３
０７の側部と下部に、バリヤメタル用のＴｉＮ膜３０８
を形成する。これにより、後でダマシン溝３０７の内部
に形成されるＣｕメッキ膜が、ダマシン溝３０７の周囲
に拡散するのを防ぐことができる。続いて、図８（ｃ）
に示すように、ＴｉＮ膜３０８上に、Ｃｕシード層３０
９を形成する。このＣｕシード層３０９は、その上部に
Ｃｕメッキ膜を形成する際に、電流を供給するための導
電層となる。
【００５０】次ぎに、図８（ｄ）に示すように、Ｃｕシ
ード層３０９の上部にＣｕメッキ膜３１０を形成し、ダ
マシン溝３０７にＣｕを埋め込む。続いて、図９（ａ）
に示すように、多孔性を有するＳｉＯ2 膜３０６の上部
に形成されたＴｉＮ膜３０８、Ｃｕシード層３０９、及
びＣｕメッキ膜３１０を、ＣＭＰ法により研磨し、除去
する。これにより、ダマシン溝３０７の内部にのみＣｕ
メッキ膜が残ることになる。
【００５１】次ぎに、図９（ｂ）に示すように、ＣＭＰ
法により研磨されたＣｕメッキ膜３１０の上部に、Ｃｕ
の酸化を防止するためのＳｉＮ膜３１１を形成する。Ｃ
ｕはＡｌに比べて酸化されやすいため、ＣＭＰ法による
研磨後に、できるだけ速くＳｉＮ膜のような酸化防止膜
を形成することが望ましい。続いて、図９（ｃ）に示す
ように、ＳｉＮ膜３１１の上部に、多孔性を有するＳｉ
Ｏ2 膜３１２を形成する。この多孔性を有するＳｉＯ2
膜３１２は、先に形成した多孔性を有するＳｉＯ2 膜３
０６と同様の方法で形成される。すなわち、シリコン基
板３０１を３５０℃に保持し、流量が図１０のように時
間変化するＴＥＯＳ、Ｈ2 、Ａｒ、及びＯ2 の雰囲気中
において、同図のように時間変化するプラズマを用いる
ことにより形成される。この際用いるＲＦ電力の周波数
は１３．５６ＭＨｚと４００ＫＨｚであり、パワーはそ
れぞれ３００Ｗと５０Ｗである。そして、図１０におい
てＴ１＝５秒、Ｔ２＝１０秒、Ｔ３＝１５秒である。
【００５２】次ぎに、図９（ｄ）に示すように、多孔性
を有するＳｉＯ2 膜３１２に対し、Ｈ（水素）プラズマ
処理を行う。これにより、空隙の表面のＳｉ−Ｏ結合中
のダングリングボンドがＳｉ−Ｈ結合に置き換えられ、
膜の耐吸湿性が良くなる。以上により、被形成体３０４
の上に耐熱性、及び、耐吸湿性の良い低誘電率の層間絶
縁膜が形成されたことになる。すなわち、ＳｉＯ2 膜３
０６、及び３１２が多孔性を有しており、その比誘電率
は２．０〜３．０となり、これは多孔性を有さない通常
のＳｉＯ2 膜よりも小さい値である。また、多孔性を有
するＳｉＯ 2 膜３０６、及び３１２に対し、Ｈ（水素）
プラズマ処理を行うため、膜の耐吸湿性が向上する。更
に、多孔性を有するＳｉＯ2 膜３０６、及び３１２は有
機絶縁膜に比べて耐熱性が良い。
【００５３】（ｄ）第４の実施の形態 第４の実施の形態は、第３の実施の形態と比較して、多
孔性を有するＳｉＯ2膜を形成する方法のみが異なる。
図７の（ａ）〜（ｄ）、図８の（ａ）〜（ｄ）、及び図
９の（ａ）〜（ｄ）は第４の実施の形態を説明するため
の断面図である。また、図１１は、第４の実施の形態に
おけるＨ2 流量、ＴＥＯＳ流量、Ｏ2 流量、Ａｒ流量、
及びプラズマの時間依存性を示すグラフである。
【００５４】まず、図７（ａ）に示すように、シリコン
基板３０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜３０２を形成し、その上
にアルミニウム層を形成した後パターニングすることに
より、アルミニウム配線層３０３を形成する。これらが
被形成体３０４となる。続いて、図７（ｂ）に示すよう
に、アルミニウム配線層３０３の上にＳｉＯ2膜３０５
（下地絶縁膜）を形成する。このＳｉＯ2 膜３０５はプ
ラズマＣＶＤ法（化学的気相成長法）により形成され、
反応ガスとしてＳｉＨ4 とＮ2 Ｏを用いる。
【００５５】次ぎに、図７（ｃ）に示すように、ＳｉＯ
2 膜３０５（下地絶縁膜）の上に、多孔性を有するＳｉ
Ｏ2 膜３０６を形成する。この多孔性を有するＳｉＯ2
膜３０６は、シリコン基板３０１を３５０℃に保持し、
流量が図１０のように時間変化するＴＥＯＳ、Ｈ2 、Ａ
ｒ、及びＯ2 の雰囲気中において、同図のように時間変
化するプラズマを用いることにより形成される。
【００５６】第３の実施の形態と異なる点は、第３の実
施の形態と比べて、プラズマが時間的に変化せず、成膜
中に一定の強さのプラズマが発生する点と、成膜中にＯ
2 がＴＥＯＳ、Ｈ2 、及びＡｒの雰囲気中に添加される
点である。図１１中の時刻Ｔ１からＴ２の間では、ＴＥ
ＯＳ、Ｈ2 、Ａｒ、及びＯ2 の雰囲気中において、プラ
ズマＣＶＤ（化学的気相成長法）のプロセスが行われ
る。このときの圧力は１．０Ｔｏｒｒである。このとき
形成される膜中には、Ｃ−Ｏ−Ｈポリマーが多数含まれ
る。この際、雰囲気中に添加されたＯ2 により、第３の
実施の形態と比べて膜中のＳｉＯ2 成分の割合が多くな
り、膜の安定性が向上する。そして、ＯＨによる分解反
応により、更に大きなＳｉＯ2 の網目構造を形成するこ
とができる。
【００５７】また、同図中の時刻Ｔ２からＴ３の間で
は、Ｏ2 のプラズマ雰囲気中においてアニールが行われ
る。このときの圧力は０．１Ｔｏｒｒである。このよう
にＯ2のプラズマ雰囲気中でアニールすると、第３の実
施の形態のようにＯ2 の雰囲気中でアニールするより
も、膜中のガスの抜けが良くなる。このアニールによ
り、時刻Ｔ１からＴ２の間に形成された膜の膜中に含ま
れるＣ−Ｏ−Ｈポリマーが、Ｏ2 によって酸化され、膜
外に放出される。そのため、膜中にはＳｉＯ2 の網目構
造のみが残り、多数の空隙が形成される。このとき形成
される空隙の大きさは、第３の実施の形態のそれに比べ
て、大きくなる。なお、Ｃ−Ｏ−Ｈポリマーの酸化を十
分に行うためには、時刻Ｔ２とＴ１の差を十分に小さく
し、Ｃ−Ｏ−Ｈポリマーを含む膜の膜厚を十分に薄くす
ることが望ましい。
【００５８】以上のような、ＴＥＯＳ、Ｈ2 、Ａｒ、及
びＯ2 の雰囲気中におけるプラズマＣＶＤと、Ｏ2 のプ
ラズマ雰囲気中におけるアニールとを繰り返すことによ
り、多孔性を有するＳｉＯ2 膜３０６が形成される。な
お、本実施の形態において、プラズマを発生させるため
に用いるＲＦ電力の周波数は１３．５６ＭＨｚと４００
ＫＨＺであり、パワーはそれぞれ３００Ｗと５０Ｗであ
る。そして、図１１においてＴ１＝５秒、Ｔ２＝１０
秒、Ｔ３＝１５秒である。
【００５９】次ぎに、図７（ｄ）に示すように、多孔性
を有するＳｉＯ2 膜３０６に対してＨ（水素）プラズマ
処理を行う。これにより、空隙の表面のＳｉ−Ｏ結合中
のダングリングボンドがＳｉ−Ｈ結合に置き換えられ、
膜の耐吸湿性が良くなる。続いて、図８（ａ）に示すよ
うに、ＳｉＯ2 膜３０５（下地絶縁膜）、及び多孔性を
有するＳｉＯ2 膜３０６をパターニングにより開孔し、
ダマシン溝３０７を形成する。このダマシン溝３０７
は、ＳｉＯ2 膜３０５の下部に形成されているアルミニ
ウム配線層３０３まで通じている。
【００６０】次ぎに、図８（ｂ）に示すように、多孔性
を有するＳｉＯ2 膜３０６の上部、及び、ダマシン溝３
０７の側部と下部に、バリヤメタル用のＴｉＮ膜３０８
を形成する。これにより、後でダマシン溝３０７の内部
に形成されるＣｕメッキ膜が、ダマシン溝３０７の周囲
に拡散するのを防ぐことができる。続いて、図８（ｃ）
に示すように、ＴｉＮ膜３０８上に、Ｃｕシード層３０
９を形成する。このＣｕシード層３０９は、その上部に
Ｃｕメッキ膜を形成する際に、電流を供給するための導
電層となる。
【００６１】次ぎに、図８（ｄ）に示すように、Ｃｕシ
ード層３０９の上部にＣｕメッキ膜３１０を形成し、ダ
マシン溝３０７にＣｕを埋め込む。続いて、図９（ａ）
に示すように、多孔性を有するＳｉＯ2 膜３０６の上部
に形成されたＴｉＮ膜３０８、Ｃｕシード層３０９、及
びＣｕメッキ膜３１０を、ＣＭＰ法により研磨し、除去
する。これにより、ダマシン溝２０８の内部にのみＣｕ
メッキ膜が残ることになる。
【００６２】次ぎに、図９（ｂ）に示すように、ＣＭＰ
法により研磨されたＣｕメッキ膜３１０の上部に、Ｃｕ
の酸化を防止するためのＳｉＮ膜３１１を形成する。Ｃ
ｕはＡｌに比べて酸化されやすいため、ＣＭＰ法による
研磨後に、できるだけ速くＳｉＮ膜のような酸化防止膜
を形成することが望ましい。続いて、図９（ｃ）に示す
ように、ＳｉＮ膜３１１の上部に、多孔性を有するＳｉ
Ｏ2 膜３１２を形成する。この多孔性を有するＳｉＯ2
膜３１２は、先に形成した多孔性を有するＳｉＯ2 膜３
０６と同様の方法で形成される。すなわち、シリコン基
板３０１を３５０℃に保持し、流量が図１１のように時
間変化するＴＥＯＳ、Ｈ2 、Ａｒ、及びＯ2 の雰囲気中
において、同図のように時間変化するプラズマを用いる
ことにより形成される。この際用いるＲＦ電力の周波数
は１３．５６ＭＨｚと４００ＫＨｚであり、パワーはそ
れぞれ３００Ｗと５０Ｗである。そして、図１１におい
てＴ１＝５秒、Ｔ２＝１０秒、Ｔ３＝１５秒である。
【００６３】次ぎに、図９（ｄ）に示すように、多孔性
を有するＳｉＯ2 膜３１２に対し、Ｈ（水素）プラズ処
理を行う。これにより、空隙の表面のＳｉ−Ｏ結合中の
ダングリングボンドがＳｉ−Ｈ結合に置き換えられ、膜
の耐吸湿性が良くなる。以上により、被形成体３０４の
上に耐熱性、及び、耐吸湿性の良い低誘電率の層間絶縁
膜が形成されたことになる。すなわち、多孔性を有する
ＳｉＯ2 膜３０６、及び３１２の膜中に含まれる空隙の
大きさは、第３の実施の形態におけるそれと比べて大き
い。そのため、多孔性を有するＳｉＯ2 膜３０６、及び
３１２の比誘電率は２．０〜２．５となり、第３の実施
の形態におけるそれと比べて更に低くなる。また、多孔
性を有するＳｉＯ2 膜３０６、及び３１２に対し、Ｈ
（水素）プラズマ処理を行うため、膜の耐吸湿性が向上
する。更に、多孔性を有するＳｉＯ2 膜３０６、及び３
１２は有機絶縁膜に比べて耐熱性が良い。
【００６４】（２）本発明の第５の実施の形態に係る層
間絶縁膜の形成装置についての説明。 第５の実施の形態に係る層間絶縁膜の形成装置につい
て、図１０、図１１、及び図１２を参照しながら説明す
る。図１２は第５の実施の形態に係る層間絶縁膜の形成
装置の構成図である。同図において、５１２は成膜を行
うためのチャンバ、５１０はチャンバ内に反応ガスを導
入するためのガス導入口、５１５はウェハ、５１１は反
応ガスをウェハ５１５上に均一に分散させるためのガス
放出具、５１３はヒータが内蔵されたウエハ載置台、５
１４は反応ガスをチャンバの外に排出するためのガス排
出口である。
【００６５】また、５０９はガス導入口５１０につなが
る配管であり、その上流側には分岐配管５１７、５１
８、５１９、及び５２０が接続されている。分岐配管５
１７はＡｒ（アルゴン）を供給するためのものであり、
分岐配管５１８はＨ2 （水素）を供給するためのもので
ある。また、分岐配管５１９にはオゾン発生装置５０６
が介在しており、上流側から導入されるＯ2 の一部がＯ
3 となり、Ｏ2 とＯ3 の混合ガスが配管５０９に導入さ
れる。そして、分岐配管５２０にはＴＥＯＳが入れられ
た容器５０７が介在しており、上流側から導入されるＡ
ｒ又はＨｅのバブリングにより、ＴＥＯＳを含むＡｒ又
はＨｅが配管５０９に導入される。配管５０９はヒータ
５２７により加熱されており、配管内のＴＥＯＳが液化
しないようになっている。なお、５０８はＴＥＯＳを加
熱するためのヒータである。更に、これらの分岐配管の
にはＭＦＣ（流量調整具）が介在しており、それぞれの
ＭＦＣには制御手段５０１より制御信号５２１、５２
２、５２３、及び５２４が入力される。これにより、反
応ガスが所望の流量に制御される。
【００６６】また、５１６は、ガス放出具５１１に周波
数が１３．５６ＭＨｚであるＲＦ電圧を印加するための
高周波電圧発生装置であり、５３０はウエハ載置台５１
５に周波数が４００ＫＨｚであるＲＦ電圧を印加するた
めの高周波電圧発生装置である。そして、５２６、及び
５２９は高周波電圧発生装置５１６、及び５３０で発生
したＲＦ電圧をチャンバに供給するためのスイッチング
手段である。
【００６７】このスイッチング手段５２６と５２９には
それぞれ制御手段５０１より制御信号５２５と５２８と
が入力され、ＲＦ電圧を印加する時間が制御される。図
１０、及び図１１は、制御手段５０１により制御される
反応ガス流量、及びＲＦ電圧の印加時間を示す。図１０
において、時刻Ｔ１からＴ２においては、制御信号５２
１、５２２、５２３、及び５２４により、ＭＦＣ５０２
（Ａｒ供給用）、ＭＦＣ５０３（Ｈ2 供給用）、及びＭ
ＦＣ５０５（ＴＥＯＳ供給用）が開き、ＭＦＣ５０４
（Ｏ2 供給用）が閉まる。それにより、Ａｒ、Ｈ2 、及
びＴＥＯＳがチャンバに導入される。また、これと同時
に、制御信号５２５と５２８によりスイッチング手段５
２６と５２９がそれぞれオンし、ＲＦ電圧がチャンバ５
１２に印加される。これにより、時刻Ｔ１からＴ２の間
には、Ａｒ、Ｈ2 、及びＴＥＯＳの雰囲気中において、
プラズマＣＶＤ（化学的気相成長法）がチャンバ内で行
われることになる。なお、この間ウエハは、ヒータが内
蔵された基板載置台により、３５０℃に保持されてい
る。
【００６８】一方、同図において、時刻Ｔ２からＴ３の
間では、制御信号５２１、５２２、５２３、及び５２４
により、ＭＦＣ５０２（Ａｒ供給用）、ＭＦＣ５０３
（Ｈ2供給用）、及びＭＦＣ５０５（ＴＥＯＳ供給用）
が閉まり、ＭＦＣ５０４（Ｏ2供給用）が開く。また、
これと同時に、制御信号５２５と５２８によりスイッチ
ング手段５２６と５２９がそれぞれオフし、チャンバ５
１２はＲＦ電圧が印加されない状態となる。これによ
り、Ｏ2 のみがチャンバに導入され、チャンバ内でＯ2
アニールが行われる。なお、この間ウエハは、ヒータが
内蔵された基板載置台により、３５０℃に保持されてい
る。また、図１０においてＴ１＝５秒、Ｔ２＝１０秒、
Ｔ３＝１５秒である。
【００６９】図１１は、制御手段５０１により制御され
る反応ガス流量、及びＲＦ電圧の印加時間の他の例を示
す。図１０と異なる点はＯ2 の流量と、ＲＦ電圧の印加
時間である。同図において、時刻Ｔ１からＴ２において
は、制御信号５２１、５２２、５２３、及び５２４によ
り、ＭＦＣ５０２（Ａｒ供給用）、ＭＦＣ５０３（Ｈ2
供給用）、ＭＦＣ５０４（Ｏ2 供給用）及びＭＦＣ５０
５（ＴＥＯＳ供給用）が全て開く。それにより、Ａｒ、
Ｈ2 、Ｏ3 、及びＴＥＯＳがチャンバに導入される。ま
た、これと同時に、制御信号５２５と５２８によりスイ
ッチング手段５２６と５２９がそれぞれオンし、ＲＦ電
圧がチャンバに印加される。これにより、時刻Ｔ１から
Ｔ２の間には、Ａｒ、Ｈ2 、Ｏ2 、及びＴＥＯＳの雰囲
気中において、プラズマＣＶＤ（化学的気相成長法）が
チャンバ内で行われることになる。なお、この間ウエハ
は、ヒータが内蔵された基板載置台により、３５０℃に
保持されている。
【００７０】一方、同図において、時刻Ｔ２からＴ３の
間では、制御信号５２１、５２２、及び５２４により、
ＭＦＣ５０２（Ａｒ供給用）、ＭＦＣ５０３（Ｈ2 供給
用）、及びＭＦＣ５０５（ＴＥＯＳ供給用）が閉まる。
このとき、Ｏ2 流量は、制御信号５２３により、時刻Ｔ
１からＴ２の間のそれに比べて増大する。また、ＲＦ電
圧は、図１０の場合と異なり、チャンバに印加されたま
まである。これにより、Ｏ2 のみがチャンバに導入さ
れ、Ｏ2 プラズマの雰囲気中において、Ｏ2 アニールが
行われる。なお、この間ウエハは、ヒータが内蔵された
基板載置台により、３５０℃に保持されている。また、
図１１においてＴ１＝５秒、Ｔ２＝１０秒、Ｔ３＝１５
秒である。
【００７１】
【発明の効果】以上、本発明に係る層間絶縁膜の形成方
法によれば、Ｓｉ−Ｃ−Ｏ−Ｈ化合物と、酸化性ガス
と、Ｂ（ホウ素）含有の化合物とを反応ガス中に含むプ
ラズマ化学的気相成長法により、被形成体上に膜を形成
する。そして、この膜をアニールすることにより、Ｂ
（ホウ素）含有の多孔性を有するＳｉＯ2 膜を形成す
る。
【００７２】また、本発明に係る他の層間絶縁膜の形成
方法によれば、Ｓｉ−Ｃ−Ｏ−Ｈ化合物と、Ｈ2 とを反
応ガス中に含むプラズマ化学的気相成長法により、被形
成体上に膜を形成する。そして、この膜をアニールする
ことにより、多孔性を有するＳｉＯ2 膜を形成する。以
上のように形成されたＢ（ホウ素）含有の多孔性を有す
るＳｉＯ2 膜、及び多孔性を有するＳｉＯ2 膜の比誘電
率は、通常のＳｉＯ2 膜のそれよりも低くなる。
【００７３】これにより、ＬＳＩ等の半導体装置に、本
発明に係る多孔性を有するＳｉＯ2膜を用いれば、デー
タ処理速度を従来に比べて高速化することが可能とな
る。即ち、本発明におけるＢ（ホウ素）含有の多孔性を
有するＳｉＯ2 膜、及び多孔性を有するＳｉＯ2 膜は、
従来用いられているＳｉＯ2 膜に比べて比誘電率が低い
ので、配線間の電気容量を減らすことが可能となる。
【００７４】また、本発明に係る半導体製造装置によれ
ば、反応ガスの流量調整手段と、チャンバに印加する高
周波電圧をスイッチングするスイッチング手段とを制御
する制御手段を有している。この制御手段を用いること
により、１つのチャンバにおいて、プラズマ化学的気相
成長法とアニールとを交互に繰り返して行うことができ
る。すなわち、ウエハを、プラズマ化学的気相成長法を
行うためのチャンバと、アニールを行うためのチャンバ
に、その都度搬送する必要が無いため、装置のスループ
ットを向上させることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その１）である。
【図２】 本発明の第１の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その２）である。
【図３】 本発明の第２の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その１）である。
【図４】 本発明の第２の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その２）である。
【図５】 本発明の第２の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その３）である。
【図６】 本発明の第２の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その４）である。
【図７】 本発明の第３の実施の形態、及び第４の実施
の形態に係る層間絶縁膜の形成方法について示す断面図
（その１）である。
【図８】 本発明の第３の実施の形態、及び第４の実施
の形態に係る層間絶縁膜の形成方法について示す断面図
（その２）である。
【図９】 本発明の第３の実施の形態、及び第４の実施
の形態に係る層間絶縁膜の形成方法について示す断面図
（その３）である。
【図１０】 本発明の第３の実施の形態に係る層間絶縁
膜の形成方法、及び本発明の第５の実施の形態に係る半
導体製造装置におけるＡｒ流量、ＴＥＯＳ流量、Ｈ2 流
量、Ｏ2 流量、及びプラズマの時間依存性について示す
特性図である。
【図１１】 本発明の第４の実施の形態に係る層間絶縁
膜の形成方法、及び本発明の第５の実施の形態に係る半
導体製造装置におけるＡｒ流量、ＴＥＯＳ流量、Ｈ2 流
量、Ｏ2 流量、及びプラズマの時間依存性について示す
特性図である。
【図１２】 本発明の第５の実施の形態に係る半導体製
造装置の構成図である。
【符号の説明】
１０１、２０１、３０１ シリコン基板、 １０２、２０２、３０２ ＢＰＳＧ（ｂｏｒｏｐｈｏｓ
ｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、 １０３、２０３、３０３ アルミニウム配線層、 １０３ａ アルミニウム配線層の凸部、 １０４、２０４、３０４ 被形成体、 １０５、２０５、３０５ プラズマＳｉＯ2 膜（下地絶
縁膜）、 １０６、２０６ Ｂ（ホウ素）含有のＳｉＯ2 膜、 １０７、２０７ Ｂ（ホウ素）含有の多孔性を有するＳ
ｉＯ2 膜、 １０８ （ＴＥＯＳ＋Ｏ3 ）ＳｉＯ2 膜、 １０９、２１２ プラズマＳｉＯ2 膜（カバー絶縁
膜）、 ２０８、３０５ ダマシン溝、 ２０９ 第１の絶縁膜、 ２１０、３１０ Ｃｕメッキ膜、 ２１１、３０８ ＴｉＮ膜（バリヤメタル層）、 ２１１ａ ダマシン溝上部のＴｉＮ膜（バリヤメタル
層）、 ３０６、３１２ 多孔性を有するＳｉＯ2 膜、 ３０９ Ｃｕシード層、 ３１１ ＳｉＮ膜（酸化防止膜）、 ５０１ 制御手段、 ５０２ Ａｒ供給用ＭＦＣ（流量調整手段）、 ５０３ Ｈ2 供給用ＭＦＣ（流量調整手段）、 ５０４ Ｏ2 供給用ＭＦＣ（流量調整手段）、 ５０５ ＴＥＯＳ供給用ＭＦＣ（流量調整手段）、 ５０６ オゾン発生装置、 ５０７ ＴＥＯＳが入れられた容器、 ５０８ ＴＥＯＳを加熱するためのヒータ、 ５０９ 配管、 ５１０ ガス導入口、 ５１１ ガス放出具、 ５１２ チャンバ、 ５１３ ウエハ載置台、 ５１４ ガス排出口、 ５１５ ウエハ、 ５１６、５３０ 高周波電圧発生装置、 ５１７、５１８、５１９、５２０ 分岐配管、 ５２１、５２２、５２３、５２４、５２５、５２８ 制
御信号、 ５２６、５２９ スイッチング手段、 ５２７ 配管を加熱するためのヒータ。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年４月２７日（２０００．４．２
７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】または、第１４の発明である、前記サイド
ウォール絶縁膜は、前記ダマシン溝を形成後、前記層間
絶縁膜の上、該ダマシン溝の側部、及び、該ダマシン溝
の底部に第１の絶縁膜を形成し、前記第１の絶縁膜を、
前記ダマシン溝の側部に形成された該第１の絶縁膜が残
り、かつ、該ダマシン溝の底部に形成された該第１の絶
縁膜が除去される程度に異方的にエッチングすることに
より形成することを特徴とする第１３の発明に記載の層
間絶縁膜の形成方法によって解決する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】または、第１６の発明である、前記層間絶
縁膜を形成後、該層間絶縁膜上にカバー絶縁膜を形成す
ることを特徴とする第１の発明から第１５の発明のいず
れか一に記載の層間絶縁膜の形成方法によって解決す
る。または、第１７の発明である、第１の発明から第１
６の発明のいずれか一に記載の層間絶縁膜の形成方法に
より形成された層間絶縁層を備えた半導体装置によって
解決する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】続いて、図４（ｃ）に示すように、多孔性
を有するＢ（ホウ素）含有のＳｉＯ 2 膜２０７の上、及
び、ダマシン溝２０８の側部と底部にＳｉＯ2 膜２０９
（第１の絶縁膜）を形成する。このＳｉＯ2 膜２０９
は、プラズマＣＶＤ法（化学的気相成長法）により形成
される。ダマシン溝２０８の側部に形成されるＳｉＯ2
膜２０９により、後でダマシン溝２０８の内部に埋め込
まれるＣｕが、多孔性を有するＢ（ホウ素）含有のＳｉ
Ｏ2 膜２０７の内部に拡散するのを防ぐことができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正内容】
【００４０】次ぎに、図４（ｄ）に示すように、ＳｉＯ
2 膜２０９（第１の絶縁膜）を異方的にエッチングす
る。これにより、ＳｉＯ2 膜２０９は、ダマシン溝２０
８の側部に形成されたものを残して除去され、ダマシン
溝２０８の底部に、アルミニウム配線層２０３に通じる
コンタクトホールが形成される。続いて、図５（ａ）に
示すように、ダマシン溝２０８の内部、及び、多孔性を
有するＢ（ホウ素）含有のＳｉＯ2 膜２０７の上にＣｕ
メッキ膜２１０を形成する。ダマシン溝２０８の内部に
形成されるＣｕメッキ膜２１０は、Ｃｕ配線として用い
られるものである。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正内容】
【００４９】次ぎに、図８（ｂ）に示すように、多孔性
を有するＳｉＯ2 膜３０６の上、及び、ダマシン溝３０
７の側部と底部に、バリヤメタル用のＴｉＮ膜３０８を
形成する。これにより、後でダマシン溝３０７の内部に
形成されるＣｕメッキ膜が、ダマシン溝３０７の周囲に
拡散するのを防ぐことができる。続いて、図８（ｃ）に
示すように、ＴｉＮ膜３０８上に、Ｃｕシード層３０９
を形成する。このＣｕシード層３０９は、その上にＣｕ
メッキ膜を形成する際に、電流を供給するための導電層
となる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】次ぎに、図８（ｄ）に示すように、Ｃｕシ
ード層３０９の上にＣｕメッキ膜３１０を形成し、ダマ
シン溝３０７にＣｕを埋め込む。続いて、図９Ａに示す
ように、多孔性を有するＳｉＯ2 膜３０６の上部に形成
されたＴｉＮ膜３０８、Ｃｕシード層３０９、及びＣｕ
メッキ膜３１０を、ＣＭＰ法（化学機械研磨法）により
研磨し、除去する。これにより、ダマシン溝３０７の内
部にのみＣｕメッキ膜が残ることになる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】次ぎに、図９（ｂ）に示すように、ＣＭＰ
法により研磨されたＣｕメッキ膜３１０の上に、Ｃｕの
酸化を防止するためのＳｉＮ膜３１１を形成する。Ｃｕ
はＡｌに比べて酸化されやすいため、ＣＭＰ法による研
磨後に、できるだけ速くＳｉＮ膜のような酸化防止膜を
形成することが望ましい。続いて、図９（ｃ）に示すよ
うに、ＳｉＮ膜３１１の上に、多孔性を有するＳｉＯ2
膜３１２を形成する。この多孔性を有するＳｉＯ2 膜３
１２は、先に形成した多孔性を有するＳｉＯ2 膜３０６
と同様の方法で形成される。すなわち、シリコン基板３
０１を３５０℃に保持し、流量が図１０のように時間変
化するＴＥＯＳ、Ｈ2 、Ａｒ、及びＯ2 の雰囲気中にお
いて、同図のように時間変化するプラズマを用いること
により形成される。この際用いるＲＦ電力の周波数は１
３．５６ＭＨｚと４００ＫＨｚであり、パワーはそれぞ
れ３００Ｗと５０Ｗである。そして、図１０においてＴ
１＝５秒、Ｔ２＝１０秒、Ｔ３＝１５秒である。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正内容】
【００５５】次ぎに、図７（ｃ）に示すように、ＳｉＯ
2 膜３０５（下地絶縁膜）の上に、多孔性を有するＳｉ
Ｏ2 膜３０６を形成する。この多孔性を有するＳｉＯ2
膜３０６は、シリコン基板３０１を３５０℃に保持し、
流量が図１１のように時間変化するＴＥＯＳ、Ｈ2 、Ａ
ｒ、及びＯ2 の雰囲気中において、同図のように時間変
化するプラズマを用いることにより形成される。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正内容】
【００６０】次ぎに、図８（ｂ）に示すように、多孔性
を有するＳｉＯ2 膜３０６の上、及び、ダマシン溝３０
７の側部と底部に、バリヤメタル用のＴｉＮ膜３０８を
形成する。これにより、後でダマシン溝３０７の内部に
形成されるＣｕメッキ膜が、ダマシン溝３０７の周囲に
拡散するのを防ぐことができる。続いて、図８（ｃ）に
示すように、ＴｉＮ膜３０８上に、Ｃｕシード層３０９
を形成する。このＣｕシード層３０９は、その上にＣｕ
メッキ膜を形成する際に、電流を供給するための導電層
となる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正内容】
【００６１】次ぎに、図８（ｄ）に示すように、Ｃｕシ
ード層３０９の上にＣｕメッキ膜３１０を形成し、ダマ
シン溝３０７にＣｕを埋め込む。続いて、図９（ａ）に
示すように、多孔性を有するＳｉＯ2 膜３０６の上部に
形成されたＴｉＮ膜３０８、Ｃｕシード層３０９、及び
Ｃｕメッキ膜３１０を、ＣＭＰ法（化学機械研磨法）に
より研磨し、除去する。これにより、ダマシン溝２０８
の内部にのみＣｕメッキ膜が残ることになる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正内容】
【００６２】次ぎに、図９（ｂ）に示すように、ＣＭＰ
法により研磨されたＣｕメッキ膜３１０の上に、Ｃｕの
酸化を防止するためのＳｉＮ膜３１１を形成する。Ｃｕ
はＡｌに比べて酸化されやすいため、ＣＭＰ法による研
磨後に、できるだけ速くＳｉＮ膜のような酸化防止膜を
形成することが望ましい。続いて、図９（ｃ）に示すよ
うに、ＳｉＮ膜３１１の上に、多孔性を有するＳｉＯ2
膜３１２を形成する。この多孔性を有するＳｉＯ2 膜３
１２は、先に形成した多孔性を有するＳｉＯ2 膜３０６
と同様の方法で形成される。すなわち、シリコン基板３
０１を３５０℃に保持し、流量が図１１のように時間変
化するＴＥＯＳ、Ｈ2 、Ａｒ、及びＯ2 の雰囲気中にお
いて、同図のように時間変化するプラズマを用いること
により形成される。この際用いるＲＦ電力の周波数は１
３．５６ＭＨｚと４００ＫＨｚであり、パワーはそれぞ
れ３００Ｗと５０Ｗである。そして、図１１においてＴ
１＝５秒、Ｔ２＝１０秒、Ｔ３＝１５秒である。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH11 HH33 JJ11 KK08 MM02 MM05 MM12 MM13 NN06 NN07 PP27 QQ00 QQ08 QQ09 QQ16 QQ37 QQ48 QQ74 QQ85 RR04 RR06 RR13 RR15 SS01 SS02 SS04 SS11 SS15 TT02 TT06 TT07 XX01 XX24 XX27 5F045 AA08 AB32 AC09 AC11 AC16 AC17 AD05 AD07 BB16 CB05 DC52 DP03 EE04 EE19 EH12 HA16 5F058 BC02 BC04 BD02 BD04 BF23 BF25 BF29 BF32 BF54 BF73 BH01 BH16 BJ02

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 Ｓｉ−Ｃ−Ｏ−Ｈ化合物と、酸化性ガス
    と、Ｂ（ホウ素）含有の化合物とを反応ガス中に含むプ
    ラズマ化学的気相成長法により、Ｂ（ホウ素）と、Ｃ
    （炭素）と、Ｈ2 Ｏとを含む膜を被形成体上に形成し、 前記膜をアニールし、該膜中に含まれるＣ（炭素）と、
    Ｈ2 Ｏとを該膜の外に放出することにより、該膜をＢ
    （ホウ素）含有の多孔性を有するＳｉＯ2 膜とする、層
    間絶縁膜の形成方法。
  2. 【請求項２】 前記酸化性ガスは、Ｏ2 、Ｏ3 、Ｈ2 Ｏ
    のいずれか一であることを特徴とする請求項１に記載の
    層間絶縁膜の形成方法。
  3. 【請求項３】 Ｓｉ−Ｃ−Ｏ−Ｈ化合物と、Ｈ2 とを反
    応ガス中に含むプラズマ化学的気相成長法により、Ｃ−
    Ｏ−Ｈポリマーを含む膜を被形成体上に形成する第１の
    工程と、 前記膜をアニールして該膜中に含まれるＣ−Ｏ−Ｈポリ
    マーを該膜の外に放出する第２の工程により、前記被形
    成体上に多孔性を有するＳｉＯ2 膜を形成する、層間絶
    縁膜の形成方法。
  4. 【請求項４】 前記第１の工程と、前記第２の工程とを
    交互に繰り返すことを特徴とする請求項３に記載の層間
    絶縁膜の形成方法。
  5. 【請求項５】 前記反応ガスにＯ2 を添加することを特
    徴とする請求項３又は請求項４に記載の層間絶縁膜の形
    成方法。
  6. 【請求項６】 前記反応ガスに不活性ガスを添加するこ
    とを特徴とする請求項１から請求項５のいずれか一に記
    載の層間絶縁膜の形成方法。
  7. 【請求項７】 前記不活性ガスはＡｒであることを特徴
    とする請求項６に記載の層間絶縁膜の形成方法。
  8. 【請求項８】 前記アニールは、Ｏ（酸素）プラズマに
    より行われることを特徴とする請求項１から請求項７の
    いずれか一に記載の層間絶縁膜の形成方法。
  9. 【請求項９】 前記アニールを行うときの被形成体の温
    度を、前記Ｂ（ホウ素）と、Ｃ（炭素）と、Ｈ2 Ｏとを
    含む膜を形成するときの温度、及び、Ｃ−Ｏ−Ｈポリマ
    ーを含む膜を形成するときの温度よりも高くすることを
    特徴とする請求項１から請求項８のいずれか一に記載の
    層間絶縁膜の形成方法。
  10. 【請求項１０】 前記Ｓｉ−Ｃ−Ｏ−Ｈ化合物は、ＴＥ
    ＯＳであることを特徴とする請求項１から請求項９のい
    ずれか一に記載の層間絶縁膜の形成方法。
  11. 【請求項１１】 前記被形成体上に下地絶縁膜を形成
    し、該下地絶縁膜上に前記多孔性を有するＳｉＯ2 膜を
    形成することを特徴とする請求項１から請求項１０のい
    ずれか一に記載の層間絶縁膜の形成方法。
  12. 【請求項１２】 前記多孔性を有するＳｉＯ2 膜を形成
    後、該多孔性を有するＳｉＯ2 膜をＨ（水素）プラズマ
    処理することを特徴とする請求項１から請求項１１のい
    ずれか一に記載の層間絶縁膜の形成方法。
  13. 【請求項１３】 前記被形成体上に前記層間絶縁膜を形
    成した後、該層間絶縁膜にダマシン溝を形成し、 前記ダマシン溝の側部にサイドウォール絶縁膜を形成
    し、 前記ダマシン溝の内部に金属膜を埋め込み、 前記金属膜上にバリヤメタル層を形成することを特徴と
    する請求項１から請求項１２のいずれか一に記載の層間
    絶縁膜の形成方法。
  14. 【請求項１４】 前記サイドウォール絶縁膜は、前記ダ
    マシン溝を形成後、前記層間絶縁膜の上部、該ダマシン
    溝の側部、及び、該ダマシン溝の下部に第１の絶縁膜を
    形成し、 前記第１の絶縁膜を、前記ダマシン溝の側部に形成され
    た該第１の絶縁膜が残り、かつ、該ダマシン溝の底部に
    形成された該第１の絶縁膜が除去される程度に異方的に
    エッチングすることにより形成することを特徴とする請
    求項１３に記載の層間絶縁膜の形成方法。
  15. 【請求項１５】 前記被形成体上に前記層間絶縁膜を形
    成した後、該層間絶縁膜にダマシン溝を形成し、 前記ダマシン溝の側部、及び底部にバリヤメタル層を形
    成し、 前記ダマシン溝の内部に金属膜を埋め込み、 前記金属膜の上部に酸化防止膜を形成することを特徴と
    する請求項１から請求項１２のいずれか一に記載の層間
    絶縁膜の形成方法。
  16. 【請求項１６】 前記層間絶縁膜を形成後、該層間絶縁
    膜上にカバー絶縁膜を形成することを特徴とする請求項
    １から請求項１５のいずれか一に記載の層間絶縁膜の形
    成方法。
  17. 【請求項１７】 成膜を行うチャンバと、 前記チャンバに反応ガスを供給する配管と、 前記配管に取り付けられ、前記反応ガス流量を調整する
    流量調整手段と、 前記チャンバに高周波電圧を印加する高周波電圧発生手
    段と、 前記チャンバと、前記高周波電圧発生手段との間に介在
    し、該チャンバに印加する前記高周波電圧をスイッチン
    グするスイッチング手段と、 前記流量調整手段、及び前記スイッチング手段とを制御
    する制御手段とを備えた半導体製造装置。
  18. 【請求項１８】 前記制御手段は、前記流量調整手段を
    制御し、 前記反応ガスの流量を周期的に変化させることを特徴と
    する請求項１７に記載の半導体製造装置。
  19. 【請求項１９】 前記制御手段は、前記スイッチング手
    段を制御し、 前記チャンバに印加する前記高周波電圧を周期的に変化
    させることを特徴とする請求項１７又は請求項１８に記
    載の半導体製造装置。
  20. 【請求項２０】 前記制御手段は、前記流量調整手段、
    及び前記スイッチング手段とを制御し、 前記反応ガスの流量、及び前記チャンバに印加する前記
    高周波電圧とを、同周期かつ同位相で変化させることを
    特徴とする請求項１７に記載の半導体製造装置。
  21. 【請求項２１】 前記反応ガスは、Ｓｉ−Ｃ−Ｏ−Ｈ化
    合物とＨ2 、Ｓｉ−Ｃ−Ｏ−Ｈ化合物とＨ2 とＯ2 、Ｓ
    ｉ−Ｃ−Ｏ−Ｈ化合物とＨ2 とＡｒ、Ｓｉ−Ｃ−Ｏ−Ｈ
    化合物とＨ2 とＨｅ、Ｓｉ−Ｃ−Ｏ−Ｈ化合物とＨ2 と
    Ｏ2 とＡｒ、Ｓｉ−Ｃ−Ｏ−Ｈ化合物とＨ2 とＯ2 とＨ
    ｅ、Ｓｉ−Ｃ−Ｏ−Ｈ化合物とＨ2 Ｏ、Ｓｉ−Ｃ−Ｏ−
    Ｈ化合物とＨ2 ＯとＡｒ、Ｓｉ−Ｃ−Ｏ−Ｈ化合物とＨ
    2 ＯとＨｅのいずれか一であることを特徴とする請求項
    １７から請求項２０のいずれか一に記載の半導体製造装
    置。
  22. 【請求項２２】 請求項１から請求項１６のいずれか一
    に記載の層間絶縁膜の形成方法により形成された半導体
    装置。
  23. 【請求項２３】 請求項１７から請求項２１のいずれか
    一に記載の半導体製造装置により形成された半導体装
    置。
JP08318099A 1999-03-26 1999-03-26 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置 Expired - Fee Related JP3184177B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP08318099A JP3184177B2 (ja) 1999-03-26 1999-03-26 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
US09/519,599 US6750137B1 (en) 1999-03-26 2000-03-06 Method and apparatus for forming an interlayer insulating film and semiconductor device
TW089103936A TW472321B (en) 1999-03-26 2000-03-06 Method and apparatus for forming an interlayer insulating film and semiconductor device
KR10-2000-0013125A KR100394501B1 (ko) 1999-03-26 2000-03-15 층간 절연막의 형성 방법 및 형성 장치, 및 반도체 장치
EP00105346A EP1039519A3 (en) 1999-03-26 2000-03-17 Method and apparatus for forming a porous SiO2 interlayer insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08318099A JP3184177B2 (ja) 1999-03-26 1999-03-26 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2000277507A true JP2000277507A (ja) 2000-10-06
JP3184177B2 JP3184177B2 (ja) 2001-07-09

Family

ID=13795114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08318099A Expired - Fee Related JP3184177B2 (ja) 1999-03-26 1999-03-26 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置

Country Status (5)

Country Link
US (1) US6750137B1 (ja)
EP (1) EP1039519A3 (ja)
JP (1) JP3184177B2 (ja)
KR (1) KR100394501B1 (ja)
TW (1) TW472321B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601402B2 (en) 2002-11-08 2009-10-13 Tokyo Electron Limited Method for forming insulation film and apparatus for forming insulation film
JP2011135084A (ja) * 2009-12-24 2011-07-07 Spp Process Technology Systems Uk Ltd ＳｉＯ２膜を堆積する方法
KR20130121061A (ko) * 2012-04-26 2013-11-05 에스피티에스 테크놀러지스 리미티드 실리콘 디옥사이드를 증착하는 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821884B2 (en) * 2001-02-15 2004-11-23 Interuniversitair Microelektronica Centrum (Imec) Method of fabricating a semiconductor device
US10008382B2 (en) 2015-07-30 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a porous low-k structure
US20170092492A1 (en) * 2015-09-28 2017-03-30 Applied Materials, Inc. Methods for forming a silicon containing dielectric film using a gas mixture with ar gas dilusion
US10049927B2 (en) * 2016-06-10 2018-08-14 Applied Materials, Inc. Seam-healing method upon supra-atmospheric process in diffusion promoting ambient

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610105A (en) 1992-10-23 1997-03-11 Vlsi Technology, Inc. Densification in an intermetal dielectric film
JP2684942B2 (ja) 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JP2666681B2 (ja) 1993-06-11 1997-10-22 日本電気株式会社 半導体装置の製造方法
US5494859A (en) 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
JP2783276B2 (ja) 1995-07-04 1998-08-06 日本電気株式会社 半導体装置の製造方法
JP2820070B2 (ja) 1995-08-11 1998-11-05 日本電気株式会社 プラズマ化学気相成長法とその装置
JP2991657B2 (ja) 1996-04-05 1999-12-20 キヤノン販売株式会社 成膜方法
JP3014334B2 (ja) * 1996-11-29 2000-02-28 キヤノン販売株式会社 半導体装置の製造方法
US6551665B1 (en) * 1997-04-17 2003-04-22 Micron Technology, Inc. Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers
US6077764A (en) 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
JP2000332010A (ja) * 1999-03-17 2000-11-30 Canon Sales Co Inc 層間絶縁膜の形成方法及び半導体装置
JP3084367B1 (ja) * 1999-03-17 2000-09-04 キヤノン販売株式会社 層間絶縁膜の形成方法及び半導体装置
JP3236576B2 (ja) 1999-03-24 2001-12-10 キヤノン販売株式会社 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
US6211069B1 (en) * 1999-05-17 2001-04-03 Taiwan Semiconductor Manufacturing Company Dual damascene process flow for a deep sub-micron technology
US6117725A (en) * 1999-08-11 2000-09-12 Taiwan Semiconductor Manufacturing Company Method for making cost-effective embedded DRAM structures compatible with logic circuit processing
JP2001118924A (ja) * 1999-10-20 2001-04-27 Sony Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601402B2 (en) 2002-11-08 2009-10-13 Tokyo Electron Limited Method for forming insulation film and apparatus for forming insulation film
JP2011135084A (ja) * 2009-12-24 2011-07-07 Spp Process Technology Systems Uk Ltd ＳｉＯ２膜を堆積する方法
KR20130121061A (ko) * 2012-04-26 2013-11-05 에스피티에스 테크놀러지스 리미티드 실리콘 디옥사이드를 증착하는 방법
JP2013229608A (ja) * 2012-04-26 2013-11-07 Spts Technologies Ltd 二酸化珪素フィルムを付着させる方法
KR102221064B1 (ko) 2012-04-26 2021-02-25 에스피티에스 테크놀러지스 리미티드 실리콘 디옥사이드를 증착하는 방법

Also Published As

Publication number Publication date
EP1039519A2 (en) 2000-09-27
JP3184177B2 (ja) 2001-07-09
EP1039519A3 (en) 2001-08-22
KR20000076869A (ko) 2000-12-26
KR100394501B1 (ko) 2003-08-14
TW472321B (en) 2002-01-11
US6750137B1 (en) 2004-06-15

Similar Documents

Publication Publication Date Title
JP4272424B2 (ja) 半導体素子のレベル内またはレベル間誘電体としての超低誘電率材料、その製造方法、およびそれを含む電子デバイス
US6441491B1 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US6656840B2 (en) Method for forming silicon containing layers on a substrate
US6768200B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US20030148223A1 (en) Method of depositing low dielectric constant silicon carbide layers
US6790789B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
JP3236576B2 (ja) 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
TW201142945A (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
KR20070028361A (ko) 하부 배리어 층에 저 유전체 상수 (ｋ) 다공성 막의 부착을촉진하는 기술
EP1201785A1 (en) Method of depositing organosilicate layers
EP1037276B1 (en) Method for forming a porous silicon dioxide film
JP3184177B2 (ja) 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
US20090275211A1 (en) Fabrication method of porous low-k dielectric film
US20020142104A1 (en) Plasma treatment of organosilicate layers
US6281113B1 (en) Method for forming an interplayer insulating film and semiconductor device
US20070269646A1 (en) Bond termination of pores in a porous diamond dielectric material
JP4657859B2 (ja) 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JPH06163523A (ja) 半導体装置の製造方法
TW201221683A (en) Low dielectric constant material and thin film manufacturing method thereof
JP2004104026A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010417

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S805 Written request for registration of cancellation of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315805

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371