KR101125171B1 - 소수화 다공질막의 제조방법 - Google Patents

소수화 다공질막의 제조방법 Download PDF

Info

Publication number
KR101125171B1
KR101125171B1 KR1020107005825A KR20107005825A KR101125171B1 KR 101125171 B1 KR101125171 B1 KR 101125171B1 KR 1020107005825 A KR1020107005825 A KR 1020107005825A KR 20107005825 A KR20107005825 A KR 20107005825A KR 101125171 B1 KR101125171 B1 KR 101125171B1
Authority
KR
South Korea
Prior art keywords
gas
substrate
porous membrane
temperature
mixed gas
Prior art date
Application number
KR1020107005825A
Other languages
English (en)
Other versions
KR20100046259A (ko
Inventor
신이치 치카키
타카히로 나카야마
Original Assignee
가부시키가이샤 아루바쿠
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루바쿠, 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 가부시키가이샤 아루바쿠
Publication of KR20100046259A publication Critical patent/KR20100046259A/ko
Application granted granted Critical
Publication of KR101125171B1 publication Critical patent/KR101125171B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Compounds (AREA)

Abstract

소수화 다공질막의 제조방법은, 기판(1) 위에 유기 실리카 절연막(2)을 형성하는 단계; 기판(1)의 온도에서 기판(1)이 배치된 장치 내에 시릴레이션가스와 불활성가스로 구성된 혼합가스(3)를 공급하는 단계로서, 기판(1)에는 유기절연막(2)이 형성되고, 상기 온도는 시릴레이션가스의 이슬점 온도 이상 및 기화 온도 이하로 되는 단계; 혼합가스(3)를 장치내로 공급하는 것을 정지하는 단계; 및 유기 실리카 절연막(2)이 형성된 기판(1)을 가열하는 단계를 포함하여, 유기 실리카 절연막(2)의 표면 및 구멍의 표면이 소수화되고 비유전율의 상승이 억제된 소수화 유기 실리카 절연막을 얻을 수 있다.

Description

소수화 다공질막의 제조방법{Process for manufacturing hydrophobized microporous film}
본 발명은 소수화 다공질막의 제조방법에 관한 것이다.
다층배선 구조를 가지는 반도체 장치에 있어서, 층간절연막으로서 일반적으로 사용되는 다공질막은 공기 등에 포함되는 수분을 흡수하기 쉽고, 따라서, 소수화 처리 등의 개질이 행해지고 있다. 개질제가 조속히 균일하게 다공질막내에 침투하는 특성과 작용 후 남아있는 여분의 개질제가 조속히 배출되는 특성 사이의 양립가능성이 개질제를 사용해 다공질막의 표면을 개질하기 위해 요구된다.
반도체칩적회로장치의 층감절연막에 사용되는 다공질막의 구멍의 직경은 패턴사이즈보다 충분히 작게, 보다 상세하게는 5㎚이하이다. 따라서, 다공질막 내부의 구멍 표면에 개질화가스나 개질화용액이 쉽게 도달되기 어렵다.
기판상으로 형성 된 다공질막을 소수화 하는 기술로서, 예를 들면, 특허 문헌1에는 소수성기를 가지는 유기실란(organosilane)화합물의 기체를 소수처리계에 도입하고, 0℃부터 450℃의 온도하에 소수화처리가 실시되는 기판상에 형성된 다공질막에 대한 소수화처리가 기재되어 있다.
특허 문헌2에는 기판 상의 중간 다공성산화물막에 대한 시릴레이션(silylation)처리에 있어서, 약 25℃부터 약 200℃의 사이의 온도에서 시릴레이션제를 확산하는 것에 의해 중간 다공성성산화물막이 소수성으로 되는 것이 기재 되어 있다.
특허 문헌3에는 기판이 약 100켈빈 내지 약 300켈빈의 온도로 냉각되어 소수화제를 웨이퍼 상에 용이하게 응축시킨 후 그 소수화제를 활성화시키기 위해서 웨이퍼가 약 300℃부터 약 450℃의 온도로 가열되는 것이 기재되어 있다.
특허 문헌4에는 증기 또는 액체 형태의 강화제(시릴레이션제)로 나노 다공질 실리카 표면이 도포되고 그 도포된 표면이 건조된 후, 최대 425℃의 온도에서 베이킹되는 것이 기재되어 있다. 또한, 그 개시내용은 의도적으로 시릴레이션제로서 50％의 헥사메틸디시라잔(hexamethldisilazane)(HMDZ)과 50％의 3－펜타논(pentanone)의 혼합물이 사용되는 관점을 포함하고 있다.
특허문헌1:일본공개특허공보제2005－272188호 특허문헌2:일본공개특허공보제2002－33314호 특허문헌3:일본공개특허공보제2005－236285호 특허문헌4:일본공개특허공보제2007－508691호
그러나, 특허 문헌1,2에 기재된 방법에서는, 소수화 가스의 온도를 증가시키는 조건 하에서, 소수화 가스가 다공질막 내로 확산하기 전에 다공질막 내의 구멍에 흡착되어 있던 수분 등의 휘발성 성분이 기화하여 다공질막의 구멍내를 채우고, 이들이 다공질막으로부터 방출되게 된다. 따라서, 이런 현상은 소수화 가스의 다공질막내에의 확산이 저해되고 소수화 처리에 요구되는 시간이 길어진다는 문제가 있었다.
한편, 소수화 처리 시간을 단축하기 위해, 승온상태하에서 소수화 가스의 농도를 높이면, 다공질막 상에 소수화 가스가 미립자로 쉽게 석출된다. 소수화 가스를 미립자로 석출하는 이유 중 하나는 승온상태에서는 소수화 가스가 다공질막내에 도달하기 전에 소수화 가스의 분자 끼리가 반응하고, 거대화 하여 미립자가 되어 다공질막 표면에 부착하는 것이다. 다른 이유는 과잉한 소수화 가스가 다공질막 표면에서 응집하고, 승온가열에 의해 소수화 가스가 미립자로 석출되는 것이다. 소수화 가스의 미립자로부터 생성된 이런 석출물에 의해 소수화 가스의 다공질막 내로의 확산이 저해되고, 다공질막의 충분한 소수화 효과가 얻어지지 않았다. 따라서,다공질막이 수분을 흡착하여 비유전율이 상승한다는 문제가 있었다.
특허 문헌3에 기재된 방법에서는, 기판을 약 100켈빈으로부터 약 300켈빈의 온도로 냉각하기 때문에, 소수화제가 다공질막의 표면에서 액화한 후의 가열에 의해 다공질막의 표면에서 파티클이 되어 다공질막의 구멍 내부에서 소수화되지 않는다고 하는 문제가 있었다. 또한, 과잉한 소수화제가 존재하는 상태에 가열되기 때문에 과잉한 소수화 가스가 다공질막 표면에서 응집하고 승온가열에 의해 소수화 가스가 미립자로 석출되는 것이 생각된다.
다공질막 표면에 생성된 이런 석출물은 반도체 장치의 다공질막을 패터닝하는 공정에 있어서, 형상 불량 등을 야기한다.
특허 문헌4에 기재된 방법은, 다공질막의 표면 및 구멍 내부의 소수화 처리가 충분히 달성될 수 있다. 특히, 용매와 시릴레이션제의 혼합물의 사용은 저온 처리시 용매가 다공질막의 표면 및 구멍 내부에서 액화하고, 이 액화물은 다공질막 표면에서 파타클이 발생하거나 구멍 내부에 가득찬다는 문제가 있었다. 한편, 고온 처리는 용매가 기화한 후 반응 가스로 변해 버린다는 문제가 있었다.
이와 같은 문제를 해결하기 위해서 본 발명자가 검토한 결과, 시릴레이션 가스와 불활성 가스의 혼합 가스가 사용되고, 또한 기판의 온도를 이 시릴레이션 가스의 이슬점 온도 이상 및 기화 온도 이하로 하는 경우, 다공질막의 구멍 내부까지 소수화가 될 수 있음을 알 수 있었다.
본 발명의 일면에 따르면, 기판상에 다공질막을 형성하는 단계; 기판을 가진 장치에 기판의 온도에서 시릴레이션가스와 불활성가스로 구성된 혼합가스를 공급하는 단계로서, 기판은 그 위에 형성된 다공질막을 가지고 기판의 온도는 시릴레이션 가스의 이슬점 온도 이상 및 기화 온도 이하로 되는 단계; 장치 내로 혼합가스의 공급을 정지하는 단계; 및 다공질막이 형성된 기판을 가열하는 단계를 포함하는 소수화 다공질막의 제조방법이 제공된다.
이 소수화 다공질막의 제조 방법에 있어서는, 장치내에 기판의 온도가 시릴레이션 가스의 이슬점 온도 이상 및 기화 온도 이하가 되는 상태하에서 시릴레이션 가스와 불활성 가스로 이루어지는 혼합 가스가 공급된다. 보다 상세하게는, 시릴레이션 가스와 불활성 가스로 이루어지는 혼합 가스가 도입되는 것을 전제로 하여, 시릴레이션 가스의 이슬점 온도 이상 및 기화 온도 이하가 되도록 기판 온도가 특정된다. 이에 의해 시릴레이션 가스가 다공질막의 표면 및 구멍 내부로 침투할 수 있다. 게다가 일단 혼합 가스의 도입이 정지되고 기판이 가열되어 다공질막의 표면 및 구멍 내부가 침투한 시릴레이션 가스에 의해 소수화된다. 상술한 소수화 다공질막의 제조 방법에 의하면, 소수화 처리 시간을 단축하고, 비유전율의 상승이 억제 된 소수화 다공질막의 제조 방법이 얻어진다.
본 발명에 의하면, 소수화 처리 시간이 단축되고, 비유전율의 상승이 억제된 소수화 다공질막의 제조 방법이 실현된다.
도 1은 본 발명에 따른 소수화 다공질막의 제조방법의 실시예를 나타내는 개략도이다.
도 2는 소수화 처리시간과 다공질 실리카막의 비유전율의 관계를 나타내는 그래프이다.
도 3은 혼합가스의 압력과 다공질 실리카막 표면의 시릴레이션 가스입자수의 관계를 나타내는 그래프이다.
본 발명의 상기한 및 다른 목적, 이점 및 특징이 첨부도면을 참조로 하여 이하 바람직한 실시예로부터 보다 명백해질 것이다.
도면을 참조하면서, 본 발명에 의한 다공질막의 제조 방법에 대한 바람직한 실시예가 설명될 것이다. 모든 도면에 있어서, 도면에 공통적으로 도시된 동일 요소에는 동일 부호가 첨부되고, 이런 요소에 대한 중복 설명은 반복되지 않을 것이다.
(제1실시 형태）
본 실시예의 다공질막의 제조방법이 설명될 것이다. 도 1은 본 실시예의 다공질막의 제조 방법을 나타내는 개략도이다. 도 1에 나타내는 바와 같이, 유기 실리카절연막(2)이 형성된 기판(1)이 장치(미도시)에 배치된다. 기판(1)은 아래쪽으로부터의 적외선램프(4)의 조사에 의해 가열된다. 기판(1)에 형성된 유기 실리카절연막(2)의 위쪽에는 혼합가스(3)가 공급된다. 기판(1) 및 유기 실리카절연막(2)의 온도는 혼합가스(3)에 포함된 시릴레이션 가스의 이슬점 온도 이상 및 기화 온도 이하가 되기 때문에, 혼합가스(3)는 유기 실리카절연막(2)의 표면 및 유기 실리카절연막(2)에 확산되어 혼합가스(3)에 포함된 시릴레이션가스가 구멍 표면에 흡착된다(흡착 시릴레이션 가스, 3a).
혼합가스(3)는 시릴레이션 가스와 불활성 가스로 이루어진다. 시릴레이션 가스의 이슬점 온도는 혼합가스(3)의 압력에 의해 변화한다. 그 때문에, 기판(1)의 온도는 장치 내의 혼합가스(3)의 압력에 따라 적절히 조정된다.
시릴레이션 가스의 이슬점 온도는 바람직하게는 -50℃ 내지 200℃이고, 기화온도는 바람직하게는 0℃ 내지 250℃일 수 있다. 이에 의해 시릴레이션 가스가 유기 실리카절연막(2, 다공질막)의 구멍 표면에 흡착하고, 높은 소수화 효과가 얻어진다.
시릴레이션 가스의 기화 온도는 도입되는 혼합가스(3)의 압력에 의해 변화한다. 불활성 가스는 시릴레이션 가스의 캐리어로 사용되고, 시릴레이션 가스를 기화시킨다. 보다 구체적으로는, 헬륨 가스, 또는 질소 가스가 불활성 가스로 사용되는 것이 바람직하다.
기판(1)의 온도가 시릴레이션 가스의 이슬점 온도 이상 및 기화 온도 이하의 온도로 설정되어 유기 실리카절연막(2) 위에 공급된 혼합가스(3)에 포함된 시릴레이션가스가 유기 실리카절연막(2)의 표면 및 내부 구멍까지 확산할 수 있다.
본 실시예에 있어서, 혼합가스(3)의 확산은 유기 실리카절연막(2)의 표면 및 내부 구멍 표면까지 혼합가스(3)가 침투하는 것을 의미한다. 또한, 본 실시예에 있어서, 시릴레이션가스의 흡착은 유기 실리카절연막(2)의 표면 및 내부의 구멍 표면의 말단 친수기 S－OH와 시릴레이션 가스가 탈수소 결합해 소수화되기 전의 상태를 의미한다.
본 실시예의 다공질막의 제조 방법에 대해서 상세하게 설명한다.
스텝 101：기판(1) 위에 유기 실리카절연막(2)을 형성한다.
기판(1) 위에 실록세인(siloxane), 산 및 유기 모노머(monomer)의 혼합 용액이 도포되고, 질소 분위기 내에서, 기판(1)의 온도가 100℃부터 400℃까지 단계적으로 상승된다. 승온시 유기 모노머의 응집물이 형성되고, 이를 둘러싸도록 실록세인이 중합되고, 그 후, 유기 모노머의 응집물이 열분해하여 개방형의 구멍을 가지는 유기 실리카절연막(2)이 기판(1) 위에 형성된다. 이와 같이, 유기 실리카절연막(2)이 형성된 기판(1)이 얻어진다.
스텝 103：유기 실리카 절연막(2)이 형성된 기판(1)이 배치된 장치 내에 기판(1)의 온도가 시릴레이션 가스의 이슬점 온도 이상 및 기화 온도 이하가 되도록 설정되고 장치 내에 혼합가스(3)가 도입된다.
기판(1)은 기판(1)의 아래쪽으로부터 적외선램프(4)를 쬐는 것에 의해 임의로 설정된 온도로 가열될 수 있다.
기판(1)의 온도가 시릴레이션 가스의 이슬점 온도 이상이 되어 유기 실리카 절연막(2)의 표면에서 액화한 시릴레이션 가스가 그 후에 가열되어 파티클을 생성하는 시릴레이션가스의 파티클형성이 방지될 수 있다. 또한 유기 실리카 절연막(2)의 구멍 내를 액화한 실리게이션 가스로 차단하는 것을 방지할 수 있다.
또한, 기판(1)의 온도가 시릴레이션 가스의 기화 온도 이하로 되어 시릴레이션 가스가 유기 실리카 절연막(2)의 구멍 내를 확산하고 시릴레이션 가스가 유기 실리카 절연막(2)의 표면 및 구멍 표면에의 흡착이 발생된다(흡착 시릴레이션 가스, 3a).
시릴레이션 가스가 유기 실리카 절연막(2, 다공질막) 내에 성공적으로 확산되었는지의 확인은, 예를 들면, 시릴레이션 가스를 공급한 후의 기판(1)을 꺼내어 시릴레이션 가스의 존재없이 기판(1)을 가열하고, 그 후 기판(1)을 열분해 질량 분석하여, 기판(1)의 질량의 증가를 확인하는 것에 의해 이루어질 수 있다. 장치 내의 혼합가스(3)의 압력은 혼합가스(3)의 공급을 적절히 조정하는 등에 의해 소정의 압력으로 유지된다. 장치 내의 혼합가스(3)의 압력은 1kPa이상 30kPa이하로 되는 것이 바람직하다. 이에 의해 혼합가스(3)에 포함되는 시릴레이션 가스가 유기 실리카 절연막(2)의 표면 및 구멍 표면에 흡착하기 쉬어지고, 더욱 개선된 소수화 효과가 얻어진다.
스텝105：장치내에 혼합가스(3)의 공급이 정지된다. 장치내에 혼합가스(3)의 공급이 정지되는 것에 의해 장치내에 혼합가스(3)의 압력이 저하한다. 보다 구체적으로는, 장치내에 과잉한 혼합가스(3)가 제거된다. 이에 의해 혼합가스(3)에 포함된 과잉한 시릴레이션 가스가 유기 실리카 절연막(2)의 표면에서 응집되고, 그 후의 승온가열에 의해 시릴레이션 가스의 미립자가 석출되는 것을 억제할 수 있다.
기판(1)의 온도는, 스텝 103에서의 온도가 그대로 유지될 수 있고, 또는 가열을 하지 않아도 좋다. 후술하는 스텝 107에서의 가열온도보다 낮은 온도일 수도 있다.
스텝 107：유기 실리카 절연막(2)이 형성된 기판(1)이 가열된다. 기판(1)이 아래쪽으로부터 적외선램프(4)의 조사에 노출되어 급속하게 가열된다. 이에 의해 유기 실리카 절연막(2)에 대해 요구되는 소수화 시간을 단축할 수 있다.
가열 온도는 스텝 103에서의 기판1의 온도보다 높다.
기판(1)의 가열 온도로는 바람직하게는 350℃이상일 수 있다. 이에 의해 시릴레이션 가스와 유기 실리카 절연막(2)을 반응시키고, 유기 실리카 절연막(2) 내부의 구멍 표면의 소수화를 이룰 수 있다. 한편, 기판(1)의 가열 온도는 바람직하게는 450℃이하일 수 있다. 이에 의해 시릴레이션 가스와 유기 실리카 절연막(2)의 반응을 부드럽게 하고, 유기 실리카 절연막(2)의 소수화처리에 요구되는 시간을 한층 더 단축할 수 있다.
또한, 스텝 105에서 장치내로 혼합가스(3)가 도입된 후, 연속하여 기판(1)이 가열되어 스텝103에서 과부족 없이 유기 실리카 절연막에 흡착된 시릴레이션 가스만이 유기 실리카 절연막(2)과 반응할 수 있다.
본 실시예의 유리한 효과가 설명될 것이다.
다공질막은 그 자체가 가지는 구멍으로 인해 넓은 표면적을 가지고, 따라서수분의 흡착이 쉽게 발생한다. 수분은 80의 큰 비유전율을 가지기 때문에, 다공질막에서의 수분의 흡착은 전체 다공질막의 비유전율을 증가시킨다는 문제를 야기한다. 수분흡착의 다른 문제는 다공질막을 형성하기 위한 "-Si-O-Si-" 구조가 H2O와 반응해 결합을 끊어 Si-OH 구조를 생성하고 다공질막의 탄성율을 저하시킨다는 것이다.
반대로, 본 실시예에 따른 유기 실리카 절연막(2)은 기판(1)의 온도가 시릴레이션 가스의 이슬점 온도 이상 및 기화 온도 이하인 조건에서 장치내에 시릴레이션 가스와 불활성 가스로 이루어지는 혼합가스(3)를 공급하여 처리됨으로써, 유기 실리카 절연막(2)의 표면 및 내부 구멍까지 시릴레이션 가스가 확산하고 소수화된다.
또한, 상술한 특허문헌4에 기재된 바와 같이, 단지 시릴레이션제를 포함하는 증기 또는 액체를 공급한 경우는 소수화 효과가 충분히 얻어지지 않는 것에 비해,본 실시예의 구성은 시릴레이션 가스와 불활성 가스로 이루어지는 혼합가스를 사용하고, 또한 기판의 온도가 시릴레이션 가스의 이슬점 온도 이상 및 기화 온도 이하가 되도록 하여 유기 실리카 절연막(2, 다공질막)의 표면 및 내부 구멍 표면까지 소수화되는 효과를 이룬다. 이에 의해 비유전율의 상승이 억제된 소수화 유기 실리카 절연막을 얻을 수 있다.
또한, 반도체 장치의 제조 공정에 있어서, 다공질막이 수분을 흡착하는 공정, 즉, 반도체 장치에 구비된 다공질막을 노출하는 공정은, 예를 들면, 다공질막의 성막 후, 드라이 에칭 공정 후, 및 배리어금속 성막 전, 또는 에칭마스크가 레지스트가 아닌 경우는 드라이 에칭 후, 애싱 공정 후, 및 세정 후의 경우에 발생된다. 또한, 다공질막의 노출없이 표면에 배치된 막을 통해 가스를 다공질막에 공급할 가능성이 있는 공정은 배리어금속 성막 후 및 Cu-CMP 공정 후에 발생된다.
본 실시예에 의한 소수화 다공질막의 제조 방법에 의하면, 이와 같은 공정에 있어서, 반도체장치에 구비된 유기 실리카 절연막(2, 다공질막)이 수분을 흡착해 비유전율이 높아지는 것을 억제할 수 있다. 또한, 소수화가스가 다공질막 표면에서 석출되는 것에 의에 반도체장치의 다공질막을 패터닝하는 공정에서 형상불량의 문제를 방지할 수 있다.
본 발명에 의한 소수화 다공질막의 제조 방법은 상기 실시예에 한정되는 것 은 아니고, 여러 가지 변형이 가능하다.
본 발명의 다공질막은 소수화 가스가 그 막으로 확산할 수 있으면 충분하고 구멍의 구조에 대해서는 특히 제한되지 않는다. 개방형의 구멍이란 다공질막의 표면에서 내부까지 소수화가스가 확산할 수 있는 구멍을 의미한다. 다공질막내에 소수화가스가 확산했는지 여부는, 예를 들면, 밀폐 용기내에 소수화가스와 막을 접촉시켜 소수화가스의 양의 감소 또는 막의 질량 증가에 의해 확인할 수 있다. 또는,다공질막에 X선을 쬐어, 그 산란 유무에 의해 확인할 수 있다.
다공질막의 재료는 특히 한정되지 않지만, 주성분이 Si-O이고, Si-O-Si 결합을 가지는 재료가 바람직하다. 다공질막으로는 소수성이 부족한 것이면 좋고, 일반적인 재료, 예를 들면, 다공성 실리카, 그 외, 초저 비유전율 층간 절연막, 다공질 층간막, 다공질 실리카, 다공질 메틸실세스퀴옥산(mrthyl silsesquioxane, MSQ), 다공질 SiOCH 등을 포함할 수 있다.
다공질막에 본래부터 포함되어 있는 수분은, 특히 제거할 필요는 없고, 그대로도 본 실시예에서의 효과와 같은 효과가 얻어진다.
본 발명에 이용할 수 있는 기판은 실리콘 기판, SOI(Silicon on Insulater)기판 및 화합물 반도체 기판 등을 사용할 수 있다. 반도체 장치의 제조 공정으로는 기판 표면에 트랜지스터, 저항 등의 소자, 및 소자간을 연결하는 배선층 등을 형성 할 수 있다.
이용할 수 있는 시릴레이션 가스는 특히 한정되진 않지만, 소수성기를 가지는 유기시란화합물을 포함하는 가스가 바람직하다. 보다 구체적으로 구체적인 예를 들면, HMDS(hexamethyldisilazane, 헥사메틸디시라잔 : 비점 125-126℃이고, 증기압 2.7kPa에서 이슬점온도 약 20℃), TMCTS（1,3,5,7-테트라메틸시크로테트라시록산(tetramethyl cyclotetrasiloxane)：비점 135℃이고, 증기압 5.33kPa에서 이슬점온도 약 60℃), OMCTS（1,1,3,3,5,5,7,7-오르토메틸시크로테트라시록산(orto methyl cyclotetrasiloxane)： 비점 175 내지 176℃이고, 증기압 5.33kPa에서 이슬점온도 약 90℃）등을 들 수 있다. 이에 의해 다공질막이 소수화될 수 있다. 특히, TMCTS가 바람직하다. TMCTS는 -N-Si- 구조를 가지지 않고 따라서, 분해되기 어렵고, 350℃이하의 온도에서는 반응하지 않는다. 따라서, 혼합 가스의 공급시에 다공질막과 TMCTS가 반응하지 않고, 그 후의 가열 공정에서 급격히 반응시킬 수 있다. 이에 의해 비유전율의 상승이 억제된 소수화 다공질막이 단시간에 얻어질 수 있다.
이용할 수 있는 가열 방법은 적외선 램프의 조사에 특히 제한되지 않고 기판을 급속하게 가열할 수 있는 것이면 좋다. 이용할 수 있는 공정은, 예를 들면, 고온체에 기판을 옮겨 가열하는 공정, 기판과 접촉된 펠티에 소자의 온도를 상승시키도록 가열하는 공정, 마이크로파 가열을 사용하여 가열하는 공정, 불활성 가스 플라즈마로 기판을 노출하여 가열하는 공정, 고온 가스를 기판에 분무시켜 가열하는 방법 등을 포함할 수 있고, 이러한 방법을 단독 또는 복수개 조합해 사용해도 된다.
(실시례)
이하, 본 발명이 실시예에 의해 구체적으로 설명될 것이다. 본 발명의 범위는 이런 실시예들에 제한되지는 않는다.
(실시예1)
실리콘기판이 실록세인, 산 및 유기 모노머의 혼합 용액으로 도포되고, 질소 분위기 중에서, 실리콘기판의 온도가 100℃부터 400℃까지 단계적으로 상승되게 실시되었다. 이런 승온은 유기 모노머의 응집물을 형성하고, 유기 모노머를 둘러싸도록 실록세인이 중합된 후, 유기 모노머의 응집물이 열분해하여 개방형의 구멍을 가지는 유기 실리카 절연막을 형성했다. 이런 방식으로 유기 실리카 절연막이 형성 된 실리콘기판을 얻었다.
다음으로, 유기 실리카 절연막이 형성된 실리콘기판이 진공챔버에 배치되고 챔버는 드라이 펌프를 사용해 0.01Pa정도까지 진공으로 되었다.
진공이 계속되면서, 실리콘기판의 온도가 적외선 램프로 약 50℃로 유지되었다.
다음으로, 가열형 기화기에 의해 기화시킴으로써 생성된 헥사메틸디시라잔 및 질소 캐리어 가스의 혼합 가스가 매분 2리터로 챔버내로 공급되었고, 챔버내의 압력은 1kPa에 유지되었고, 실리콘 기판은 혼합 가스에 1분간 노출되었다.
다음으로 혼합 가스의 공급이 정지되고, 적외선 램프의 출력을 올려 실리콘 기판 온도를 400℃까지 상승시킨 후 1분 내지 10분간（소수화처리 시간）유지했다.그 후, 실리콘 기판의 온도를 강하시키고, 실리콘 기판을 챔버내부로부터 꺼내었다.
덧붙여, 헥사메틸디시라잔의 이슬점 온도는 혼합 가스의 압력에 의해 변화 하기 때문에, 챔버 내의 압력 1kPa에서 헥사메틸디시라잔의 이슬점 온도 이상 및 기화 온도 이하가 되도록 실리콘 기판의 온도는 약 50℃로 설정되었다.
(비교예1)
유기 실리카 절연막이 형성된 실리콘기판이 실시예1과 유사하게 얻어졌다.
실시예1과 달리, 비교예1은 실리콘 기판의 온도를 헥사메틸디시라잔의 이슬점 온도 이상 및 기화 온도 이하로 하여 혼합 가스를 공급하는 공정은 없다.
다음으로, 실리콘기판이 진공 석영로에 배치되고, 챔버는 드라이 펌프를 사용해 0.01Pa정도까지 진공으로 되었다.
진공이 계속되면서, 실리콘기판의 온도는 적외선 램프로 약 400℃에 유지되었다.
다음으로 가열형 기화기에 의해 기화하게 한 헥사메틸디시라잔 및 질소 캐리어 가스의 혼합가스를 매분 2리터로 챔버 내에 공급하고, 챔버 내의 압력을 1kPa에 유지하고, 실리콘 기판이 혼합 가스에 10분 내지 30분간（소수화 처리 시간）노출되었다. 다음으로 혼합 가스의 공급이 정지되고, 적외선 램프의 출력을 내려 실리콘 기판의 온도를 강하시킨 다음, 실리콘 기판을 챔버내에서 꺼냈다.
실시예1및 비교예1에서 얻은 실리콘 기판 상의 다공질 실리카막은 챔버로부터 꺼내져 공기 중에 노출된다.
도 2는 실시예1과 비교예1에서 얻은 실리콘 기판에 대해서, 소수화 처리 시간과 다공질 실리카막의 비유전율의 관계를 나타내는 그래프이다.
소수화 효과가 클 수록 다공질 실리카막 표면 및 구멍 표면에 흡착하는 수분량이 억제되고, 다공질 실리카막의 비유전율의 상승이 억제되는 관계가 있다.
비유전율의 측정은 수은 전극을 다공질 실리카막에 붙여 용량을 측정하고, 용량치와 수은 전극의 면적과 다공질 실리카막의 두께로부터 산출해 행해진다.
도 2에 나타내는 바와 같이, 비교예1에서는 다공질 실리카막의 비유전율이 소수화 처리 시간이 10분인 경우 4이고, 소수화 처리 시간이 30분인 경우 2였다. 반대로 실시예1에서는 다공질 실리카막의 비유전율은 소수화 처리 시간이 1분에서 10분인 경우 2였다.
상기 결과로부터 실리콘 기판의 온도가 헥사메틸디시라잔의 이슬점 온도 이상 및 기화 온도 이하인 조건하에서 혼합 가스를 공급하는 것에 의해 더욱 개선된 소수화 효과가 얻어진다는 것을 알 수 있었다.
(실시예2)
유기실리카절연막을 가진 실리콘기판이 실시예1과 같이 유사하게 얻어졌다.
다음으로, 유기 실리카 절연막이 형성된 실리콘 기판이 진공챔버에 배치되고드라이 펌프를 사용해 0.01Pa정도까지 챔버를 진공으로 했다.
진공이 계속되면서, 실리콘기판의 온도는 적외선 램프로 약 50℃에 유지되었다.
다음으로 가열형 기화기에 의해 기화하게 한 테트라메틸시크로테트라실록산과 질소 캐리어 가스의 혼합 가스를 매분 2리터로 챔버내에 공급하고, 챔버내의 압력을 1kPa 내지 30kPa에 유지하고, 실리콘 기판이 혼합 가스에 1분간 노출되었다. 다음으로 혼합 가스의 공급이 정지되고, 적외선 램프의 출력을 올려, 실리콘 기판 온도를 400℃까지 상승시키고 이러한 조건을 30분간（소수화 처리 시간）유지했다.그 후, 실리콘 기판의 온도를 강하시키고, 실리콘 기판을 챔버로부터 꺼냈다.
덧붙여, 테트라메틸 시크로테트라실록산의 이슬점 온도는 혼합 가스의 압력에 의해 변화하기 때문에, 챔버내의 압력 1kPa 내지 30kPa에서, 테트라메틸 시크로테트라실록산의 이슬점 온도 이상 및 기화 온도가 되도록 실리콘 기판의 온도를 약 50℃로 설정했다.
(비교예2)
유기 실리카 절연막이 형성된 실리콘 기판이 실시예1과 유사하게 얻어졌다.
실시예1과 다르게, 비교예2에서는 실리콘 기판의 온도를 테트라메틸 시크로테트라실록산의 이슬점 온도 이상 및 기화 온도 이하로 하여 혼합가스를 공급하는 공정은 없다.
다음으로, 실리콘 기판이 진공 석영로에 배치되고 챔버는 드라이 펌프를 사용해 0.01Pa정도까지 진공으로 된다.
진공이 계속되면서, 적외선 램프를 사용해 실리콘 기판의 온도가 약 400℃로 유지되었다. 다음으로 가열형 기화기에 의해 기화하게 한 테트라메틸 시크로테트라실록산과 질소 캐리어 가스의 혼합 가스를 매분 2리터로 챔버내에 공급하고, 챔버내의 압력을 1kPa 내지 30kPa로 유지하고, 실리콘 기판이 혼합 가스내에 30분간(소수화 처리 시간) 노출되었다.
다음으로 혼합가스의 공급이 정지되고, 적외선 램프의 출력을 내려 실리콘 기판의 온도를 강하시키고, 실리콘 기판을 챔버내에서 꺼냈다.
도 3은 실시예2와 비교예2에서의 혼합가스의 압력과 다공질 실리카막 표면의 테트라메틸 시크로테트라실록산(시릴레이션 가스) 입자수의 관계를 나타내는 그래프이다. 이 입자수는 레이저 파티클 카운터를 사용해 측정될 수 있다.
비교예2에서는 혼합가스압력 30kPa에서의 소수화 처리에서 약 10,000개의 테트라메틸 시크로테트라실록산의 미립자가 기판에 석출되었다. 혼합가스에 포함된 테트라메틸 시크로테트라실록산의 반응성이 크기 때문에, 높아진 압력으로 인해 미립자가 석출되었다고 생각된다. 한편, 혼합가스의 압력이 1kPa에서의 소수화 처리에서 테트라메틸 시크로테트라실록산의 미립자수는 증가되지 않고 초기치 내에 있었다. 그러나, 비유전율의 상승억제효과는 얻어지지 않고 불충분한 소수화 효과가 얻어졌다. 그 이유로는, 혼합가스의 낮은 압력이 다공질 실리카막의 구멍 내로 테트라메틸 시크로테트라실록산의 충분한 확산을 제공하지 못해 소수화 반응이 막의 내부까지 진행하지 않았기 때문이라고 생각된다.
실시예2에서는 혼합 가스 압력의 고저와 상관없이 테트라메틸 시크로테트라실록산의 미립자의 석출은 거의 발생하지 않았다. 혼합가스압력이 30kPa이더라도 혼합가스의 공급을 정지하고, 혼합가스의 압력이 저하한 후에 실리콘 기판이 가열되기 때문에 실리콘 기판상의 과잉한 혼합 가스는 증발되어 테트라메틸 시크로테트라실록산의 미립자의 석출이 감소되었다고 생각된다. 또한, 10kPa의 혼합가스압력에서 소수화 처리가 실시되더라도 충분한 소수화 효과가 얻어졌다. 실리콘 기판의 승온전에 다공질 실리카막의 구멍내에 혼합가스가 침투하고, 그 후 급속하게 실리콘 기판이 가열되기 때문에 충분한 양의 테트라메틸 시크로테트라실록산이 구멍내에서 반응했다고 생각된다.
상기한 결과로부터, 실리콘기판의 온도가 테트라메틸 시크로테트라실록산의 이슬점 온도 이상 및 기화 온도 이하가 되는 조건 하에서 혼합가스를 공급하는 것에 의해 더욱 개선된 소수화 효과가 얻어짐을 알 수 있었다. 이상의 실시예 및 비교예로부터 시릴레이션 가스의 이슬점 온도 이상 및 기화 온도 이하가 되는 실리콘 기판의 온도를 사용하고 시릴레이션 가스와 불활성 가스로 이루어지는 혼합가스를 공급함으로써, 다공질막의 소수화 효과가 얻어짐을 알 수 있었다. 덧붙여, 실리콘 기판의 온도가 시릴레이션 가스의 이슬점 온도 미만인 경우는 충분한 소수화 효과가 얻어지지 않는다.
본 출원은 2007년 10월 5일에 일본 특허청에 제출된 일본 특허출원 제2007-261620호에 기초한 파리조약우선권을 주장하고, 전체 내용은 참조로 여기에 통합된다.
1 : 실리콘기판 2 : 유기실리카절연막
3 : 혼합가스 3a : 흡착시릴레이션가스
4 : 적외선 램프

Claims (9)

  1. 기판상에, 유기 모노머의 응집물을 가지는 막을 가열하여 상기 응집물을 열분해하는 것에 의해, 구멍(pore)을 가지는 다공질막을 형성하는 단계
    상기 다공질막이 형성된 상기 기판이 배치된 장치 내에서 상기 기판의 온도를 시릴레이션 가스의 이슬점 온도 이상 및 기화 온도 이하로 하여 상기 장치 내로 상기 시릴레이션 가스와 불활성 가스로 이루어지는 혼합가스를 도입하는 단계;
    상기 장치 내로의 상기 혼합가스의 도입을 정지하는 단계
    상기 장치에서 상기 기판 시릴레이션을 가열하는 단계
    를 포함하는 소수화 다공질막의 제조방법.
  2. 제1항에 있어서,
    상기 기판을 가열하는 단계에 있어서, 상기 기판의 온도를 350℃이상 450℃이하로 하는 소수와 다공질막의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 시릴레이션 가스로서, 소수성기를 가지는 유기 시릴레이션화합물을 포함하는 소수화 다공질막의 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 시릴레이션 가스로서, 헥사메틸디지라잔, 테트라메틸 시크로테트라실록산 및 오르토 메틸 시크로테트라실록산으로 구성된 그룹에서 선택된 적어도 하나를 포함하는 소수화 다공질막의 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 다공질막이 Si-O-Si 결합을 가지는 재료로 이루어지는 소수화 다공질막의 제공방법.
  6. 제1항 또는 제2항에 있어서,
    상기 장치내로 상기 혼합가스를 도입하는 상기 단계에 있어서,
    상기 장치 내의 혼합가스의 압력이 1㎪이상 30㎪이하인 소수화 다공질막의 제조방법.
  7. 제1항 또는 제2항에 있어서,
    상기 가열단계에서 상기 기판은 상기 시릴레이션에 대한 온도보다 높은 온도로 가열되는 소수화 다공질막의 제조방법.
  8. 제1항 또는 제2항에 있어서,
    상기 가열단계에서 상기 기판은 급속열장치에서 가열되는 소수화 다공질막의 제조방법.
  9. 제1항 또는 제2항에 있어서,
    상기 불활성 가스는 헬륨가스 또는 질소가스인 소수화 다공질막의 제조방법.
KR1020107005825A 2007-10-05 2008-09-29 소수화 다공질막의 제조방법 KR101125171B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-261620 2007-10-05
JP2007261620A JP2009094183A (ja) 2007-10-05 2007-10-05 疎水化多孔質膜の製造方法
PCT/JP2008/002714 WO2009044529A1 (ja) 2007-10-05 2008-09-29 疎水化多孔質膜の製造方法

Publications (2)

Publication Number Publication Date
KR20100046259A KR20100046259A (ko) 2010-05-06
KR101125171B1 true KR101125171B1 (ko) 2012-03-20

Family

ID=40525961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107005825A KR101125171B1 (ko) 2007-10-05 2008-09-29 소수화 다공질막의 제조방법

Country Status (7)

Country Link
US (1) US8273410B2 (ko)
EP (1) EP2197024A4 (ko)
JP (1) JP2009094183A (ko)
KR (1) KR101125171B1 (ko)
CN (1) CN101821838A (ko)
TW (1) TW200929359A (ko)
WO (1) WO2009044529A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5582710B2 (ja) * 2009-03-24 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8617993B2 (en) * 2010-02-01 2013-12-31 Lam Research Corporation Method of reducing pattern collapse in high aspect ratio nanostructures
TWI461302B (zh) * 2012-09-14 2014-11-21 Univ Nat Taiwan Normal A hydrophobic layer, a method of making the same, a method for producing a hydrophobic layer, and a mold
CN109962026B (zh) * 2017-12-26 2022-04-19 无锡华润上华科技有限公司 一种晶圆的预处理方法及光刻方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166716A (ja) * 2003-11-28 2005-06-23 Tokyo Electron Ltd 絶縁膜の形成方法及び絶縁膜形成システム
JP2007281283A (ja) * 2006-04-10 2007-10-25 Kobe Steel Ltd 多孔質膜の製造方法及びその方法によって製造された多孔質膜

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0261620A (ja) 1988-08-29 1990-03-01 Hitachi Ltd 液晶表示装置
JPH027A (ja) 1989-01-04 1990-01-05 Fuji Photo Film Co Ltd カメラの測距装置
US6448331B1 (en) 1997-07-15 2002-09-10 Asahi Kasei Kabushiki Kaisha Alkoxysilane/organic polymer composition for thin insulating film production and use thereof
AU8242798A (en) * 1997-07-15 1999-02-10 Asahi Kasei Kogyo Kabushiki Kaisha Alkoxysilane/organic polymer composition for thin insulating film production anduse thereof
US6395651B1 (en) * 1998-07-07 2002-05-28 Alliedsignal Simplified process for producing nanoporous silica
EP1124252A2 (en) * 2000-02-10 2001-08-16 Applied Materials, Inc. Apparatus and process for processing substrates
TWI273090B (en) 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
US20040096586A1 (en) * 2002-11-15 2004-05-20 Schulberg Michelle T. System for deposition of mesoporous materials
JP4148969B2 (ja) * 2003-07-17 2008-09-10 ローツェ株式会社 低誘電率膜、及びその製造方法、並びそれを用いた電子部品
CN1839468B (zh) 2003-10-08 2010-11-24 霍尼韦尔国际公司 使用甲硅烷基化剂修复低k介电材料的损伤
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
JP2005272188A (ja) * 2004-03-23 2005-10-06 Mitsui Chemicals Inc 疎水化多孔質シリカの製造方法、疎水化多孔質シリカおよび疎水化多孔質シリカ薄膜
JP4412244B2 (ja) * 2005-06-27 2010-02-10 株式会社デンソー エンジン始動制御装置
JP5303954B2 (ja) * 2008-02-15 2013-10-02 東京エレクトロン株式会社 疎水化処理方法、疎水化処理装置、塗布、現像装置及び記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166716A (ja) * 2003-11-28 2005-06-23 Tokyo Electron Ltd 絶縁膜の形成方法及び絶縁膜形成システム
JP2007281283A (ja) * 2006-04-10 2007-10-25 Kobe Steel Ltd 多孔質膜の製造方法及びその方法によって製造された多孔質膜

Also Published As

Publication number Publication date
US20100221433A1 (en) 2010-09-02
US8273410B2 (en) 2012-09-25
TW200929359A (en) 2009-07-01
KR20100046259A (ko) 2010-05-06
JP2009094183A (ja) 2009-04-30
WO2009044529A1 (ja) 2009-04-09
CN101821838A (zh) 2010-09-01
EP2197024A4 (en) 2010-09-29
EP2197024A1 (en) 2010-06-16

Similar Documents

Publication Publication Date Title
US6042994A (en) Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
US7176144B1 (en) Plasma detemplating and silanol capping of porous dielectric films
JP6017935B2 (ja) 有機シリケート材料からの炭素の除去方法
EP0970519B1 (en) Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
KR100682614B1 (ko) 실란계 나노 다공성 실리카 박막 및 그 제조방법
JP2006190962A (ja) 半導体装置の製造方法
US8288252B2 (en) Method for recovering damaged components in lower region of low dielectric insulating film
KR101125171B1 (ko) 소수화 다공질막의 제조방법
JPH0982696A (ja) 半導体装置の製造方法および半導体製造装置
JP2007273494A (ja) 絶縁膜形成用組成物及び半導体装置の製造方法
EP0672269A1 (en) Binary vapor adhesion promoters and methods of using the same
US6429147B2 (en) Method for making an insulating film
JP3756666B2 (ja) 多孔質膜の形成方法及びその形成装置
JP5582710B2 (ja) 半導体装置の製造方法
JP2007073914A (ja) 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JP2000221699A (ja) 膜の処理方法
JP2000269208A (ja) 気相からの低誘電率多孔質シリカ膜の形成方法
JP2002334873A (ja) 半導体装置およびその製造方法
JP2004022857A (ja) 基板処理装置、基板処理方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 9