TWI535008B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI535008B
TWI535008B TW103110689A TW103110689A TWI535008B TW I535008 B TWI535008 B TW I535008B TW 103110689 A TW103110689 A TW 103110689A TW 103110689 A TW103110689 A TW 103110689A TW I535008 B TWI535008 B TW I535008B
Authority
TW
Taiwan
Prior art keywords
insulating film
interlayer insulating
electrode
source electrode
drain electrode
Prior art date
Application number
TW103110689A
Other languages
English (en)
Other versions
TW201448209A (zh
Inventor
尾崎史朗
岡本直哉
牧山剛三
多木俊裕
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201448209A publication Critical patent/TW201448209A/zh
Application granted granted Critical
Publication of TWI535008B publication Critical patent/TWI535008B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

半導體裝置及其製造方法 相關申請案之交互參照
本申請案是以在2013年4月16日提出申請之早前日本專利申請案第2013-086099號為基礎並且主張該申請案之優先權的利益，該申請案的整個內容是被併入於此中作為參考。
發明領域
於此中所討論的實施例係指向於一種半導體裝置及其製造方法。
發明背景
化合物半導體裝置，特別地，氮化物半導體裝置藉由利用它們之像是高飽和電子速率與寬帶隙般的特性而是被積極地發展作為高耐受電壓與高功率半導體裝置。關於場效電晶體，特別地，HEMTs(高電子移動率電晶體)作為氮化物半導體裝置的很多報告業已被完成。特別地，一種使用GaN作為一電子轉渡層及使用AlGaN作為一電子供應層的AlGaN/GaN HEMT業已被注意。在該AlGaN/GaN HEMT中，由於在GaN與AlGaN之間之晶格常數上之差異而 起的扭曲(distortion)出現在AlGaN中。由於因該扭曲而起的壓電極化與AlGaN的自發性極化，高濃度二維電子氣(2DEG)是被得到。因此，高耐受電壓與高功率能夠被實現。
近年來，HEMTs具有優異的高速特性而因此被應用到光學通信系統的訊號處理電路、其他的高速數位電路等等。該等HEMTs具有優異的低雜訊特性而因此被期望被應用到在一微波或毫米波帶中的放大器。
另一方面，為了改進HEMTs的高頻特性，必須增加是為關於一電晶體之電流增益之放大之頻率之上限之電流增益之截止頻率(放大極限頻率)fT的值。例如，必須增加是為一關於一元件之放大係數之元件參數之互導(mutual conductance)gm的值並且藉由縮減閘極長度來減少在一閘極電極與一源極電極之間的電容。
特別需要減低因一在一閘極電極四周之中間層絕緣薄膜(保護薄膜)而起的寄生電容俾可防止高頻特性惡化，縱使該等HEMTs被整合(成一MMIC，例如)。為了減低寄生電容，是要有效降低該中間層絕緣薄膜的介電常數及移除在該閘極電極四周的中間層絕緣薄膜。
例如，在專利文件1至4中，在閘極電極四周的中間層絕緣薄膜是被移除如下。
首先，一填充材料層是形成在閘極電極四周，而然後一中間層絕緣薄膜是被形成俾可覆蓋整個表面。接著，連接孔是形成在該中間層絕緣薄膜中俾可露出該填充材料層的末端部份。然後，該填充材料層被分解並經由該等連 接孔來被移除。因此，該中間層絕緣薄膜是被形成以致於一凹穴是形成在該閘極電極四周。
專利文件1：日本早期公開專利公告第2004-95637號
專利文件2：日本早期公開專利公告第2006-210499號
專利文件3：日本早期公開專利公告第5-335343號
專利文件4：日本早期公開專利公告第2009-272433號
藉著專利文件1至4的方法，然而，在該閘極電極四周的該中間層絕緣能夠被做成到該凹穴內但該中間層絕緣薄膜維持在該源極電極與該汲極電極之上，因此寄生電容的完整降低是無法達成。這是因為如果該填充材料也被形成在該源極電極和該汲極電極上而然後被分解與移除的話，一個支撐該中間層絕緣薄膜的部份是被失去而餘下的中間層絕緣薄膜落下到該等電極上。
如上所述，在習知技術中，是難以使該中間層絕緣薄膜至該凹穴內達最大程度俾儘可能減低該寄生電容，造成禁止在最大運作頻率方面之改進的問題。
發明概要
目前的實施例是有鑑於上述問題來被完成，而且該等實施例的目的是為提供一種高度可靠的半導體裝置及其製造方法，在該半導體裝置中，因在電極四周之中間層絕緣薄膜而起的寄生電容能夠被儘可能減低俾可適足地改進該最大運作頻率。
根據該實施例之一特徵，一種半導體裝置包括： 一第一電極；一第二電極；一形成在該第一電極與該第二電極之上的中間層絕緣薄膜；及分別電氣連接至該第一電極與該第二電極的連接部份，其中，一凹穴是形成在該中間層絕緣薄膜與該第一電極的表面、該第二電極的表面、與該等連接部份之表面的部份之間。
根據該實施例之一特徵，一種製造半導體裝置的方法包括：形成一第一電極；形成一第二電極；以一填充材料覆蓋該第一電極和該第二電極；形成一個覆蓋該填充材料的中間層絕緣薄膜；形成貫穿該填充材料與該中間層絕緣薄膜且是電氣地連接到該第一電極與該第二電極的連接部份；及移除該填充材料俾可形成一凹穴在該中間層絕緣薄膜與該第一電極的表面、該第二電極的表面、和該等連接部份之表面的部份之間。
1‧‧‧基體
2‧‧‧化合物半導體堆疊結構
2A‧‧‧電極凹坑
2a‧‧‧緩衝層
2B‧‧‧電極凹坑
2b‧‧‧電子轉渡層
2c‧‧‧間隙子層
2d‧‧‧電子供應層
2e‧‧‧帽蓋層
3‧‧‧元件隔離區域
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧保護薄膜
6a‧‧‧電極凹坑
7‧‧‧閘極電極
8‧‧‧有機薄膜
9‧‧‧中間層絕緣薄膜
10a‧‧‧接觸孔
10b‧‧‧接觸孔
11a‧‧‧連接部份
11b‧‧‧連接部份
12a‧‧‧導線
12b‧‧‧導線
13‧‧‧空穴
14‧‧‧有機薄膜
15‧‧‧空穴
20‧‧‧元件隔離區域
21‧‧‧基體
22‧‧‧閘極絕緣薄膜
23‧‧‧閘極電極
24‧‧‧源極區域
25‧‧‧汲極區域
26‧‧‧有機薄膜
27‧‧‧中間層絕緣薄膜
28a‧‧‧接觸孔
28b‧‧‧接觸孔
29a‧‧‧連接部份
29b‧‧‧連接部份
30a‧‧‧導線
30b‧‧‧導線
31‧‧‧空穴
32‧‧‧有機薄膜
33‧‧‧空穴
41‧‧‧高-電壓初級-側電路
42‧‧‧低-電壓次級-側電路
43‧‧‧變壓器
44‧‧‧AC電源
45‧‧‧橋式整流電路
46a‧‧‧切換元件
46b‧‧‧切換元件
46c‧‧‧切換元件
46d‧‧‧切換元件
46e‧‧‧切換元件
47a‧‧‧切換元件
47b‧‧‧切換元件
47c‧‧‧切換元件
51‧‧‧數位預失真電路
52a‧‧‧混合器
52b‧‧‧混合器
53‧‧‧功率放大器
圖1A至圖1C是為按步驟順序描繪一第一實施例之一種製造AlGaN/GaN HEMT之方法的示意剖視圖；圖2A至圖2C是為接續圖1C按步驟順序描繪該第一實施例之製造AlGaN/GaN HEMT之方法的示意剖視圖；圖3A至圖3C是為接續圖2C按步驟順序描繪該第一實施例之製造AlGaN/GaN HEMT之方法的示意剖視圖；圖4A至圖4B是為接續圖3C按步驟順序描繪該第一實施例之製造AlGaN/GaN HEMT之方法的示意剖視圖；圖5是為一表示在該第一實施例之AlGaN/GaN HEMT和其之比較範例之最大運作頻率(GHz)與閘極長度(μm)之 間之關係的特性圖；圖6A至圖6C是為按順序描繪該第一實施例之變化範例之一種製造AlGaN/GaN HEMT之方法之主要步驟的示意剖視圖；圖7A至圖7C是為接續圖6C按順序描繪該第一實施例之變化範例之製造AlGaN/GaN HEMT之方法之主要步驟的示意剖視圖；圖8A至圖8C是為按步驟順序描繪一第二實施例之一種製造MOS電晶體之方法的示意剖視圖；圖9A至圖9C是為接續圖8C按步驟順序描繪該第二實施例之製造MOS電晶體之方法的示意剖視圖；圖10A和圖10B是為接續圖9C按步驟順序描繪該第二實施例之製造MOS電晶體之方法的示意剖視圖；圖11A至圖11C是為按順序描繪該第二實施例之變化範例之製造MOS電晶體之方法之主要步驟的示意剖視圖；圖12A至圖12C是為接續圖11C按順序描繪該第二實施例之變化範例之製造MOS電晶體之方法之主要步驟的示意剖視圖；圖13是為一描繪一第三實施例之電源供應器裝置之示意結構的連接圖；及圖14是為一描繪一第四實施例之高頻放大器之示意結構的連接圖。
較佳實施例之詳細說明
(第一實施例)
在這實施例中，是為化合物半導體之氮化物半導體的AlGaN/GaN HEMT是被揭示作為一半導體裝置。
圖1A至圖4B是為按步驟順序描繪一第一實施例之一種製造AlGaN/GaN HEMT之方法的示意剖視圖。
首先，如在圖1A中所示，作為數個化合物半導體層之堆疊本體的一化合物半導體堆疊結構2是被形成於，例如，一個作為一生長基體的半-絕緣SiC基體1上。作為該生長基體，一Si基體、一藍寶石基體、一GaAs基體、一GaN基體等等是可以被使用代替該SiC基體。該基體的傳導性可以是半-絕緣或者是有傳導力的。
該化合物半導體堆疊結構2包括一緩衝層2a、一電子轉渡層2b、一間隙子層2c、一電子供應層2d、及一帽蓋層2e。
在該完整的AlGaN/GaN HEMT中，於其之運作期間，一二維電子氣(2DEG)是被產生在該在電子轉渡層2b與該電子供應層2d之間的界面附近(實際上，在該電子轉渡層2b與該間隙子層2c之間的界面附近)。該2DEG是依據在該電子轉渡層2b之化合物半導體(在這裡，GaN)與該電子供應層2d之化合物半導體(在這裡，AlGaN)之間的晶格常數差異來被產生。
詳細地，在該SiC基體1上，下面的化合物半導體是藉，例如，MOVPE(金屬有機氣相磊晶)法來被長成。MBE(分子束磊晶)法等等是可以被使用代替該MOVPE法。
在該SiC基體1上，按順序地AlN是被長成到大約200nm的厚度，i(故意未摻雜)-GaN是被長成到大約1μm的厚度，i-AlGaN是被長成到大約5nm的厚度，n-AlGaN是被長成到大約30nm的厚度，而n-GaN是被長成到大約10nm的厚度。因此，該緩衝層2a、該電子轉渡層2b、該間隙子層2c、該電子供應層2d、和該帽蓋層2e是被形成。作為該緩衝層2a，AlGaN是可以被使用代替AlN，或者GaN是可以在低溫下被長成。
作為AlN的生長條件，由三甲基鋁(TMAl)氣體與氨(NH3)氣體形成的混合氣體是被使用作為來源氣體。作為GaN的生長條件，由三甲基鎵(TMGa)氣體與NH3氣體形成的混合氣體是被使用作為來源氣體。作為AlGaN的生長條件，由TMAl氣體、TMGa氣體、與NH3氣體形成的混合氣體是被使用作為來源氣體。根據要被長成的化合物半導體層，不管是供應是為Al來源的TAMl氣體或者是為Ga來源的TMGa氣體，其之流動速率是被適當地設定。該是為共用來源之氨氣體的流動速率是被設定為大約100ccm到大約10LM。此外，生長壓力是被設定為大約50Torr到大約300Torr，而生長溫度是被設定為大約1000℃到大約1200℃。
就長成AlGaN而言，GaN為n-型，即，就形成電子供應層2d與帽蓋層2e而言，例如，包含Si作為n-型雜質的SiH4氣體，例如，是以預定流動速率被加入到該來源氣體，藉此以Si摻雜GaN和AlGaN。Si的摻雜濃度是被設定為大約1 x 1018/cm3到大約1 x 1020/cm3，例如，大約5 x 1018/cm3。
隨後，元件隔離區域3是被形成如在圖1B中所示。
詳細地，氬(Ar)，例如，是被離子-植入至該化合物半導體堆疊結構2中之要成為非活化區域(inactive regions)的部份。該等元件隔離區域3是藉此被形成在該SiC基體1的表面層部份與該化合物半導體堆疊結構2中。該等元件隔離區域3在該化合物半導體堆疊結構2上界定該AlGaN/GaN HEMT的元件區域(電晶體區域)。
順便一提，該元件隔離可以是利用，例如，STI(淺溝渠隔離)法取代上述的植入法來被執行。在這情況中，例如，氯-基蝕刻氣體是被使用於該化合物半導體堆疊結構2的乾蝕刻。
隨後，如在圖1C中所示，一源極電極4與一汲極電極5是被形成。
詳細地，首先，在該化合物半導體堆疊結構2之帽蓋層2e中之供源極電極和汲極電極用的形成預定部份是藉光刻法與乾蝕刻來被移除。因此，電極凹坑2A,2B是被形成在該化合物半導體堆疊結構2的帽蓋層2e中。
然後，一用於形成該源極電極和該汲極電極的光阻光罩是被形成。一光阻被施加到該化合物半導體堆疊結構2上而且是以光刻法加工。因此，露出電極凹坑2A,2B的開孔是被形成。因此，一個具有開孔的光阻光罩是被形成。
使用這光阻光罩，Ti/Al(下層是Ti而上層是Al)，例如，是以蒸氣沉積法，例如，來被沉積在該光阻光罩上 作為電極材料，包括露出供源極電極和汲極電極用之形成預定部份之開孔的內側。Ti的厚度是大約20nm，而Al的厚度是為大約200nm。藉著剝離法，該光阻光罩以及沉積在它上面的Ti/Al是被移除。其後，該SiC基體1是在氮大氣中於大約400℃到大約1000℃，例如，大約600℃的溫度下被熱處理，例如，藉此使餘下的Ti/Al與電子供應層2d成歐姆接觸。只要Ti/Al與電子供應層2d的歐姆接觸能夠被得到，熱處理是不必要的情況是有可能的。填充該等電極凹坑2A,2B且與電子供應層2d成歐姆接觸的該源極電極4與該汲極電極5是藉此被形成。
隨後，如在圖2A中所示，該源極電極4與該汲極電極5的保護薄膜6是被形成。
詳細地，一絕緣薄膜，例如，一氮化矽薄膜是，例如，以PECVD法沉積在該化合物半導體堆疊結構2上到達大約40nm的厚度俾可覆蓋該源極電極4與該汲極電極5。沉積的氮化矽薄膜是以光刻法和乾蝕刻加工以致於該氮化矽薄膜餘留在該元件區域中。該保護薄膜6是藉此被形成。
隨後，如在圖2B中所示，一閘極電極7是被形成。
詳細地，首先，在該保護薄膜6中之供該閘極電極用的形成預定部份是以光刻法和乾蝕刻來被移除。一電極凹坑6a是藉此形成在該保護薄膜6中。
然後，一用於形成該閘極電極的光阻光罩是被形成。一光阻被施加到該整個表面上。在這裡，例如，一屋 簷結構兩-層光阻是被使用，其是適於蒸氣沉積法與剝離法。所施加的光阻是以光刻法加工。因此，一個具有一露出該是為供該閘極電極用之形成預定部份之電極凹坑6a之開孔的光阻光罩是被形成。
然後，Ni/Au(下層為Ni而上層為Au)，例如，是利用該光阻光罩以蒸氣沉積法，例如，沉積在該光阻光罩上作為電極材料，包括該開孔的內側。Ni的厚度是大約30nm，而Au的厚度是大約400nm。藉著剝離法，該光阻光罩以及被沉積在它上面的Ni/Au是被移除。該閘極電極7是藉此在填充該電極凹坑6a之時被形成在該保護薄膜6上。該閘極電極7最好是如在圖2B中所示被形成在一個較該汲極電極5偏近該源極電極4的位置。
注意的是，作為該閘極電極7，一個具有一窄(細閘極(fine gate))且從保護薄膜6向上突出之下部份以及具有一寬(上閘極(over gate))之上部份的閘極電極是可以被形成。
隨後，如在圖2C中所示，一有機薄膜8是被形成。
詳細地，一填充材料是整個地形成在該化合物半導體堆疊結構2的表面上俾可覆蓋該源極電極4、該汲極電極5、與該閘極電極7。作為該填充材料，一光解材料(photolytic material)，其不是被特別限定，例如，一有機材料是可以被使用，只要它具有一個由大約250nm或以上與400nm或以下之波長之紫外線分解的CxHy骨架結構。該有 機材料是，例如，以旋塗法施加。注意的是，聚丙稀、聚碳酸酯等等也是可以被使用作為該填充材料。該埋藏該閘極電極7的有機薄膜8是藉此形成在該化合物半導體堆疊結構2上。
隨後，如在圖3A中所示，該有機薄膜8被加工。
詳細地，該有機薄膜8是以光刻法和乾蝕刻來加工以致於該有機薄膜8餘留在一預定部份。在這實施例中，該有機薄膜8是留在供稍後所述之凹穴用的形成預定部份，即，例如，在一個覆蓋該保護薄膜6之頂部的部份俾可包括該閘極電極7、該源極電極4、和該汲極電極5。
隨後，如在圖3B中所示，一中間層絕緣薄膜9是被形成。
詳細地，一種具有傳輸紫外線之特性而且是為低介電常數材料的多孔絕緣材料是整個地形成在該化合物半導體堆疊結構2的表面上俾可覆蓋該有機薄膜8。作為該多孔絕緣材料，例如，多孔二氧化矽(porous silica)是被使用。除了多孔二氧化矽之外，含有作為成分之Si的有機矽氧烷或者氫矽氧烷或者它們兩者也能夠被使用。此外，作為該多孔絕緣材料，含有作為一成分之Si的有機聚合物也是可以被使用。覆蓋該有機薄膜8的該中間層絕緣薄膜9是藉此形成在該化合物半導體堆疊結構2之上。
隨後，如在圖3C中所示，接觸孔10a,10b是形成在該保護薄膜6、該有機薄膜8、與該中間層絕緣薄膜9中。
詳細地，該保護薄膜6、該有機薄膜8、和該中間 層絕緣薄膜9是以光刻法和乾蝕刻加工。因此，分別露出源極電極4之部份表面、汲極電極5之部份表面、與閘極電極7之部份表面的接觸孔是形成在該保護薄膜6、該有機薄膜8、與該中間層絕緣薄膜9中。在圖3C中，僅露出源極電極4之部份表面與汲極電極5之部份表面的接觸孔10a,10b是被描繪。
隨後，如在圖4A中所示，導線12a,12b是被形成。
詳細地，例如，TiW/Au是首先以濺鍍法沉積在該中間層絕緣薄膜9的整個表面上作為一導電薄膜，於這裡，一兩-層金屬薄膜俾可填充該等接觸孔10a,10b。該金屬薄膜是被形成以致於TiW被形成作為一個在該中間層絕緣薄膜9上的下層俾可覆蓋該等接觸孔10a,10b的內壁表面而Au是被形成作為一個在該中間層絕緣薄膜9上的上層俾可通過TiW填充該等接觸孔10a,10b。注意的是該金屬薄膜是被形成俾可類似地填充露出該閘極電極7之部份表面的接觸孔。
隨後，一光阻是被施加到該金屬薄膜上並且以光刻法加工以形成成一個具有對應於在該金屬薄膜上之所需導線之開孔的光阻光罩。該光阻光罩的開孔是藉，例如，Au電鍍法來以Au填充，而且該光阻光罩是藉灰化或者濕處理來被移除。
然後，在該中間層絕緣薄膜9上的過剩的金屬薄膜是以光刻法與乾蝕刻來移除。該等導線12.a,12b是藉此被形成，它們是在該中間層絕緣薄膜9上延伸而且是經由藉著 以TiW/Au填充該等接觸孔10a,10b來被製成的連接部份11a,11b來電氣連接到該源極電極4與該汲極電極5。注意的是，經由一藉由以TiW/Au填充該接觸孔來被製成之連接部份來電氣連接到該閘極電極7的一導線也是與該等導線12a,12b相似地被形成。
隨後，如在圖4B中所示，該有機薄膜8被移除俾在該中間層絕緣薄膜9中形成一空穴13。
詳細地，具有大約250nm或以上與大約400nm或以下，例如，大約254nm之波長的紫外線是在真空下施加到該中間層絕緣薄膜9。由於該中間層絕緣薄膜9是為具有傳輸紫外線之特性的多孔絕緣材料，所施加的紫外線是被傳輸通過該中間層絕緣薄膜9並且到達該有機薄膜8。該有機薄膜8是為具有由紫外線分解之特性的材料，而因此是藉著紫外線的施加來被光解且是透過在該中間層絕緣薄膜9中的孔來被移除。因此，該有機薄膜8是被移除而該空穴13是被形成在該中間層絕緣薄膜9與該保護薄膜6之間。
該空穴13是形成在一個在它那裡已存在有該有機薄膜8的部份。該有機薄膜8業已形成在該覆蓋該保護薄膜6之頂部俾涵蓋該閘極電極7、該源極電極4、與該汲極電極5的部份。因此，該空穴13是形成在該中間層絕緣薄膜9與該閘極電極7的表面、該源極電極4的表面、通過保護薄膜6之該汲極電極5的表面、及該等連接部份11a,11b的部份表面(也及該閘極電極7之連接部份的部份表面)之間。
其後，透過諸如導線12a,12b(及閘極電極7之導線) 之電氣連接等等般的後工序，該AlGaN/GaN HEMT是被形成。
於此後，由如上所述製成之AlGaN/GaN HEMT獲得的運作及效果將會以與其之比較範例的比較為基礎來作說明。
圖5是為一表示在這實施例之AlGaN/GaN HEMT和其之比較範例之最大運作頻率(GHz)與閘極長度(μm)之間之關係的特性圖。
在圖5中，比較範例1是為一AlGaN/GaN HEMT，具有一個在一閘極電極四周無空穴的結構(一個該閘極電極被埋藏在一中間層絕緣薄膜內的結構)。比較範例2是為一AlGaN/GaN HEMT，具有一個在一閘極電極四周具有一空穴之時具有一中間層絕緣薄膜餘留在一源極電極和一汲極電極上的結構。比較範例2的AlGaN/GaN HEMT是為，例如，專利文件1至4中之一者。
在比較範例2的AlGaN/GaN HEMT中，一空穴是形成在一由BDB樹脂(苯並環丁烯(benzocyclobutene)樹脂)製成之覆蓋該閘極電極之週邊的中間層絕緣薄膜中，而該中間層絕緣薄膜是餘留在該源極電極和該汲極電極上。相對地，在這實施例中的AlGaN/GaN HEMT中，該具有一個在它裡面該中間層絕緣薄膜不餘留在該源極電極和該汲極電極上之空穴(一個包括該閘極電極、該源極電極、與該汲極電極之空穴)的中間層絕緣薄膜是被形成。在這實施例中的中間層絕緣薄膜是由一種具有比該BDB樹脂之介電常數 低之介電常數的多孔絕緣材料。
如在圖5中所示，是發現比比較範例1和比較範例2之最大運作頻率大的最大運作頻率在這實施例中在一預定閘極長度範圍能夠被獲得。具體地，當該閘極電極的閘極長度是0.1μm時該最大運作頻率在比較範例1中是大約81GHz而該最大運作頻率在比較範例2中是大約93GHz，而在這實施例中大約97GHz的巨大最大運作頻率是被實現。
如上所述，根據這實施例，一種在高頻特性方面是優異的高度可靠且高耐受電壓AlGaN/GaN HEMT是被實現，在其中，因在閘極電極四周之中間層絕緣薄膜而起的寄生電容能夠被儘可能減低俾適足地改進該最大運作頻率。
(變化範例)
於此後，該第一實施例之AlGaN/GaN HEMT的變化範例將會作說明。在這範例中，一如同在該第一實施例中一樣的AlGaN/GaN HEMT是被揭示但是與該第一實施例不同的地方是在於在該中間層絕緣薄膜中形成空穴的方式是不同。
圖6A至圖7C是為依序描繪該第一實施例之變化範例之製造AlGaN/GaN HEMT之方法之主要步驟的示意剖視圖。注意的是，與在第一實施例中之那些相同的構成元件將會由相同的標號標示而且其之詳細描述將會被省略。
在這範例中，於圖1A至圖2B中的步驟是如同在第一實施例中一樣首先被執行。這時，一閘極電極7是形成 在一化合物半導體堆疊結構2上。
隨後，如在圖6A中所示，一有機薄膜14是被形成。
詳細地，一填充材料是整個地形成在該化合物半導體堆疊結構2的表面上俾可覆蓋一源極電極4、一汲極電極5、和該閘極電極7。作為該填充材料，一種在過熱蒸氣(superheated steam)或者超臨界水(supercritical water)中溶解的材料，在這裡，是為有機材料的聚乙烯是被使用。聚乙烯是，例如，以旋塗法來被施加。作為該填充材料，聚丙幣、聚碳酸酯等等也可以被使用取代聚乙烯。埋藏該閘極電極7的有機薄膜14是藉此形成在該化合物半導體堆疊結構2上。
隨後，如在圖6B中所示，該有機薄膜14被加工。
詳細地，該有機薄膜14是以光刻法和乾蝕刻來被加工以致於該有機薄膜14餘留在一預定部份。在這實施例中，該有機薄膜14是留在一稍後所述之空穴的形成預定部份，即，例如，一個覆蓋該保護薄膜6之頂部俾涵蓋該閘極電極7、該源極電極4、和該汲極電極5的部份。
隨後，如在圖6C中所示，一中間層絕緣薄膜9是被形成。
詳細地，一種具有傳輸過熱蒸氣或超臨界水之特性而且是為低介電常數材料的多孔絕緣材料是整個地形成在該化合物半導體堆疊結構2的表面上俾可覆蓋該有機薄膜14。作為該多孔絕緣材料，例如，多孔二氧化矽是被使 用。除了多孔二氧化矽之外，含有作為成分之Si的有機矽氧烷或者氫矽氧烷或者它們兩者也能夠被使用。此外，作為該多孔絕緣材料，含有作為一成分之Si的有機聚合物也是可以被使用。覆蓋該有機薄膜14的該中間層絕緣薄膜9是藉此形成在該化合物半導體堆疊結構2之上。
當在溫度與壓力方面增加超過臨界點(飽和蒸氣)時水變成超臨界水。另一方面，在臨界壓力或以下的區域中，水變成在氣相的水，即，熱蒸氣或次臨界水(subcritical water)。
隨後，如在圖7A中所示，接觸孔10a,10b是形成在該保護薄膜6、該有機薄膜14、與該中間層絕緣薄膜9中。
詳細地，該保護薄膜6、該有機薄膜14、與該中間層絕緣薄膜9是以光刻法和乾蝕刻加工。因此，分別露出該源極電極4之部份表面、該汲極電極5之部份表面、與該閘極電極7之部份表面的接觸孔是形成在該保護薄膜6、該有機薄膜14、與該中間層絕緣薄膜9中。在圖7A中，僅露出該源極電極4之部份表面與該汲極電極5之部份表面的接觸孔10a,10b被描繪。
隨後，如在圖7B中所示，導線12a,12b是被形成。
詳細地，例如，TiW/Au是首先以濺鍍法來被沉積在該中間層絕緣薄膜9的整個表面上作為一導電薄膜，在這裡，一兩-層金屬薄膜俾可填充該等接觸孔10a,10b。該金屬薄膜被形成以致於TiW是被形成作為一在該中間層絕緣薄膜9的下層俾覆蓋該等接觸孔10a,10b的內壁表面而Au是 被形成作為一在該中間層絕緣薄膜9上的上層俾通過TiW填充該等接觸孔10a,10b。注意的是該金屬薄膜是被形成俾類似地填充露出該閘極電極7之部份表面的接觸孔。
隨後，一光阻是被施加到該金屬薄膜上並且是以光刻法加工俾形成成一個具有對應於在該金屬薄膜上之所需導線之開孔的光阻光罩。該光阻光罩的開孔是藉，例如，Au電鍍法來以Au填充，而且該光阻光罩是藉灰化或者濕處理來被移除。
然後，在該中間層絕緣薄膜9上的過剩的金屬薄膜是以光刻法與乾蝕刻來移除。該等導線12a,12b是藉此被形成，它們是在該中間層絕緣薄膜9上延伸而且是經由藉著以TiW/Au填充該等接觸孔10a,10b來被製成的連接部份11a,11b來電氣連接到該源極電極4與該汲極電極5。注意的是，經由一藉由以TiW/Au填充該接觸孔來被製成之連接部份來電氣連接到該閘極電極7的一導線也是與該等導線12a,12b相似地被形成。
隨後，如在圖7C中所示，該有機薄膜14被移除俾在該中間層絕緣薄膜9中形成一空穴15。
詳細地，在大約200℃至大約300℃，例如，大約250℃的過熱蒸氣是被供應到該中間層絕緣薄膜9。由於該中間層絕緣薄膜9是為具有傳輸過熱蒸氣之特性的多孔絕緣材料，所供應的過熱蒸氣是被傳輸通過該中間層絕緣薄膜9並且到達該有機薄膜14。該有機薄膜14是為具有在過熱蒸氣中分解之特性的材料，而因此是藉著過熱蒸氣的供應 來被分解且是透過在該中間層絕緣薄膜9中的孔來被移除。因此，該有機薄膜14是被移除而該空穴15是被形成在該中間層絕緣薄膜9與該保護薄膜6之間。
取代供應過熱蒸氣，在大約200℃至大約300℃，例如，大約250℃的超臨界水是可以被供應到該中間層絕緣薄膜9。在這情況中，該有機薄膜14是藉該超臨界水的供應來被分解而且是透過在該中間層絕緣薄膜9中的孔來被移除。因此，該有機薄膜14是被移除且該空穴15是被形成在該中間層絕緣薄膜9與該保護薄膜6之間。
該空穴15是形成在一個在它那裡已存在有該有機薄膜14的部份。該有機薄膜14業已形成在該覆蓋該保護薄膜6之頂部俾涵蓋該閘極電極7、該源極電極4、與該汲極電極5的部份。因此，該空穴15是形成在該中間層絕緣薄膜9與該閘極電極7的表面、該源極電極4的表面、通過保護薄膜6之該汲極電極5的表面、及該等連接部份11a,11b的部份表面(也及該閘極電極7之連接部份的部份表面)之間。
其後，透過諸如導線12a,12b(及閘極電極7之導線)之電氣連接等等般的後工序，該AlGaN/GaN HEMT是被形成。
如上所述，根據這實施例，一種在高頻特性方面是優異的高度可靠且高耐受電壓AlGaN/GaN HEMT是被實現，在其中，因在閘極電極四周之中間層絕緣薄膜而起的寄生電容能夠被儘可能減低俾適足地改進該最大運作頻率。
(其他實施例)
在該第一實施例及其之變化範例中，該等AlGaN/GaN HEMTs是被例示為該化合物半導體裝置。作為該化合物半導體裝置，除了AlGaN/GaN HEMT之外，本發明是可應用到後面的HEMTs。
- 其他HEMT範例1
在這範例中，一InAlN/GaN HEMT是被揭示為該化合物半導體裝置。
InAlN與GaN是為化合物半導體，其之晶格常數藉合成物而能夠被製成彼此相近。在這情況中，於上述的第一實施例及其之變化範例中，該電子轉渡層是由i-GaN製成，該間隙子層是由i-AlN製成，該電子供應層是由n-InAlN製成，而該帽蓋層是由n-GaN製成。此外，在這情況中，幾乎無壓電極化發生，而因此，二維電子氣主要地是由InAlN的自發性極化產生。
根據這範例，一種在高頻特性方面是優異的高度可靠且高耐受電壓InAlN/GaN HEMT是被實現，在其中，因在閘極電極四周之中間層絕緣薄膜而起的寄生電容能夠被儘可能減低俾相似於上述AlGaN/GaN HEMT適足地改進該最大運作頻率。
- 其他HEMT範例2
在這範例中，一InAlGaN/GaN HEMT被揭示為該化合物半導體裝置。
GaN與InAlGaN是為化合物半導體，後者由於該 合成物而能夠具有比前者之晶格常數小的晶格常數。在這情況中，於上述的第一實施例及其之變化範例中，該電子轉渡層是由i-GaN製成，該間隙子層是由i-AlN製成，該電子供應層是由n-InAlGaN製成，而該帽蓋層是由n-GaN製成。
根據這範例，一種在高頻特性方面是優異的高度可靠且高耐受電壓InAlGaN/GaN HEMT是被實現，在其中，因在閘極電極四周之中間層絕緣薄膜而起的寄生電容能夠被儘可能減低俾相似於上述AlGaN/GaN HEMT適足地改進該最大運作頻率。
(第二實施例)
在這實施例中，一MOS電晶體是被揭示為一半導體裝置。
圖8A至圖10B是為按步驟順序描繪一第二實施例之一種製造MOS電晶體之方法的示意剖視圖。
首先，如在圖8A中所示，一閘極電極23是通過一閘極絕緣薄膜22來形成在一Si基體21上。
詳細地，元件隔離區域20是，例如，以STI(淺溝渠隔離)法來形成在該Si基體21上。該等元件隔離區域20在該Si基體21上界定一元件區域。
接著，例如，一氧化矽薄膜是以CVD法等等來被沉積在該Si基體21上。該閘極絕緣薄膜22是藉此被形成。
然後，例如，一多晶矽是以CVD法等等來被沉積在該閘極絕緣薄膜上，而該閘極絕緣薄膜22和該多晶矽是 以光刻法和乾蝕刻來被加工成一電極形狀。該閘極電極23是藉此通過該閘極絕緣薄膜22來被形成在該Si基體21上。
隨後，如在圖8B中所示，一源極區域24和一汲極區域25是被形成。
詳細地，例如，利用該閘極電極23作為光罩，一p-型雜質(硼等等)或者一n-型雜質(磷、砷等等)是被離子植入至該Si基體21的元件區域內位在該閘極電極23的兩側，而且是被熱處理。該源極區域24與該汲極區域25是藉此被形成在該Si基體21中位於該閘極電極23的兩側。
隨後，如在圖8C中所示，一有機薄膜26是被形成。
詳細地，一填充材料是整個地形成在該Si基體21的表面上俾可覆蓋該閘極電極23、該源極區域24、和該汲極區域25。作為該填充材料，一光解材料，其未被特別限制，例如，一有機材料是可以被使用，只要它具有一個由大約250nm或以上與400nm或以下之波長之紫外線分解的CxHy骨架結構。該有機材料是，例如，以旋塗法施加。注意的是，聚丙稀、聚碳酸酯等等也是可以被使用作為該填充材料。該埋藏該閘極電極23的有機薄膜26是藉此形成在該Si基體21上。
隨後，如在圖9A中所示，該有機薄膜26被加工。
詳細地，該有機薄膜26是以光刻法和乾蝕刻來加工以致於該有機薄膜26餘留在一預定部份。在這實施例中，該有機薄膜26是留在供稍後所述之凹穴用的形成預定部份， 即，俾可包括該閘極電極23、該源極區址24、和該汲極區域25。
隨後，如在圖9B中所示，一中間層絕緣薄膜27是被形成。
詳細地，一種具有傳輸紫外線之特性而且是為低介電常數材料的多孔絕緣材料是整個地形成在該Si基體21的表面上俾可覆蓋該有機薄膜26。作為該多孔絕緣材料，例如，多孔二氧化矽是被使用。除了多孔二氧化矽之外，含有作為成分之Si的有機矽氧烷或者氫矽氧烷或者它們兩者也能夠被使用。此外，作為該多孔絕緣材料，含有作為一成分之Si的有機聚合物也是可以被使用。覆蓋該有機薄膜26的該中間層絕緣薄膜27是藉此形成在該Si基體21之上。
隨後，如在圖9C中所示，接觸孔28a,28b是形成在該有機薄膜26與該中間層絕緣薄膜27中。
詳細地，該有機薄膜26和該中間層絕緣薄膜27是以光刻法和乾蝕刻加工。因此，分別露出源極區域24之部份表面、汲極區域25之部份表面、與閘極電極23之部份表面的接觸孔是形成在該有機薄膜26與該中間層絕緣薄膜27中。在圖9C中，僅露出源極區域24之部份表面與汲極區域25之部份表面的接觸孔28a,28b是被描繪。
隨後，如在圖10A中所示，導線30a,30b是被形成。
詳細地，例如，TiW/Au是首先以濺鍍法來被沉 積在該中間層絕緣薄膜27的整個表面上作為一導電薄膜，於這裡，一兩-層金屬薄膜俾可填充該等接觸孔28a,28b。該金屬薄膜是被形成以致於TiW被形成作為一個在該中間層絕緣薄膜27上的下層俾可覆蓋該等接觸孔28a,28b的內壁表面而Au是被形成作為一個在該中間層絕緣薄膜27上的上層俾可通過TiW填充該等接觸孔28a,28b。注意的是該金屬薄膜是被形成俾可類似地填充露出該閘極電極23之部份表面的接觸孔。
隨後，一光阻是被施加到該金屬薄膜上並且是以光刻法加工以形成成一個具有對應於在該金屬薄膜上之所需導線之開孔的光阻光罩。該光阻光罩的開孔是藉，例如，Au電鍍法來以Au填充，而且該光阻光罩是藉灰化或者濕處理來被移除。
然後，在該中間層絕緣薄膜27上的過剩的金屬薄膜是以光刻法與乾蝕刻來移除。該等導線30a,30b是藉此被形成，它們是在該中間層絕緣薄膜27上延伸而且是經由藉著以TiW/Au填充該等接觸孔28a,28b來被製成的連接部份29a,29b來電氣連接到該源極區域24與該汲極區域25。注意的是，經由一藉由以TiW/Au填充該接觸孔來被製成之連接部份來電氣連接到該閘極電極23的一導線也是與該等導線30a,30b相似地被形成。
隨後，如在圖10B中所示，該有機薄膜26被移除俾在該中間層絕緣薄膜27中形成一空穴31。
詳細地，具有大約250nm或以上與大約400nm 或以下，例如，大約254nm之波長的紫外線是在真空下施加到該中間層絕緣薄膜27。由於該中間層絕緣薄膜27是為具有傳輸紫外線之特性的多孔絕緣材料，所施加的紫外線是被傳輸通過該中間層絕緣薄膜27並且到達該有機薄膜26。該有機薄膜26是為具有由紫外線分解之特性的材料，而因此是藉著紫外線的施加來被光解且是透過在該中間層絕緣薄膜27中的孔來被移除。因此，該有機薄膜26是被移除而該空穴31是被形成在該中間層絕緣薄膜27與該閘極電極23、該源極區域24和該汲極區域25之間。
該空穴31是形成在一個在它那裡已存在有該中間層絕緣薄膜27和該該有機薄膜26的部份。該有機薄膜26業已形成在一個包括該閘極電極23、該源極區域24、與該汲極區域25的部份。因此，該空穴31是形成在該中間層絕緣薄膜27與該閘極電極23的表面、該源極區域24的表面、該汲極區域25的表面、及該等連接部份29a,29b的部份表面(也及該閘極電極23之連接部份的部份表面)之間。
其後，透過諸如導線30a,30b(及閘極電極23之導線)之電氣連接等等般的後工序，該MOS電晶體是被形成。
如上所述，根據這實施例，一種在防止訊號傳播延遲方面是優異的高度可靠MOS電晶體是被實現，在其中，因在閘極電極四周之中間層絕緣薄膜而起的寄生電容能夠被儘可能減低俾適足地改進該最大運作頻率。
(變化範例)
於此後，該第二實施例之MOS電晶體的變化範例 將會作描述。在這範例中，如在第二實施例中一樣的MOS電晶體是被揭示但是與該第二實施例不同的地方是在於在該中間層絕緣薄膜中形成空穴的方式是不同的。
圖11A至圖12C是為依序描繪該第二實施例之變化範例之製造MOS電晶體之方法之主要步驟的示意剖視圖。注意的是與在該第二實施例中之那些相同的構成元件等等將會由相同的標號標示而且其之詳細描述將會被省略。
在這範例中，於圖8A至圖8B中的步驟是如同在該第二實施例中一樣首先被執行。這時，一源極區域24和一汲極區域25是形成在一Si基體21中。
隨後，如在圖11A中所示，一有機薄膜32是被形成。
詳細地，一填充材料是整個地形成在該Si基體21的表面上俾可覆蓋一閘極電極23、該源極區域24、和該汲極區域25。作為該填充材料，一種在過熱蒸氣或者超臨界水中溶解的材料，在這裡，是為有機材料的聚乙烯是被使用。聚乙烯是，例如，以旋塗法來被施加。作為該填充材料，聚丙幣、聚碳酸酯等等也可以被使用取代聚乙烯。埋藏該閘極電極23的有機薄膜32是藉此形成在該Si基體21上。
隨後，如在圖11B中所示，該有機薄膜32被加工。
詳細地，該有機薄膜32是以光刻法和乾蝕刻來被加工以致於該有機薄膜32餘留在一預定部份。在這實施例 中，該有機薄膜32是留在一稍後所述之空穴的形成預定部份，即，俾可包括該閘極電極23、該源極區域24、和該汲極區域25。
隨後，如在圖11C中所示，一中間層絕緣薄膜27是被形成。
詳細地，一種具有傳輸過熱蒸氣或超臨界水之特性而且是為低介電常數材料的多孔絕緣材料是整個地形成在該Si基體21的表面上俾可覆蓋該有機薄膜32。作為該多孔絕緣材料，例如，多孔二氧化矽是被使用。除了多孔二氧化矽之外，含有作為成分之Si的有機矽氧烷或者氫矽氧烷或者它們兩者也能夠被使用。此外，作為該多孔絕緣材料，含有作為一成分之Si的有機聚合物也是可以被使用。覆蓋該有機薄膜32的該中間層絕緣薄膜27是藉此形成在該Si基體21之上。
隨後，如在圖12A中所示，接觸孔28a,28b是形成在該有機薄膜32與該中間層絕緣薄膜27中。
詳細地，該有機薄膜32與該中間層絕緣薄膜27是以光刻法和乾蝕刻加工。因此，分別露出該源極區域24之部份表面、該汲極區域25之部份表面、與該閘極電極23之部份表面的接觸孔是形成在該有機薄膜32與該中間層絕緣薄膜27中。在圖12A中，僅露出該源極區域24之部份表面與該汲極區域25之部份表面的接觸孔28a,28b被描繪。
隨後，如在圖12B中所示，導線30a,30b是被形成。
詳細地，例如，TiW/Au是首先以濺鍍法來被沉積在該中間層絕緣薄膜27的整個表面上作為一導電薄膜，在這裡，一兩-層金屬薄膜俾可填充該等接觸孔28a,28b。該金屬薄膜被形成以致於TiW是被形成作為一在該中間層絕緣薄膜27的下層俾覆蓋該等接觸孔28a,28b的內壁表面而Au是被形成作為一在該中間層絕緣薄膜27上的上層俾通過TiW填充該等接觸孔28a,28b。注意的是該金屬薄膜是被形成俾類似地填充露出該閘極電極23之部份表面的接觸孔。
隨後，一光阻是被施加到該金屬薄膜上並且是以光刻法加工俾形成成一個具有對應於在該金屬薄膜上之所需導線之開孔的光阻光罩。該光阻光罩的開孔是藉，例如，Au電鍍法來以Au填充，而且該光阻光罩是藉灰化或者濕處理來被移除。
然後，在該中間層絕緣薄膜27上的過剩的金屬薄膜是以光刻法與乾蝕刻來移除。該等導線30a,30b是藉此被形成，它們是在該中間層絕緣薄膜27上延伸而且是經由藉著以TiW/Au填充該等接觸孔28a,28b來被製成的連接部份29a,29b來電氣連接到該源極區域24與該汲極區域25。注意的是，經由一藉由以TiW/Au填充該接觸孔來被製成之連接部份來電氣連接到該閘極電極23的一導線也是與該等導線30a,30b相似地被形成。
隨後，如在圖12C中所示，該有機薄膜32被移除俾在該中間層絕緣薄膜27中形成一空穴33。
詳細地，在大約200℃至大約300℃，例如，大約 250℃的過熱蒸氣是被供應到該中間層絕緣薄膜27。由於該中間層絕緣薄膜27是為具有傳輸過熱蒸氣之特性的多孔絕緣材料，所供應的過熱蒸氣是被傳輸通過該中間層絕緣薄膜27並且到達該有機薄膜32。該有機薄膜32是為具有在過熱蒸氣中分解之特性的材料，而因此是藉著過熱蒸氣的供應來被分解且是透過在該中間層絕緣薄膜27中的孔來被移除。因此，該有機薄膜32是被移除而該空穴33是被形成在該中間層絕緣薄膜27與該閘極電極23、該源極區域24和該汲極區域25之間。
取代供應過熱蒸氣，在大約200℃至大約300℃，例如，大約250℃的超臨界水是可以被供應到該中間層絕緣薄膜27。在這情況中，該有機薄膜32是藉該超臨界水的供應來被分解而且是透過在該中間層絕緣薄膜27中的孔來被移除。因此，該有機薄膜32是被移除且該空穴33是被形成在該中間層絕緣薄膜27與該閘極電極23、該源極區域24與該汲極區域25之間。
該空穴33是形成在一個在它那裡已存在有該中間層絕緣薄膜27與該有機薄膜32的部份。該有機薄膜32業已形成在一個包括該閘極電極23、該源極區域24、與該汲極區域25的部份。因此，該空穴33是形成在該中間層絕緣薄膜27與該閘極電極23的表面、該源極區域24的表面、該汲極區域25的表面、及該等連接部份29a,29b的部份表面(也及該閘極電極23之連接部份的部份表面)之間。
其後，透過諸如導線30a,30b(及閘極電極23之導 線)之電氣連接等等般的後工序，該MOS電晶體是被形成。
如上所述，根據這實施例，一種在防止訊號傳播延遲方面是優異的高度可靠MOS電晶體是被實現，在其中，因在閘極電極四周之中間層絕緣薄膜而起的寄生電容能夠被儘可能減低俾適足地改進該最大運作頻率。
(第三實施例)
在這實施例中，一種應用該第一實施例或其之變化範例之AlGaN/GaN HEMT的電源供應裝置是被揭示。
圖13是為一描繪該第三實施例之電源供應裝置之示意結構的連接圖。
這實施例的電源供應裝置包括一高-電壓初級-側電路41、一低-電壓次級-側電路42、及一置於該初級-側電路41與該次級-側電路42之間的變壓器43。
該初級-側電路41包括一AC電源44、一所謂的橋式整流電路45、及數個(在這裡，四個)切換元件46a,46b,46c,46d。此外，該橋式整流電路45包括一切換元件46e。
該次級-側電路42包括數個(在這裡，三個)切換元件47a,47b,47c。
在這實施例中，該初級-側電路41的切換元件46a,46b,46c,46d,46e各是為該第一實施例或其之變化施例的AlGaN/GaN HEMT。另一方面，該次級-例電路42的切換元件47a,47b,47c各是為使用矽的常見MIS FET。
在這實施例中，一種在高頻特性方面是優異的高 度可靠且高耐受電壓AlGaN/GaN HEMT是被應用到一高-電壓電路，在該AlGaN/GaN HEMT中，因在閘極電極四周之中間層絕緣薄膜而起的寄生電容能夠被儘可能減低俾適足地改進該最大運作頻率。因此，一種高度可靠且大-電源供應電路是被實現。
(第四實施例)
在這實施例中，一種應用該第一實施例或其之變化範例之AlGaN/GaN HEMT的高頻放大器是被揭示。
圖14是為一描繪該第四實施例之高頻放大器之示意結構的連接圖。
這實施例的高頻放大器包括一數位預失真電路51、混合器52a,52b、與一功率放大器53。
該數位預失真電路51補償一輸入訊號的非線性失真。該混合器52a把一AC訊號與其之非線性失真被補償過的該輸入訊號混合。該功率放大器53把業已與該AC訊號混合一起的該輸入訊號放大，而且具有該第一實施例或其之變化範例的AlGaN/GaN HEMT。在圖14中，藉著，例如，開關的改變，一輸出-側訊號能夠藉著該混合器52b來與該AC訊號混合，而且該結果能夠被發送到該數位預失真電路51。
在這實施例中，一種在高頻特性方面是優異的高度可靠且高耐受電壓AlGaN/GaN HEMT是被應用到一高頻放大器，在該AlGaN/GaN HEMT中，因在閘極電極四周之中間層絕緣薄膜而起的寄生電容能夠被儘可能減低俾適足 地改進該最大運作頻率。因此，一種高度可靠且高耐受電壓高頻放大器是被實現。
根據以上的實施例，一種高度可靠半導體裝置是被實現，在其中，因在一電極四周之中間層絕緣薄膜而起的寄生電容能夠被儘可能減低俾適足地改進該最大運作頻率。
1‧‧‧基體
2‧‧‧化合物半導體堆疊結構
3‧‧‧元件隔離區域
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧保護薄膜
6a‧‧‧電極凹坑
2A‧‧‧電極凹坑
2B‧‧‧電極凹坑
7‧‧‧閘極電極
9‧‧‧中間層絕緣薄膜
10a‧‧‧接觸孔
10b‧‧‧接觸孔
11a‧‧‧連接部份
11b‧‧‧連接部份
12a‧‧‧導線
12b‧‧‧導線
13‧‧‧空穴

Claims (13)

  1. 一種半導體裝置，包含：一源極電極；一汲極電極；一形成在該源極電極與該汲極電極之上的中間層絕緣薄膜；及分別電氣地連接到該源極電極與該汲極電極的連接部份，其中，一空穴是形成在該中間層絕緣薄膜與該源極電極的一表面、該汲極電極的一表面、和該等連接部份的部份表面之間；以及該源極電極與該汲極電極係完全地被包含於該空穴內側。
  2. 如請求項1之半導體裝置，其中，該中間層絕緣薄膜是由一多孔絕緣材料所製成。
  3. 如請求項1或2之半導體裝置，更包含：一化合物半導體層，其中，該源極電極和該汲極電極是形成在該化合物半導體層之上。
  4. 如請求項1之半導體裝置，其中，一保護薄膜被形成，其直接覆蓋該源極電極的該表面之一部份、該汲極電極的該表面、與該等連接 部份的該等部份表面，且其中，該空穴是形成在該中間層絕緣薄膜與該保護薄膜之間。
  5. 一種製造半導體裝置的方法，包含：形成一源極電極；形成一汲極電極；以一填充材料覆蓋該源極電極和該汲極電極；形成一個覆蓋該填充材料的中間層絕緣薄膜；形成連接部份，該等連接部份貫穿該填充材料與該中間層絕緣薄膜且是電氣地連接到該源極電極和該汲極電極；及移除該填充材料以形成一空穴在該中間層絕緣薄膜與該源極電極的一表面、該汲極電極的一表面、和該等連接部份的部份表面之間；其中該源極電極與該汲極電極係完全地被包含於該空穴內側。
  6. 如請求項5之製造半導體裝置的方法，其中，該中間層絕緣薄膜是由一多孔絕緣材料所製成，且其中，該填充材料是透過在該中間層絕緣薄膜中的孔來被移除俾形成該空穴。
  7. 如請求項6之製造半導體裝置的方法，其中，該填充材料是為一光解材料，且其中，該填充材料是藉由光解作用來被移除。
  8. 如請求項7之製造半導體裝置的方法，其中，該中間層絕緣薄膜是由一種具有傳輸紫外線之特性的材料所製成，且其中，紫外線被施加到該中間層絕緣薄膜俾光解該填充材料。
  9. 如請求項8之製造半導體裝置的方法，其中，具有250nm或以上且400nm或以下之波長的紫外線被施加到該中間層絕緣薄膜。
  10. 如請求項6之製造半導體裝置的方法，其中，該填充材料是為一種在過熱蒸氣或超臨界水中溶解的材料，且其中，該填充材料是藉由過熱蒸氣或超臨界水來被溶解與移除。
  11. 如請求項5至10中之任一項之製造半導體裝置的方法，其中，該源極電極和該汲極電極是形成在一化合物半導體層之上。
  12. 一種包含一變壓器與橫跨該變壓器之一高-電壓電路和一低-電壓電路的電源供應電路，該高-電壓電路包含一電晶體，該電晶體包含：一源極電極；一汲極電極；一形成在該源極電極與該汲極電極之上的中間層絕緣薄膜；及 分別電氣地連接到該源極電極和該汲極電極的連接部份，其中，一空穴是形成在該中間層絕緣薄膜與該源極電極的一表面、該汲極電極的一表面、和該等連接部份的部份表面之間；以及該源極電極與該汲極電極係完全地被包含於該空穴內側。
  13. 一種放大一輸入高頻電壓並輸出一最終高頻電壓的高頻放大器，該高頻放大器包含：一電晶體，該電晶體包含：一源極電極；一汲極電極；一形成在該源極電極與該汲極電極之上的中間層絕緣薄膜；及分別電氣地連接到該源極電極和該汲極電極的連接部份，其中，一空穴是形成在該中間層絕緣薄膜與該源極電極的一表面、該汲極電極的一表面、和該等連接部份的部份表面之間；以及該源極電極與該汲極電極係完全地被包含於該空穴內側。
TW103110689A 2013-04-16 2014-03-21 半導體裝置及其製造方法 TWI535008B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013086099A JP2014209522A (ja) 2013-04-16 2013-04-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201448209A TW201448209A (zh) 2014-12-16
TWI535008B true TWI535008B (zh) 2016-05-21

Family

ID=50382358

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110689A TWI535008B (zh) 2013-04-16 2014-03-21 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US9257514B2 (zh)
EP (1) EP2793257A1 (zh)
JP (1) JP2014209522A (zh)
CN (1) CN104112672B (zh)
TW (1) TWI535008B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6237429B2 (ja) * 2014-04-14 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
US10263104B2 (en) * 2014-04-25 2019-04-16 Hrl Laboratories, Llc FET transistor on a III-V material structure with substrate transfer
JP6520197B2 (ja) * 2015-02-20 2019-05-29 富士通株式会社 化合物半導体装置及びその製造方法
TWI614907B (zh) * 2015-09-08 2018-02-11 精曜有限公司 半導體元件及其製作方法
JP7019942B2 (ja) * 2016-09-28 2022-02-16 富士通株式会社 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
JP6810350B2 (ja) * 2016-12-28 2021-01-06 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
CN108470723B (zh) * 2017-03-30 2020-06-12 苏州能讯高能半导体有限公司 半导体器件及其制造方法
WO2018185839A1 (ja) 2017-04-04 2018-10-11 三菱電機株式会社 半導体装置及びその製造方法
JP6886107B2 (ja) * 2017-04-07 2021-06-16 富士通株式会社 電源回路
CN108494275A (zh) * 2017-11-16 2018-09-04 广州擎天实业有限公司 一种高导热大功率同步整流模块
US11476154B2 (en) * 2019-09-26 2022-10-18 Raytheon Company Field effect transistor having improved gate structures
US11695037B2 (en) * 2021-01-12 2023-07-04 Win Semiconductors Corp. Semiconductor structure

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335343A (ja) * 1992-05-27 1993-12-17 Sony Corp 電界効果トランジスタ
JPH0661271A (ja) * 1992-08-11 1994-03-04 Hitachi Ltd 半導体集積回路装置
US6333255B1 (en) 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
JP2971454B2 (ja) * 1997-08-21 1999-11-08 松下電子工業株式会社 半導体装置とその製造方法
JP2000269327A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置およびその製造方法
US7247892B2 (en) * 2000-04-24 2007-07-24 Taylor Geoff W Imaging array utilizing thyristor-based pixel elements
US6479844B2 (en) * 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US6734094B2 (en) * 2002-04-29 2004-05-11 Intel Corporation Method of forming an air gap within a structure by exposing an ultraviolet sensitive material to ultraviolet radiation
DE10304722A1 (de) * 2002-05-11 2004-08-19 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
JP2004055677A (ja) 2002-07-17 2004-02-19 Communication Research Laboratory 電界効果トランジスタのゲート電極とその作製方法
JP4284639B2 (ja) * 2002-08-29 2009-06-24 富士通株式会社 半導体装置の製造方法
US7294934B2 (en) 2002-11-21 2007-11-13 Intel Corporation Low-K dielectric structure and method
JP2005142325A (ja) 2003-11-06 2005-06-02 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005150332A (ja) * 2003-11-14 2005-06-09 Sony Corp エッチング方法
JP2005317801A (ja) * 2004-04-28 2005-11-10 Japan Science & Technology Agency 薄膜素子形成法
JP4832764B2 (ja) * 2005-01-26 2011-12-07 三菱電機株式会社 半導体装置およびその製造方法
WO2007020688A1 (ja) * 2005-08-17 2007-02-22 Fujitsu Limited 半導体装置及びその製造方法
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5343301B2 (ja) * 2005-11-28 2013-11-13 三菱電機株式会社 半導体装置およびその製造方法
JP2008098400A (ja) * 2006-10-12 2008-04-24 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
US7829268B2 (en) * 2007-10-17 2010-11-09 Tokyo Electron Limited Method for air gap formation using UV-decomposable materials
JP4719210B2 (ja) 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法
JP4729067B2 (ja) * 2008-03-31 2011-07-20 古河電気工業株式会社 電界効果トランジスタ
JP5365062B2 (ja) * 2008-05-07 2013-12-11 富士通株式会社 半導体装置及びその製造方法
JP5666474B2 (ja) * 2009-12-14 2015-02-12 出光興産株式会社 多環縮環化合物、及び、それを用いた有機薄膜トランジスタ
US8232618B2 (en) * 2010-08-11 2012-07-31 International Business Machines Corporation Semiconductor structure having a contact-level air gap within the interlayer dielectrics above a semiconductor device and a method of forming the semiconductor structure using a self-assembly approach
JP5732884B2 (ja) * 2011-02-09 2015-06-10 富士通株式会社 半導体装置及びその製造方法、電源装置
JP5866769B2 (ja) 2011-02-16 2016-02-17 富士通株式会社 半導体装置、電源装置及び増幅器
US9070756B2 (en) * 2011-11-18 2015-06-30 Suzhou Institute Of Nano-Tech And Nano-Bionics Of Chinese Academy Of Sciences Group III nitride high electron mobility transistor (HEMT) device
US8664718B2 (en) * 2011-11-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
US8963313B2 (en) * 2011-12-22 2015-02-24 Raytheon Company Heterogeneous chip integration with low loss interconnection through adaptive patterning
JP2013182992A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP2013183060A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP2013183062A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
US9099433B2 (en) * 2012-04-23 2015-08-04 Freescale Semiconductor, Inc. High speed gallium nitride transistor devices
US9024324B2 (en) * 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
US9443969B2 (en) * 2013-07-23 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having metal diffusion barrier
US9130026B2 (en) * 2013-09-03 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Crystalline layer for passivation of III-N surface

Also Published As

Publication number Publication date
TW201448209A (zh) 2014-12-16
US20140306231A1 (en) 2014-10-16
EP2793257A1 (en) 2014-10-22
US9257514B2 (en) 2016-02-09
CN104112672B (zh) 2017-11-10
US20160099335A1 (en) 2016-04-07
US9647084B2 (en) 2017-05-09
CN104112672A (zh) 2014-10-22
JP2014209522A (ja) 2014-11-06

Similar Documents

Publication Publication Date Title
TWI535008B (zh) 半導體裝置及其製造方法
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
JP6054621B2 (ja) 化合物半導体装置及びその製造方法
US20140092638A1 (en) Compound semiconductor device and method of manufacturing the same
CN103325822B (zh) 化合物半导体器件及其制造方法
TWI546957B (zh) 化合物半導體裝置及其製造方法
US20120146728A1 (en) Compound semiconductor device and method of manufacturing the same
US8729604B2 (en) Compound semiconductor device, method for manufacturing the device and electric device
US20140151748A1 (en) Compound semiconductor device and manufacturing method of the same
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
US10665710B2 (en) Compound semiconductor device and fabrication method
US10847642B2 (en) Compound semiconductor device and fabrication method
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP7025622B2 (ja) 化合物半導体装置及びその製造方法
JP5768340B2 (ja) 化合物半導体装置
JP2016086125A (ja) 化合物半導体装置及びその製造方法
JP2014138171A (ja) 化合物半導体装置及びその製造方法
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP6540361B2 (ja) 半導体装置及びその製造方法
JP2023080485A (ja) 半導体装置
JP6561610B2 (ja) 化合物半導体装置及びその製造方法