JP6540361B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6540361B2
JP6540361B2 JP2015161314A JP2015161314A JP6540361B2 JP 6540361 B2 JP6540361 B2 JP 6540361B2 JP 2015161314 A JP2015161314 A JP 2015161314A JP 2015161314 A JP2015161314 A JP 2015161314A JP 6540361 B2 JP6540361 B2 JP 6540361B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
forming
manufacturing
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015161314A
Other languages
English (en)
Other versions
JP2017041508A (ja
Inventor
史朗 尾崎
史朗 尾崎
岡本　直哉
直哉 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015161314A priority Critical patent/JP6540361B2/ja
Priority to US15/236,707 priority patent/US10056460B2/en
Publication of JP2017041508A publication Critical patent/JP2017041508A/ja
Priority to US16/036,731 priority patent/US10680073B2/en
Application granted granted Critical
Publication of JP6540361B2 publication Critical patent/JP6540361B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体装置としては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
近年、ＨＥＭＴは、優れた高速特性を有するために、光通信システムの信号処理回路、その他の高速デジタル回路等に応用されている。特に、優れた低雑音特性を有するために、マイクロ波やミリ波帯での増幅器への応用も期待されている。ミリ波帯域で増幅器を動作させる際、十分な増幅利得を得るためには、高い電流利得遮断周波数（ｆＴ）が求められる。このため、トランジスタの増幅率に関連するパラメータである相互コンダクタンス（ｇｍ）を向上させることに加え、ゲート長を短縮してゲート・ソース間の容量を低減することが必要である。また、モジュールを小型化するため、モノリシックマイクロ波集積回路（ＭＭＩＣ: Monolithic Microwave Integrated Circuit)化した際には、配線間の層間絶縁膜により寄生容量が発生する。そのため、層間絶縁膜の低誘電率化が必須となる。そこで、ベンゾシクロブテン（ＢＣＢ）やポリシラザン等、低誘電率の層間絶縁膜(Ｌｏｗ−ｋ絶縁膜)がＭＭＩＣ配線に適用されている。Ｌｏｗ−ｋ絶縁膜は膜密度が低く吸湿しやすいため、使用する際には表面を疎水化し水分侵入をブロックする必要がある。そこで、撥水性の高いメチル基（−ＣＨ3）を有するメチルシルセスキオキサン（ＭＳＱ）を主骨格としたシリカ絶縁膜の開発が進められており、ＭＭＩＣ配線への適用が検討されている。
特表２００４−５３２５１４号公報 特開２００６−２７３９１０号公報 特許第５０７１４７４号公報
Ｌｏｗ−ｋ絶縁膜には、上述した耐湿性に加えて、背面工程や実装工程に耐え得る密着強度が要求される。シリカ絶縁膜の場合には、下地との密着性を強化するため、シランカップリング剤が一般的に用いられる。この手法では、下地表面にシランカップリング剤を反応させた後、シリカ絶縁膜を成膜し、３５０℃程度〜４００℃程度の熱処理を行う。これにより、シランカップリング剤とシリカ絶縁膜に含まれる水酸基（−ＯＨ）とが反応し、脱水縮合によりシロキサン結合（Ｓｉ−Ｏ−Ｓｉ）が界面に形成される。その結果、シリカ絶縁膜と下地との密着性が強化される。シリコンＬＳＩの分野では、この手法が広く用いられている。
しかしながら、作製に低温プロセスが要求される半導体装置の場合、例えば化合物半導体を用いたＨＥＭＴでは、３５０℃程度〜４００℃程度の温度ではショットキー面が改質して電気特性が劣化する可能性がある。そのため、従来手法ではシランカップリング剤を適用するのは難しく、新たな密着強化技術が必要であった。また、低温で密着性を強化するには、反応に必要なエネルギーを紫外線でアシストする手法も有効であるところ、シランカップリング剤の場合には、反応に寄与する官能基が水酸基である。そのため、紫外線の吸収波長が２００ｎｍ以下と狭く、飛躍的な効果は見込めない。また、吸収波長が２００ｎｍ以下の紫外線をシリカ絶縁膜に照射すると、メチル基が脱離して撥水性が低下するという問題がある。
更に、下地であるＳｉＮ等の保護膜とＬｏｗ−ｋ絶縁膜間における密着性のみならず、保護膜の表面付近の膜強度が低いことによる剥離も問題である。保護膜において表面付近における膜強度が低い理由は、保護膜の表面付近では、ダングリングボンドの影響で膜の骨格を成していないので低密度であるからである。この低密度な領域に起因して、保護膜中で剥離が生じる。
本発明は、上記の課題に鑑みてなされたものであり、低温プロセスでも第１の絶縁膜と第２の絶縁膜との十分な密着強度を発揮すると共に、第１の絶縁膜中の十分な結合強度を発揮し、高い電気特性を有する信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
半導体装置の一態様は、半導体層と、前記半導体層の表面を覆い、表面部分のみに化学式（１）で表される三員環の構造を含有する変質構造が形成された第１の絶縁膜と、前記第１の絶縁膜の表面を覆う第２の絶縁膜とを含む。
Figure 0006540361
半導体装置の一態様は、半導体層と、前記半導体層の表面を覆う第１の絶縁膜と、前記第１の絶縁膜の表面を覆う第２の絶縁膜とを含み、前記第１の絶縁膜のＣ，Ｏと前記第２の絶縁膜のＣとの間で、−Ｃ−Ｏ−Ｃ−の単結合が形成されている。
半導体装置の製造方法の一態様は、半導体層の表面を覆う第１の絶縁膜を形成する工程と、前記第１の絶縁膜を処理して、カルボニル基を生成する工程と、前記第１の絶縁膜を覆う、前記第１の絶縁膜よりも低誘電率の第２の絶縁膜を形成する工程とを含み、前記第２の絶縁膜を形成する工程において、前記第１の絶縁膜に上記の三員環の構造を生成する。
半導体装置の製造方法の一態様は、半導体層の表面を覆う第１の絶縁膜を形成する工程と、前記第１の絶縁膜を処理して、カルボニル基を生成する工程と、前記第１の絶縁膜を覆う、前記第１の絶縁膜よりも低誘電率の第２の絶縁膜を形成する工程とを含み、前記第２の絶縁膜を形成する工程において、前記第１の絶縁膜に−Ｃ−Ｏ−Ｃ−の構造を生成する。
上記の諸態様によれば、低温プロセスでも第１の絶縁膜と第２の絶縁膜との十分な密着強度を発揮すると共に、第１の絶縁膜中の十分な結合強度を発揮し、高い電気特性を有する信頼性の高い半導体装置が実現する。
第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図３に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１の絶縁膜の表面近傍の変質状況を示す模式図である。 カルボニル基の紫外線の吸収波長域を示す特性図である。 第１の実施形態について、密着強度を調べた実験１の結果を示す特性図である。 第１の実施形態について、密着強度を調べた実験２の結果を示す特性図である。 第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第３の実施形態による電源装置の概略構成を示す結線図である。 第４の実施形態による高周波増幅器の概略構成を示す結線図である。
（第１の実施形態）
本実施形態では、半導体装置として、化合物半導体の一種である窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。本実施形態では、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成をその製造方法と共に説明する。
図１〜図４は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体層として、化合物半導体積層構造２を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
詳細には、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
Ｓｉ基板１上に、ＡｌＮを５ｎｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度の厚みに、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに、ｎ−ＧａＮを３ｎｍ程度の厚みに順次成長する。これにより、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅが形成される。バッファ層２ａとしては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長したりするようにしても良い。
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体積層構造２の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極用リセス２Ａ，２Ｂを形成する。
化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層２ｄの表面が露出するまで、キャップ層２ｅの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層２ｄの表面の電極形成予定位置を露出する電極用リセス２Ａ，２Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス２Ａ，２Ｂは、キャップ層２ｅの途中までエッチングして形成しても、また電子供給層２ｄ以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電極用リセス２Ａ，２Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、電極用リセス２Ａ，２Ｂを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス２Ａ，２Ｂを電極材料の一部で埋め込むソース電極４及びドレイン電極５が形成される。
続いて、図２（ａ）に示すように、保護膜６を形成する。
詳細には、先ず、化合物半導体積層構造２上に絶縁材料を堆積する。絶縁材料は、Ｓｉ及びＣの２元素、Ｓｉ及びＮの２元素、Ｓｉ，Ｃ及びＯの３元素、Ｓｉ，Ｎ及びＯの３元素、又はＳｉ、Ｃ、Ｎ及びＯの４元素を主成分とするシリコン化合物を主成分とするものである。具体的には、ＳｉＣ，ＳｉＮ，ＳｉＯＣ，ＳｉＯＮ，ＳｉＣＯＮの単層又はこれらから選択された２層以上に堆積する。本実施形態では、絶縁材料として例えばＳｉＮを単層に堆積する。ＳｉＮは、例えばプラズマＣＶＤ法により１０ｎｍ程度〜１００ｎｍ程度の厚み、ここでは４０ｎｍ程度の厚みに堆積する。
以上により、化合物半導体積層構造２の表面を保護する、ＳｉＮからなる保護膜６が形成される。
続いて、図２（ｂ）に示すように、保護膜６に貫通溝６ａを形成する。
詳細には、保護膜６をリソグラフィー及びドライエッチングにより加工する。これにより、保護膜６には、化合物半導体積層構造２の表面の一部を露出する貫通溝６ａが形成される。
ドライエッチングに用いたレジストマスクは、アッシング処理等により除去される。
続いて、図２（ｃ）に示すように、ゲート電極１０を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護膜６上に塗布し、化合物半導体積層構造２の表面の貫通溝６ａの底面部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、化合物半導体積層構造２の貫通溝６ａの底面部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、貫通溝６ａ内を電極材料の一部で埋め込むゲート電極１０が形成される。ゲート電極１０は、下方が保護膜６の貫通溝６ａ内を埋め込んで化合物半導体積層構造２と直接的にショットキー接触する。
本実施形態では、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示するが、ゲート電極１０と化合物半導体積層構造２との間にゲート絶縁膜を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを作製するようにしても良い。ゲート絶縁膜は、Ａｌ2Ｏ3や、Ａｌの窒化物又は酸窒化物を用いて形成する。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
続いて、図３（ａ）に示すように、第１の絶縁膜７を形成する。
詳細には、トランジスタ保護膜として、保護膜６上及びゲート電極１０上を覆うように絶縁材料を堆積する。絶縁材料は、シリコンと、酸素及び窒素の少なくとも１元素とを主成分とするシリコン化合物からなる材料を用いる。具体的には、Ｓｉ及びＣの２元素、Ｓｉ及びＮの２元素、Ｓｉ，Ｃ及びＯの３元素、Ｓｉ，Ｎ及びＯの３元素、又はＳｉ、Ｃ、Ｎ及びＯの４元素を主成分とするシリコン化合物を主成分とするものである。例えば、ＳｉＣ，ＳｉＮ，ＳｉＯＣ，ＳｉＯＮ，ＳｉＣＯＮの単層又はこれらから選択された２層以上に堆積する。本実施形態では、絶縁材料として例えばＳｉＮを単層に堆積する。ＳｉＮは、例えばプラズマＣＶＤ法により１０ｎｍ程度〜１００ｎｍ程度の厚み、ここでは５０ｎｍ程度の厚みに堆積する。以上により、トランジスタ保護膜である、ＳｉＮからなる第１の絶縁膜７が形成される。
第１の絶縁膜７の表面近傍について、以下の諸工程による変質状況を図５に例示する。
図５（ａ）に示すように、第１の絶縁膜７は、図３（ａ）で形成された状態では、その表面近傍ではダングリングボンドの影響により膜内で骨格が形成されていないため、密度の低い領域（破線の上方に相当する。）が存在する。
続いて、図３（ｂ）に示すように、第１の絶縁膜７の表面を炭化処理する。
詳細には、炭酸ガスの雰囲気内において、第１の絶縁膜７の表面を熱処理する。熱処理は、例えばランプアニールにより、２００℃程度〜４００℃程度、ここでは２５０℃程度で行う。これにより、第１の絶縁膜７が表面から炭化する。第１の絶縁膜７は、その表面から内部へ向かって段階的に炭化してゆく。図示の例では便宜上、第１の絶縁膜７の表面近傍の炭化処理を受けた（とみなし得る）部分を、第１の変質構造８として示す。第１の変質構造８の厚みは、例えば１ｎｍ程度〜１０ｎｍ程度となる。
炭化の熱処理の温度が２００℃程度よりも低温であると、ＳｉＮの炭酸ガスとの反応が不十分となる。熱処理の温度が４００℃程度よりも高温であると、ゲート電極１０と化合物半導体積層構造２との間の界面であるショットキー面が改質され、電気特性の劣化を招来する。２００℃程度〜４００℃程度の範囲内の温度で熱処理を行うことにより、堆積したＳｉＮの炭酸ガスと反応して、所期のカルボニル基を含有する第１の変質構造８が形成される。
炭酸ガスを例えば２５０℃程度で流すことにより、第１の絶縁膜７の表面近傍では、図５（ｂ）に示すように、Ｓｉ−ＨやＳｉ−Ｎ−ＨにおいてＨが離脱して、代わりにカルボニル基が結合する。このときの第１の絶縁膜７の表面近傍（２本の破線間の領域に相当する。）が第１の変質構造８となる。
続いて、図３（ｃ）に示すように、第２の絶縁膜９を形成する。
詳細には、第１の変質構造８上に、第１の絶縁膜７よりも低誘電率（Ｌｏｗ−ｋ）の材料を堆積する。Ｌｏｗ−ｋ材料としては、疎水性であり、例えば撥水性の高いメチル基（−ＣＨ3）を有するメチルシルセスキオキサンからなるシリカ絶縁材料を用いる。このシリカ絶縁材料を第１の変質構造８上に、スピンコート法により５００ｎｍ程度〜５０００ｎｍ程度の厚み、ここでは２０００ｎｍ程度の厚みに堆積する。
次に、堆積されたシリカ絶縁材料をベイク処理する。ベイク処理によりシリカ絶縁材料が加熱され、第１の変質構造８では、図５（ｃ）に示すように、カルボニル基の二重結合が解けて単結合になり、近くに原子等が存在する場合には当該原子等と結合する。当該結合は、Ｃ，Ｏの単結合と主にシリカ絶縁材料のＣとの単結合である−Ｃ−Ｏ−Ｃ−を構成する。この段階で、第１の絶縁膜７とシリカ絶縁材料とが結合し、両者の界面における密着性が向上する。また、第１の絶縁膜７内における改質している部分と改質していない部分とを結合する−Ｃ−Ｏ−Ｃ−が生成され、第１の絶縁膜７中における結合強度が向上する。
次に、シリカ絶縁材料の降温工程を行う。これにより、第１の絶縁膜７上に、これと密着したメチルシルセスキオキサンからなる第２の絶縁膜９が形成される。
シリカ絶縁材料の温度を低下させてゆくと、既に結合した原子等はその結合状態が維持されるが、結合することなくカルボニル基の状態でいるものは、そのまま孤立したカルボニル基の状態で維持される。第１の変質構造８では、図５（ｄ）に示すように、図５（ｃ）の第１の変質構造８の右下部分で結合しているＣ，Ｏ，Ｈが脱水縮合反応等により、以下のような三員環が形成される。この三員環は、低密度であった第１の絶縁膜７内において、周囲に存在する原子等を結合させる役割を持ち、この三員環の存在により、第１の絶縁膜７中における結合強度が向上する。
Figure 0006540361
続いて、図４に示すように、第２の絶縁膜９に紫外線を照射する。
詳細には、第２の絶縁膜９の上方から２５０ｎｍ程度〜３００ｎｍ程度、ここでは２５４ｎｍ程度の波長を有する紫外線を照射する。紫外線照射中の基板温度は、例えば２５０℃程度とする。これにより、第１の絶縁膜７における第１の変質構造８のカルボニル基（図５（ｃ），（ｄ）の反応が不十分でカルボニル基として残存する結合部分）と第２の絶縁膜９の例えば水酸基とが化学反応し、第１の絶縁膜７と第２の絶縁膜９との密着性が更に向上する。図６に示すように、カルボニル基は、一般的で汎用性の高い光源（高圧水銀ランプ等）による２５０ｎｍ程度〜３００ｎｍ程度の範囲内の波長の紫外線を吸収する性質を有している。本実施形態では、この範囲内の波長の紫外線を照射することにより、第１の絶縁膜７と第２の絶縁膜９との化学反応が十分に促進される。２５０ｎｍ程度以上の波長の紫外線であれば、第２の絶縁膜９からのメチル基の離脱が抑制される。
本実施形態では、第１の変質構造８に生成した−Ｃ−Ｏ−Ｃ−の共有結合構造により、主に第１の絶縁膜７と第２の絶縁膜９との密着強度が向上する。また、第１の変質構造８に生成した上記の三員環の共有結合構造により、主に第１の絶縁膜７中における結合強度が向上する。−Ｃ−Ｏ−Ｃ−の共有結合構造及び三員環の共有結合構造は共に、例えばフーリエ変換赤外分光光度計（ＦＴ−ＩＲ）を用いてその存在について分析することができる。
なお、第２の絶縁膜９に紫外線を照射する代わりに、熱処理をするようにしても良い。処理温度は、化合物半導体装置の作製では低温プロセスが適切であることを考慮して、２００℃程度〜４００℃程度、例えば２５０℃程度とすることが望ましい。この熱処理により、第１の絶縁膜７と第２の絶縁膜９との化学反応が十分に促進され、両者の密着性が更に向上する。
しかる後、第２の絶縁膜９、第１の絶縁膜７及び保護膜６に、ソース電極４、ドレイン電極５の各表面を露出するコンタクト孔を形成する。同様に、第２の絶縁膜９及び第１の絶縁膜７にゲート電極１０の表面を露出するコンタクト孔を形成する。これらの電極と接続される配線の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態における第１の変質構造の形成及び紫外線照射による効果について、比較例との比較に基づいて調べた実験結果について説明する。比較例は、第１の変質構造の形成及び紫外線照射を行うことなく、その代わりに第１の絶縁膜の表面にシランカップリング剤を付与し、熱処理を施されたものである。
実験１では、基板上にＳｉＮ膜（第１の絶縁膜に相当する。）を形成し、本実施形態ではＳｉＮ膜上に第１の変質構造の形成及び紫外線照射を行った後にＬｏｗ−ｋ絶縁膜（第２の絶縁膜に相当する。）を形成する。一方、比較例では、ＳｉＮ膜上にシランカップリング剤を付与して熱処理を行った後にＬｏｗ−ｋ絶縁膜を形成する。Ｌｏｗ−ｋ絶縁膜の表面に例えばエポキシ接着剤によりスタッドピンを固定し、上方に力を加えて、ＳｉＮ膜とＬｏｗ−ｋ絶縁膜との密着強度を測定する。
実験２では、ＳｉＮ膜の代わりにＳｉＣ膜を形成し、実験１と同様にしてＳｉＣ膜とＬｏｗ−ｋ絶縁膜との密着強度を測定する。
実験１の結果を図７に示す。実験１においては、本実施形態では紫外線照射時の基板温度を２５０℃程度とし、比較例では熱処理温度を３５０℃程度とした。図７に示すように、本実施形態では、比較例よりも低温のプロセスであるにも関わらず、比較例よりも２０％程度優れた密着強度が確認された。
実験２の結果を図８に示す。実験２においては、本実施形態では紫外線照射時の基板温度を４００℃程度とし、比較例でも同様に熱処理温度を４００℃程度とした。図８に示すように、本実施形態では比較例の１．５倍程度の優れた密着強度が確認された。
以上説明したように、本実施形態によれば、第１の変質構造８を形成することにより、低温プロセスでも低誘電率の第２の絶縁膜９の第１の絶縁膜７との十分な密着強度を発揮すると共に、第１の絶縁膜７中の十分な結合強度を発揮し、高い電気特性を有する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第２の実施形態）
本実施形態では、第１の実施形態と同様に、半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、更に絶縁膜が積層される点で相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図９は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
本実施形態では、第１の実施形態と同様に、先ず図１（ａ）〜図４の諸工程を経る。このとき、化合物半導体積層構造２上に、第１の絶縁膜７と第２の絶縁膜９とが第１の密着膜８を介して密着固定される。
続いて、図９（ａ）に示すように、第２の絶縁膜９の表面を炭化処理する。
詳細には、炭酸ガスの雰囲気内において、第２の絶縁膜９の表面を熱処理する。熱処理は、例えばランプアニールにより、２００℃程度〜４００℃程度、ここでは２５０℃程度で行う。これにより、第２の絶縁膜９が表面から炭化する。第２の絶縁膜９は、その表面から内部へ向かって段階的に炭化してゆく。図示の例では便宜上、第２の絶縁膜９の表面近傍の炭化処理を受けた（とみなし得る）部分を、第２の変質構造１１として示す。第２の変質構造１１の厚みは、例えば１ｎｍ程度〜１０ｎｍ程度となる。
炭酸ガスを例えば２５０℃程度で流すことにより、第２の絶縁膜９の表面近傍では、Ｓｉ−ＨやＳｉ−Ｎ−ＨにおいてＨが離脱して、代わりにカルボニル基が結合する。このときの第２の絶縁膜９の表面近傍が第２の変質構造１１となる。
続いて、図９（ｂ）に示すように、第３の絶縁膜１２を形成する。
詳細には、第２の変質構造１１上に絶縁材料を堆積する。絶縁材料は、シリコンと、酸素及び窒素の少なくとも１元素とを主成分とするシリコン化合物からなる材料を用いる。具体的には、Ｓｉ及びＣの２元素、Ｓｉ及びＮの２元素、Ｓｉ，Ｃ及びＯの３元素、Ｓｉ，Ｎ及びＯの３元素、又はＳｉ、Ｃ、Ｎ及びＯの４元素を主成分とするシリコン化合物を主成分とするものである。例えば、ＳｉＣ，ＳｉＮ，ＳｉＯＣ，ＳｉＯＮ，ＳｉＣＯＮの単層又はこれらから選択された２層以上に堆積する。本実施形態では、絶縁材料として例えばＳｉＮを単層に堆積する。ＳｉＮは、例えばプラズマＣＶＤ法により１０ｎｍ程度〜１００ｎｍ程度の厚み、ここでは５０ｎｍ程度の厚みに堆積する。以上により、ＳｉＮからなる第３の絶縁膜１２が形成される。
ＳｉＮを堆積する際のプラズマＣＶＤによる加熱により、第２の変質構造１１では、カルボニル基の二重結合が解けて単結合になり、近くに原子等が存在する場合には当該原子等と結合する。当該結合は、Ｃ，Ｏの単結合と主にシリカ絶縁材料のＣとの単結合である−Ｃ−Ｏ−Ｃ−を構成する。この段階で、第２の絶縁膜９とＳｉＮとが結合し、両者の界面における密着性が向上する。また、第２の絶縁膜９内における改質している部分と改質していない部分とを結合する−Ｃ−Ｏ−Ｃ−が生成され、第２の絶縁膜９中における結合強度が向上する。
形成された第３の絶縁膜１２の温度が低下してゆくと、既に結合した原子等はその結合状態が維持されるが、結合することなくカルボニル基の状態でいるものは、そのまま孤立したカルボニル基の状態で維持される。第２の変質構造１１では、第２の変質構造１１で結合しているＣ，Ｏ，Ｈが脱水縮合反応等により、第１の実施形態で化学式（１）で示したものと同様の三員環が形成される。この三員環は、低密度であった第２の絶縁膜９内において、周囲に存在する原子等を結合させる役割を持ち、この三員環の存在により、第２の絶縁膜９中における結合強度が向上する。
続いて、図９（ｃ）に示すように、第３の絶縁膜１２に紫外線を照射する。
詳細には、第３の絶縁膜１２の上方から２５０ｎｍ程度〜３００ｎｍ程度、ここでは２５４ｎｍ程度の波長を有する紫外線を照射する。紫外線照射中の基板温度は、例えば２５０℃程度とする。これにより、第２の絶縁膜９における第２の変質構造１１の（第２の変質構造１１内で残存する）カルボニル基と第３の絶縁膜１２の例えばＮＨ基やＳｉＨ基、水酸基とが化学反応し、第２の絶縁膜９と第３の絶縁膜１２との密着性が更に向上する。カルボニル基は、一般的で汎用性の高い光源（高圧水銀ランプ等）による２５０ｎｍ程度〜３００ｎｍ程度の範囲内の波長を吸収する性質を有している。本実施形態では、この範囲内の波長の紫外線を照射することにより、第２の絶縁膜９と第３の絶縁膜１２との化学反応が十分に促進される。２５０ｎｍ程度以上の波長の紫外線であれば、第２の絶縁膜９からのメチル基の離脱が抑制される。
本実施形態では、第２の変質構造１１に生成した−Ｃ−Ｏ−Ｃ−の共有結合構造により、主に第２の絶縁膜９と第３の絶縁膜１２との密着強度が向上する。また、第２の変質構造１１に生成した上記の三員環の共有結合構造により、主に第２の絶縁膜９中における結合強度が向上する。
本実施形態では、紫外線処理を２回行う場合を例示したが、第１の実施形態の図４で示すものと同様の１回目の紫外線処理を省略し、図９（ｃ）の紫外線処理のみを行うようにしても良い。
なお、第３の絶縁膜１２に紫外線を照射する代わりに、熱処理をするようにしても良い。処理温度は、化合物半導体装置の作製では低温プロセスが適切であることを考慮して、２００℃程度〜４００℃程度、例えば２５０℃程度とすることが望ましい。この熱処理により、第２の絶縁膜９と第３の絶縁膜１２との化学反応が十分に促進され、両者の密着性が更に向上する。
しかる後、第３の絶縁膜１２、第２の絶縁膜９、第１の絶縁膜７及び保護膜６に、ソース電極４、ドレイン電極５の各表面を露出するコンタクト孔を形成する。同様に、第３の絶縁膜１２、第２の絶縁膜９及び第１の絶縁膜７にゲート電極１０の表面を露出するコンタクト孔を形成する。これらの電極と接続される配線の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、第１の変質構造８に加えて第２の変質構造１１を形成する。これにより、低温プロセスでも低誘電率の第２の絶縁膜９の第１の絶縁膜７との十分な密着強度を発揮すると共に、第１の絶縁膜７中の十分な結合強度を発揮し、更に、第３の絶縁膜１２の第２の絶縁膜９との十分な密着強度を発揮すると共に、第２の絶縁膜９中の十分な結合強度を発揮して、高い電気特性を有する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第３の実施形態）
本実施形態では、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１０は、第３の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄが、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、低温プロセスでも第１の絶縁膜と第２の絶縁膜との十分な密着強度を発揮すると共に、第１の絶縁膜中の十分な結合強度を発揮し、高い電気特性を有する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
（第４の実施形態）
本実施形態では、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１１は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１１では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
本実施形態では、低温プロセスでも第１の絶縁膜と第２の絶縁膜との十分な密着強度を発揮すると共に、第１の絶縁膜中の十分な結合強度を発揮し、高い電気特性を有する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
上記の第１及び第２の実施形態では、ＨＥＭＴに代表される化合物半導体装置を例示したが、これに限定されることなく、例えば作製時に低温プロセスが要求される半導体装置であれば、シリコンＬＳＩ等についても、適用することができる。
（他の実施形態）
第１及び第２の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、低温プロセスでも第１の絶縁膜と第２の絶縁膜との十分な密着強度を発揮すると共に、第１の絶縁膜中の十分な結合強度を発揮し、高い電気特性を有する信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、低温プロセスでも第１の絶縁膜と第２の絶縁膜との十分な密着強度を発揮すると共に、第１の絶縁膜中の十分な結合強度を発揮し、高い電気特性を有する信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
以下、半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）半導体層と、
前記半導体層の表面を覆う、化学式（１）で表される三員環の構造を含有する第１の絶縁膜と、
前記第１の絶縁膜の表面を覆う第２の絶縁膜と
を含むことを特徴とする半導体装置。
Figure 0006540361
（付記２）前記第１の絶縁膜は、−Ｃ−Ｏ−Ｃ−の構造を含有することを特徴とする付記１に記載の半導体装置。
（付記３）半導体層と、
前記半導体層の表面を覆う、−Ｃ−Ｏ−Ｃ−の構造を含有する第１の絶縁膜と、
前記第１の絶縁膜の表面を覆う第２の絶縁膜と
を含むことを特徴とする半導体装置。
（付記４）前記三員環の構造は、共有結合であることを特徴とする付記１に記載の半導体装置。
（付記５）前記−Ｃ−Ｏ−Ｃ−の構造は、共有結合であることを特徴とする付記２又は３に記載の半導体装置。
（付記６）前記第２の絶縁膜の表面を覆う第３の絶縁膜を更に含むことを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
（付記７）前記第２の絶縁膜は、上記の化学式（１）で表される三員環の構造を含有することを特徴とする付記６に記載の半導体装置。
（付記８）前記第２の絶縁膜は、−Ｃ−Ｏ−Ｃ−の構造を含有することを特徴とする付記６又は７に記載の半導体装置。
（付記９）前記第１の絶縁膜は、シリコンと、酸素及び窒素の少なくとも１元素とを主成分とするシリコン化合物からなることを特徴とする付記１〜８のいずれか１項に記載の半導体装置。
（付記１０）半導体層の表面を覆う第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を処理して、カルボニル基を生成する工程と、
前記第１の絶縁膜を覆う、前記第１の絶縁膜よりも低誘電率の第２の絶縁膜を形成する工程と
を含み、
前記第２の絶縁膜を形成する工程において、前記第１の絶縁膜に上記の化学式（１）で表される三員環の構造を生成することを特徴とする半導体装置の製造方法。
（付記１１）前記第２の絶縁膜を形成する工程において、前記第１の絶縁膜に−Ｃ−Ｏ−Ｃ−の構造を生成することを特徴とする付記１０に記載の半導体装置の製造方法。
（付記１２）半導体層の表面を覆う第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を処理して、カルボニル基を生成する工程と、
前記第１の絶縁膜を覆う、前記第１の絶縁膜よりも低誘電率の第２の絶縁膜を形成する工程と
を含み、
前記第２の絶縁膜を形成する工程において、前記第１の絶縁膜に−Ｃ−Ｏ−Ｃ−の構造を生成することを特徴とする半導体装置の製造方法。
（付記１３）前記第２の絶縁膜を形成した後に、前記第２の絶縁膜に紫外線を照射する工程を更に含むことを特徴とする付記１０〜１２のいずれか１項に記載の半導体装置の製造方法。
（付記１４）前記第１の絶縁膜の処理は、炭酸ガスの雰囲気における熱処理であることを特徴とする付記１０〜１３のいずれか１項に記載の半導体装置の製造方法。
（付記１５）前記第２の絶縁膜を処理して、カルボニル基を生成する工程と、
前記第２の絶縁膜を覆う第３の絶縁膜を形成する工程と
を更に含むことを特徴とする付記１０〜１４のいずれか１項に記載の半導体装置の製造方法。
（付記１６）前記第３の絶縁膜を形成する工程において、前記第２の絶縁膜に上記の化学式（１）で表される三員環の構造を生成することを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）前記第３の絶縁膜を形成する工程において、前記第２の絶縁膜に−Ｃ−Ｏ−Ｃ−の構造を生成することを特徴とする付記１５又は１６に記載の半導体装置の製造方法。
（付記１８）前記第１の絶縁膜は、シリコンと、酸素及び窒素の少なくとも１元素とを主成分とするシリコン化合物からなることを特徴とする付記１０〜１７のいずれか１項に記載の半導体装置の製造方法。
１ Ｓｉ基板
２ 化合物半導体積層構造
２ａ バッファ層
２ｂ 電子走行層
２ｃ 中間層
２ｄ 電子供給層
２ｅ キャップ層
２Ａ，２Ｂ 電極用リセス
３ 素子分離構造
４ ソース電極
５ ドレイン電極
６ 保護膜
６ａ 貫通溝
７ 第１の絶縁膜
８ 第１の変質構造
９ 第２の絶縁膜
１０ ゲート電極
１１ 第２の変質構造
１２ 第３の絶縁膜
２１ 一次側回路
２２ 二次側回路
２３ トランス
２４ 交流電源
２５ ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ スイッチング素子
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ

Claims (16)

  1. 半導体層と、
    前記半導体層の表面を覆い、表面部分のみに化学式（１）で表される三員環の構造を含有する変質構造が形成された第１の絶縁膜と、
    前記第１の絶縁膜の表面を覆う第２の絶縁膜と
    を含むことを特徴とする半導体装置。
    Figure 0006540361
  2. 前記第１の絶縁膜は、−Ｃ−Ｏ−Ｃ−の構造を含有することを特徴とする請求項１に記載の半導体装置。
  3. 半導体層と、
    前記半導体層の表面を覆う第１の絶縁膜と、
    前記第１の絶縁膜の表面を覆う第２の絶縁膜と
    を含み、
    前記第１の絶縁膜のＣ，Ｏと前記第２の絶縁膜のＣとの間で、−Ｃ−Ｏ−Ｃ−の単結合が形成されていることを特徴とする半導体装置。
  4. 前記三員環の構造は、共有結合であることを特徴とする請求項１に記載の半導体装置。
  5. 前記−Ｃ−Ｏ−Ｃ−の構造は、共有結合であることを特徴とする請求項２又は３に記載の半導体装置。
  6. 前記第２の絶縁膜の表面を覆う第３の絶縁膜を更に含むことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記第２の絶縁膜は、化学式（１）で表される三員環の構造を含有することを特徴とする請求項６に記載の半導体装置。
    Figure 0006540361
  8. 前記第２の絶縁膜は、−Ｃ−Ｏ−Ｃ−の構造を含有することを特徴とする請求項６又は７に記載の半導体装置。
  9. 半導体層の表面を覆う第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜を処理して、カルボニル基を生成する工程と、
    前記第１の絶縁膜を覆う、前記第１の絶縁膜よりも低誘電率の第２の絶縁膜を形成する工程と
    を含み、
    前記第２の絶縁膜を形成する工程において、前記第１の絶縁膜に化学式（１）で表される三員環の構造を生成することを特徴とする半導体装置の製造方法。
    Figure 0006540361
  10. 前記第２の絶縁膜を形成する工程において、前記第１の絶縁膜に−Ｃ−Ｏ−Ｃ−の構造を生成することを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 半導体層の表面を覆う第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜を処理して、カルボニル基を生成する工程と、
    前記第１の絶縁膜を覆う、前記第１の絶縁膜よりも低誘電率の第２の絶縁膜を形成する工程と
    を含み、
    前記第２の絶縁膜を形成する工程において、前記第１の絶縁膜に−Ｃ−Ｏ−Ｃ−の構造を生成することを特徴とする半導体装置の製造方法。
  12. 前記第２の絶縁膜を形成した後に、前記第２の絶縁膜に紫外線を照射する工程を更に含むことを特徴とする請求項９〜１１のいずれか１項に記載の半導体装置の製造方法。
  13. 前記第１の絶縁膜の処理は、炭酸ガスの雰囲気における熱処理であることを特徴とする請求項９〜１２のいずれか１項に記載の半導体装置の製造方法。
  14. 前記第２の絶縁膜を処理して、カルボニル基を生成する工程と、
    前記第２の絶縁膜を覆う第３の絶縁膜を形成する工程と
    を更に含むことを特徴とする請求項９〜１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記第３の絶縁膜を形成する工程において、前記第２の絶縁膜に化学式（１）で表される三員環の構造を生成することを特徴とする請求項１４に記載の半導体装置の製造方法。
    Figure 0006540361
  16. 前記第３の絶縁膜を形成する工程において、前記第２の絶縁膜に−Ｃ−Ｏ−Ｃ−の構造を生成することを特徴とする請求項１４又は１５に記載の半導体装置の製造方法。
JP2015161314A 2015-08-18 2015-08-18 半導体装置及びその製造方法 Active JP6540361B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015161314A JP6540361B2 (ja) 2015-08-18 2015-08-18 半導体装置及びその製造方法
US15/236,707 US10056460B2 (en) 2015-08-18 2016-08-15 Semiconductor device and manufacturing method thereof
US16/036,731 US10680073B2 (en) 2015-08-18 2018-07-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015161314A JP6540361B2 (ja) 2015-08-18 2015-08-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017041508A JP2017041508A (ja) 2017-02-23
JP6540361B2 true JP6540361B2 (ja) 2019-07-10

Family

ID=58158519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015161314A Active JP6540361B2 (ja) 2015-08-18 2015-08-18 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US10056460B2 (ja)
JP (1) JP6540361B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730335A (en) * 1980-07-31 1982-02-18 Toshiba Corp Protection of wiring layer
JPH0799191A (ja) * 1993-05-07 1995-04-11 Sony Corp 半導体装置における絶縁層及びその形成方法
US6455443B1 (en) 2001-02-21 2002-09-24 International Business Machines Corporation Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
JP4882893B2 (ja) 2002-10-30 2012-02-22 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2006273910A (ja) 2005-03-28 2006-10-12 Sumitomo Chemical Co Ltd 絶縁膜形成用組成物、絶縁膜の製造方法および絶縁膜
US20070173071A1 (en) * 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
EP2124250A4 (en) 2007-03-13 2014-06-25 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2009117739A (ja) * 2007-11-09 2009-05-28 Fujitsu Microelectronics Ltd 電子装置及びその製造方法
JP5723082B2 (ja) 2008-06-27 2015-05-27 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US10680073B2 (en) 2020-06-09
US20170053990A1 (en) 2017-02-23
JP2017041508A (ja) 2017-02-23
US10056460B2 (en) 2018-08-21
US20180342590A1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
US20160359033A1 (en) Compound semiconductor device and method of manufacturing the same
US9306052B2 (en) Compound semiconductor device and method of manufacturing the same
TWI535008B (zh) 半導體裝置及其製造方法
US20140092638A1 (en) Compound semiconductor device and method of manufacturing the same
US20130242618A1 (en) Compound semiconductor device and method for manufacturing the same
TWI546957B (zh) 化合物半導體裝置及其製造方法
US20140091424A1 (en) Compound semiconductor device and manufacturing method thereof
US20140151748A1 (en) Compound semiconductor device and manufacturing method of the same
JP6291997B2 (ja) 半導体装置の製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP5942371B2 (ja) 化合物半導体装置及びその製造方法
JP2014072225A (ja) 化合物半導体装置及びその製造方法
US10043727B2 (en) Compound semiconductor device and method of manufacturing the same
JP2017228685A (ja) 半導体装置及び半導体装置の製造方法
JP6649586B2 (ja) 化合物半導体装置及びその製造方法
JP2015012037A (ja) 半導体装置及びその製造方法
JP2016086125A (ja) 化合物半導体装置及びその製造方法
JP5768340B2 (ja) 化合物半導体装置
JP6540361B2 (ja) 半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
US20210384340A1 (en) Semiconductor device and manufacturing method
JP2019160966A (ja) 半導体装置及び半導体装置の製造方法
JP6561559B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190527

R150 Certificate of patent or registration of utility model

Ref document number: 6540361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150