CN102694019A - 氮化物半导体器件及其制造方法 - Google Patents

氮化物半导体器件及其制造方法 Download PDF

Info

Publication number
CN102694019A
CN102694019A CN2011102554978A CN201110255497A CN102694019A CN 102694019 A CN102694019 A CN 102694019A CN 2011102554978 A CN2011102554978 A CN 2011102554978A CN 201110255497 A CN201110255497 A CN 201110255497A CN 102694019 A CN102694019 A CN 102694019A
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
dielectric film
semiconductor device
nitride compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102554978A
Other languages
English (en)
Other versions
CN102694019B (zh
Inventor
吉冈启
齐藤泰伸
藤本英俊
大野哲也
斋藤涉
杉山亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102694019A publication Critical patent/CN102694019A/zh
Application granted granted Critical
Publication of CN102694019B publication Critical patent/CN102694019B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供氮化物半导体器件及其制造方法。氮化物半导体器件具备第1半导体层、第2半导体层、第1电极、第2电极、第3电极、第1绝缘膜和第2绝缘膜。第2半导体层设置在第1半导体层之上。第2半导体层包含具有比第1半导体层的禁带宽度还宽的禁带宽度的氮化物半导体。第2半导体层具有孔部。第1电极设置在孔部内。第2电极设置在第2半导体层之上。第3电极在第2半导体层之上，在第2电极之间夹着第1电极地设置，与第2半导体层电连接。第1绝缘膜是含有氧的膜。第1绝缘膜设置在第1电极和孔部的内壁之间及第1电极和第2电极之间，与第3电极分离设置。第2绝缘膜是含有氮的膜。第2绝缘膜在第1电极和第3电极之间与第2半导体层相接地设置。

Description

氮化物半导体器件及其制造方法
相关专利申请交叉参考说明
本发明基于并要求享受申请号为2011-064254，申请日为2011年3月23日的日本专利申请的优先权，该在先专利申请的所有内容通过参考包含在本申请中。
技术领域
本发明涉及氮化物半导体器件及其制造方法。
背景技术
近年来，正在开发使用了碳化硅(SiC)、氮化物半导体等代替硅的新材料的元件。
已知其中之一，若形成层叠了作为氮化物半导体的氮化镓(GaN)和氮化铝镓(AlGaN)的异质结，则在其界面产生二维电子气(2DEG)。将该2DEG作为沟道利用的异质结构场效应型晶体管(HFET：Hetero-structure Field Effect Transistor)具有高耐压、低导通电阻的特性。
于是，在GaN系HFET中，作为实现常关闭(normally-off)化的构造有如下情形：形成凹槽(Recess)构造，并隔着绝缘膜形成栅电极。在这样的氮化物半导体器件中，为了得到低导通电阻、高耐压及高可靠性，而需要进一步的改善。
发明内容
本发明的实施方式提供可以达成低导通电阻、高耐压及高可靠性的氮化物半导体器件及其制造方法。
实施方式相关的氮化物半导体器件，具备第1半导体层、第2半导体层、第1电极、第2电极、第3电极、第1绝缘膜和第2绝缘膜。
第1半导体层包含氮化物半导体。
第2半导体层设置在所述第1半导体层之上。第2半导体层包含具有比所述第1半导体层的禁带宽度还宽的禁带宽度的氮化物半导体。第2半导体层具有孔部。
第1电极设置在所述孔部内。
第2电极设置在所述第2半导体层之上，与所述第2半导体层电连接。
第3电极在所述第2半导体层之上，被设置成在该第3电极和所述第2电极之间夹着所述第1电极，与所述第2半导体层电连接。
第1绝缘膜是含有氧的膜。第1绝缘膜设置在所述第1电极和所述孔部的内壁之间及所述第1电极和所述第2电极之间，与所述第3电极分离设置。
第2绝缘膜是含有氮的膜。第2绝缘膜在所述第1电极和所述第3电极之间与所述第2半导体层相接地设置。
而且，其它实施方式相关的氮化物半导体器件的制造方法具备如下工序：在支持基板上，形成包含氮化物半导体的第1半导体层，在所述第1半导体层之上，形成具有比所述第1半导体层的禁带宽度还宽的禁带宽度、且包含氮化物半导体的第2半导体层，在所述第2半导体层之上，形成含有氮的第2绝缘膜的工序；将所述第2绝缘膜及所述第2半导体层的一部分除去而形成孔部的工序；形成含有氧的第1绝缘膜，以便覆盖所述孔部的内壁及所述第2绝缘膜的工序；将从所述孔部看的一侧的所述第1绝缘膜的至少一部分除去的工序；在从所述孔部看的另一侧形成与所述第2半导体层电连接的第2电极，在所述孔部的一侧与所述第1绝缘膜分离地形成与所述第2半导体层电连接的第3电极的工序；及在所述孔部内隔着所述第1绝缘膜形成第1电极的工序。
根据本发明的实施方式，可以提供兼备低导通电阻、高耐压及高可靠性的氮化物半导体器件及其制造方法。
附图说明
图1是例示了第1实施方式相关的氮化物半导体器件的构成的示意性剖面图。
图2是第1实施方式相关的氮化物半导体器件的示意性平面图。
图3是例示了第1实施方式相关的其它氮化物半导体器件的构成的示意性剖面图。
图4是例示了第1实施方式相关的该其它氮化物半导体器件的构成的示意性剖面图。
图5是例示了第1实施方式相关的另外其它氮化物半导体器件的构成的示意性剖面图。
图6是例示了第2实施方式相关的氮化物半导体器件的示意性剖面图。
图7是例示了第3实施方式相关的氮化物半导体器件的构成的示意性剖面图。
图8(a)～图9(c)是依次说明制造方法的一个例子的示意性剖面图。
图10(a)～图11(c)是依次说明制造方法的一个例子的示意性剖面图。
图12(a)～(c)是依次说明制造方法的一个例子的示意性剖面图。
具体实施方式
以下，根据附图说明本发明的实施方式。
并且，附图是示意性的而且是概念性的，各部分的厚度和宽度的关系、部分间的大小比例系数等不必限于与现实的东西一样。而且，即使表示相同部分的情况下，有时相互的尺寸、比例系数因图而异地示出。
而且，在本申请说明书和各图中，对在前面的图中已说明的部分相同的要素附加同一符号，并适当省略说明。
(第1实施方式)
图1是例示了第1实施方式相关的氮化物半导体器件的构成的示意性剖面图。
图2是第1实施方式相关的氮化物半导体器件的示意性平面图。
图1是图2所示的A-A’线箭头视的示意性剖面图。
如图1所示，第1实施方式相关的氮化物半导体器件110具备第1半导体层3、第2半导体层4、第1电极10、第2电极7、第3电极8、第1绝缘膜6和第2绝缘膜5。
在氮化物半导体器件110中，隔着形成在支持基板1之上的缓冲层2形成第1半导体层3。在此，为了便于说明，将从第1半导体层3向第2半导体层4的方向设为上(上侧)，将其相反方向设为下(下侧)。
第1半导体层3包含氮化物半导体。第2半导体层4设置在第1半导体层3之上。该第2半导体层4包含具有比第1半导体层3的禁带宽度还宽的禁带宽度的氮化物半导体。第2半导体层4具有孔部4a。如图1所例示的孔部4a达到第1半导体层3。
在此，在本说明书中所谓“氮化物半导体”是指包含化学式BαInβAlγGa1-α-β-γN(0≤α≤1，0≤β≤1，0≤γ≤1，α+β+γ≤1)中组成比α、β及γ在各自的范围内变化的全部组成的半导体的材料。进而，在上述化学式，还包括N(氮)以外的V族元素的材料、还包含为了控制导电型等各种物性而添加的各种元素的材料、及还包含无意中而含有的各种元素的材料，都被包含在“氮化物半导体”中。
在实施方式中，作为氮化物半导体，以GaN及AlGaN的III-V族氮化物半导体为例。
氮化物半导体器件110是常关闭型的场效应晶体管。
在第1半导体层3中，使用未掺杂的AlXGa1-XN(0≤X≤1)。在此，所谓“未掺杂”是指有意地不掺杂杂质的状态。作为一个例子，在实施方式中，第1半导体层3是GaN。第1半导体层3起到沟道层的作用。
在第2半导体层4中，使用未掺杂的AlYGa1-YN(0≤Y≤1，X≤Y)。做为一个例子，在实施方式中，第2半导体层4的Al组成是25％的AlGaN。是未掺杂的AlGaN的第2半导体层4的禁带宽度，比是未掺杂的GaN的第1半导体层3的禁带宽度还宽。
第1电极10设置在孔部4a内。在第1电极10和孔部4a的内壁之间，设有第1绝缘膜6。即，第1电极10具有在孔部4a内隔着第1绝缘膜6而埋入的部分。通过在孔部4a内隔着第1绝缘膜6埋入第1电极10，而构成凹构造(凹槽构造)9。在实施方式中，第1电极10是栅电极。在本例中，栅电极是MIS(Metal Insulator Semiconductor)型栅电极。
第2电极7设置在第2半导体层4之上，与第2半导体层4电连接。即，第2电极7与第2半导体层4欧姆接合。在实施方式中，第2电极7是源电极。
在第2半导体层4之上，在第3电极8和第2电极7之间夹着第1电极10地设置第3电极8。第3电极8与第2半导体层4电连接。即，第3电极8与第2半导体层4欧姆接合。在实施方式中，第3电极8是漏电极。
第1绝缘膜6是含有氧的膜。第1绝缘膜6设置在第1电极10和孔部4a的内壁之间、以及第1电极10和第2电极7之间。第1绝缘膜6与第3电极8分离设置。即，在第1绝缘膜6的第3电极8侧的端部6a和第3电极8之间，具有未设置第1绝缘膜6的区域。
在第1绝缘膜6中，例如使用氧化硅(SiO2)。
第2绝缘膜5是含有氮的膜。第2绝缘膜5在第1电极10和第3电极8之间与第2半导体层4相接地设置。
在第2绝缘膜5中，例如使用氮化硅(SiNx)。
如图2所示，第1电极10、第2电极7及第3电极8各设置多个，在一个方向上延伸。第2电极7及第3电极8相互交替配置，相互在相反侧与各自的焊盘P2及P3连接。即，第2电极7及第3电极8从各自的焊盘P2及P3呈梳齿状延伸，相互不同地配置。而且，在相邻的第2电极7及第3电极8之间，配置着第1电极10。多个第1电极10在一侧与焊盘P1导通。
在如图2表示的例子中，平行排列的4个第2电极7和平行排列的3个第3电极8相互隔有间隙地配置。第1电极10被配置在第2电极7和第3电极8之间靠近第2电极7的位置。即，第1电极10和第3电极8的间隙比第1电极10和第2电极7的间隙还宽。
成为与这样的电极布图相对应地并联连接了多个元件(场效应晶体管)的状态。构成了多个元件的元件区域S的周边为元件分离区域IS。
在这样的氮化物半导体器件110中，例如，将第2电极(源电极)7接地而在第3电极(漏电极)8上施加了正电压的状态下，在第1电极(栅电极)10上施加电压，控制在第3电极8和第2电极7之间流过的电流。
如图1所示，在作为流过电流的沟道的第1半导体层(未掺杂的GaN)3和第2半导体层(未掺杂的AlGaN)4的界面，被设置在第3电极8和第2电极7之间的凹构造9断开。因此，在第1电极10上相对于第2电极7施加正的电压，在第1半导体层3和第2绝缘膜5的界面发生电子，从而可以从第3电极8向第2电极7流过漏极电流。即，本实施方式相关的氮化物半导体器件110，实现了常关闭的动作。
在本实施方式相关的氮化物半导体器件110中，对于为第1电极10之下的沟道的界面，例如使用是SiO2的第1绝缘膜6和例如是GaN的第1半导体层3的界面。成为栅绝缘膜的第1绝缘膜6使用SiO2，从而与作为栅绝缘膜使用SiNx的情况相比较，能提供具有低导通电阻及高可靠性的元件。
即，SiO2的带隙大，所以适于作为针对GaN的电子的绝缘膜。而且，SiO2是稳定的非晶质，容易得到捕获中心少的膜。由此，能够提高晶体管的栅绝缘膜有关的可靠性、以及晶体管的导通状态下的动作稳定性。
而且，在第1电极10和第3电极8之间，在是AlGaN的第2半导体层4的表面，在第2半导体层4之上以相接的状态设置是SiNx的第2绝缘膜5。由此，第2绝缘膜5起到第2半导体层4的保护膜的作用。使用是SiNx的第2绝缘膜5来保护第2半导体层4，从而提高氮化物半导体器件110的耐压。
在此，作为在是氮化物半导体的第2半导体层4之上设置的绝缘膜，为SiNx和SiO2的层叠构造的情况下，有时SiO2的氧扩散到SiNx的膜内。
例如，为了使作为栅绝缘膜的SiO2和作为第2半导体层4的氮化物半导体(GaN或AlGaN)的界面稳定，需要例如600℃以上的热处理。该热处理时，有时SiO2的氧扩散到SiNx的膜内。
若氧扩散到SiNx的膜内，则存在与SiNx的膜相接的氮化物半导体的表面氧化的可能性。于是，为了通过SiNx的绝缘膜充分保护氮化物半导体，考虑使膜厚变厚。但是，若使SiNx的膜厚变厚，则因由与层叠于此的SiO2的膜之间的热膨胀系数之差引起的应力，而使氮化物半导体的表面劣化，招致可靠性降低。
在本实施方式中，在凹构造9的第3电极8侧，是SiNx的第1绝缘膜6与第3电极8分离设置。即，在作为该第1绝缘膜6和第3电极8的分离部分的区域R1，在SiNx之上重叠SiO2。也就是说，由于在区域R1未设置引起第2半导体层(氮化物半导体)4的表面氧化的SiO2，所以可以抑制SiO2的氧所引起的第2半导体层4的表面的氧化。
在此，成为电流崩塌(Collapse)的原因的氮化物半导体表面处的电子的捕获，主要发生在稍稍离开凹构造9的区域，特别是比作为栅电极的第1电极10的端部还靠漏极侧(第3电极8侧)。因此，在第1电极10和第3电极8之间的第2绝缘膜(SiNx)5之上不设置第1绝缘膜(SiO2)6，而使第1绝缘膜6的端部尽量靠近第1电极10的端部地设置。由此，能够将电流崩塌引起的导通电阻增加抑制为最小限度。
这样，在实施方式相关的氮化物半导体器件110中，(1)通过作为成为栅绝缘膜的第1绝缘膜6而使用SiO2，能谋求导通电阻的降低及可靠性的提高，(2)通过由是SiNx的第2绝缘膜5来保护第2半导体层4，能谋求耐压的提高，(3)通过在区域R1内在SiNx之上不重叠SiO2，而能将电流崩塌引起的导通电阻增加抑制为最小限度。
图3是例示了第1实施方式相关的其它氮化物半导体器件的构成的示意性剖面图。
如图3所示，在该氮化物半导体器件111，与图1所示的氮化物半导体器件110相比较，第1绝缘膜61的第3电极8侧的端部61a不同。
在氮化物半导体器件111的第1绝缘膜61中，第3电极8侧的端部61a不设在第2绝缘膜5之上。第1绝缘膜61沿着孔部4a的内壁形成，在第3电极8侧，以使内壁立起的状态而不覆盖在第2绝缘膜5侧上地设置。
在这样的氮化物半导体器件111中，与氮化物半导体器件110相比较，在第1绝缘膜6和第3电极8之间的间隙被设置得较大。即，在第1绝缘膜6和第3电极8的间隙即区域R2中，在第2绝缘膜5之上不设第1绝缘膜6。区域R2比区域R1宽。因此，氮化物半导体器件111与氮化物半导体器件110相比较，可以更有效地抑制由作为第1绝缘膜6的SiO2的氧引起的第2半导体层(氮化物半导体)4的表面的氧化。
图4是例示了第1实施方式相关的其它氮化物半导体器件的构成的示意性剖面图。
如图4所示，在该氮化物半导体器件112中，与如图1所示的氮化物半导体器件110相比较，第1电极10的端部的形状不同。
即，氮化物半导体器件112的第1电极10的端部10a向第3电极8侧延伸，覆盖第1绝缘膜6的端部6a地设置。
通过这样的第1电极10的构造，可以对第1绝缘膜6的端部6a发挥电场屏蔽効果。
即，在作为栅电极的第1电极10和作为漏电极的第3电极8之间施加的电场，集中于第1电极10的第3电极8侧的端部10a。另一方面，第1绝缘膜6的第3电极8侧的端部6a覆盖在第2绝缘膜5之上。在该第1绝缘膜6的端部6a，SiO2的氧的影响可能波及到作为氮化物半导体的第2半导体层4，在此若施加高电场则与引起电流崩塌的原因相牵连。
于是，像该氮化物半导体器件112那样，覆盖第1绝缘膜6的端部6a的外侧地形成第1电极10的端部10a，从而使因是SiO2的第1绝缘膜6而受到影响的第2半导体层4的表面被第1电极10屏蔽，从而保护其不受高电场的影响。由此，能抑制电流崩塌的成因。
图5是例示了第1实施方式相关的另一其它氮化物半导体器件的构成的示意性剖面图。
如图5所示，在该氮化物半导体器件113中，与如图1所示的氮化物半导体器件110相比较，增加了第4电极11这点不同。
即，第4电极11被设置成覆盖第1绝缘膜6的端部6a。虽然第4电极11与作为栅电极的第1电极10分离，但电导通。
通过设置这样的第4电极11，因是SiO2的第1绝缘膜6而使受到氧化的影响的第2半导体层4的表面，被第4电极10屏蔽，从而保护其不受高电场的影响。由此，能抑制电流崩塌的成因。
(第2实施方式)
图6是例示了第2实施方式相关的氮化物半导体器件的构成的示意性剖面图。
如图6所示，第2实施方式相关的氮化物半导体器件120具备第1半导体层3、第2半导体层4、第1电极10、第2电极7、第3电极8、第1绝缘膜6和第2绝缘膜5。
在第2实施方式相关的氮化物半导体器件120中，在第1电极10和第2电极7之间，与第2半导体层4相接地设置第1绝缘膜6。
在作为栅电极的第1电极10和作为源电极的第2电极10之间设置的绝缘膜，影响氮化物半导体器件120的动作特性。例如，对漏极电流相对于栅极电压的滞后产生影响。
像本实施方式那样，在第1电极10和第2电极7之间，使与第2半导体层4相接的绝缘膜为是SiO2的第1绝缘膜6，从而与SiNx的情况相比较，可以抑制上述滞后的影响。
(第3实施方式)
图7是例示了第3实施方式相关的氮化物半导体器件的构成的示意性剖面图。
如图7所示，在第3实施方式相关的氮化物半导体器件130中，与如图1所示的氮化物半导体器件110相比较，第1电极10和第2电极7之间的绝缘膜不同。
即，在氮化物半导体器件130中，设置在第1电极10和第2电极7之间的第1绝缘膜6，与第2半导体层4相接地设置。
在这样的氮化物半导体器件130中，通过作为成为栅绝缘膜的第1绝缘膜6而使用SiO2，通过由是SiNx的第2绝缘膜5保护第2半导体层4，通过在区域R1不在SiNx之上重叠SiO2，而可以与氮化物半导体器件110一样，得到上述(1)～(3)的効果。
再者，在氮化物半导体器件130中，设置在第1电极10和第2电极7之间的第1绝缘膜6与第2半导体层4相接地设置，所以可以具有与氮化物半导体器件120同样的効果，即，可以抑制氮化物半导体器件130的动作特性(漏极电流相对于栅极电压)的滞后的影响。
(第4实施方式)
第4实施方式是第1实施方式相关的氮化物半导体器件110、111、112及113的制造方法。并且，在此，作为一个例子而说明氮化物半导体器件112的制造方法。
图8～图9是依次说明氮化物半导体器件112的制造方法的一个例子的示意性剖面图。
首先，如图8(a)所示，在支持基板1之上形成缓冲层2，在这之上形成第1半导体层3及第2半导体层4。第1半导体层3例如是GaN。第2半导体层4例如是AlGaN。第1半导体层3及第2半导体层4例如使用MOCVD(Metal Organic Chemical Vapor Deposition)法依次层叠。
而且，在第2半导体层4之上，形成作为第2绝缘膜5的SiNx。第2绝缘膜5的厚度例如为10纳米(nm)～20nm左右。
接着，如图8(b)所示，在第2绝缘膜5的形成第2电极7及第3电极8的位置形成开口。开口通过例如对第2绝缘膜5进行湿法蚀刻而形成。
接着，如图8(c)所示，对第2绝缘膜5、第2半导体层4及第1半导体层3的一部分进行蚀刻而形成孔部4a。由SiNx形成的第2绝缘膜5，例如通过湿法蚀刻而除去，是AlGaN的第2半导体层4及是GaN的第1半导体层3例如通过干法蚀刻而除去。
接着，如图8(d)所示，在支持基板1上的整个面形成作为第1绝缘膜6的SiO2。作为第1绝缘膜6的SiO2，例如通过CVR(Chemical VaporReaction)形成。第1绝缘膜6形成在孔部4a的内壁及第2绝缘膜5之上。
接着，如图9(a)所示，进行第1绝缘膜6的蚀刻。通过该蚀刻，从第1绝缘膜6之中的形成第2电极7的位置、及形成第3电极8的位置到孔部4a的位置都除去。是SiO2的第1绝缘膜6例如通过湿法蚀刻而除去。在蚀刻了第1绝缘膜6之后，实施PDA(Post Deposition Annealing)处理。作为PDA处理，实施例如900℃、10分钟左右的热处理。由此，使作为第1绝缘膜6的SiO2和氮化物半导体(GaN或AlGaN)的界面稳定化。
接着，如图9(b)所示，在第2半导体层4露出的位置，各形成第2电极7及第3电极8。第2电极7形成在从孔部4a看的一侧，第3电极8形成在从孔部4a看的另一侧。第2电极7及第3电极8通过例如650℃、15秒左右的热处理而与第2半导体层4欧姆接合。第2电极7起到源电极的作用，第3电极8起到漏电极的作用。
在形成了第2电极7及第3电极8之后，在元件区域的周边形成元件分离区域(未图示)。
然后，如图9(c)所示，在孔部4a内形成第1电极10。在孔部4a内隔着第1绝缘膜6形成第1电极10。由此构成凹构造9。第1电极10起到栅电极的作用。由此，在凹构造9的第3电极8侧，是SiNx的第1绝缘膜6与第3电极8被分离设置的氮化物半导体器件112完成。并且，为了制造氮化物半导体器件110、111及113，除了变更在图9(c)中所示的第1电极10的蚀刻的形状以外，可以通过同样的工序来制造。
(第5实施方式)
第5实施方式是第2实施方式相关的氮化物半导体器件120的制造方法。
图10～图11是依次说明氮化物半导体器件120的制造方法的一个例子的示意性剖面图。
首先，如图10(a)所示，在支持基板1之上形成缓冲层2，在这之上形成第1半导体层3及第2半导体层4。第1半导体层3例如是GaN。第2半导体层4例如是AlGaN。而且，在第2半导体层4之上，形成作为第2绝缘膜5的SiNx。第2绝缘膜5的厚度例如是10nm～20nm左右。
接着，如图10(b)所示，在从第2绝缘膜5的形成第3电极的位置及形成孔部4a的位置到形成第2电极7的位置形成开口。开口例如通过对第2绝缘膜5进行湿法蚀刻而形成。
接着，如图10(c)所示，将第2半导体层4露出的部分的一部分及第1半导体层3的一部分蚀刻而形成孔部4a。是AlGaN的第2半导体层4及是GaN的第1半导体层3例如通过干法蚀刻而除去。
接着，如图10(d)所示，在支持基板1上的整个面形成作为第1绝缘膜6的SiO2。作为第1绝缘膜6的SiO2例如通过CVR而形成。在孔部4a的内壁、孔部4a的一侧的第2半导体层4之上及孔部4a的另一侧的第2绝缘膜5之上形成第1绝缘膜6。
接着，如图11(a)所示，进行第1绝缘膜6的蚀刻。通过该蚀刻，除去第1绝缘膜6之中的形成第2电极7的位置、形成第3电极8的位置。是SiO2的第1绝缘膜6例如通过湿法蚀刻而除去。在蚀刻第1绝缘膜6之后，实施PDA处理。作为PDA处理，实施例如900℃、10分钟左右的热处理。由此，使作为第1绝缘膜6的SiO2和氮化物半导体(GaN或AlGaN)的界面稳定化。
接着，如图11(b)所示，在第2半导体层4露出的位置，分别形成第2电极7及第3电极8。第2电极7形成在从孔部4a看的一侧，第3电极8形成在从孔部4a看的另一侧。第2电极7及第3电极8通过例如650℃、15秒左右的热处理而与第2半导体层4欧姆接合。第2电极7起到源电极的作用，第3电极8起到漏电极的作用。
在形成了第2电极7及第3电极8之后，在元件区域的周边形成元件分离区域(未图示)。
然后，如图11(c)所示，在孔部4a内形成第1电极10。在孔部4a内隔着第1绝缘膜6而形成第1电极10。第1电极10起到栅电极的作用。由此，在第1电极10和第2电极7之间，第2半导体层4和是SiO2的第1绝缘膜6相接的氮化物半导体器件120完成。
(第6实施方式)
第6实施方式是第3实施方式相关的氮化物半导体器件130的制造方法。
图12是依次说明氮化物半导体器件130的制造方法的一个例子的示意性剖面图。
在第6实施方式相关的制造方法中，由于与第5实施方式相关的制造方法之中的如图10(a)～(d)例示的工序相同，所以从下一工序进行说明。
接着，如图12(a)所示，进行第1绝缘膜6的蚀刻。通过该蚀刻，从第1绝缘膜6之中形成第2电极7的位置、形成第3电极8的位置到孔部4a的位置进行除去。是SiO2的第1绝缘膜6例如通过湿法蚀刻而除去。在蚀刻了第1绝缘膜6之后，实施PDA处理。作为PDA处理，实施例如900℃、10分钟左右的热处理。由此，使作为第1绝缘膜6的SiO2和氮化物半导体(GaN或AlGaN)的界面稳定。
接着，如图12(b)所示，在第2半导体层4露出的位置，分别形成第2电极7及第3电极8。第2电极7形成在从孔部4a看的一侧，第3电极8形成在从孔部4a看的另一侧。第2电极7及第3电极8通过例如650℃、15秒左右的热处理而与第2半导体层4欧姆接合。第2电极7起到源电极的作用，第3电极8起到漏电极的作用。
在形成了第2电极7及第3电极8之后，在元件区域的周边形成元件分离区域(未图示)。
然后，如图12(c)所示，在孔部4a内形成第1电极10。在孔部4a内隔着第1绝缘膜6形成第1电极10。第1电极10起到栅电极的作用。由此，氮化物半导体器件130完成。
在上述任一实施方式中，有关支持基板1，使用能够外延生长氮化物半导体的材料即可。作为支持基板1，例如可以例举GaN、SiC、蓝宝石、Si。而且，有关半导体层的导电型，是n型、p型、半绝缘型中的任意型即可。而且，对于在支持基板1和第1半导体层3之间的缓冲层2，为生长第1半导体层3时的基体即可，也可以是交替地层叠例如低温生长的AlN层、AlGaN及GaN的超晶格构造。
而且，在上述任一实施方式中，虽然作为第1半导体层3的材料使用未掺杂的GaN，但第1半导体层3以在第1半导体层3的第2半导体层4侧的界面发生二维电子气，并使发生的二维电子气起到沟道的作用为主要目的，所以不限定为未掺杂，也可以是掺杂为n型或p型。除GaN以外，第1半导体层3也可以是AlGaN、InAlN、InAlGaN等氮化物半导体。而且，第1半导体层3不必是由单一的材料构成的层，也可以是GaN及AlGaN、GaN及p型GaN等多层构造。
而且，在上述任一实施方式中，虽然作为第2半导体层4的材料使用未掺杂的AlGaN，但第2半导体层4以在第1半导体层3的第2半导体层4侧的界面发生二维电子气为主要的作用，所以不必限定于未掺杂，也可以是掺杂为n型或p型。除了AlGaN以外，第2半导体层4也可以是InAlN、InAlGaN等氮化物半导体，只要满足禁带宽度比第1半导体层3的禁带宽度还宽的条件即可。而且，第2半导体层4不必是由单一材料构成的层，也可以是AlGaN、GaN及AlGaN、AlGaN及AlN这样的多层构造。
再者，在上述实施方式中，作为凹构造9，虽然例示了贯通第2半导体层4并以第1半导体层3为底部的例子，但是也能以第2半导体层4为底部。在任一实施方式中，只要能起到常关闭元件的作用，也可以应用那种凹构造9。
而且，在上述任一实施方式中，虽然作为第1绝缘膜6的例子使用了SiO2，但也可以是AlOx、MgO或HfO2，只要是Si器件中常用的SiON、HfSiON等含有氮的氧化膜即可。而且，虽然作为第2绝缘膜5的例子使用了SiNx，但也可以是AlN、BN等高电阻氮化物半导体。
如以上说明的那样，根据实施方式相关的氮化物半导体器件及其制造方法，可以达成低导通电阻、高耐压及高可靠性。
并且，虽然以上说明了实施方式及其变化例，但本发明不限于这些例子。例如，针对上述各实施方式或其变化例，本领域的技术人员适当地进行构成要素的增加、删除、变更设计的发明，适当组合各实施方式的特征而成的发明，只要具备本发明的宗旨就被包含于本发明的范围内。
虽然说明了本发明的几个实施方式，但是这些实施方式是作为例子而提示的，并无限定发明范围的意图。这些新的实施方式能通过其它各种方式实施，在不超出本发明的宗旨的范围内，可以进行各种省略、置换、变更。这些实施方式及其变化都包含于本发明的范围和宗旨内，而且包含于权利要求所记载的发明及其等同的范围内。

Claims (17)

1.一种氮化物半导体器件，其特征在于，具备：
第1半导体层，包含氮化物半导体；
第2半导体层，设置在所述第1半导体层之上，包含具有比所述第1半导体层的禁带宽度还宽的禁带宽度的氮化物半导体，并具有孔部；
第1电极，设置在所述孔部内；
第2电极，设置在所述第2半导体层之上，与所述第2半导体层电连接；
第3电极，在所述第2半导体层之上，被设置成在该第3电极和所述第2电极之间夹着所述第1电极，并与所述第2半导体层电连接；
第1绝缘膜，是含有氧的膜，设置在所述第1电极和所述孔部的内壁之间、及所述第1电极和所述第2电极之间，并与所述第3电极分离设置；及
第2绝缘膜，是含有氮的膜，在所述第1电极和所述第3电极之间与所述第2半导体层相接地设置。
2.如权利要求1所记载的氮化物半导体器件，其特征在于，
所述第1绝缘膜与所述第2半导体层相接。
3.如权利要求1所记载的氮化物半导体器件，其特征在于，
所述第1电极被设置成覆盖所述第1绝缘膜的所述第3电极侧的端部。
4.如权利要求1所记载的氮化物半导体器件，其特征在于，
还具备第4电极，与所述第1电极导通，并覆盖所述第1绝缘膜的所述第3电极侧的端部。
5.如权利要求1所记载的氮化物半导体器件，其特征在于，
所述第1绝缘膜包含氧化硅。
6.如权利要求1所记载的氮化物半导体器件，其特征在于，
所述第2绝缘膜包含氮化硅。
7.如权利要求1所记载的氮化物半导体器件，其特征在于，
所述第1半导体层包含AlXGa1-XN，其中，0≤X≤1，
所述第2半导体层包含AlYGa1-YN，其中，0≤Y≤1，X≤Y。
8.如权利要求1所记载的氮化物半导体器件，其特征在于，
所述第1半导体层包括常关闭型的晶体管的沟道。
9.如权利要求1所记载的氮化物半导体器件，其特征在于，
所述第1电极是晶体管的栅电极，
所述第2电极是晶体管的源电极，
所述第3电极是晶体管的漏电极。
10.一种氮化物半导体器件，其特征在于，具备：
第1半导体层，包含氮化物半导体；
第2半导体层，在所述第1半导体层之上设置于一部分，包含具有比所述第1半导体层的禁带宽度还宽的禁带宽度的氮化物半导体，并具有孔部；
第1电极，设置在所述孔部内；
第2电极，设置在所述第2半导体层之上，与所述第2半导体层电连接；
第3电极，在所述第2半导体层之上，被设置成在该第3电极和所述第2电极之间夹着所述第1电极，与所述第2半导体层电连接；
第1绝缘膜，是含有氧的膜，在所述第1电极和所述孔部的内壁之间及在所述第1电极和所述第2电极之间与所述第2半导体层相接地设置；及
第2绝缘膜，是含有氮的膜，在所述第1电极和所述第3电极之间与所述第2半导体层相接地设置。
11.如权利要求10所记载的氮化物半导体器件，其特征在于，
所述第1绝缘膜包含氧化硅。
12.如权利要求10所记载的氮化物半导体器件，其特征在于，
所述第2绝缘膜包含氮化硅。
13.如权利要求10所记载的氮化物半导体器件，其特征在于，
所述第1半导体层包含AlXGa1-XN，其中，0≤X≤1，
所述第2半导体层包含AlYGa1-YN，其中，0≤Y≤1，X≤Y。
14.如权利要求10所记载的氮化物半导体器件，其特征在于，
所述第1半导体层包括常关闭型的晶体管的沟道。
15.如权利要求10所记载的氮化物半导体器件，其特征在于，
所述第1电极是晶体管的栅电极，
所述第2电极是晶体管的源电极，
所述第3电极是晶体管的漏电极。
16.一种氮化物半导体器件的制造方法，其特征在于，具备如下工序：
在支持基板上形成包含氮化物半导体的第1半导体层，在所述第1半导体层之上形成第2半导体层的工序，其中，该第2半导体层具有比所述第1半导体层的禁带宽度还宽的禁带宽度、且包含氮化物半导体；
在所述第2半导体层之上，形成含有氮的第2绝缘膜的工序；
将所述第2绝缘膜及所述第2半导体层的一部分除去而形成孔部的工序；
形成含有氧的第1绝缘膜，以便覆盖所述孔部的内壁及所述第2绝缘膜的工序；
将从所述孔部看的一侧的所述第1绝缘膜的至少一部分除去的工序；
在从所述孔部看的另一侧形成与所述第2半导体层电连接的第2电极，在所述孔部的一侧与所述第1绝缘膜分离地形成与所述第2半导体层电连接的第3电极的工序；及
在所述孔部内隔着所述第1绝缘膜形成第1电极的工序。
17.一种氮化物半导体器件的制造方法，其特征在于，具备如下工序：
在支持基板上形成包含氮化物半导体的第1半导体层，在所述第1半导体层之上形成第2半导体层的工序，其中，该第2半导体层具有比所述第1半导体层的禁带宽度还宽的禁带宽度、且包含氮化物半导体；
在所述第2半导体层之上，形成含有氮的第2绝缘膜的工序；
将所述第2绝缘膜的一部分除去，并将除去了所述第2绝缘膜的部分的所述第2半导体层的一部分除去而形成孔部的工序；
形成含有氧的第1绝缘膜，以便覆盖所述孔部的内壁、在从所述孔部看的一侧设置的所述第2绝缘膜及从所述孔部看的另一侧的所述第2半导体层的工序；
在所述孔部的一侧形成与所述第2半导体层电连接的第2电极，在所述孔部的另一侧形成与所述第2半导体层电连接的第3电极的工序；及
在所述孔部内隔着所述第1绝缘膜形成第1电极的工序。
CN201110255497.8A 2011-03-23 2011-08-31 氮化物半导体器件及其制造方法 Expired - Fee Related CN102694019B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011064254A JP5597581B2 (ja) 2011-03-23 2011-03-23 窒化物半導体装置及びその製造方法
JP064254/2011 2011-03-23

Publications (2)

Publication Number Publication Date
CN102694019A true CN102694019A (zh) 2012-09-26
CN102694019B CN102694019B (zh) 2015-04-22

Family

ID=46859371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110255497.8A Expired - Fee Related CN102694019B (zh) 2011-03-23 2011-08-31 氮化物半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US20120241751A1 (zh)
JP (1) JP5597581B2 (zh)
CN (1) CN102694019B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715247A (zh) * 2012-09-28 2014-04-09 富士通株式会社 化合物半导体器件及其制造方法
CN104517962A (zh) * 2013-09-30 2015-04-15 台达电子工业股份有限公司 半导体装置
CN110911490A (zh) * 2018-09-18 2020-03-24 株式会社东芝 半导体装置
CN112532220A (zh) * 2019-09-17 2021-03-19 株式会社东芝 半导体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015032744A (ja) 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
JP6194769B2 (ja) * 2013-11-12 2017-09-13 富士通株式会社 半導体装置及び半導体装置の製造方法
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
US10062776B2 (en) * 2016-02-05 2018-08-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6472839B2 (ja) * 2017-06-20 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US11626513B2 (en) * 2018-12-13 2023-04-11 Intel Corporation Antenna gate field plate on 2DEG planar FET
FR3105580A1 (fr) * 2019-12-20 2021-06-25 Thales Transistor hemt ameliore
US11830913B2 (en) 2020-10-28 2023-11-28 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and fabrication method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155720A1 (en) * 2008-12-24 2010-06-24 Sanken Electric Co., Ltd Field-effect semiconductor device, and method of fabrication
CN101853881A (zh) * 2009-03-31 2010-10-06 三垦电气株式会社 半导体装置以及半导体装置的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2553690B2 (ja) * 1989-02-13 1996-11-13 三菱電機株式会社 非対称構造ｆｅｔの製造方法
JP3555805B2 (ja) * 1996-05-16 2004-08-18 シャープ株式会社 化合物半導体装置
JP3214453B2 (ja) * 1998-08-04 2001-10-02 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
JP2006086354A (ja) 2004-09-16 2006-03-30 Toshiba Corp 窒化物系半導体装置
JP5348364B2 (ja) 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP2009267155A (ja) * 2008-04-25 2009-11-12 Sanken Electric Co Ltd 半導体装置
JP2010050347A (ja) 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP5653607B2 (ja) 2008-11-26 2015-01-14 古河電気工業株式会社 ＧａＮ系電界効果トランジスタおよびその製造方法
JP2010219117A (ja) 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
JP4794656B2 (ja) * 2009-06-11 2011-10-19 シャープ株式会社 半導体装置
US8304812B2 (en) * 2010-02-24 2012-11-06 Panasonic Corporation Terahertz wave radiating element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155720A1 (en) * 2008-12-24 2010-06-24 Sanken Electric Co., Ltd Field-effect semiconductor device, and method of fabrication
CN101853881A (zh) * 2009-03-31 2010-10-06 三垦电气株式会社 半导体装置以及半导体装置的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715247A (zh) * 2012-09-28 2014-04-09 富士通株式会社 化合物半导体器件及其制造方法
CN103715247B (zh) * 2012-09-28 2016-08-10 创世舫电子日本株式会社 化合物半导体器件及其制造方法
CN104517962A (zh) * 2013-09-30 2015-04-15 台达电子工业股份有限公司 半导体装置
CN104517962B (zh) * 2013-09-30 2017-08-25 台达电子工业股份有限公司 半导体装置
CN110911490A (zh) * 2018-09-18 2020-03-24 株式会社东芝 半导体装置
CN110911490B (zh) * 2018-09-18 2023-12-05 株式会社东芝 半导体装置
CN112532220A (zh) * 2019-09-17 2021-03-19 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
CN102694019B (zh) 2015-04-22
US20120241751A1 (en) 2012-09-27
JP2012204351A (ja) 2012-10-22
US9412857B2 (en) 2016-08-09
JP5597581B2 (ja) 2014-10-01
US20150123141A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
CN102694019B (zh) 氮化物半导体器件及其制造方法
US9837519B2 (en) Semiconductor device
JP4705412B2 (ja) 電界効果トランジスタ及びその製造方法
US9768257B2 (en) Semiconductor device
US7291872B2 (en) Semiconductor device and method for fabricating the same
US8963207B2 (en) Semiconductor device
US10249727B2 (en) Semiconductor device with silicon nitride film over nitride semiconductor layer and between electrodes
JP6090764B2 (ja) 窒化物半導体装置およびその製造方法
JP4955292B2 (ja) 半導体装置
US11462635B2 (en) Nitride semiconductor device and method of manufacturing the same
US10840353B2 (en) High electron mobility transistor with dual thickness barrier layer
JP4474292B2 (ja) 半導体装置
JP2017069565A (ja) 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
CN109148574B (zh) 半导体装置和制造半导体装置的方法
CN114402442A (zh) 氮化物基半导体装置及其制造方法
JP2011066464A (ja) 電界効果トランジスタ
JP2013239735A (ja) 電界効果トランジスタ
US20220359669A1 (en) Nitride semiconductor device and method of manufacturing the same
JP2019009459A (ja) 半導体装置および半導体装置の製造方法
US11600721B2 (en) Nitride semiconductor apparatus and manufacturing method thereof
WO2023219046A1 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422

Termination date: 20180831

CF01 Termination of patent right due to non-payment of annual fee