CN102792446A - 用于制造碳化硅半导体器件的方法 - Google Patents

用于制造碳化硅半导体器件的方法 Download PDF

Info

Publication number
CN102792446A
CN102792446A CN2011800136222A CN201180013622A CN102792446A CN 102792446 A CN102792446 A CN 102792446A CN 2011800136222 A CN2011800136222 A CN 2011800136222A CN 201180013622 A CN201180013622 A CN 201180013622A CN 102792446 A CN102792446 A CN 102792446A
Authority
CN
China
Prior art keywords
oxide film
silicon oxide
etching
semiconductor device
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800136222A
Other languages
English (en)
Inventor
大井直树
盐见弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102792446A publication Critical patent/CN102792446A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种用于制造碳化硅半导体器件（100）的方法包括通过借助于采用包含氧气和从由CF4、C2F6、C3F8和SF6组成的组中选择的至少一种氟化合物气体的气体的蚀刻移除氧化硅膜（31）的一部分来形成氧化硅膜（31）的掩膜图案的步骤。

Description

用于制造碳化硅半导体器件的方法
技术领域
本发明涉及一种用于制造碳化硅半导体器件的方法。
背景技术
在制造半导体器件时，需要在半导体衬底上选择性地形成杂质区域的步骤。例如，当形成n沟道型MOSFET（金属氧化物半导体场效应晶体管）时，常常执行在n型半导体衬底的一部分中形成p型区域并且然后在p型区域的一部分中形成n+型区域的步骤以获得npn结构。换言之，形成在扩展方面彼此不同的双掺杂区域。
在使用硅衬底作为半导体衬底的情况下，能够借助于杂质的扩散来调整杂质区域的扩展。因此，已经广泛地使用利用这一点的双扩散方法。
同时，在使用碳化硅衬底作为半导体衬底的情况下，杂质的扩散系数小。这使得难以借助于杂质的扩散调整杂质区域的扩展。换言之，当其中注入有离子的区域经受活化退火时，该区域将形成为几乎没有电荷的杂质区域。因此，不能够使用双扩散方法。
鉴于上述，例如，在日本专利特开No.2008-147576（专利文献1）中公开了下述方法。具体地，首先，在碳化硅衬底上形成由钨制成的离子注入掩膜。然后，n型杂质的离子被注入到碳化硅衬底中。之后，离子注入掩膜的一部分被蚀刻以暴露碳化硅衬底的更大区域。然后，将p型杂质的离子注入到其中。根据该方法，能够通过自对准减少在扩展方面彼此不同的双杂质区域之间的位置关系的变化。这导致在半导体器件的特性方面的变化。
引用列表
专利文献
PTL 1：日本专利特开No.2008-147576
发明内容
技术问题
然而，在专利文献1中公开的方法中，使用内应力大的钨用于离子注入掩膜。因此，在由钨制成的离子注入掩膜与碳化硅衬底之间的内应力的差异可能引起碳化硅衬底的翘曲。特别地，考虑到由于近来的碳化硅衬底具有大面积，因此碳化硅衬底中的翘曲趋于是大的。
因此，在专利文献1中公开的方法中，难以在蚀刻由钨制成的离子注入掩膜的该部分以暴露碳化硅衬底的更大面积时均匀地控制蚀刻宽度。因此，不利地降低了杂质区域的扩展精度。
鉴于此，本发明的目的在于提供一种用于制造碳化硅半导体器件的方法以增加杂质区域的在扩展方面的精度。
解决问题的技术方案
本发明提供了一种用于制造碳化硅半导体器件的方法，包括下述步骤：制备碳化硅衬底；在碳化硅衬底上形成氧化硅膜；通过借助于采用第一气体的第一蚀刻移除氧化硅膜的一部分来形成氧化硅膜的第一掩膜图案，该第一气体包含CHF3；借助于将第一离子离子注入到包括具有第一掩膜图案的氧化硅膜的碳化硅衬底中，来形成具有第一导电类型的第一杂质区域；通过借助于采用第二气体的第二蚀刻移除氧化硅膜的一部分来形成氧化硅膜的第二掩膜图案，该第二气体包含氧气和从由CF4、C2F6、C3F8和SF6组成的组中选择的至少一种氟化合物气体；以及借助于将第二离子离子注入到包括具有第二掩膜图案的氧化硅膜的碳化硅衬底中，来形成具有于第一导电类型不同的第二导电类型的第二杂质区域。
这里，在本发明中的用于制造碳化硅半导体器件的方法中，第二气体中的氧气的比率优选地为30体积%或更大。
此外，在本发明中的用于制造碳化硅半导体器件的方法中，第二蚀刻中的蚀刻选择性优选地不小于0.5并且不大于2。
此外，在本发明中的用于制造碳化硅半导体器件的方法中，形成氧化硅膜的步骤优选地包括下述步骤：在碳化硅衬底上形成蚀刻停止层；以及在蚀刻停止层上形成氧化硅膜。
此外，在本发明中的用于制造碳化硅半导体器件的方法中，蚀刻停止层优选地包含从由镍、铝和钛组成的组中选择的至少一种金属。
此外，在本发明中的用于制造碳化硅半导体器件的方法中，蚀刻停止层优选地由堆叠体构成，在该堆叠体中，从碳化硅衬底侧开始，依次堆叠由钛制成的第一层、由镍或铝制成的第二层以及由钛制成的第三层。
本发明的有利效果
本发明提供了一种用于制造碳化硅半导体器件的方法以实现提高杂质区域的在扩展方面的精度。
附图说明
图1是示出根据本实施例中的用于制造碳化硅半导体器件的方法制造的一个示例性碳化硅半导体器件的示意性横截面图。
图2是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的一部分的示意性横截面图。
图3是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的另一部分的示意性横截面图。
图4是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的另一部分的示意性横截面图。
图5是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的另一部分的示意性横截面图。
图6是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的另一部分的示意性横截面图。
图7是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的另一部分的示意性横截面图。
图8是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的另一部分的示意性横截面图。
图9是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的另一部分的示意性横截面图。
图10是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的另一部分的示意性横截面图。
图11是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的另一部分的示意性横截面图。
图12是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的另一部分的示意性横截面图。
图13是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的另一部分的示意性横截面图。
图14是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的另一部分的示意性横截面图。
具体实施方式
下面描述本发明的实施例。应注意的是，在本发明的附图中，相同的附图标记表示相同或等效的部分。
图1是示出根据本实施例中的用于制造碳化硅半导体器件的方法制造的一个示例性碳化硅半导体器件的示意性横截面图。
如图1中所示，本发明的碳化硅半导体器件是MOSFET 100，具体地是垂直型DiMOSFET（双注入MOSFET）。
MOSFET 100包括：外延衬底90；在外延衬底90的表面中形成的p区域123（均具有深度D1）和n+区域124（均具有深度D2）；在外延衬底90的表面上形成的源电极111和氧化物膜126；在源电极111上形成的上部源电极127；在氧化物膜126上形成的栅电极110；以及在外延衬底90的背侧表面上形成的漏电极112。
外延衬底90包括：单晶衬底80；在单晶衬底80上形成的缓冲层121；在缓冲层121上设置的击穿电压保持层122；在击穿电压保持层122的表面中设置的p区域123；以及在p区域123中设置的n+区域124。MOSFET 100的平面形状（从图1中的上方看的形状）可以例如为边长为2mm或更大的矩形或正方形。
单晶衬底80和缓冲层121中的每一个优选地由具有n型导电性的碳化硅形成。缓冲层121可以适于包含浓度为例如5×1017cm-3的n型杂质。此外，缓冲层121可以适于具有例如大约为0.5μm的厚度。
击穿电压保持层122优选地由n型导电性的碳化硅形成。击穿电压保持层122可以适于包含浓度为例如5×1015cm-3的n型杂质。此外，击穿电压保持层122可以适于具有例如大约为10μm的厚度。
外延衬底90具有表面S0，在表面S0中形成多个p型导电性的p区域123并且在其间具有间隔。在表面S0中，n+区域124形成在p区域123中的每一个内。在表面S0上，p区域123具有夹在击穿电压保持层122和n+区域124之间的沟道区域，该沟道区域由栅电极110覆盖并且其间插入有氧化物膜126。沟道区域具有沟道长度CL。
在表面S0中，氧化物膜126形成在多个p区域123之间的击穿电压保持层122的暴露部分上。这里，形成氧化物膜126以在相邻的两个p区域123中的一个中的n+区域124、该p区域123、在相邻的p区域123之间的击穿电压保持层122的暴露部分、另一p区域123和另一p区域123中的n+区域124上延伸。
在氧化物膜126上，形成栅电极110。氧化物膜126的其上形成栅电极110的部分具有作为栅极绝缘膜的功能。
在n+区域124中的每一个上，形成源电极111，并且源电极111可以具有与p区域123接触的部分。在源电极111上，形成上部源电极127。
下面参考图2至图14的示意性横截面图描述用于制造图1中所示的MOSFET 100的一个示例性方法。
首先，如图2中所示，制备具有表面S0的外延衬底90（碳化硅衬底）。这里，可以通过例如借助于CVD（化学气相沉积）方法等等将缓冲层121和击穿电压保持层122按该顺序在单晶衬底80的表面上外延生长来形成外延衬底90。
接下来，如图3中所示，在外延衬底90的表面S0上形成蚀刻停止层50。蚀刻停止层50由堆叠体形成，该堆叠体中从外延衬底90侧开始将第一层51、第二层52和第三层53按该顺序堆叠。
这里，第一层51优选地由钛层构成。第二层52优选地由镍层或铝层构成。第三层53优选地由钛层构成。在该情况下，这样由钛层构成的第一层51容易实现与外延衬底90的牢固连接。由镍层或铝层构成的第二层52容易实现下面描述的蚀刻的有效停止。由钛层构成的第三层53容易实现与下面描述的氧化硅膜的牢固连接。
应注意的是，第一层51、第二层52和第三层53中的每一个具有例如大约20nm的厚度。
蚀刻停止层50的构造没有特别的限制，只要蚀刻停止层50能够停止下面描述的蚀刻。然而，蚀刻停止层50优选地包含从由镍、铝和钛组成的组中选择的至少一种金属，并且特别优选地由其中从外延衬底90侧开始将由钛层构成的第一层51、由镍层或铝层构成的第二层52和由钛层构成的第三层53按顺序堆叠的堆叠体构成。
接下来，如图4中所示，在蚀刻停止层50的表面上，形成氧化硅膜31。这里，氧化硅膜31可以借助于例如CVD方法沉积在蚀刻停止层50的表面上。
氧化硅膜31优选地具有不小于0.5μm并且不大于3μm的厚度，更优选地具有不小于1μm并且不大于2.5μm的厚度。当氧化硅膜31具有不小于0.5μm并且不大于3μm的厚度时，特别地，当氧化硅膜31具有不小于1μm并且不大于2.5μm的厚度时，其厚度足以获得对于接下来的步骤的离子注入来说足够的离子注入阻挡能力，并且该膜不太厚并且因此限制了由于氧化硅膜31的膜应力导致的翘曲。此外，这样的厚度可能通过在蚀刻步骤中维持纵横比（aspect ratio）而有利于处理。
接下来，如图5中所示，将光致抗蚀剂膜40形成在氧化硅膜31的表面上。这里，光致抗蚀剂图案40形成为在与氧化硅膜31的下述第一掩膜图案的开口对应的位置处具有开口。可以通过例如将光致抗蚀剂涂布在氧化硅膜31的整个表面上、固化除了与开口对应的部分之外的部分并且移除与开口对应的未固化部分来形成光致抗蚀剂图案40。
接下来，如图6中所示，使用光致抗蚀剂图案40作为掩膜执行第一蚀刻E1以移除氧化硅膜31的一部分。以该方式，移除了氧化硅膜31通过光致抗蚀剂图案40的开口暴露的部分。
这里，使用包含CHF3的第一气体执行各向异性干法蚀刻作为第一蚀刻E1。以该方式，在厚度方向（纵向方向）上蚀刻氧化硅膜31通过光致抗蚀剂图案40暴露的部分以暴露蚀刻停止层50的表面。
接下来，如图7中所示，移除在氧化硅膜31上剩余的光致抗蚀剂图案40。以该方式，氧化硅膜31被提供有包括侧壁S1和由侧壁S1围绕的开口P1的第一掩膜图案。
接下来，如图8中所示，借助于离子注入J1将n型杂质的离子注入到包括具有第一掩膜图案的氧化硅膜31的外延衬底90中，从而形成每个均具有n型导电性的n+区域124。
这里，可以通过例如将n型杂质从氧化硅膜31的第一掩膜图案的开口P1经由蚀刻停止层50注入到外延衬底90中来执行离子注入J1。因此，在氧化硅膜31的第一掩膜图案的开口P1下面的外延衬底90的部分中，可以形成n+区域124以具有从外延衬底90的表面S0起的深度D2。示例性的可使用的n型杂质为磷等等。
接下来，如图9中所示，执行第二蚀刻E2以移除具有第一掩膜图案的氧化硅膜31的部分。因此，例如，如图10中所示，氧化硅膜31被提供有具有侧壁S2和由侧壁S2围绕的开口P2的第二掩膜图案。
这里，使用包含氧气和从由CF4、C2F6、C3F8和SF6组成的组中选择的至少一种氟化合物气体的第二气体执行各向同性干法蚀刻作为第二蚀刻E2。因此，不仅在氧化硅膜31的厚度方向（纵向方向）上而且在其宽度方向（横向方向）上蚀刻氧化硅膜31的部分，从而暴露蚀刻停止层50的表面的更大面积。具体地，由于第二蚀刻E2，第二掩膜图案的侧壁S2中的每一个的高度变为比第一掩膜图案的侧壁S1中的每一个的高度短并且第二掩膜图案中的开口P2中的每一个的宽度变为比第一掩膜图案的开口P1中的每一个的宽度窄。应注意的是，第二气体可以包含除了上述氟化合物气体和氧气之外的气体。这样的气体的示例是氩气等等。
在第二蚀刻E2中，第二气体中的氧气的比率优选地为30体积%或更大，更优选地为50体积%或更大，进一步优选地为70体积%或更大。随着第二气体中的氧气的比率增加到30体积%或更大、50体积%或更大以及70体积%或更大，蚀刻选择性（（每单位时间横向方向上的蚀刻量）/（每单位时间的纵向方向上的蚀刻量））趋于变大。因此，开口中的每一个的宽度可以变得更大，同时限制了氧化硅膜31的厚度（侧壁中的每一个的高度）的减小。为了有效地执行第二蚀刻E2，第二气体中氧气的比率可以优选地为80体积%或更小。
第二蚀刻E2中的蚀刻选择性优选地不小于0.5并且不大于2，更优选地不小于1并且不大于2。当第二蚀刻E2中的蚀刻选择性不小于0.5并且不大于2、特别地不小于1并且不大于2时，氧化硅膜31的开口中的每一个的宽度可以更容易地变得更大同时限制了氧化硅膜31的厚度的减小。
接下来，如图11中所示，借助于离子注入J2将p型杂质的离子注入到包括具有第二掩膜图案的氧化硅膜31的外延衬底90中，从而形成每个均具有p型导电性的p区域123。
这里，可以通过例如将p型杂质的离子从氧化硅膜31的第二掩膜图案的开口P2经由蚀刻停止层50注入到外延衬底90中来执行离子注入J2。因此，在氧化硅膜31的第二掩膜图案的开口P2下面的外延衬底90的部分中，可以形成p区域123以具有从外延衬底90的表面S0起的深度D1。示例性的可使用的p型杂质是铝等等。
接下来，如图12中所示，移除外延衬底90的表面S0上的蚀刻停止层50和氧化硅膜31。因此，在外延衬底90的表面S0处暴露p区域123和n+区域124。
这里，可以通过例如使用氢氟酸的蚀刻来移除蚀刻停止层50和氧化硅膜31。
之后，使外延衬底90的表面S0中的p区域123和n+区域124经受活化退火工艺。可以通过例如在1700摄氏度在氩气氛中对外延衬底90加热30分钟来执行活化退火工艺。
接下来，如图13中所示，氧化物膜126形成在外延衬底90的表面S0上。这里，可以借助于例如干氧化（热氧化）形成氧化物膜126以覆盖都暴露在外延衬底90的表面S0处的击穿电压保持层122、p区域123和n+区域124。可以通过例如在1200℃对外延衬底90加热30分钟来执行干氧化。
接下来，如图14中所示，将源电极111形成在外延衬底90的表面S0上并且将漏电极112形成在外延衬底90的背侧表面上。
这里，例如，可以如下地形成源电极111中的每一个。即，首先，在氧化物膜126的表面上形成具有与将要在该处形成源电极111的部分对应的开口的光致抗蚀剂图案。使用该光致抗蚀剂图案作为掩膜，移除氧化物膜126的一部分以形成开口。之后，形成导电膜以覆盖光致抗蚀剂图案并且与通过氧化物膜126的开口暴露的n+区域124接触。然后，借助于剥离移除光致抗蚀剂图案。以该方式，将在外延衬底90的表面S0上剩余的导电膜形成为与n+区域124接触的源电极111。应注意的是，例如可以使用诸如镍（Ni）的金属膜作为导电膜。
在形成源电极111之后，优选的是，执行用于合金化的热处理。这里，例如可以通过在氩气氛中在950℃对由此具有其上形成的源电极111的外延衬底90加热2分钟来执行用于合金化的处理。
同时，可以通过例如溅射镍来形成漏电极112。
之后，如图1中所示，在源电极111的表面上，形成上部源电极127。另外，在氧化物膜126的表面上，形成栅电极110。以该方式，可以制造图1中所示的MOSFET 100。
应注意的是，可以通过例如溅射镍来形成上部源电极127中的每一个。还应注意的是，可以通过使用例如CVD方法形成多晶硅的膜来形成栅电极110。
如上所述，在本实施例的制造碳化硅半导体器件的方法中，可以借助于使用氧化硅膜而不是内应力大的钨用于离子注入掩膜的自对准，来以提高的杂质区域的扩展的精度形成在扩展方面彼此不同的双杂质区域。
传统上，在使用碳化硅衬底制造半导体器件时，非常困难的是，借助于使用氧化硅膜作为离子注入掩膜的自对准形成在扩展方面彼此不同的双杂质区域。其原因如下。即，难以在横向方向上蚀刻氧化硅膜。这导致小的蚀刻选择性，这使得难以为其提供用于第二离子的离子注入的第二掩膜图案。为此，在借助于自对准形成在扩展方面彼此不同的双杂质区域时，传统上已经使用具有相对大的蚀刻选择性的钨作为离子注入掩膜。
然而，由于本发明人进行的积极研究，已经发现了可以通过使用包含氧气和从由CF4、C2F6、C3F8和SF6组成的组中选择的至少一种氟化合物气体的气体来增加对于氧化硅膜的蚀刻选择性。因此，本发明人已经完成了本发明。
通过如本实施例中使用氧化硅膜用于离子注入掩膜，碳化硅衬底没有像使用钨用于离子注入掩膜的情况而翘曲。因此，根据本实施例的用于制造碳化硅半导体器件的方法，可以利用自对准增加双杂质区域的在扩展方面的精度。
此外，根据本实施例的用于制造碳化硅半导体器件的方法，使用氧化硅膜用于离子注入掩膜可以减少诸如在使用钨用于离子注入掩膜的情况下发生的碳化硅衬底中的金属污染的问题。
在上述实施例中，p型导电性和n型导电性可以彼此替换。此外，虽然在上述实施例中已经解释了使用外延衬底90作为碳化硅衬底，但是可以使用碳化硅单晶衬底等等来替代外延衬底90。
[示例]
<实验示例1>
通过借助于CVD方法将缓冲层和击穿电压保持层按该顺序在由n型碳化硅单晶制成的单晶衬底上外延生长来制作由单晶衬底、缓冲层和击穿电压保持层的堆叠体构成的外延衬底。缓冲层由具有0.5μm的厚度的n型碳化硅膜（n型杂质浓度为5×1017cm-3）形成。击穿电压保持层由具有10μm的厚度的n型碳化硅膜（n型杂质浓度为5×1015cm-3）形成。
接下来，使用溅射方法来将由具有20nm厚度的钛膜构成的第一层、由具有20nm厚度的镍层构成的第二层以及由具有20nm厚度的钛膜构成的第三层按该顺序形成在外延衬底的击穿电压保持层的表面上。以该方式，形成由第一层、第二层和第三层的堆叠体构成的蚀刻停止层。
接下来，在蚀刻停止层的第三层的表面上，借助于CVD方法形成由具有2.5μm厚度的SiO2膜形成的氧化硅膜。
接下来，在氧化硅膜的表面上，形成光致抗蚀剂图案。使用光致抗蚀剂图案作为掩膜，通过利用CHF3气体作为第一气体的各向异性干法蚀刻在厚度方向上移除氧化硅膜的一部分。之后，移除光致抗蚀剂图案，从而在氧化硅膜中形成第一掩膜图案。
接下来，经由蚀刻停止层将磷离子注入到包括具有第一掩膜图案的氧化硅膜的外延衬底中，从而在氧化硅膜的开口下面的外延衬底的表面区域中形成n+区域。
制备如上所述的具有其中形成的n+区域的五组这样的外延衬底并且将其标记为样本No.1至No.5。
接下来，使用具有表1中指示的第二气体组成（体积比率）的第二气体，对在样品No.1至No.5中的每一个中的外延衬底上形成的氧化硅膜执行各向同性干法蚀刻达预定时间段，从而在厚度方向（纵向方向）和宽度方向（横向方向）上移除氧化硅膜的一部分。
然后，计算在上述各向同性干法蚀刻期间每单位时间在横向方向和纵向方向上分别的蚀刻量。然后，得到对于在样品No.1至No.5中的每一个中的外延衬底的表面上设置的氧化硅膜的蚀刻选择性（（每单位时间横向方向上的蚀刻量）/（每单位时间的纵向方向上的蚀刻量））。在表1中示出其结果。
[表1]
  样品编号   第二气体组成（体积比率）   蚀刻选择性
  1   SF6:O2=7:3   0.3
  2   SF6:O2=5:5   0.6
  3   SF6:O2=3:7   1.0
  4   SF6:O2=2:8   1.1
  5   SF6   0.19
如表1中所示，确认的是，对于在采用SF6和O2的混合气体作为第二气体的样品No.1至No.4中的每一个中的氧化硅膜的蚀刻选择性大于对于仅采用SF6作为第二气体的样品No.5中的氧化硅膜的蚀刻选择性。这指示与在横向方向上对样品No.5中的氧化硅膜的蚀刻相比，对样品No.1至No.4中的每一个中的氧化硅膜的蚀刻能够容易在横向方向上进行。
此外，如表1中所示，在实验示例1中确认的是，随着第二气体中的O2的比率增加，对于氧化硅膜的蚀刻选择性增加。
<实验示例2>
制备每个均具有其中以与实验示例1中相同的方式形成的n+区域的五组外延衬底并且将其标记为样本No.6至No.10。
接下来，使用具有表2中指示的第二气体组成（体积比率）的第二气体，对在样品No.6至No.10中的每一个中的外延衬底上形成的氧化硅膜执行各向同性干法蚀刻达预定时间段，从而在厚度方向（纵向方向）和宽度方向（横向方向）上移除氧化硅膜的一部分。
然后，计算在上述各向同性干法蚀刻期间每单位时间在横向方向和纵向方向上分别的蚀刻量。然后，得到对于在样品No.6至No.10中的每一个中的外延衬底的表面上设置的氧化硅膜的蚀刻选择性（（每单位时间横向方向上的蚀刻量）/（每单位时间的纵向方向上的蚀刻量））。在表2中示出其结果。
[表2]
  样品编号   第二气体组成（体积比率）   蚀刻选择性
  6   CF4:O2=7:3   0.3
  7   CF4:O2=5:5   0.6
  8   CF4:O2=3:7   1.0
  9   CF4:O2=2:8   1.1
  10   CF4   0.28
如表2中所示，确认的是，对于在采用CF4和O2的混合气体作为第二气体的样品No.6至No.10中的每一个中的氧化硅膜的蚀刻选择性大于对于仅采用CF4作为第二气体的样品No.10中的氧化硅膜的蚀刻选择性。这指示与在横向方向上对No.10中的氧化硅膜的蚀刻相比，对样品No.6至No.9中的每一个中的氧化硅膜的蚀刻能够容易在横向方向上进行。
此外，如表2中所示，在实验示例2中确认的是，随着第二气体中的O2的比率增加，对于氧化硅膜的蚀刻选择性增加。
<实验示例3>
制备每个均具有其中以与实验示例1中相同的方式形成的n+区域的两组外延衬底并且将其标记为样本No.11至No.12。
接下来，使用具有表3中指示的第二气体组成（体积比率）的第二气体，对样品No.11和No.12中的每一个的外延衬底上形成的氧化硅膜执行各向同性干法达蚀刻预定时间段，从而在厚度方向（纵向方向）和宽度方向（横向方向）上移除氧化硅膜的一部分。
然后，计算在上述各向同性干法蚀刻期间每单位时间在横向方向和纵向方向上分别的蚀刻量。然后，得到对于在样品No.11和No.12中的每一个中的外延衬底的表面上设置的氧化硅膜的蚀刻选择性（（每单位时间横向方向上的蚀刻量）/（每单位时间的纵向方向上的蚀刻量））。在表3中示出其结果。
[表3]
  样品编号   第二气体组成（体积比率）   蚀刻选择性
  11   Ar:O2:CF4=2:2:1   1.08
  12   Ar:O2:CF4=3:1:1   0.43
如表3中所示，确认的是，对于在采用Ar、CF4和O2的混合气体作为第二气体的样品No.11和No.12中的每一个中的氧化硅膜的蚀刻选择性大于对于上述样品No.5和No.10中的每一个中的氧化硅膜的蚀刻选择性。
这里公开的实施例和实验示例在任何方面都是解释性和非限制性的。本发明的范围由权利要求的条款限定，而不是由上述实施例限定，并且本发明的范围意在包括在与权利要求的条款等价的范围和意义内的任何修改。
工业适用性
本发明可应用于制造碳化硅半导体器件的方法。
附图标记列表
31：氧化硅膜；40：光致抗蚀剂图案；50：蚀刻停止层；51：第一层；52：第二层；53：第三层；80：单晶衬底；90：外延衬底；100：MOSFET；110：栅电极；111：源电极；112：漏电极；121：缓冲层；122：击穿电压保持层；123：p区域；124：n+区域；126：氧化物膜；127：上部源电极。

Claims (6)

1.一种用于制造碳化硅半导体器件（100）的方法，包括下述步骤：
制备碳化硅衬底（90）；
在所述碳化硅衬底（90）上形成氧化硅膜（31）；
通过借助于采用第一气体的第一蚀刻移除所述氧化硅膜（31）的一部分，来形成所述氧化硅膜（31）的第一掩膜图案，所述第一气体包含CHF3；
借助于将第一离子离子注入到包括具有所述第一掩膜图案的所述氧化硅膜（31）的所述碳化硅衬底（90）中，来形成具有第一导电类型的第一杂质区域（124）；
通过借助于采用第二气体的第二蚀刻移除所述氧化硅膜（31）的一部分，来形成所述氧化硅膜（31）的第二掩膜图案，所述第二气体包含氧气和从由CF4、C2F6、C3F8和SF6组成的组中选择的至少一种氟化合物气体；以及
借助于将第二离子离子注入到包括具有所述第二掩膜图案的所述氧化硅膜（31）的所述碳化硅衬底（90）中，来形成具有与所述第一导电类型不同的第二导电类型的第二杂质区域（123）。
2.根据权利要求1所述的用于制造碳化硅半导体器件（100）的方法，其中所述第二气体中的所述氧气的比率为30体积%或更大。
3.根据权利要求1所述的用于制造碳化硅半导体器件（100）的方法，其中所述第二蚀刻中的蚀刻选择性不小于0.5并且不大于2。
4.根据权利要求1所述的用于制造碳化硅半导体器件（100）的方法，其中形成所述氧化硅膜（31）的步骤包括下述步骤：在所述碳化硅衬底（90）上形成蚀刻停止层（50）；以及在所述蚀刻停止层（50）上形成所述氧化硅膜（31）。
5.根据权利要求4所述的用于制造碳化硅半导体器件（100）的方法，其中所述蚀刻停止层（50）包含从由镍、铝和钛组成的组中选择的至少一种金属。
6.根据权利要求5所述的用于制造碳化硅半导体器件（100）的方法，其中所述蚀刻停止层（50）由堆叠体构成，在所述堆叠体中，从所述碳化硅衬底（90）侧开始，依次堆叠由钛制成的第一层（51）、由镍或铝制成的第二层（52）以及由钛制成的第三层（53）。
CN2011800136222A 2011-01-17 2011-11-15 用于制造碳化硅半导体器件的方法 Pending CN102792446A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011006568 2011-01-17
JP2011-006568 2011-01-17
PCT/JP2011/076265 WO2012098759A1 (ja) 2011-01-17 2011-11-15 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN102792446A true CN102792446A (zh) 2012-11-21

Family

ID=46491093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800136222A Pending CN102792446A (zh) 2011-01-17 2011-11-15 用于制造碳化硅半导体器件的方法

Country Status (8)

Country Link
US (1) US8652954B2 (zh)
EP (1) EP2667414A4 (zh)
JP (1) JPWO2012098759A1 (zh)
KR (1) KR20130139738A (zh)
CN (1) CN102792446A (zh)
CA (1) CA2792551A1 (zh)
TW (1) TW201232665A (zh)
WO (1) WO2012098759A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839784A (zh) * 2013-12-31 2014-06-04 北京市润大正兴电子技术有限公司 离子注入掩膜方法及碳化硅肖特基二极管制造方法
CN109309009A (zh) * 2018-11-21 2019-02-05 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN109545674A (zh) * 2018-11-09 2019-03-29 长江存储科技有限责任公司 半导体器件的形成方法及半导体器件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693905B (zh) * 2011-03-22 2015-08-05 中芯国际集成电路制造(上海)有限公司 闪存单元及其浮栅的形成方法
JP2014175470A (ja) * 2013-03-08 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
US9394164B2 (en) * 2013-03-12 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS method and structure
KR102345979B1 (ko) 2015-04-30 2021-12-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10121742B2 (en) * 2017-03-15 2018-11-06 Amkor Technology, Inc. Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
CN112038234B (zh) * 2020-08-13 2022-11-22 杭州芯迈半导体技术有限公司 SiC MOSFET器件及其制造方法
US20220336351A1 (en) * 2021-04-19 2022-10-20 Qualcomm Incorporated Multiple function blocks on a system on a chip (soc)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313791A (ja) * 2001-04-10 2002-10-25 Matsushita Electric Ind Co Ltd 回路配線およびその製造方法
JP2005229105A (ja) * 2004-01-13 2005-08-25 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2006147846A (ja) * 2004-11-19 2006-06-08 Renesas Technology Corp 半導体装置の製造方法
JP2006524433A (ja) * 2003-04-24 2006-10-26 クリー　インコーポレイテッド 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法
CN101043004A (zh) * 2006-03-23 2007-09-26 东京毅力科创株式会社 等离子体蚀刻方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
US3909304A (en) * 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
US5354386A (en) * 1989-03-24 1994-10-11 National Semiconductor Corporation Method for plasma etching tapered and stepped vias
US5126231A (en) * 1990-02-26 1992-06-30 Applied Materials, Inc. Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch
JP3109279B2 (ja) * 1992-09-30 2000-11-13 日本電気株式会社 半導体装置の製造方法
JP3427534B2 (ja) * 1995-01-11 2003-07-22 ソニー株式会社 接続孔の形成方法
JP3865323B2 (ja) * 1996-03-14 2007-01-10 富士通株式会社 エッチング方法及び半導体装置の製造方法
JP4092602B2 (ja) * 1998-11-11 2008-05-28 富士通株式会社 半導体装置の製造方法
JP2000188332A (ja) * 1998-12-22 2000-07-04 Seiko Epson Corp 半導体装置及びその製造方法
US6933158B1 (en) * 2002-10-31 2005-08-23 Advanced Micro Devices, Inc. Method of monitoring anneal processes using scatterometry, and system for performing same
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
JP3959032B2 (ja) * 2003-01-08 2007-08-15 松下電器産業株式会社 固体撮像装置の製造方法
KR100548568B1 (ko) * 2003-09-17 2006-02-02 주식회사 하이닉스반도체 이온주입방법
KR100596851B1 (ko) * 2004-09-02 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 셀 채널 이온 주입 방법
JP4929579B2 (ja) * 2004-10-26 2012-05-09 日産自動車株式会社 半導体装置の製造方法
US7273800B2 (en) * 2004-11-01 2007-09-25 International Business Machines Corporation Hetero-integrated strained silicon n- and p-MOSFETs
JP2006237511A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7238577B1 (en) * 2005-05-18 2007-07-03 National Semiconductor Corporation Method of manufacturing self-aligned n and p type stripes for a superjunction device
US20070257315A1 (en) * 2006-05-04 2007-11-08 International Business Machines Corporation Ion implantation combined with in situ or ex situ heat treatment for improved field effect transistors
US7517807B1 (en) * 2006-07-26 2009-04-14 General Electric Company Methods for fabricating semiconductor structures
JP2008147576A (ja) * 2006-12-13 2008-06-26 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5117062B2 (ja) * 2007-02-08 2013-01-09 株式会社フジクラ 半導体装置の製造方法
JP4483900B2 (ja) * 2007-06-21 2010-06-16 株式会社デンソー 炭化珪素半導体装置の製造方法
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
JP5119806B2 (ja) * 2007-08-27 2013-01-16 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5223773B2 (ja) * 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
TW201102340A (en) * 2009-07-10 2011-01-16 Nat Univ Tsing Hua A method for fabricating a multilayer microstructure with balancing residual stress capability
US20110147764A1 (en) * 2009-08-27 2011-06-23 Cree, Inc. Transistors with a dielectric channel depletion layer and related fabrication methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313791A (ja) * 2001-04-10 2002-10-25 Matsushita Electric Ind Co Ltd 回路配線およびその製造方法
JP2006524433A (ja) * 2003-04-24 2006-10-26 クリー　インコーポレイテッド 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法
JP2005229105A (ja) * 2004-01-13 2005-08-25 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2006147846A (ja) * 2004-11-19 2006-06-08 Renesas Technology Corp 半導体装置の製造方法
CN101043004A (zh) * 2006-03-23 2007-09-26 东京毅力科创株式会社 等离子体蚀刻方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839784A (zh) * 2013-12-31 2014-06-04 北京市润大正兴电子技术有限公司 离子注入掩膜方法及碳化硅肖特基二极管制造方法
CN109545674A (zh) * 2018-11-09 2019-03-29 长江存储科技有限责任公司 半导体器件的形成方法及半导体器件
CN109545674B (zh) * 2018-11-09 2020-08-21 长江存储科技有限责任公司 半导体器件的形成方法及半导体器件
CN109309009A (zh) * 2018-11-21 2019-02-05 长江存储科技有限责任公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
US8652954B2 (en) 2014-02-18
EP2667414A4 (en) 2014-08-13
KR20130139738A (ko) 2013-12-23
TW201232665A (en) 2012-08-01
EP2667414A1 (en) 2013-11-27
WO2012098759A1 (ja) 2012-07-26
US20120184092A1 (en) 2012-07-19
JPWO2012098759A1 (ja) 2014-06-09
CA2792551A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
CN102792446A (zh) 用于制造碳化硅半导体器件的方法
CN102668049B (zh) 制造碳化硅半导体器件的方法
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN107710418A (zh) 多屏蔽沟槽栅极场效应晶体管
KR101597602B1 (ko) 반도체장치의 제조방법
CN102637595A (zh) 沟槽式肖特基二极管及其制作方法
CN105489653A (zh) 半导体器件及其制造方法
JP2012160485A (ja) 半導体装置とその製造方法
CN107785250B (zh) 碳化硅基肖特基接触制作方法及肖特基二极管制造方法
US20120231617A1 (en) Method of manufacturing semiconductor device
CN108257855B (zh) 高k栅介质层的制备方法及碳化硅MOS功率器件
JP2011060901A (ja) 半導体装置および半導体装置の製造方法
WO2015045628A1 (ja) 炭化珪素半導体装置の製造方法
CN104737293B (zh) 用于功率半导体装置的场板结构及其制造方法
KR20130141339A (ko) 반도체 장치의 제조 방법
CN103928345A (zh) 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法
CN104285299A (zh) 碳化硅半导体器件
EP2033224B1 (en) Self aligned gate and guard ring structure for use in a sit
CN113707713B (zh) 多级瓣状体区金属氧化物半导体功率器件及其制作方法
US8748276B2 (en) Method for manufacturing semiconductor device
CN104900701B (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法
US8796123B2 (en) Method of manufacturing silicon carbide semiconductor device
KR100564416B1 (ko) 반도체소자의 살리사이드층 형성방법
CN103928346A (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121121