JP5117062B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5117062B2 JP5117062B2 JP2007029108A JP2007029108A JP5117062B2 JP 5117062 B2 JP5117062 B2 JP 5117062B2 JP 2007029108 A JP2007029108 A JP 2007029108A JP 2007029108 A JP2007029108 A JP 2007029108A JP 5117062 B2 JP5117062 B2 JP 5117062B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor device
- etching mask
- manufacturing
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
本発明の請求項2に記載の半導体装置の製造方法は、請求項1において、前記半導体基板としてシリコンからなる基板を用い、前記エッチング液として、水酸化テトラメチルアンモニウムを含有するエッチングマスク剥離液を用いることを特徴とする。
本発明の請求項3に記載の半導体装置の製造方法は、請求項2において、前記エッチングマスク剥離液は、水酸化テトラメチルアンモニウムの濃度が1%以上、10%以下であり、液温が70℃以上、130℃以下であることを特徴とする。
本発明の請求項4に記載の半導体装置の製造方法は、一方の面から他方の面に向けて微細孔が形成された半導体基板を備えた半導体装置の製造方法において、前記半導体基板の他方の面に形成したエッチングマスクにより、該半導体基板の他方の面から、前記微細孔を形成する工程Aと、前記工程Aを経た半導体基板を、エッチング液が満たされている処理槽に浸漬することにより、前記微細孔の側壁の凹凸の除去と、前記エッチングマスクの除去とを一括に行う工程Bと、を少なくとも備えたことを特徴とする。
この半導体装置1は、一方の面2aから他方の面2bに至る微細孔6(貫通孔)が形成された半導体基板2と、前記半導体基板2の一方の面2a(図面上方の面)側であって、前記微細孔6の一端を覆うように配された電極3と、半導体基板2の一方の面2a側に配された機能素子4と、機能素子4と電極3とを電気的に接続する配線部5と、電極3と電気的に接続され、微細孔6内に導電体7を充填してなる貫通電極8と、を少なくとも備える。
図1に示す例では、半導体基板2をシリコン等から構成し、微細孔6と配線部5との間に絶縁部を配し、半導体基板2と配線部5とを電気的に絶縁した構成とされている。また、半導体基板2の一方の面2aおよび他方の面2bに加え、微細孔6の側面の表層部が絶縁化された領域をなすような構成としてもよい。
微細孔6の口径は、例えば数十μm程度である。
また、半導体基板2上に設けられる微細孔6の数は、特に限定されない。
また、機能素子4の他の例としては、例えばマイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー、マイクロリアクター、μ−TDS、DNAチップ、MEMSデバイス、マイクロ燃料電池等が挙げられる。
本発明の半導体装置1の製造方法は、半導体基板2の他方の面2bに形成したエッチングマスクにより、該半導体基板2の他方の面2bから、電極3が露出するまで微細孔6(貫通孔)を形成する工程Aと、前記微細孔6の側壁の凹凸の除去と、前記エッチングマスクの剥離とを一括に行う工程Bと、を少なくとも備えたことを特徴とする。
本発明では、微細孔6側壁の凹凸の除去とエッチングマスクの剥離を一括除去することにより、従来は個別に処理をするため、少なくとも2つ以上の工数を要していたのに対して、1つの工数で処理可能になることから、工数及びコストを削減することができる。
なお、本実施形態において、半導体装置1の製造方法は、前記微細孔6の内部に前記導電体7を充填する工程Cを、さらに備える。
前記工程Aは、前記微細孔6を形成するために、Deep-Reactive Ion Etching 法(以下、DRIE法と呼ぶ)を用いる。DRIE法を用いることにより、精度の高い孔加工が可能となるので、電極3領域の内部で接続するように微細孔6を形成することができる。
以下では、工程Aについて、基板がシリコンウェハの場合を例にとり微細孔6を形成する手順を詳述する。通常のシリコンウェハは基部(Si)とその上に配された酸化層(SiO2 )を備えている。基板の一方の面2aをなす酸化層(SiO2 )上に電極3(Al)を配し、基板の他方の面2bから微細孔6を形成する際は、次の(イ)、(ロ)、(ハ)に示す3つのステップにより微細孔6が得られる。
このような2つのステップにより、図2(b)に示すように、半導体基板2の他方の面2bに開口部を持ち、電極3の裏面を底面とする微細孔6が形成される。
前記工程Bは、図2(c)に示すように、微細孔6側壁の凹凸の除去と、エッチングマスク10の除去とを、一括で行う。
高速エッチングでは、エッチングされた面の側壁に数オングストローム程度の凹凸が生じてしまう。このような凹凸は、貫通電極8の電気的信頼性を低下させてしまう虞がある。このような事態を回避するため、ドライエッチング後の微細孔6側壁の凹凸を除去する必要がある。
また、微細孔6の形成後、エッチングマスク10が感光性樹脂やメタルからなる場合、除去する必要がある。
この処理装置20は、液槽21と、攪拌予備室23と、隔離板24と、を主として備える。なお、処理装置20は、これらの他に、予備液槽(不図示)を備える。
予備液槽22は、エッチングマスク剥離液25を循環させるためのもので、予備液槽22と液槽21とは、連絡管26によって接続されている。
液槽21および予備液槽22には、エッチングマスク剥離液25の温度を調整するための温度計27が配されている。
このような処理装置20を用いて、工程Aを経た被処理体(半導体基板)28を、エッチングマスク剥離液(エッチング液)25が満たされている液槽(処理槽)21に浸漬することにより、エッチングマスク10および微細孔6側壁の凹凸を一括除去する。
前記工程Cは、微細孔6内に導電体7を形成する工程であり、その製法としては、めっき法が好適である、この他にも、溶融金属吸引法や真空印刷法などが適用可能である。
上述した工程A〜工程Cを備えてなる製法により作製された半導体装置1は、微細孔6の側壁を極めて滑らかな状態となる。具体的には、側壁に生じる凹凸の大きさを数〜数百[オングストローム(Å)、ただし、10Åは1ナノメータ(nm)。]程度の範囲に抑えたものが得られる。このように滑らかな状態とした微細孔6の側壁は、貫通電極8の安定した電気的接続を確保するとともに電気的信頼性を高める効果があり、ひいては伝送特性等の向上をもたらす。
Claims (4)
- 一方の面から他方の面に至る貫通孔が形成された半導体基板と、
前記半導体基板の一方の面側であって、前記貫通孔の一端を覆うように配された電極と、を備えた半導体装置の製造方法において、
前記半導体基板の他方の面に形成したエッチングマスクにより、該半導体基板の他方の面から、微細孔を形成する工程Aと、
前記工程Aを経た半導体基板を、エッチング液が満たされている処理槽に浸漬することにより、前記微細孔の側壁の凹凸の除去と、前記エッチングマスクの除去とを一括に行う工程Bと、を少なくとも備えたことを特徴とする半導体装置の製造方法。 - 前記半導体基板としてシリコンからなる基板を用い、前記エッチング液として、水酸化テトラメチルアンモニウムを含有するエッチングマスク剥離液を用いることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記エッチングマスク剥離液は、水酸化テトラメチルアンモニウムの濃度が1%以上、10%以下であり、液温が70℃以上、130℃以下であることを特徴とする請求項2に記載の半導体装置の製造方法。
- 一方の面から他方の面に向けて微細孔が形成された半導体基板を備えた半導体装置の製造方法において、
前記半導体基板の他方の面に形成したエッチングマスクにより、該半導体基板の他方の面から、前記微細孔を形成する工程Aと、
前記工程Aを経た半導体基板を、エッチング液が満たされている処理槽に浸漬することにより、前記微細孔の側壁の凹凸の除去と、前記エッチングマスクの除去とを一括に行う工程Bと、を少なくとも備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007029108A JP5117062B2 (ja) | 2007-02-08 | 2007-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007029108A JP5117062B2 (ja) | 2007-02-08 | 2007-02-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008198638A JP2008198638A (ja) | 2008-08-28 |
JP5117062B2 true JP5117062B2 (ja) | 2013-01-09 |
Family
ID=39757345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007029108A Expired - Fee Related JP5117062B2 (ja) | 2007-02-08 | 2007-02-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5117062B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4902773B2 (ja) * | 2010-08-12 | 2012-03-21 | 有限会社 ナプラ | 半導体デバイス |
EP2667414A4 (en) * | 2011-01-17 | 2014-08-13 | Sumitomo Electric Industries | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT FROM SILICON CARBIDE |
JP2013115340A (ja) * | 2011-11-30 | 2013-06-10 | Napura:Kk | 縦導体充填構造 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4812512B2 (ja) * | 2006-05-19 | 2011-11-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
-
2007
- 2007-02-08 JP JP2007029108A patent/JP5117062B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008198638A (ja) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9731962B2 (en) | MEMS device and fabrication method | |
US7795140B2 (en) | Method of manufacturing substrate | |
US10347564B2 (en) | Method of integrating a copper plating process in a through-substrate-via (TSV) on CMOS wafer | |
US7129112B2 (en) | Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus | |
US9034757B2 (en) | Method for manufacturing a component having an electrical through-connection | |
US9114978B2 (en) | Method for manufacturing a component having an electrical through-connection | |
US9257336B2 (en) | Bottom-up plating of through-substrate vias | |
EP2634795A1 (en) | Process for manufacture of through-type wiring substrate, and through-type wiring substrate | |
US8633107B2 (en) | Method of producing a semiconductor device and semiconductor device having a through-wafer interconnect | |
US8623762B2 (en) | Semiconductor device and a method for making the semiconductor device | |
TW200905842A (en) | Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom | |
KR101708535B1 (ko) | 집적 회로 장치 및 그 제조방법 | |
JPWO2003079430A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US10351418B2 (en) | Bond rings in semiconductor devices and methods of forming same | |
US9324611B2 (en) | Corrosion resistant via connections in semiconductor substrates and methods of making same | |
JP2005166909A (ja) | パッケージ及びその製造方法 | |
KR20080090826A (ko) | 멀티 칩 적층 패키지용 반도체 장치의 제조방법 | |
JP5117062B2 (ja) | 半導体装置の製造方法 | |
US7579258B2 (en) | Semiconductor interconnect having adjacent reservoir for bonding and method for formation | |
CN102105969A (zh) | 半导体装置 | |
US20120034729A1 (en) | Manufacturing method for light-sensing structure | |
US20150028488A1 (en) | Method for manufacturing a conducting contact on a conducting element | |
JP4706180B2 (ja) | 半導体装置の製造方法 | |
JP2010016255A (ja) | 半導体装置 | |
JP4060195B2 (ja) | 貫通電極付き半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121017 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |