CN102105969A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102105969A
CN102105969A CN2009801292288A CN200980129228A CN102105969A CN 102105969 A CN102105969 A CN 102105969A CN 2009801292288 A CN2009801292288 A CN 2009801292288A CN 200980129228 A CN200980129228 A CN 200980129228A CN 102105969 A CN102105969 A CN 102105969A
Authority
CN
China
Prior art keywords
semiconductor substrate
electrode
hole
mentioned
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801292288A
Other languages
English (en)
Inventor
和田英之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of CN102105969A publication Critical patent/CN102105969A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置，其具备：半导体基板，其具有朝向一面侧并自另一面侧开始形成的贯通孔；电极焊盘，其配置于上述半导体基板的上述一面侧，并且其一部分在上述贯通孔中露出；贯通电极，其配置于上述贯通孔的内侧并与上述电极焊盘电连接，所述电极焊盘与所述贯通电极的接合部，在所述电极焊盘的面内，配置于比所述电极焊盘的中央区域靠近所述半导体基板的中央的区域。

Description

半导体装置
技术领域
本发明涉及一种具备贯通电极的半导体装置。
本申请主张于2008年8月6日在日本国申请的日本特愿2008-203395号的优先权，在这里援引其内容。
背景技术
近年来，移动电话等电子机器的多功能化不断发展，在这些机器中所用的IC或LSI等电子器件以及OEIC或拾光器等光器件中，用于实现器件自身的小型化或多功能化的开发正在各处进行之中。例如，现已提出过将此种器件层叠地设于电子机器中的技术。具体来说，有具备如下的贯通电极的半导体装置，该贯通电极，相对于在一方的面中设有任意的功能组件的基板，从该基板的另一方的面贯通到一方的面，与形成于该一面侧的电极焊盘连接(例如参照专利文献1)。
作为以往的上述半导体装置，例如有如下的装置，其具备：形成有贯通孔的半导体基板；形成于该半导体基板正表面上的层间绝缘膜；隔着该层间绝缘膜形成于半导体基板正表面侧的电极焊盘；形成于贯通孔内侧面及半导体基板背面的绝缘层；在半导体背面形成的凸块电极布线；在贯通孔中形成的贯通电极；在半导体基板背面与贯通电极的周围一体化地形成的并与凸块电极布线电连接的连接盘部；电极焊盘与贯通电极的接合部；密封树脂(覆盖树脂)；及设于密封树脂的开口部内的凸块电极中的凸块。
在上述以往的半导体装置中，贯通孔是按照电极焊盘背面的一部分在半导体基板的背面侧露出的方式，从半导体基板背面侧贯通半导体基板及层间绝缘膜而设置的。另外，贯通电极被隔着绝缘层形成于贯通孔的内侧，与电极焊盘背面的一部分区域电连接，形成与电极焊盘的接合部。此外，该接合部形成于电极焊盘的中央区域(例如参照专利文献1)。也就是说，贯通孔及贯通电极形成于电极焊盘的中央区域。
在上述以往的半导体装置的半导体基板背面侧，连接盘部与贯通电极的周围一体化地形成，并将贯通电极与凸块电极布线连接。为了确保与凸块电极布线的连接的耐久性和可靠性，该连接盘部的直径大于凸块电极布线的宽度。密封树脂形成于半导体基板背面侧，覆盖凸块电极布线及贯通电极周围的连接盘部，确保半导体基板背面的绝缘性。但是，为了抑制划线工序或切割工序时的破碎等，该密封树脂不能设于半导体基板的边缘(芯片边缘)的附近。
专利文献1：日本特开平5-343385号公报
但是，在上述以往的半导体装置中，当将电极焊盘配置于芯片边缘(划线边缘)的附近时，贯通电极及连接盘部也会与之对应地配置于芯片边缘的附近。此外，在半导体基板背面侧，覆盖这些贯通电极及连接盘部的密封树脂的边缘(形成端部)也会与连接盘部的配置位置对应地靠近芯片边缘。由此，在将电极焊盘配置于芯片边缘(划线边缘)的附近的情况下，密封树脂(覆盖树脂)乃至连接盘部就会与芯片边缘接触、冲突，在划线工序或切割工序时，会有在这些密封树脂或连接盘部中产生破碎等不良状况的情况。
由于贯通孔是从半导体基板背面侧朝向半导体基板正表面侧形成的，因此一般来说，该贯通孔的半导体基板背面侧的开口比半导体基板正表面侧(贯通孔底部侧)的开口大。由此，形成于半导体基板背面侧的贯通孔的开口周围的连接盘部的直径有变大的趋势。特别是，在将电极焊盘配置于芯片边缘附近的情况下，密封树脂及连接盘部与芯片边缘(划线边缘)的接触、干扰将变得明显。当为了避免该情况而缩小贯通孔的半导体基板背面侧的开口直径时，电极焊盘与贯通电极的接合部的面积就会变小。在从半导体基板的背面侧看贯通孔的情况下，其平面形状为圆形或正方形时，如果贯通孔的半径或边的长度减少，则贯通电极与电极焊盘的接合部的面积就会与该减少量的平方成正比例地减少。由此，该接合部中的电阻值急剧地变大，降低接合部的可靠性。
如上所述，以往的半导体装置中，当将电极焊盘配置于芯片边缘(划线边缘)的附近时，就会有难以确保半导体基板正表面侧的贯通电极与电极焊盘的接合可靠性，并且难以避免半导体基板背面的覆盖树脂(密封树脂)或连接盘部与芯片边缘(划线边缘)的接触、干扰的情况。
发明内容
本发明是鉴于以往的此种实际情况而做出的，其目的在于，提供一种半导体装置，其可以在确保贯通电极与电极焊盘的接合可靠性的同时，避免形成于该贯通电极的位置的覆盖树脂或连接盘部与半导体基板边缘接触、干扰的情况。
本发明为了达成解决上述问题的目的，采用了如下的方法。
(1)本发明的半导体装置是具备：半导体基板，其具有朝向一面侧并自另一面侧开始形成的贯通孔；电极焊盘，其配置于上述半导体基板的上述一面侧，并且其一部分在上述贯通孔中露出；贯通电极，其配置于上述贯通孔的内侧并与上述电极焊盘电连接，上述电极焊盘与上述贯通电极的接合部，在上述电极焊盘的面内，配置在一定的区域，该区域比上述电极焊盘的中央区域更靠近上述半导体基板的中央。
(2)对于上述(1)中所述的半导体装置来说，在上述半导体基板的上述另一面侧形成的上述贯通孔的开口的面积也可以大于在上述半导体基板的上述一面侧形成的上述贯通孔的开口的面积。
(3)对于上述(1)或(2)中所述的半导体装置来说，在从上述半导体基板的一面侧或另一面侧观察上述贯通孔时，其平面形状也可以是近似椭圆形或近似长方形。
发明效果
在上述(1)中所述的半导体装置中，电极焊盘与贯通电极的接合部，在电极焊盘的面内，配置在比电极焊盘的中央区域靠近半导体基板的中央的区域。由此，即使将电极焊盘配置于半导体基板的边缘附近，也可以在充分地确保接合部的面积并确保接合可靠性的同时，将贯通电极配置于远离半导体基板的边缘的位置。其结果是，可以避免形成于半导体基板上的配置有贯通电极的位置的覆盖树脂或连接盘部与半导体基板边缘接触、干扰的情况。
附图说明
图1是从半导体基板的背面(另一方的面)侧看到的本发明的半导体装置的局部俯视图。
图2是本发明的半导体装置的局部剖面图。
图3是在设于本发明的半导体装置中的电极焊盘面内说明接合部的位置及形状的局部俯视图(接合部的平面形状近似圆形的情况)。
图4是在设于本发明的半导体装置中的电极焊盘面内说明接合部的位置及形状的局部俯视图(接合部的平面形状近似椭圆形的情况)。
具体实施方式
下面，参照附图对本发明进行详细的说明，但本发明并不局限于此，可以在不脱离本发明的主旨的范围中进行各种变更。
图1是从半导体基板2的背面2b侧看到本发明的一个实施方式的半导体装置1的局部俯视图。另外，图2是图1中的S-S间的剖面图。图1及图2所示的半导体装置1具备：形成有贯通孔5的半导体基板2、层间绝缘膜3、电极焊盘4、绝缘层6、凸块电极布线7、贯通电极8、连接盘部9、密封树脂(覆盖树脂)11、焊锡凸块12、保护膜(钝化膜)13。该半导体装置1中，电极焊盘4与贯通电极8电连接而形成接合部10。
贯通电极8、连接盘部9与凸块电极布线7例如是通过对相同的导电体层进行图形化处理而一体地形成的。
密封树脂11例如如下形成，即，在利用CVD法等向形成有绝缘层6及贯通电极8的贯通孔5内填充绝缘体后，将形成有绝缘层6、凸块电极布线7和连接盘部9的半导体基板2的背面2b覆盖。
[半导体基板2]
半导体基板2是在硅晶片等半导体晶片中利用划线划分出的1个芯片或者将上述半导体晶片以芯片尺寸切断(切割)而成的半导体芯片。图1及图2所示的半导体基板2的边缘E在切割前是因被切割而成为芯片边缘的位置(划线边缘)，在切割后的情况下，是实际的芯片边缘(半导体装置1的边缘)。半导体基板2的厚度例如为数百μm左右。
在半导体基板2的正表面2a侧，安装有IC芯片、CCD器件、微继电器、微开关、压力传感器、加速度传感器、高频滤波器、微反射镜、微电抗器、μ-TDS、DNA芯片、MEMS器件或者微型燃料电池等中的任意的功能组件(未图示)。
[电极焊盘4]
电极焊盘4隔着层间绝缘膜3设于半导体基板2的正表面2a。该电极焊盘4与设于半导体基板2的正表面2a的功能组件电连接。该电极焊盘4的背面侧的一部分区域经由贯通孔5在半导体基板2的背面2b侧露出。此外，电极焊盘4在其一部分区域中具有与形成于贯通孔5内的贯通电极8接合的接合部10。在电极焊盘4的正表面侧，形成有具备开口部的保护膜13。电极焊盘4的正表面的一部分区域经由该开口部从保护膜13中露出。
作为电极焊盘4的材质，可以使用铝(Al)或铜(Cu)、铝-硅(Al-Si)合金、或铝-硅-铜(Al-Si-Cu)合金等导电性优良的材质。
[贯通孔5]
贯通孔5是从半导体基板2的另一方的面(背面)2b侧朝向一方的面(正表面)2a侧而形成的。该贯通孔5贯通半导体基板2及配置于其正表面2a的层间绝缘膜3，使电极焊盘4的背面的一部分区域在半导体基板2的背面2b侧露出。在从半导体基板2的背面2b侧或正表面2a侧看贯通孔5时，贯通孔5的平面形状一般来说为近似圆形或近似正方形等，而在本发明中，如后所述，贯通孔5的平面形状也可以是近似椭圆形、近似长方形等。图1及图2中，作为一例，示出贯通孔5的平面形状为近似椭圆的情况。
[绝缘层6]
绝缘层6形成于半导体基板2的背面2b及贯通孔5的内侧面。作为该绝缘层6，例如可以使用绝缘特性优良并且在贯通孔5内形成绝缘层6时其覆盖性优良的氧化硅(SiO2)。
[导电体层(凸块电极布线7、贯通电极8及连接盘部9)]
贯通电极8隔着绝缘层6形成于贯通孔5的内侧。该贯通电极8与在贯通孔5的底部露出的电极焊盘4的背面的一部分区域电连接，形成接合部10。
连接盘部9在半导体基板2的背面2b侧，与贯通电极8一体化地形成于贯通电极8周围的绝缘层上。
凸块电极布线7具有设有焊锡凸块12的凸块电极7a。凸块电极布线7将该凸块电极7a与贯通电极8以及形成于贯通电极8周围的连接盘部9之间连接。
在将凸块电极布线7、贯通电极8及连接盘部9利用相同的导电体层一体化地形成的情况下，作为该导电体层的材质，例如可以使用导电性及覆盖性优良的铜(Cu)。也可以在形成贯通电极8及连接盘部9后，另外形成凸块电极布线7。贯通电极8或包含其的上述导电体层例如可以利用镀膜法等形成。
[密封树脂11]
密封树脂11形成于半导体基板2的背面2b的绝缘层6上、凸块电极布线7上、连接盘部9上以及形成有贯通电极8的贯通孔5的内部。但是，为了抑制破碎等，不能形成于半导体装置1(半导体基板2)的芯片边缘(划线边缘)E的紧邻处。作为该密封树脂11，可以使用硅化磷玻璃(PSG)、硅化硼磷玻璃(BPSG)等。该密封树脂11例如可以通过在利用CVD法等将氧化硅(SiO2)、氮化硅(Si3N4)等填充到贯通孔5内后，在半导体基板2的背面2b形成上述的树脂来制作。
[焊锡凸块12]
焊锡凸块12被设于凸块电极布线7的凸块电极7a上。该焊锡凸块12使半导体装置1与层叠于半导体装置1的背面侧的其他的半导体装置或其他的基板电连接。
在本实施方式的半导体装置1中，电极焊盘4与贯通电极8接合的接合部10在电极焊盘4的面内形成于比电极焊盘4的中央区域靠近半导体基板2的中央的区域(图1及图2中靠近左侧的区域)中。所以，贯通孔5的底部直径(半导体基板2的正表面2a侧的开口直径)D1是与以往相同的尺寸。即，贯通孔5的半导体基板2的正表面2a侧的开口的大小(开口面积)与以往相同。其结果是，可以确保电极焊盘4与贯通电极8接合的接合部10的接合可靠性与以往是同等的。
此外，在本发明的半导体装置1中，通过使贯通电极8的位置偏移至半导体基板2的中央，还可以使半导体基板2的从芯片边缘(划线边缘)E到贯通电极8的距离(D3+D4+D5)比在电极焊盘的中央区域形成接合部的以往的半导体装置长。
此时，从芯片边缘(划线边缘)E到连接盘部9的距离(D3+D4)比以往长。例如，即使将连接盘部9的圆环宽度尺寸D5及密封树脂11的从连接盘部9周端到密封树脂11的边缘的重叠尺寸D4设为与以往的半导体层装置的情况相同，也可以使从密封树脂11的边缘到芯片边缘的尺寸D3比以往大。这样，就可以避免密封树脂11或连接盘部9与芯片边缘E的接触、干扰，在划线工序或切割工序时，可以防止在这些密封树脂11或连接盘部9中产生破碎。另外，如果可以在将尺寸D3确保为与以往同等以上的范围中，将芯片边缘E设定为靠近半导体基板2的中央，则还可以实现半导体装置1的小型化。
[锥形的贯通孔5]
贯通孔5可以利用从半导体基板2的背面2b侧朝向半导体基板2的正表面2a侧(电极焊盘4侧)的借助干式蚀刻法等的加工成形来获得。一般来说，贯通孔5的半导体基板2背面2b侧的贯通孔5的开口直径(开口面积)大于半导体基板2正表面2a侧的开口直径(开口面积)。在图1及图2中，贯通孔5的半导体基板2的厚度方向的截面形状设成如下的锥形，即，半导体基板2背面2b侧的贯通孔5的开口直径D2大于半导体基板2正表面2a侧的开口直径(贯通孔5的底部直径)D1。例如，D2/D1＝1.5。
在此种锥形的贯通孔5内设置贯通电极8的情况下，如果以与电极焊盘4之间的接合性为基准来制作形成于半导体基板2的正表面2a侧的贯通孔5的开口直径D1(相当于接合部10的直径)，则形成于半导体基板2的背面2b侧的贯通孔5的开口直径D2就会变大，并且连接盘部9的直径也会变大。即，连接盘部9的边缘及密封树脂11的边缘(形成端部)接近芯片边缘(划线边缘)E，尺寸D3变短。或者，不得不减小连接盘部9的圆环宽度尺寸D5。此种情况下，如果应用将贯通孔8的配置位置形成于比电极焊盘4的中央区域靠近半导体基板2的中央的位置的本发明，则可以明显地获得本发明的上述效果，可以更为有效地防止由密封树脂11或连接盘部9与芯片边缘E的接触、干扰引起的切割工序或划线工序时的密封树脂11或连接盘部9的破裂或破碎。另外，由于不需要减小连接盘部9的圆环宽度尺寸D5，因此可以充分地确保与凸块电极布线7的连接的耐久性或可靠性。
设于贯通孔5中的绝缘层6、贯通电极8以及作为绝缘体的密封树脂11是从半导体基板2的背面2b侧形成的。由此，如果贯通孔5如上所述，是半导体基板2的背面2b侧的开口大的锥形，则适于在贯通孔5内形成这些绝缘层6或贯通电极8、密封树脂11等。因此，在贯通孔5内形成它们时就很难产生空隙等，可以提高贯通电极8与电极焊盘4接合的接合部10的耐久性或可靠性。
此种锥形的贯通孔5可以在半导体基板2的背面2b以抗蚀剂图形形成圆形或正方形等的开口部后，利用干式蚀刻法或湿式蚀刻法，在形成有该开口部的位置的半导体基板2中形成。另外，利用借助微型钻头的机械加工法、激光加工、PAECE等，也可以在半导体基板2的规定的位置形成锥形的贯通孔5。
在本发明的形成于半导体装置1中的贯通孔5中，除了半导体基板2的厚度方向的截面为矩形的以外，还包含上述的锥形的贯通孔。这里，对于贯通孔5，所谓“锥形”是指，半导体基板2的背面2b侧(连接盘部9侧)的贯通孔5的开口比半导体基板2的正表面2a侧(电极焊盘4侧)的开口大的所有的孔形状。在本发明的锥形的贯通孔5(或贯通电极8)中，除了如图2所示半导体基板2在厚度方向的截面成直线状地倾斜的贯通孔以外，例如还包含半导体基板2在厚度方向的截面形成曲线状地倾斜的贯通孔、以及中心轴相对于半导体基板2的厚度方向倾斜的贯通孔。另外，在该锥形中，还包括贯通孔5在半导体基板2的厚度方向的截面的一部分与该半导体基板2的厚度方向平行的锥形。
[多个电极焊盘4]
图3及图4表示出将多个电极焊盘4设于半导体装置的芯片边缘的附近的情况的实施方式。图3及图4是在设于本实施方式的半导体装置1中的电极焊盘4面内说明接合部10的位置及接合部10的形状的局部俯视图(从半导体装置1的正表面看到的局部俯视图)。如图3及图4所示，本实施方式的半导体装置1中，在芯片边缘(划线边缘)E1、E2的附近，形成有多个电极焊盘4(4-1a、4-1b、4-2a、4-2b)。该实施方式中，在各个电极焊盘4面内分别形成有接合部10(10-1a、10-1b、10-2a、10-2b)。图3中，表示出接合部10的平面形状近似圆形的情况。图4中，表示出接合部10的平面形状近似椭圆形的情况。
在图3及图4中，电极焊盘4-1a、4-1b分别形成于芯片边缘E1的附近。分别形成于电极焊盘4-1a、4-1b的区域内的接合部10-1a、10-1b被形成在比电极焊盘4-1a、4-1b的中央区域靠近自芯片边缘E1远离的半导体基板2的中央的区域。也就是说，贯通电极8(贯通孔5)按照远离芯片边缘E1的方式，在电极焊盘4-1a、4-1b的面内形成于比电极焊盘4-1a、4-1b的中央区域靠近半导体基板2的中央的区域。
同样地，在图3及图4中，电极焊盘4-2a、4-2b分别形成于芯片边缘E2(与E1垂直的芯片边缘)的附近。分别形成于电极焊盘4-2a、4-2b的区域内的接合部10-2a、10-2b被形成于比电极焊盘4-2a、4-2b的中央区域靠近自芯片边缘E2远离的半导体基板2的中央的区域。也就是说，贯通电极8(贯通孔5)按照远离芯片边缘E2的方式，在电极焊盘4-2a、4-2b的面内形成于比电极焊盘4-2a、4-2b的中央区域靠近半导体基板2的中央的区域。
像这样，即使在将多个电极焊盘4分别形成于芯片边缘(划线边缘)E1、E2的情况下，也可以通过在各个电极焊盘4的面内，在比其中央区域靠近半导体基板2的中央的区域配置接合部10，而在确保各个接合部10的可靠性的同时，将贯通电极8及连接盘部9和密封它们的覆盖树脂11的边缘配置于远离芯片边缘E1、E2的位置。由此，在半导体基板2的背面2b中，可以避免密封树脂(覆盖树脂)11或连接盘部9的边缘与芯片边缘(划线边缘)E1、E2接触、干扰的情况，可以防止在切割工序或划线工序时产生破碎。
也就是说，通过将各个接合部10相对于各个电极焊盘4的位置向靠近半导体基板2的中央的区域偏移，就可以确保各个接合部10的面积与以往同等。此外，可以在各个贯通电极8与芯片边缘(划线边缘)E1、E2之间，确保用于形成各个连接盘部9和覆盖树脂11的大面积。这样，例如即使与以往相比将划线边缘E(E1、E2)设定于内侧，也不会有在覆盖树脂11或连接盘部9中产生破碎等不良状况的情况，另外还不会有受电极焊盘4的配置位置限制的情况，可以将半导体装置1小型化。
[贯通电极8的平面形状]
为了进一步增大接合部10的面积而进一步提高接合可靠性，并且使贯通电极8的配置位置进一步远离芯片边缘(划线边缘)E，有效的做法是，使贯通孔5的平面形状并非圆形或正方形，而是变形为近似椭圆形或近似长方形等。图4是将贯通孔5的平面形状设为近似椭圆形的例子。通过将贯通孔5的平面形状设为近似椭圆形或近似长方形等，贯通电极8的平面形状及接合部10的形状也会变为近似椭圆形或近似长方形。
在将贯通电极8的平面形状如上所述地设为近似椭圆形或近似长方形的情况下，在与芯片边缘(划线边缘)E接触、干扰的方向上(在想要在与芯片边缘E之间确保宽大的空间的方向上)，配置近似椭圆形的短轴或近似长方形的短边。另一方面，在具有宽裕的空间的方向上，配置近似椭圆形的长轴或近似长方形的长边。这样，就可以在确保接合部10的面积的同时，在芯片边缘E与贯通电极8之间，确保用于形成连接盘部9及密封树脂(覆盖树脂)11的更为宽广的空间。
图4所示的实施方式中，电极焊盘4-1a、4-1b分别形成于芯片边缘E1的附近。形成于各个电极焊盘4-1a、4-1b的区域内的近似椭圆形的接合部10-1a、10-1b其长轴被配置于与芯片边缘E1平行的方向。另一方面，近似椭圆形的接合部10-1a、10-1b的短轴被配置于与芯片边缘E1垂直的方向。贯通电极8(贯通孔5)按照具有此种长轴方向和短轴方向的方式形成于半导体基板2中。
同样地，图4所示的实施方式中，电极焊盘4-2a、4-2b分别形成于芯片边缘E2(与芯片边缘E1垂直的芯片边缘)的附近。形成于各个电极焊盘4-2a、4-2b的区域内的近似椭圆形的接合部10-2a、10-2b，其长轴被配置于与芯片边缘E2平行的方向。另一方面，近似椭圆形的接合部10-2a、10-2b的短轴被配置于与芯片边缘E2垂直的方向。贯通电极8(贯通孔5)按照具有此种长轴方向和短轴方向的方式形成于半导体基板2中。
在将接合部10(贯通电极8)的平面形状如上所述设为近似椭圆形或近似长方形的情况下，如果将其短轴方向的半径设为与接合部10为圆形的情况下的半径相同，则可以将其接合面积设为接合部10为圆形的情况下的例如2倍以上。或者，例如对于近似椭圆形的接合部10(贯通电极8)来说，设其长轴方向的半径相对于圆形的接合部10的半径为1.5倍，短轴方向的半径为0.7倍的情况下，在该近似椭圆形的接合部10中，可以获得与其形状为圆形的情况下同等的接合面积。
像这样，通过将贯通电极8(贯通孔5或接合部10)的平面形状设为近似椭圆形或近似长方形等，就可以将贯通电极8进一步远离芯片边缘E(划线边缘)而配置，并且可以进一步增大接合部10的面积而进一步提高接合可靠性。
此种近似椭圆形或近似长方形等的贯通孔5可以在半导体基板2的背面以抗蚀剂图形形成近似椭圆形或近似长方形等的开口部后，利用干式蚀刻法或湿式蚀刻法来形成。另外，这些形状的贯通孔5也可以利用借助微型钻头的机械加工法、激光加工、PAECE等来形成。
工业上的利用可能性
本发明可以广泛地适用于具备贯通电极的半导体装置中。
图中符号：1半导体装置，2半导体基板，2a基板正表面，2b基板背面，3层间绝缘膜，4电极焊盘，5贯通孔，6绝缘层，7凸块电极布线，7a  凸块电极，8贯通电极，9连接盘部，10接合部，11密封树脂(覆盖树脂)，12焊锡凸块，13保护膜(钝化膜)。

Claims (3)

1.一种半导体装置，具备：半导体基板，其具有朝向一面侧并自另一面侧开始形成的贯通孔；电极焊盘，其配置于上述半导体基板的上述一面侧，并且其一部分在上述贯通孔中露出；贯通电极，其配置于上述贯通孔的内侧并与上述电极焊盘电连接，其特征在于，
上述电极焊盘与上述贯通电极的接合部，在上述电极焊盘的面内，配置于一定的区域，该区域比上述电极焊盘的中央区域更靠近上述半导体基板的中央。
2.根据权利要求1所述的半导体装置，其特征在于，
在上述半导体基板的上述另一面侧形成的上述贯通孔的开口的面积大于在上述半导体基板的上述一面侧形成的上述贯通孔的开口的面积。
3.根据权利要求1或2所述的半导体装置，其特征在于，
在从上述半导体基板的上述一面侧或上述另一面侧观察上述贯通孔时，上述贯通孔的平面形状是近似椭圆形或近似长方形。
CN2009801292288A 2008-08-06 2009-08-06 半导体装置 Pending CN102105969A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-203395 2008-08-06
JP2008203395A JP2010040862A (ja) 2008-08-06 2008-08-06 半導体装置
PCT/JP2009/003776 WO2010016260A1 (ja) 2008-08-06 2009-08-06 半導体装置

Publications (1)

Publication Number Publication Date
CN102105969A true CN102105969A (zh) 2011-06-22

Family

ID=41663487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801292288A Pending CN102105969A (zh) 2008-08-06 2009-08-06 半导体装置

Country Status (5)

Country Link
US (1) US20110133343A1 (zh)
EP (1) EP2317544A4 (zh)
JP (1) JP2010040862A (zh)
CN (1) CN102105969A (zh)
WO (1) WO2010016260A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302479A1 (en) * 2008-06-06 2009-12-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structures having vias
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
KR101123804B1 (ko) * 2009-11-20 2012-03-12 주식회사 하이닉스반도체 반도체 칩 및 이를 갖는 적층 반도체 패키지
JP5568357B2 (ja) * 2010-04-05 2014-08-06 株式会社フジクラ 半導体装置及びその製造方法
JP6986221B2 (ja) * 2016-06-15 2021-12-22 大日本印刷株式会社 孔電極基板の製造方法、孔電極基板および半導体装置
US20190259696A1 (en) * 2016-08-04 2019-08-22 Dai Nippon Printing Co., Ltd. Through electrode substrate and mounting substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996013062A1 (en) * 1994-10-19 1996-05-02 Ceram Incorporated Apparatus and method of manufacturing stacked wafer array
JPH11204519A (ja) * 1998-01-08 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
CN1338775A (zh) * 2000-08-04 2002-03-06 精工爱普生株式会社 半导体装置及其制造方法、电路基板以及电子装置
CN1681116A (zh) * 2004-03-25 2005-10-12 三洋电机株式会社 半导体装置
CN101192620A (zh) * 2006-11-30 2008-06-04 索尼株式会社 固体摄像装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JPH05343385A (ja) 1992-06-08 1993-12-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7179740B1 (en) * 1999-05-03 2007-02-20 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
JP2003273155A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US20050001309A1 (en) * 2003-06-20 2005-01-06 Akinori Tanaka Printed wiring board for mounting semiconductor
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
WO2005093827A1 (ja) * 2004-03-26 2005-10-06 Fujikura Ltd. 貫通配線基板及びその製造方法
JP4246132B2 (ja) * 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
JP4745007B2 (ja) * 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
JP4564434B2 (ja) * 2005-09-30 2010-10-20 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP2008203395A (ja) 2007-02-19 2008-09-04 Fujifilm Corp 現像装置
JP5010948B2 (ja) * 2007-03-06 2012-08-29 オリンパス株式会社 半導体装置
US7791159B2 (en) * 2007-10-30 2010-09-07 Panasonic Corporation Solid-state imaging device and method for fabricating the same
JP5259197B2 (ja) * 2008-01-09 2013-08-07 ソニー株式会社 半導体装置及びその製造方法
JP4818332B2 (ja) * 2008-08-12 2011-11-16 株式会社東芝 半導体装置、半導体装置の製造方法、及びカメラモジュール
CN101419952B (zh) * 2008-12-03 2010-09-15 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996013062A1 (en) * 1994-10-19 1996-05-02 Ceram Incorporated Apparatus and method of manufacturing stacked wafer array
JPH11204519A (ja) * 1998-01-08 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
CN1338775A (zh) * 2000-08-04 2002-03-06 精工爱普生株式会社 半导体装置及其制造方法、电路基板以及电子装置
CN1681116A (zh) * 2004-03-25 2005-10-12 三洋电机株式会社 半导体装置
CN101192620A (zh) * 2006-11-30 2008-06-04 索尼株式会社 固体摄像装置

Also Published As

Publication number Publication date
WO2010016260A1 (ja) 2010-02-11
EP2317544A4 (en) 2012-02-15
EP2317544A1 (en) 2011-05-04
JP2010040862A (ja) 2010-02-18
US20110133343A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
CN100383938C (zh) 半导体装置及其制造方法
KR100679573B1 (ko) 반도체 장치의 제조 방법
CN102105969A (zh) 半导体装置
JP2005303258A (ja) デバイス及びその製造方法
US20080105947A1 (en) Semiconductor device, wiring of semiconductor device, and method of forming wiring
JP2006019428A (ja) 半導体パッケージ及びその製造方法
EP2634795A1 (en) Process for manufacture of through-type wiring substrate, and through-type wiring substrate
JP2007067216A (ja) 半導体装置およびその製造方法、回路基板およびその製造方法
US7189962B2 (en) Semiconductor relay apparatus and wiring board fabrication method
JP2005109221A (ja) ウェーハレベルパッケージ及びその製造方法
JP4678720B2 (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
EP2597677A1 (en) Semiconductor device with through-substrate via covered by a solder ball and related method of production
KR100791080B1 (ko) 금속 패드 구조체를 갖는 전자 장치 및 그 제조방법
JP5026025B2 (ja) 半導体装置
CN102484943A (zh) 批量生产布线基板、布线基板以及电子装置
JP5025922B2 (ja) 回路基板、回路基板の製造方法および半導体装置
EP1478021B1 (en) Semiconductor device and manufacturing method thereof
JP2010205921A (ja) 半導体装置および半導体装置の製造方法
JP4322181B2 (ja) 半導体装置の製造方法
CN102683264B (zh) 半导体结构的制作方法
JP5117062B2 (ja) 半導体装置の製造方法
JP2005311117A (ja) 半導体装置及びその製造方法
JP2010016255A (ja) 半導体装置
JP4908528B2 (ja) 半導体パッケージ
KR101406223B1 (ko) 칩 온 칩 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110622