JP4060195B2 - 貫通電極付き半導体基板の製造方法 - Google Patents
貫通電極付き半導体基板の製造方法 Download PDFInfo
- Publication number
- JP4060195B2 JP4060195B2 JP2003007127A JP2003007127A JP4060195B2 JP 4060195 B2 JP4060195 B2 JP 4060195B2 JP 2003007127 A JP2003007127 A JP 2003007127A JP 2003007127 A JP2003007127 A JP 2003007127A JP 4060195 B2 JP4060195 B2 JP 4060195B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- insulating layer
- main surface
- electrode
- filling portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子デバイスや光デバイスなどの配線や、デバイスを積層溶接する際の配線層として好適に利用できる貫通電極を有する半導体基板の製造方法に関する。
【０００２】
【従来の技術】
半導体基板を積層した状態でデバイス内部に実装する場合、この半導体基板に貫通電極を設けることによって、電極間の配線の少スペース化が可能となり、電子デバイスや光デバイスなどの小型化、高機能化が実現できる。
図２は、半導体基板１１に形成された貫通電極の一例を示す断面図である。この貫通電極は、シリコンなどからなる半導体基板１１の２つの主面を貫通するように形成された微細孔１２内に、金属などの導電性物質１４が充填されたものである。
【０００３】
図３は、従来の貫通電極付き半導体基板の製造方法の一例を工程順に示す断面図である（特願２００２-３２４１３５号）。
まず図３（ａ）に示されたように、半導体基板１０１の一方の主面１０１ａのみに開口した非貫通の微細孔１０２を形成する。次に図３（ｂ）に示されたように、微細孔１０２の内壁と半導体基板１０１の２つの主面１０１ａ，１０１ｂに絶縁層１３１を形成する。そして、図３（ｃ）に示されたように、微細孔１０２内に金属などの導電性物質を充填して固化し、充填部１０４を形成する。
次に、図３（ｄ）に示されたように、半導体基板１０１の他方の主面１０１ｂをエッチングして２点鎖線部を除去し、充填部１０４が半導体基板１０１の他方の主面１０１ｂから５μｍ程度突出した状態とする。そして、図３（ｅ）に示されたように、半導体基板１０１の他方の主面１０１ｂ上に、充填部１０４の突出高さよりも厚く絶縁層１３２を形成する。通常、絶縁層１３２の厚さは６μｍ程度である。
その後、絶縁層１３２全面を研磨して、図３（ｆ）に示されたように２点鎖線部を除去し、導電性物質１０４を露出させて貫通電極とする。
【０００４】
【発明が解決しようとする課題】
上記した従来の方法では、図３（ｆ）に示されたように、充填部１０４のうち、半導体基板１０１の他方の主面１０１ｂから突出した部分も含めて絶縁層１３２全面を研磨するため、表面に研磨ムラが生じ易い。このため、研磨ムラを考慮して、予め絶縁層１３２を半導体基板１０１の他方の主面上に６μｍ程度と厚く形成しておく必要がある（図３（ｅ））。
例えば、ＣＶＤ法などにより絶縁層１３２を形成する場合、絶縁層１３２を厚くするためにはプロセス時間を長くする必要がある。また、絶縁層１３２に係る材料費が増加し、製造コストが高くなってしまう。
更に、絶縁層１３２が厚いほど、絶縁層１３２と半導体基板１０１との熱膨張係数の差によって半導体基板１０１に反りが生じ易くなり、絶縁層１３２を精度良く研磨することが難しくなる。このため、貫通電極付き半導体基板の歩留まりを大きく低下させることとなる。
【０００５】
本発明の目的は、上記した事情に鑑みなされたものである。すなわち絶縁層の形成に係る時間の短縮と材料費の削減が実現でき、また歩留まり良く製造でき、かつ絶縁層と半導体基板との熱膨張係数の差によって生じる半導体基板の反りがほとんど無く、また研磨ムラのない絶縁層が形成された貫通電極付き半導体基板が製造できる製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に係る発明は、一方の主面のみに開口した微細孔を有する半導体基板の微細孔内に導電性物質を充填して充填部を形成する工程と、半導体基板の他方の主面をエッチングして、充填部が半導体基板の他方の主面から突出した状態とする工程と、エッチング後の半導体基板の他方の主面上に、該他方の主面からの充填部の突出高さ寸法よりも小さい厚さ寸法で絶縁層を形成する工程と、充填部のうち、前記絶縁層から突出した部分が無くなるように加工して、前記充填部と絶縁層の表面を同一の高さとする工程とを少なくとも有することを特徴とする貫通電極付き半導体基板の製造方法である。
請求項２に係る発明は、前記半導体基板の他方の主面をエッチングする工程にて、半導体基板の他方の主面からの充填部の突出高さ寸法Ｔ１が５μｍ≦Ｔ１≦２０μｍとなる状態とし、前記絶縁層を形成する工程にて、エッチング後の半導体基板の他方の主面上に、絶縁層の厚さ寸法Ｔ２が０．３μｍ≦Ｔ２＜５μｍとなるように絶縁層を形成することを特徴とする請求項１に記載の貫通電極付き半導体基板の製造方法である。
【０００７】
【発明の実施の形態】
［貫通電極付き半導体基板の製造方法、貫通電極付き半導体基板］
図１は、本実施形態の貫通電極付き半導体基板の製造方法の一例を工程順に示す断面図である。
まず、一方の主面１ａのみに開口した非貫通の微細孔２を有する半導体基板１を以下の方法により用意する。
半導体基板１として、厚さが３５０μｍのシリコン基板を用い、ＤＲＩＥ法（DRIE：Deep-Reactive Ion Etching）を用いた方法により、前記半導体基板１の一方の主面１ａに、直径が５０μｍ、深さが３００μｍ程度の微細孔２を形成する。ここで、ＤＲＩＥ法を用いた方法とは、エッチングガスとして六フッ化硫黄（ＳＦ６）を用い、高密度プラズマによるエッチングと、基板壁面へのパッシベーション製膜とを交互に行うこと（Ｂｏｓｃｈプロセス）によって、半導体基板１を深堀エッチングして、半導体基板１の一方の主面１ａに微細孔２を形成する方法である。
ここで、本実施形態では、半導体基板１の２つの主面のうち、非貫通の微細孔２が開口している主面を一方の主面１ａとし、微細孔２が開口していない主面を他方の主面１ｂと言う。また図１は、誇張して描いており、半導体基板１や各層の厚さ、微細孔２などの寸法比は、実際のものと一致していない。
【０００８】
なお、半導体基板１として、シリコン基板を採用しているが、例えばガリウム砒素（ＧａＡｓ）などの半導体材料からなるもの、エポキシ樹脂などの有機材料やガラスなどと、半導体材料からなる基板とを積層一体化したものなども採用可能である。半導体基板１の厚さは、５０μｍ〜１ｍｍ程度のものが使用できる。
また、微細孔２の直径は、５μｍ〜２００μｍ程度であり、深さは半導体基板１を貫通しなければ、半導体基板１の厚さなどに応じて適宜設定される。微細孔２の断面形状（軸方向に垂直な断面の形状）も、円形、楕円形、三角形、矩形（四角形を含む）などいかなる形状であっても良い。
この微細孔２を形成する方法としては、前記したＤＲＩＥ法を用いた方法以外に、水酸化カリウム（ＫＯＨ）水溶液などのエッチング溶液を用いたウエットエッチング法，マイクロドリルによる機械加工法，光誘起電解研磨法なども採用可能である。
【０００９】
次に、半導体基板１を熱酸化処理によって、図１（ｂ）に示されたように、微細孔２の内壁と半導体基板１の２つの主面上に酸化シリコン（ＳｉＯ２）からなる絶縁層３１を形成する。ここで、図１中では、絶縁層を厚く描いているが、実際はきわめて薄いものである。
微細孔２の内壁と半導体基板１の２つの主面上に絶縁層３１を形成する方法は、熱酸化処理以外に、プラズマＣＶＤ法により酸化シリコン（ＳｉＯ２）を形成する方法や、絶縁樹脂をコーティングして樹脂層とする方法なども適用できる。
【００１０】
そして、溶融金属吸引法などによって、図１（ｃ）に示されたように、微細孔２内に導電性物質として金−錫合金（Ａｕ（８０重量％）−Ｓｎ（２０重量％））を充填する。
溶融金属吸引法としては、一例を以下に示す。導電性物質の金−錫合金（Ａｕ（８０重量％）−Ｓｎ（２０重量％））を溶融状態で貯留した溶融金属槽と、前記半導体基板１とを減圧チャンバーに収容し、この減圧チャンバー内を減圧する。減圧状態を保ったまま、半導体基板１を溶融金属槽の溶融状態の導電性物質中に浸漬する。この溶融状態の導電性物質への半導体基板１の浸漬は、その一方の主面１ａを上側として、一方の主面１ａが露出しないように半導体基板１全体を溶融状態の導電性物質中に埋没させることで行い、次いで減圧チャンバー内を加圧することによって、半導体基板１に形成された微細孔２内に溶融状態の導電性物質を流入、充填させることができる。
そして、半導体基板１を溶融状態の導電性物質から引き上げ、導電性物質を冷却固化することによって、微細孔２内に導電性物質として金−錫合金（Ａｕ（８０重量％）−Ｓｎ（２０重量％））が充填された状態となる。この微細孔２内に充填され、固化した導電性物質が充填部４となる。
【００１１】
なお、導電性物質は、特に限定されず、異なる組成の金−錫合金や、錫（Ｓｎ），インジウム（Ｉｎ）などの金属、また錫−鉛（Ｓｎ−Ｐｂ）合金系，錫（Ｓｎ）基，鉛（Ｐｂ）基，金（Ａｕ）基，インジウム（Ｉｎ）基，アルミニウム（Ａｌ）基などのハンダを使用しても構わない。
この微細孔２に導電性物質を充填する方法は、前記した方法以外に、印刷法によりペースト状の導電性物質を微細孔２周辺に転写し、更に減圧して微細孔２内充填する方法や、メッキ法などが適用できる。
【００１２】
次に、前記微細孔２内に導電性物質からなる充填部４が充填された半導体基板１（図１（ｃ））の他方の主面１ｂをある程度研磨した後、六フッ化硫黄（ＳＦ６）を用いたドライエッチングによって、半導体基板１の他方の主面１ｂのうち、シリコン（Ｓｉ）部分をエッチングする。以上により、図１（ｄ）の２点鎖線で示された部分が除去されて、微細孔２に充填された充填部４が半導体基板１の他方の主面１ｂから突出した状態とする。
本実施形態では、半導体基板１の他方の主面１ｂからの充填部４の突出高さ寸法Ｔ１は８μｍである。また、充填部４と絶縁層３１のうち、半導体基板１の他方の主面１ｂから突出した部分を凸部５と言う。
なお、この半導体基板１の他方の主面１ｂをエッチングする工程は、まず半導体基板１の他方の主面１ｂ上の絶縁層３１をエッチングして除去し、次いで六フッ化硫黄（ＳＦ６）を用いたドライエッチングによって、半導体基板１の他方の主面１ｂのうち、シリコン（Ｓｉ）部分をエッチングする方法であってもよい。
【００１３】
そして、テトラエトキシシラン（ＴＥＯＳ）を原料としてプラズマＣＶＤ法により酸化珪素（ＳｉＯ２）からなる絶縁層３２を半導体基板１の他方の主面１ｂ上に形成する。このとき図１（ｅ）に示されたように、絶縁層３２の厚さ寸法Ｔ２が、充填部４の突出高さ寸法Ｔ１よりも小さくなるように絶縁層３２を形成する。本実施形態では、厚さ寸法Ｔ２が３μｍとなるように絶縁層３２を形成する。
【００１４】
次に、充填部４のうち、前記絶縁層３２から突出した部分が無くなるように加工して、前記充填部４と絶縁層３２の表面を同一の高さとする。この加工工程では、例えば凸部５とこの凸部５の上面と側面に形成された絶縁層３２のうち、半導体基板１の他方の主面１ｂ上の絶縁層３２から突出した部分を研磨して図１（ｆ）の２点鎖線で示された部分を除去する方法が採用できる。
これにより、充填部４は絶縁層３２から露出し、半導体基板１を貫通する貫通電極となり、貫通電極付き半導体基板６が製造できる。
なお、本発明において、充填部４と絶縁層３２が同一な高さとは、必ずしも完全な水平面を意味しない。充填部４のうち、前記絶縁層３２から突出した部分を研磨などの加工をした後において、充填部４の表面が多少ドーム状を呈する場合も含むものである。
【００１５】
本実施形態では、前述したように、半導体基板１の他方の主面１ｂをエッチングし、微細孔２に充填された充填部４が半導体基板１の他方の主面１ｂから突出した状態とした後に、この充填部４の突出高さ寸法Ｔ１よりも小さい厚さ寸法Ｔ２で絶縁層３２を形成する。
この半導体基板１の他方の主面１ｂからの充填部４の突出高さ寸法Ｔ１を５μｍ≦Ｔ１≦２０μｍとし、かつ半導体基板１の他方の主面１ｂに形成する絶縁層３２の厚さ寸法Ｔ２を０．３μｍ≦Ｔ２＜５μｍとすることが好ましい。
半導体基板１の他方の主面１ｂからの充填部４の突出高さ寸法Ｔ１は、更に好ましくは７μｍ≦Ｔ１≦１０μｍである。また絶縁層３２の厚さ寸法Ｔ２は、更に好ましくは１μｍ≦Ｔ２≦３μｍである。
【００１６】
以上により、次の工程にて充填部４のうち、絶縁層３２から突出した部分のみを研磨などの加工を行うことによって、充填部４と絶縁層３２の表面を同一の高さとすることができ、充填部４を絶縁層３２から露出させることができる。このため、絶縁層３２の表面に研磨ムラを生じさせることなく研磨できる。また研磨によって貫通電極となる充填部４の露出表面を平滑とすることも容易である。これにより歩留まり良く貫通電極付き半導体基板６を製造できる。
【００１７】
また、前記したように絶縁層３２の表面に研磨ムラを生じさせることなく研磨できるため、従来のように研磨ムラを考慮して、予め半導体基板１の他方の主面１ｂ上に絶縁層３２を厚く形成する必要が無く、絶縁層３２の厚さ寸法Ｔ２を小さくすることができ、これにより絶縁層３２の形成に係る時間を短縮できる。また材料費の削減が実現できる。
更に、前記したように絶縁層３２の厚さ寸法Ｔ２を小さくできるため、絶縁層３２と半導体基板１との熱膨張係数の差によって熱応力が生じにくい。このため、熱応力によって半導体基板１に反りが生じにくく、精度良く研磨することが可能となる。このため例えば充填部４と絶縁層３２の表面を同一の高さとすることが容易に実現できる。また、研磨によって貫通電極となる充填部４の露出表面を平滑とすることも容易に実現できる。更に、貫通電極付き半導体基板６の製造歩留まりを著しく向上させることができる。
【００１８】
半導体基板１の他方の主面１ｂからの充填部４の突出高さ寸法Ｔ１が５μｍ未満の場合、絶縁層３２の厚さ寸法Ｔ２と接近するため、ムラのない研磨が困難となる。
また、半導体基板１の他方の主面１ｂからの充填部４の突出高さ寸法Ｔ１が２０μｍよりも大きい場合、半導体基板１の他方の主面１ｂのエッチングに要する時間が長くなり、好ましくない。
【００１９】
また、絶縁層３２の厚さ寸法Ｔ２が０．３μｍ未満の場合、絶縁層３２の絶縁耐圧が低い。また、絶縁層３２が剥離しやすく、例えば次の工程にて、充填部４のうち、前記絶縁層３２から突出した部分が無くなるように研磨などの加工を行う際、この突出した部分以外の絶縁層３２が剥離する場合があり、十分な電気絶縁性が安定して得られず、歩留まりが悪くなるため好ましくない。
絶縁層３２の厚さ寸法Ｔ２が５μｍ以上の場合、絶縁層３２と半導体基板１との熱膨張係数の差によって半導体基板１に反りが生じることとなり、好ましくない。
【００２０】
以上の本実施形態の製造方法によって製造された貫通電極付き半導体基板６は、絶縁層３２の表面に研磨ムラがない。また、絶縁層３２と半導体基板１との熱膨張係数の差によって生じる半導体基板１の反りがほとんど無く、貫通電極となる充填部４の露出表面が平滑に研磨されており、高い接続信頼性が実現できる。
【００２１】
［電子装置］
本実施形態の電子装置は、前述した本実施形態の貫通電極付き半導体基板を用いた装置，機器，部品類の総称であり、例えば携帯電話，電子計算機，各種電気通信装置（光通信用も含む），ＩＣカード類など種々存在する。
本実施形態の貫通電極付き半導体基板を用いることによって、電極間の接続信頼性に優れた電子装置が実現できる。また、デバイスの更なる小型化、高機能化が実現できる。
【００２２】
【発明の効果】
以上詳細に説明したように、本発明の貫通電極付き半導体基板の製造方法によれば、半導体基板の他方の主面をエッチングし、微細孔に充填された充填部が半導体基板の他方の主面から突出した状態とした後に、この充填部の突出高さ寸法よりも小さい厚さ寸法で絶縁層を形成することによって、充填部のうち、絶縁層から突出した部分のみの研磨によって、充填部と絶縁層の表面を同一の高さとし、この充填部を他方の主面の表面から露出させて貫通電極とすることができる。
このため、絶縁層の表面に研磨ムラを生じさせることなく研磨できる。また研磨によって貫通電極となる充填部の露出表面を平滑とすることも容易である。これにより歩留まり良く貫通電極付き半導体基板を製造できる。
【００２３】
また絶縁層の表面に研磨ムラを生じさせることなく研磨できるため、研磨ムラを考慮して、予め半導体基板の他方の主面上に絶縁層を厚く形成する必要が無く、絶縁層の厚さ寸法を小さくすることができる。これにより絶縁層の形成に係る時間を短縮できる。また材料費の削減が実現できる。更に、前記したように絶縁層を厚く設ける必要が無いため、絶縁層と半導体基板との熱膨張係数の差によって熱応力が生じにくい。このため、熱応力によって半導体基板に反りが生じにくく、精度良く研磨することが可能となる。このため例えば充填部と絶縁層の表面を同一の高さとすることが容易に実現できる。また、貫通電極付き半導体基板の製造歩留まりを著しく向上させることができる。
【００２４】
本発明の貫通電極付き半導体基板は、前記した本発明の方法により製造されたものであり、絶縁層の表面に研磨ムラがない。また、絶縁層と半導体基板との熱膨張係数の差によって生じる半導体基板の反りがほとんど無く、貫通電極となる充填部の露出表面が平滑に研磨されており、高い接続信頼性が実現できる。
【００２５】
また、本発明の電子装置は、前記本発明の貫通電極付き半導体基板を有するものであり、電極間の接続信頼性に優れた電気特性が実現できる。また、デバイスの更なる小型化、高機能化が実現できる。
【図面の簡単な説明】
【図１】 本実施形態の貫通電極付き半導体基板の製造方法の一例を工程順に示す断面図である。
【図２】 貫通電極付き半導体基板の要部断面図である。
【図３】 従来の貫通電極付き半導体基板の製造方法の一例を工程順に示す断面図である。
【符号の説明】
１‥‥半導体基板、１ａ‥‥半導体基板の一方の主面、１ｂ‥‥半導体基板の他方の主面、２‥‥微細孔、４‥‥充填部、５‥‥凸部、６‥‥貫通電極付き半導体基板、３１，３２‥‥絶縁層
【発明の属する技術分野】
本発明は、電子デバイスや光デバイスなどの配線や、デバイスを積層溶接する際の配線層として好適に利用できる貫通電極を有する半導体基板の製造方法に関する。
【０００２】
【従来の技術】
半導体基板を積層した状態でデバイス内部に実装する場合、この半導体基板に貫通電極を設けることによって、電極間の配線の少スペース化が可能となり、電子デバイスや光デバイスなどの小型化、高機能化が実現できる。
図２は、半導体基板１１に形成された貫通電極の一例を示す断面図である。この貫通電極は、シリコンなどからなる半導体基板１１の２つの主面を貫通するように形成された微細孔１２内に、金属などの導電性物質１４が充填されたものである。
【０００３】
図３は、従来の貫通電極付き半導体基板の製造方法の一例を工程順に示す断面図である（特願２００２-３２４１３５号）。
まず図３（ａ）に示されたように、半導体基板１０１の一方の主面１０１ａのみに開口した非貫通の微細孔１０２を形成する。次に図３（ｂ）に示されたように、微細孔１０２の内壁と半導体基板１０１の２つの主面１０１ａ，１０１ｂに絶縁層１３１を形成する。そして、図３（ｃ）に示されたように、微細孔１０２内に金属などの導電性物質を充填して固化し、充填部１０４を形成する。
次に、図３（ｄ）に示されたように、半導体基板１０１の他方の主面１０１ｂをエッチングして２点鎖線部を除去し、充填部１０４が半導体基板１０１の他方の主面１０１ｂから５μｍ程度突出した状態とする。そして、図３（ｅ）に示されたように、半導体基板１０１の他方の主面１０１ｂ上に、充填部１０４の突出高さよりも厚く絶縁層１３２を形成する。通常、絶縁層１３２の厚さは６μｍ程度である。
その後、絶縁層１３２全面を研磨して、図３（ｆ）に示されたように２点鎖線部を除去し、導電性物質１０４を露出させて貫通電極とする。
【０００４】
【発明が解決しようとする課題】
上記した従来の方法では、図３（ｆ）に示されたように、充填部１０４のうち、半導体基板１０１の他方の主面１０１ｂから突出した部分も含めて絶縁層１３２全面を研磨するため、表面に研磨ムラが生じ易い。このため、研磨ムラを考慮して、予め絶縁層１３２を半導体基板１０１の他方の主面上に６μｍ程度と厚く形成しておく必要がある（図３（ｅ））。
例えば、ＣＶＤ法などにより絶縁層１３２を形成する場合、絶縁層１３２を厚くするためにはプロセス時間を長くする必要がある。また、絶縁層１３２に係る材料費が増加し、製造コストが高くなってしまう。
更に、絶縁層１３２が厚いほど、絶縁層１３２と半導体基板１０１との熱膨張係数の差によって半導体基板１０１に反りが生じ易くなり、絶縁層１３２を精度良く研磨することが難しくなる。このため、貫通電極付き半導体基板の歩留まりを大きく低下させることとなる。
【０００５】
本発明の目的は、上記した事情に鑑みなされたものである。すなわち絶縁層の形成に係る時間の短縮と材料費の削減が実現でき、また歩留まり良く製造でき、かつ絶縁層と半導体基板との熱膨張係数の差によって生じる半導体基板の反りがほとんど無く、また研磨ムラのない絶縁層が形成された貫通電極付き半導体基板が製造できる製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に係る発明は、一方の主面のみに開口した微細孔を有する半導体基板の微細孔内に導電性物質を充填して充填部を形成する工程と、半導体基板の他方の主面をエッチングして、充填部が半導体基板の他方の主面から突出した状態とする工程と、エッチング後の半導体基板の他方の主面上に、該他方の主面からの充填部の突出高さ寸法よりも小さい厚さ寸法で絶縁層を形成する工程と、充填部のうち、前記絶縁層から突出した部分が無くなるように加工して、前記充填部と絶縁層の表面を同一の高さとする工程とを少なくとも有することを特徴とする貫通電極付き半導体基板の製造方法である。
請求項２に係る発明は、前記半導体基板の他方の主面をエッチングする工程にて、半導体基板の他方の主面からの充填部の突出高さ寸法Ｔ１が５μｍ≦Ｔ１≦２０μｍとなる状態とし、前記絶縁層を形成する工程にて、エッチング後の半導体基板の他方の主面上に、絶縁層の厚さ寸法Ｔ２が０．３μｍ≦Ｔ２＜５μｍとなるように絶縁層を形成することを特徴とする請求項１に記載の貫通電極付き半導体基板の製造方法である。
【０００７】
【発明の実施の形態】
［貫通電極付き半導体基板の製造方法、貫通電極付き半導体基板］
図１は、本実施形態の貫通電極付き半導体基板の製造方法の一例を工程順に示す断面図である。
まず、一方の主面１ａのみに開口した非貫通の微細孔２を有する半導体基板１を以下の方法により用意する。
半導体基板１として、厚さが３５０μｍのシリコン基板を用い、ＤＲＩＥ法（DRIE：Deep-Reactive Ion Etching）を用いた方法により、前記半導体基板１の一方の主面１ａに、直径が５０μｍ、深さが３００μｍ程度の微細孔２を形成する。ここで、ＤＲＩＥ法を用いた方法とは、エッチングガスとして六フッ化硫黄（ＳＦ６）を用い、高密度プラズマによるエッチングと、基板壁面へのパッシベーション製膜とを交互に行うこと（Ｂｏｓｃｈプロセス）によって、半導体基板１を深堀エッチングして、半導体基板１の一方の主面１ａに微細孔２を形成する方法である。
ここで、本実施形態では、半導体基板１の２つの主面のうち、非貫通の微細孔２が開口している主面を一方の主面１ａとし、微細孔２が開口していない主面を他方の主面１ｂと言う。また図１は、誇張して描いており、半導体基板１や各層の厚さ、微細孔２などの寸法比は、実際のものと一致していない。
【０００８】
なお、半導体基板１として、シリコン基板を採用しているが、例えばガリウム砒素（ＧａＡｓ）などの半導体材料からなるもの、エポキシ樹脂などの有機材料やガラスなどと、半導体材料からなる基板とを積層一体化したものなども採用可能である。半導体基板１の厚さは、５０μｍ〜１ｍｍ程度のものが使用できる。
また、微細孔２の直径は、５μｍ〜２００μｍ程度であり、深さは半導体基板１を貫通しなければ、半導体基板１の厚さなどに応じて適宜設定される。微細孔２の断面形状（軸方向に垂直な断面の形状）も、円形、楕円形、三角形、矩形（四角形を含む）などいかなる形状であっても良い。
この微細孔２を形成する方法としては、前記したＤＲＩＥ法を用いた方法以外に、水酸化カリウム（ＫＯＨ）水溶液などのエッチング溶液を用いたウエットエッチング法，マイクロドリルによる機械加工法，光誘起電解研磨法なども採用可能である。
【０００９】
次に、半導体基板１を熱酸化処理によって、図１（ｂ）に示されたように、微細孔２の内壁と半導体基板１の２つの主面上に酸化シリコン（ＳｉＯ２）からなる絶縁層３１を形成する。ここで、図１中では、絶縁層を厚く描いているが、実際はきわめて薄いものである。
微細孔２の内壁と半導体基板１の２つの主面上に絶縁層３１を形成する方法は、熱酸化処理以外に、プラズマＣＶＤ法により酸化シリコン（ＳｉＯ２）を形成する方法や、絶縁樹脂をコーティングして樹脂層とする方法なども適用できる。
【００１０】
そして、溶融金属吸引法などによって、図１（ｃ）に示されたように、微細孔２内に導電性物質として金−錫合金（Ａｕ（８０重量％）−Ｓｎ（２０重量％））を充填する。
溶融金属吸引法としては、一例を以下に示す。導電性物質の金−錫合金（Ａｕ（８０重量％）−Ｓｎ（２０重量％））を溶融状態で貯留した溶融金属槽と、前記半導体基板１とを減圧チャンバーに収容し、この減圧チャンバー内を減圧する。減圧状態を保ったまま、半導体基板１を溶融金属槽の溶融状態の導電性物質中に浸漬する。この溶融状態の導電性物質への半導体基板１の浸漬は、その一方の主面１ａを上側として、一方の主面１ａが露出しないように半導体基板１全体を溶融状態の導電性物質中に埋没させることで行い、次いで減圧チャンバー内を加圧することによって、半導体基板１に形成された微細孔２内に溶融状態の導電性物質を流入、充填させることができる。
そして、半導体基板１を溶融状態の導電性物質から引き上げ、導電性物質を冷却固化することによって、微細孔２内に導電性物質として金−錫合金（Ａｕ（８０重量％）−Ｓｎ（２０重量％））が充填された状態となる。この微細孔２内に充填され、固化した導電性物質が充填部４となる。
【００１１】
なお、導電性物質は、特に限定されず、異なる組成の金−錫合金や、錫（Ｓｎ），インジウム（Ｉｎ）などの金属、また錫−鉛（Ｓｎ−Ｐｂ）合金系，錫（Ｓｎ）基，鉛（Ｐｂ）基，金（Ａｕ）基，インジウム（Ｉｎ）基，アルミニウム（Ａｌ）基などのハンダを使用しても構わない。
この微細孔２に導電性物質を充填する方法は、前記した方法以外に、印刷法によりペースト状の導電性物質を微細孔２周辺に転写し、更に減圧して微細孔２内充填する方法や、メッキ法などが適用できる。
【００１２】
次に、前記微細孔２内に導電性物質からなる充填部４が充填された半導体基板１（図１（ｃ））の他方の主面１ｂをある程度研磨した後、六フッ化硫黄（ＳＦ６）を用いたドライエッチングによって、半導体基板１の他方の主面１ｂのうち、シリコン（Ｓｉ）部分をエッチングする。以上により、図１（ｄ）の２点鎖線で示された部分が除去されて、微細孔２に充填された充填部４が半導体基板１の他方の主面１ｂから突出した状態とする。
本実施形態では、半導体基板１の他方の主面１ｂからの充填部４の突出高さ寸法Ｔ１は８μｍである。また、充填部４と絶縁層３１のうち、半導体基板１の他方の主面１ｂから突出した部分を凸部５と言う。
なお、この半導体基板１の他方の主面１ｂをエッチングする工程は、まず半導体基板１の他方の主面１ｂ上の絶縁層３１をエッチングして除去し、次いで六フッ化硫黄（ＳＦ６）を用いたドライエッチングによって、半導体基板１の他方の主面１ｂのうち、シリコン（Ｓｉ）部分をエッチングする方法であってもよい。
【００１３】
そして、テトラエトキシシラン（ＴＥＯＳ）を原料としてプラズマＣＶＤ法により酸化珪素（ＳｉＯ２）からなる絶縁層３２を半導体基板１の他方の主面１ｂ上に形成する。このとき図１（ｅ）に示されたように、絶縁層３２の厚さ寸法Ｔ２が、充填部４の突出高さ寸法Ｔ１よりも小さくなるように絶縁層３２を形成する。本実施形態では、厚さ寸法Ｔ２が３μｍとなるように絶縁層３２を形成する。
【００１４】
次に、充填部４のうち、前記絶縁層３２から突出した部分が無くなるように加工して、前記充填部４と絶縁層３２の表面を同一の高さとする。この加工工程では、例えば凸部５とこの凸部５の上面と側面に形成された絶縁層３２のうち、半導体基板１の他方の主面１ｂ上の絶縁層３２から突出した部分を研磨して図１（ｆ）の２点鎖線で示された部分を除去する方法が採用できる。
これにより、充填部４は絶縁層３２から露出し、半導体基板１を貫通する貫通電極となり、貫通電極付き半導体基板６が製造できる。
なお、本発明において、充填部４と絶縁層３２が同一な高さとは、必ずしも完全な水平面を意味しない。充填部４のうち、前記絶縁層３２から突出した部分を研磨などの加工をした後において、充填部４の表面が多少ドーム状を呈する場合も含むものである。
【００１５】
本実施形態では、前述したように、半導体基板１の他方の主面１ｂをエッチングし、微細孔２に充填された充填部４が半導体基板１の他方の主面１ｂから突出した状態とした後に、この充填部４の突出高さ寸法Ｔ１よりも小さい厚さ寸法Ｔ２で絶縁層３２を形成する。
この半導体基板１の他方の主面１ｂからの充填部４の突出高さ寸法Ｔ１を５μｍ≦Ｔ１≦２０μｍとし、かつ半導体基板１の他方の主面１ｂに形成する絶縁層３２の厚さ寸法Ｔ２を０．３μｍ≦Ｔ２＜５μｍとすることが好ましい。
半導体基板１の他方の主面１ｂからの充填部４の突出高さ寸法Ｔ１は、更に好ましくは７μｍ≦Ｔ１≦１０μｍである。また絶縁層３２の厚さ寸法Ｔ２は、更に好ましくは１μｍ≦Ｔ２≦３μｍである。
【００１６】
以上により、次の工程にて充填部４のうち、絶縁層３２から突出した部分のみを研磨などの加工を行うことによって、充填部４と絶縁層３２の表面を同一の高さとすることができ、充填部４を絶縁層３２から露出させることができる。このため、絶縁層３２の表面に研磨ムラを生じさせることなく研磨できる。また研磨によって貫通電極となる充填部４の露出表面を平滑とすることも容易である。これにより歩留まり良く貫通電極付き半導体基板６を製造できる。
【００１７】
また、前記したように絶縁層３２の表面に研磨ムラを生じさせることなく研磨できるため、従来のように研磨ムラを考慮して、予め半導体基板１の他方の主面１ｂ上に絶縁層３２を厚く形成する必要が無く、絶縁層３２の厚さ寸法Ｔ２を小さくすることができ、これにより絶縁層３２の形成に係る時間を短縮できる。また材料費の削減が実現できる。
更に、前記したように絶縁層３２の厚さ寸法Ｔ２を小さくできるため、絶縁層３２と半導体基板１との熱膨張係数の差によって熱応力が生じにくい。このため、熱応力によって半導体基板１に反りが生じにくく、精度良く研磨することが可能となる。このため例えば充填部４と絶縁層３２の表面を同一の高さとすることが容易に実現できる。また、研磨によって貫通電極となる充填部４の露出表面を平滑とすることも容易に実現できる。更に、貫通電極付き半導体基板６の製造歩留まりを著しく向上させることができる。
【００１８】
半導体基板１の他方の主面１ｂからの充填部４の突出高さ寸法Ｔ１が５μｍ未満の場合、絶縁層３２の厚さ寸法Ｔ２と接近するため、ムラのない研磨が困難となる。
また、半導体基板１の他方の主面１ｂからの充填部４の突出高さ寸法Ｔ１が２０μｍよりも大きい場合、半導体基板１の他方の主面１ｂのエッチングに要する時間が長くなり、好ましくない。
【００１９】
また、絶縁層３２の厚さ寸法Ｔ２が０．３μｍ未満の場合、絶縁層３２の絶縁耐圧が低い。また、絶縁層３２が剥離しやすく、例えば次の工程にて、充填部４のうち、前記絶縁層３２から突出した部分が無くなるように研磨などの加工を行う際、この突出した部分以外の絶縁層３２が剥離する場合があり、十分な電気絶縁性が安定して得られず、歩留まりが悪くなるため好ましくない。
絶縁層３２の厚さ寸法Ｔ２が５μｍ以上の場合、絶縁層３２と半導体基板１との熱膨張係数の差によって半導体基板１に反りが生じることとなり、好ましくない。
【００２０】
以上の本実施形態の製造方法によって製造された貫通電極付き半導体基板６は、絶縁層３２の表面に研磨ムラがない。また、絶縁層３２と半導体基板１との熱膨張係数の差によって生じる半導体基板１の反りがほとんど無く、貫通電極となる充填部４の露出表面が平滑に研磨されており、高い接続信頼性が実現できる。
【００２１】
［電子装置］
本実施形態の電子装置は、前述した本実施形態の貫通電極付き半導体基板を用いた装置，機器，部品類の総称であり、例えば携帯電話，電子計算機，各種電気通信装置（光通信用も含む），ＩＣカード類など種々存在する。
本実施形態の貫通電極付き半導体基板を用いることによって、電極間の接続信頼性に優れた電子装置が実現できる。また、デバイスの更なる小型化、高機能化が実現できる。
【００２２】
【発明の効果】
以上詳細に説明したように、本発明の貫通電極付き半導体基板の製造方法によれば、半導体基板の他方の主面をエッチングし、微細孔に充填された充填部が半導体基板の他方の主面から突出した状態とした後に、この充填部の突出高さ寸法よりも小さい厚さ寸法で絶縁層を形成することによって、充填部のうち、絶縁層から突出した部分のみの研磨によって、充填部と絶縁層の表面を同一の高さとし、この充填部を他方の主面の表面から露出させて貫通電極とすることができる。
このため、絶縁層の表面に研磨ムラを生じさせることなく研磨できる。また研磨によって貫通電極となる充填部の露出表面を平滑とすることも容易である。これにより歩留まり良く貫通電極付き半導体基板を製造できる。
【００２３】
また絶縁層の表面に研磨ムラを生じさせることなく研磨できるため、研磨ムラを考慮して、予め半導体基板の他方の主面上に絶縁層を厚く形成する必要が無く、絶縁層の厚さ寸法を小さくすることができる。これにより絶縁層の形成に係る時間を短縮できる。また材料費の削減が実現できる。更に、前記したように絶縁層を厚く設ける必要が無いため、絶縁層と半導体基板との熱膨張係数の差によって熱応力が生じにくい。このため、熱応力によって半導体基板に反りが生じにくく、精度良く研磨することが可能となる。このため例えば充填部と絶縁層の表面を同一の高さとすることが容易に実現できる。また、貫通電極付き半導体基板の製造歩留まりを著しく向上させることができる。
【００２４】
本発明の貫通電極付き半導体基板は、前記した本発明の方法により製造されたものであり、絶縁層の表面に研磨ムラがない。また、絶縁層と半導体基板との熱膨張係数の差によって生じる半導体基板の反りがほとんど無く、貫通電極となる充填部の露出表面が平滑に研磨されており、高い接続信頼性が実現できる。
【００２５】
また、本発明の電子装置は、前記本発明の貫通電極付き半導体基板を有するものであり、電極間の接続信頼性に優れた電気特性が実現できる。また、デバイスの更なる小型化、高機能化が実現できる。
【図面の簡単な説明】
【図１】 本実施形態の貫通電極付き半導体基板の製造方法の一例を工程順に示す断面図である。
【図２】 貫通電極付き半導体基板の要部断面図である。
【図３】 従来の貫通電極付き半導体基板の製造方法の一例を工程順に示す断面図である。
【符号の説明】
１‥‥半導体基板、１ａ‥‥半導体基板の一方の主面、１ｂ‥‥半導体基板の他方の主面、２‥‥微細孔、４‥‥充填部、５‥‥凸部、６‥‥貫通電極付き半導体基板、３１，３２‥‥絶縁層
Claims (2)
- 一方の主面のみに開口した微細孔を有する半導体基板の微細孔内に導電性物質を充填して充填部を形成する工程と、
半導体基板の他方の主面をエッチングして、充填部が半導体基板の他方の主面から突出した状態とする工程と、
エッチング後の半導体基板の他方の主面上に、該他方の主面からの充填部の突出高さ寸法よりも小さい厚さ寸法で絶縁層を形成する工程と、
充填部のうち、前記絶縁層から突出した部分が無くなるように加工して、前記充填部と絶縁層の表面を同一の高さとする工程とを少なくとも有することを特徴とする貫通電極付き半導体基板の製造方法。 - 前記半導体基板の他方の主面をエッチングする工程にて、半導体基板の他方の主面からの充填部の突出高さ寸法Ｔ１が５μｍ≦Ｔ１≦２０μｍとなる状態とし、前記絶縁層を形成する工程にて、エッチング後の半導体基板の他方の主面上に、絶縁層の厚さ寸法Ｔ２が０．３μｍ≦Ｔ２＜５μｍとなるように絶縁層を形成することを特徴とする請求項１に記載の貫通電極付き半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003007127A JP4060195B2 (ja) | 2003-01-15 | 2003-01-15 | 貫通電極付き半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003007127A JP4060195B2 (ja) | 2003-01-15 | 2003-01-15 | 貫通電極付き半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004221338A JP2004221338A (ja) | 2004-08-05 |
| JP4060195B2 true JP4060195B2 (ja) | 2008-03-12 |
Family
ID=32897311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003007127A Expired - Fee Related JP4060195B2 (ja) | 2003-01-15 | 2003-01-15 | 貫通電極付き半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4060195B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2765224B1 (de) * | 2013-02-12 | 2018-04-11 | Airbus Defence and Space GmbH | Verfahren zum Betrieb einer Elektrolysezelle |
-
2003
- 2003-01-15 JP JP2003007127A patent/JP4060195B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004221338A (ja) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904484B2 (ja) | シリコン基板のスルーホールプラギング方法 | |
| JP3918935B2 (ja) | 半導体装置の製造方法 | |
| US8794498B2 (en) | Electronic component device and method for producing the same | |
| US9034757B2 (en) | Method for manufacturing a component having an electrical through-connection | |
| JP3975194B2 (ja) | パッケージの製造方法 | |
| US20090093117A1 (en) | Method of manufacturing substrate | |
| JP4098673B2 (ja) | 半導体パッケージの製造方法 | |
| WO2011055825A1 (ja) | シリコン貫通ビアプロセスにおけるシリコン基板裏面エッチング用エッチング液及びこれを用いたシリコン貫通ビアを有する半導体チップの製造方法 | |
| JP4713602B2 (ja) | 基板モジュールおよびその製造方法ならびに電子機器 | |
| US8048804B2 (en) | Method of manufacturing semiconductor package | |
| KR101215644B1 (ko) | 반도체 칩, 반도체 패키지 및 반도체 칩 제조방법 | |
| JP5703556B2 (ja) | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 | |
| JP2006261553A (ja) | 半導体装置及びその製造方法 | |
| JP4060195B2 (ja) | 貫通電極付き半導体基板の製造方法 | |
| KR100874588B1 (ko) | 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법 | |
| JP4920231B2 (ja) | 配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法 | |
| US7176129B2 (en) | Methods of fabricating highly conductive regions in semiconductor substrates for radio frequency applications | |
| JP5117062B2 (ja) | 半導体装置の製造方法 | |
| JPH10256258A (ja) | 半導体装置の突起電極形成方法 | |
| KR100485555B1 (ko) | 반도체 기판 상으로의 공중 금속 배선의 형성 방법 | |
| JP2006216747A (ja) | 貫通電極の製造方法および構造 | |
| JP2000124350A (ja) | 半導体装置及びその製造方法 | |
| JP2012209440A (ja) | 半導体装置、回路基板および電子機器 | |
| TWI579938B (zh) | 封裝基板的線路製作方法 | |
| JP2006080295A (ja) | 配線基板の製造方法および半導体モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |