TW201232665A - Method for producing silicon carbide semiconductor device - Google Patents

Method for producing silicon carbide semiconductor device Download PDF

Info

Publication number
TW201232665A
TW201232665A TW100143610A TW100143610A TW201232665A TW 201232665 A TW201232665 A TW 201232665A TW 100143610 A TW100143610 A TW 100143610A TW 100143610 A TW100143610 A TW 100143610A TW 201232665 A TW201232665 A TW 201232665A
Authority
TW
Taiwan
Prior art keywords
layer
oxide film
ruthenium
semiconductor device
etching
Prior art date
Application number
TW100143610A
Other languages
English (en)
Inventor
Naoki Ooi
Hiromu Shiomi
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201232665A publication Critical patent/TW201232665A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

201232665 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種碳化妙半導體裝置之製造方法。 【先前技術】 於半導體裝置之製造中，需要於半導體基板上選擇性地 形成雜質區域之步驟。於製造例如η通道型M〇SFET(Metal
Oxide Semiconductor Field Effect Transistor，金屬氧化物 半導體場效應電晶體）之情形時，為了獲得npn構造而經常 進行如下步驟：於η型半導體基板上部分性地形成口型區 域，進而於該ρ型區域上部分性地形成η+型區域。即，形 成彼此寬度不同之雙重之雜質區域。 衣使用矽基板作為半導體基板之情形時，可藉由雜質之 擴散而調整雜質區域之寬度，因此可廣泛利用使用其之雙 重擴散法。 另一方面，於使用碳化矽基板作為半導體基板之情形 時，雜質之擴散係數較小，因此難以藉由雜質之擴散而調 整雜質區域之寬度。即，植入離子之區域經由活化退火而 以大致原有狀態成為雜質區域。因此，無法使用雙重擴散 法0 因此’於例如日本專利特開2008-147576號公報（專利文 獻:[)中揭示有如下所述之方法。，首先於碳化石夕基板上 形成包含鎢之離子植入掩模。並且，於對碳化石夕基板植入 ηφ·雜質之離子後’ *刻離子植人掩模之-部分而擴大破 $基板之露出區域’其後植人ρ型雜質之離子。根據該
160305.C.OC 201232665 方法，藉由自動對準（self alignment)，可降低彼此寬度不 同之雙重雜質區域之位置關係之不均一，故而可降低半導 體裝置之特性之不均一。 先前技術文獻 專利文獻 專利文獻1:日本專利特開2008_147576號公報 【發明内容】 發明所欲解決之問題 然而，於專利文獻丨所揭示之方法中，由於對離子植入 掩模使用内部應力較大之鎢，故而有時因包含鎢之離子植 入掩模與碳化矽基板之内部應力差而於碳化矽基板上產生 翹曲。尤其是可認為，伴隨於近年來之碳化矽基板之大面 積化’於碳化碎基板上產生翹曲之傾向變大。 因此，於專利文獻1所揭示之方法中，當蝕刻包含鎢之 離子植入掩模之一部分而擴大碳化矽基板之露出區域時， 難以均勻地控制蝕刻寬度，因此存在雜質區域之寬度之精 度變低之問題。 鑒於上述情況，本發明之目的在於提供可提高雜質區域 之寬度之精度的碳化矽半導體裝置之製造方法。 解決問題之技術手段 本發明係一種碳化矽半導體裝置之製造方法，其包括： 準備碳化梦基板之步驟；於碳化妙基板上形成氧化矽膜之 步驟；藉由使用包含CHF3之第丨氣體之第丨蝕刻去除氧化矽 膜之一部分而形成氧化石夕膜之第丨掩模圖案之步驟；藉由 160305.doc 201232665 對包括具有第1掩模圖案之氧化矽膜的碳化矽基板植入第1 離子而形成具有第1導電型之第丨雜質區域之步驟；藉由使 用包含選自由CF4、GF6、（：3匕及SFfi所組成之群中之至少 1種氟化合物氣體與氧氣的第2氣體之第2蝕刻去除氧化矽 膜之一部分而形成氧化矽膜之第2掩模圖案之步驟；及藉 由對包括具有第2掩模圖案之氧化矽膜的碳化矽基板植入 第2離子而形成具有與第！導電型不同之第2導電型之第2雜 質區域之步驟。 此處，於本發明之碳化矽半導體裝置之製造方法中，較 佳為氧氣於第1 2氣體中所佔之比例為30體.積％以上。 又，於本發明之碳化矽半導體裝置之製造方法中，較佳 為第2餘刻之蝕刻選擇比為0.5以上2以下。 又，於本發明之碳化矽半導體裝置之製造方法中，較佳 為形成氧切狀㈣包括於碳切基板±形成㈣終止 層之v驟、及於#刻終止層上形成氧化⑦膜之步驟。 又’於本發明之碳切半導體裝置之製造方法中，較佳 為敍刻終止層包含選自由鎳、銘及鈦所組成之群中之至少 入 於本發明之碳化矽半導體裝置之製造方法中，較佳 ^蚀刻終止層包括自碳切基板側起依序積層有包含欽之 160305.doc 1 層、包含錄或銘之第2層、及包含欽之第3層的積層 體3 發明之效果 2 根據本發明，可提供可提高雜質區域之寬度之精度的碳 201232665 化矽半導體裝置之製造方法。 【實施方式】 以下’對本發明之實施形態進行說明。再者，於本發明 之圖式中，同一參照符號係表示同一部分或等效部分。 圖1係表示藉由本實施形態之碳化矽半導體裝置之製造 方法所製造的碳化石夕半導體裝置之一例之模式性剖面圓。 如圖1所示’本實施形態之碳化矽半導體裝置係M〇sfet 1〇〇，具體而言係立式 DiMOSFET(D〇Uble Implanted MOSFET ’雙植入型金屬氧化物半導體場效應電晶體）β MOSFET 100包括：磊晶基板90、形成於磊晶基板9〇之 正面上之ρ區域123(深度D1)及η+區域124(深度D2)、形成 於磊晶基板90之正面上之源極電極Hi及氧化膜126、形成 於源極電極111上之上部源極電極1 27、形成於氧化膜126 上之閘極電極110、及形成於遙晶基板9〇之背面之没極電 極 112。 磊晶基板90包括：單晶基板80、積層於單晶基板上之 緩衝層121、設置於緩衝層121上之耐壓保持層122、設置 於耐壓保持層122之表面上之ρ區域123、及設置於ρ區域 123内之η+區域124。MOSFET 100之平面形狀（自圖1之上 方向觀察之形狀）例如可設為包括2 mm以上之長度之邊的 長方形或正方形。 單晶基板80及緩衝層121分別較佳為具有n型導電型之碳 化石夕。緩衝層121之η型雜質之濃度例如可設為5xl0” cm·3。 又’緩衝層121之厚度例如可設為0.5 μιη左右。 I60305.doc 201232665 耐壓保持層122較佳為導電型為n型之碳化矽。耐壓保持 層122之η型雜質之濃度例如可設為5><1〇15 3 1 。又，緩衝 層121之厚度例如可設為10 μιη左右。 於磊晶基板90之正面S0上，彼此隔開間隔而形成有導電 型為p型之複數個p區域123。又，於正面s〇上，以位於各p 區域123之内部之方式形成有n+區域124。於正面如上， 區域123具有夾持於耐壓保持層122與11+區域124之間且介 隔氧化膜126而由閘極電極110覆蓋之通道區域。通道區域 具有通道長CL ^ 於正面S0上，於自複數個p區域123之間露出之耐壓保持 層122上形成有氧化膜126。此處，氧化膜126係以如下方 式形成：自2個鄰接之p區域123之一 p區域123内之n+區域 124上，延伸至該p區域123上、於鄰接之p區域123之間露 出之耐壓保持層122上、另一p區域123上、及該另一p區域 123内之n+區域124上為止。 於氧化膜126上形成有閘極電極no，氧化膜126中之於 氧化膜126之上部形成有閘極電極1丨〇之部分具有閘極絕緣 膜之功能。 於n+區域124上形成有源極電極m，但源極電極1^之 一部分亦可與p區域123連接。於源極電極i丨丨上形成有上 部源極電極127。 以下，參照圖2〜圖14之模式性剖面圖’對圖1所示之 MOSFET 100之製造方法之一例進行說明。 首先，如圖2所示，準備具有正面3〇之磊晶基板90(碳化 160305.doc 201232665 矽基板此處，磊晶基板90例如可藉由利用CVD(Chemical Vapor Deposition，化學氣相沈積）法等使緩衝層121及耐壓 保持層122依序於單晶基板8〇之表面上進行蟲晶成長而形 成。 其次’如圖3所示，於磊晶基板9〇之正面s〇上形成蝕刻 終止層50。蝕刻終止層50由自磊晶基板9〇側起依序積層有 第1層51、第2層52及第3層53之積層體所形成。 此處，第1層51較佳為包括鈦層，第2層52較佳為包括鎳 層或紹層’第3層53較佳為包括鈦層。於此情形時，存在 可藉由包括鈦層之第1層51而鞏固與磊晶基板9〇之接合之 傾向。又’存在可藉由包括鎳層或鋁層之第2層52而有效 終止後述之姓刻之傾向。進而，存在可藉由包括鈦層之第 3層53而鞏固與後述氧化矽膜之接合之傾向。 再者，第1層51、第2層52及第3層53之厚度可分別設為 例如20 nm左右。 關於蝕刻終止層50之構成，只要可利用蝕刻終止層5〇終 止後述之姓刻，則無特別限定，但較佳為包含選自由鎳、 鋁及鈦所組成之群中之至少i種金屬，尤佳為包括自磊晶 基板90側起依序積層有包含欽層之第1層$丨、包含錄層或 鋁層之第2層52、及包含鈦層之第3層53的積層體。 其次，如圖4所示，於蝕刻終止層5〇之表面上形成氧化 矽膜31。此處，氧化矽膜31可藉由例如CVD法而堆積於蝕 刻終止層5 0之表面上。 氧化矽膜31之厚度較佳為05 μηι以上3 μιη以下，更佳為 160305.doc 201232665 μη以上2·5㈣以下。於氧化矽膜31之厚度為〇 5㈣以上 3叫以下之情形、尤其是i μπι以上2 5 _以下之情形時， 存在如下傾向：為用以於作為後續步驟之離子植人中獲得 充分之離子植入阻止能（st〇pping p〇wer)的充分之厚度，且 藉由使膜不過厚而抑制由氧切膜31之膜應力q起之龜 曲’進而藉由維持較小之#刻步驟之縱橫比而使加工變得 其次，如圖5所示，於氧化㈣31之表面上形成光阻劑 圖案40。此處’光阻劑圖案4()係形成為於與後述之氧化石夕 膜31之第1掩模圖案之開口部對應的位置上具有開口部。 光阻劑圖案40例如可藉由於氧切膜31之整個表面上塗佈 光阻劑後使與開口部對應之部分以外之部分硬化，並去除 與開口部對應之未硬化部分而形成。 、 矣次’如圖6所示，藉由以光阻劑圖案4〇作為掩模之 飯⑽而去除氧化石夕膜31之一部分。藉此，將自光阻劑圖 案40之開口部露出之氧化矽膜31之部分去除。 此處，作為第1钱刻E1，得進行使用包含chf3之第礞 體、各向異性乾式餘刻。藉此，自光阻劑圖案扣之開口部 露β之氧切膜31之部分於其厚度方向（縱方向）上進行姓 刻而使蝕刻終止層5〇之表面露出。 :次，如圖7所示，去除殘留於氧化矽膜”上之光阻劑 圖案40。藉此’氧化發㈣包括具有側壁叫由側壁㈣ 包園之開口部Ρ1的第1掩模圖案。 ’、人如圖8所不’藉由對包括具有第1掩模圖案之氧化 160305.doc 201232665 矽膜31的磊晶基板90進行n型雜質之離子植入而形成具 有η型導電型η+區域124。 此處’離子植入J1例如可藉由如下方式進行：自氧化矽 膜31之第1掩模圖案之開口部P1通過蝕刻終止層5〇而對磊 晶基板90植入η型雜質之離子。藉此，可在位於氧化矽膜 3 1之第1掩模圖案之開口部ρι之下方的磊晶基板9〇之部 分’形成自磊晶基板90之正面S0起深度D2之n+區域124。 作為η型雜質，例如可使用磷等。 其次，如圖9所示，藉由第2蝕刻Ε2而去除具有第i掩模 圖案之氧化矽膜3 1之一部分。藉此，例如知圖丨〇所示，氧 化矽膜3 1包括具有側壁S2與由側壁S2包圍之開口部p2的第 2掩模圖案》 此處，作為第2蝕刻E2，可進行使用包含選自由cF4、 GF6、C#8及SF6所組成之群中之至少i種氟化合物氣體與 氧氣的第2氣體之各向同性乾式蝕刻。藉此，氧化矽膜31 之一部分於其厚度方向（縱方向）與其寬度方向（橫方向）上 均進行蝕刻而使蝕刻終止層50之表面之露出區域擴大。 即，藉由第2蝕刻E2,第2掩模圖案之側壁32之高度較第ι 掩模圖案之側壁81之高度變低，第2掩模圖案之開又口部p2 之寬度較第1掩模圖案之開口部P1之寬度變窄。再者，於 第2氣體中，亦可包含除上述氟化合物氣體與氧氣以外之 例如氬氣等氣體。 於第2钮刻E2f，氧氣於第2氣體中所佔之比例較佳為 體積％以上’更佳㈣體積％以上，進而較佳為7Q體積％ 160305.doc 201232665 以上。由於存在可隨著氧氣於第2氣體中所佔之比例增至 3〇體積％以上、50體積％以上及7〇體積％以上而使蝕刻選 擇比（(每單位時間之橫方向㈣量）/(每單位時間之縱方向 蝕刻量））增大之傾向，故而存在可一面抑制氧化矽膜3〖之 厚度（側壁之高度）之降低一面擴大開口部之寬度幅之傾 向。又，就有效地進行第2蝕刻E2之觀點而言，氧氣於第2 氣體中所佔之比例較佳為8〇體積％以下。 第2蝕刻E2之蝕刻選擇比較佳為〇·5以上2以下，更佳為^ 以上2以下。於第2蝕刻Ε2之蝕刻選擇比為0.5以上2以下之 情形、尤其是1以上2以下之情形時，可一面抑制氧化矽膜 3 1之厚度之降低一面擴大氧化矽膜3丨之開口部之寬度的傾 向進一步變大。 其次，如圖11所示，藉由對包括具有第2掩模圖案之氧 化矽膜31的磊晶基板9進行p型雜質之離子植入乜而形成具 有p型導電型之p區域123。 此處’離子植入JT2例如可藉由如下方式進行：自氧化石夕 膜3 1之第2掩模圖案之開口部P2通過蝕刻終止層5〇而對磊 晶基板90植入p型雜質之離子。藉此，可在位於氧化石夕膜 31之第2掩模圖案之開口部P2之下方的磊晶基板9〇之部 分’形成自蠢晶基板90之正面S0起深度D1之p區域123。作 為P型雜質，例如可使用鋁等。 其次’如圖12所示，去除磊晶基板9〇之正面s〇上之蝕刻 終止層50及氧化石夕膜3 1。藉此，p區域123與n+區域124於 遙晶基板90之正面S0上露出。 160305.doc -11- 201232665 此處’可藉由使用例如氫氟酸進行蝕刻而去除蝕刻終止 層50及氧化矽膜31。 其後’進行蟲晶基板90之正面S0之p區域123及n+區域 124之活化退火處理。活化退火處理例如可藉由將磊晶基 板90於氬環境氣體中於1700°C下加熱30分鐘而進行》 其次，如圖13所示，於磊晶基板90之正面S0上形成氧化 膜126。此處’氧化膜126例如可藉由乾氧化（熱氧化）而形 成為覆蓋於蟲晶基板90之正面S0上露出之对壓保持層 122、p區域123及n+區域124。乾氧化例如可藉由將磊晶基 板90於1200°C下加熱30分鐘等而進行。 其次’如圖14所示’於磊晶基板90之正面S0上形成源極 電極111 ’並且於蟲晶基板90之背面上形成汲極電極112。 此處，源極電極1 1 1例如可以如下方式形成，即，首先 於氧化膜126之表面上，在與源極電極ill之形成部分對應 之部位形成具有開口部之光阻劑圖案。並且，以該光阻劑 圖案作為掩模去除氧化膜126之一部分而形成開口部。其 後’以與自氧化膜126之開口部露出之n+區域124接觸且覆 蓋光阻劑圖案之方式形成導電膜’並藉由脫膜而去除光阻 劑圖案。藉此’使殘存於蟲晶基板90之正面S0上之導電膜 成為與n+區域124接觸之源極電極in。再者，作為導電 膜，例如可使用鎳（Ni)等之金屬膜。 於形成源極電極111後’較佳為進行用於合金化之熱處 理。此處，用於合金化之熱處理例如可藉由將形成源極電 極111後之磊晶基板90於氬環境氣體中於95〇°C下加熱2分 160305.doc •12· 201232665 鐘之方式等而進行。 又’汲極電極112例如可藉由濺鑛鎳而形成。 其後’如圖1所示，於源極電極111之表面上形成上部源 極電極127，並且於氧化膜126之表面上形成閘極電極 Π0。藉由以上，可製造圖1所示之m〇SFet 100。 再者’上部源極電極127例如可藉由濺鍍鎳而形成。 又’閘極電極110例如可藉由使用CVD法使多晶矽成膜而 形成。 如上所述’於本實施形態之碳化矽半導體裝置之製造方 法中’對離子植入掩模使用氧化矽膜，藉此即便不使用内 部應力較大之鎢’亦可藉由自動對準而提高雜質區域之寬 度之精度而形成彼此寬度不同之雙重雜質區域。 先前’於使用碳化矽基板之半導體裝置之製造中，藉由 使用氧化石夕膜作為離子植入掩模之自動對準而形成彼此寬 度不同之雙重雜質區域之情形非常困難。其原因在於：由 於氧化矽膜難以進行橫方向之蝕刻且蝕刻選擇比變小，故 而難以形成用於植入第2離子之第2掩模圖案。藉此，先前 作為藉由自動對準而形成彼此寬度不同之雙重雜質區域之 情形的離子植入掩模，可使用蝕刻選擇相對較大之鎢。 然而，本發明者進行了潛心研究，結果發現，藉由使用 包含選自由CF4、CJ6、C3Fs及SF6所組成之群中之至少1 種氟化合物氣體與氧氣之氣體，可增大氧化矽膜之蝕刻選 擇比’從而完成本發明。 π本實施形態般，對離子植入掩模使用氧化矽膜，藉此 160305.doc -13· 201232665 可不產生如對離子植入掩模使用鎢之情形般之碳化矽基板 產生翹曲之問題。因此，根據本實施形態之碳化碎半導體 裝置之製造方法’可藉由自動對準而提高彼此寬度不同之 雙重雜質區域的寬度之精度。 又’根據本實施形態之碳化矽半導體裝置之製造方法， 可藉由對離子植入掩模使用氧化矽膜而降低如對離子植入 掩模使用鶴之情形般的碳化石夕基板之金屬污染等問題之產 生。 再者，於上述之實施形態中，亦可調換P型與η型之導電 型。又，於上述之實施形態中使用將磊晶基板9〇作為碳化 石夕基板之情形進行了說明，但亦可使用碳化矽單晶基板等 代替磊晶基板90。 實施例 <實驗例1> 於包括η型碳化矽單晶之單晶基板上，使厚度為〇 5 μβ1 之包括η型碳化矽膜（η型雜質濃度：5xi〇i7 cm.3)之緩衝 層、及厚度為10 μπι之包括n型碳化矽膜（n型雜質濃度： 5x 1015 cnT3)之耐壓保持層依序分別利用cvd法進行磊晶成 長’藉此製作包括單晶基板、緩衝層及耐壓保持層之積層 體的磊晶基板。 其次’於磊晶基板之耐壓保持層之表面上，利用濺鍍法 依序分別形成厚度為20 nm之包括鈦膜之第1層、厚度為2〇 nm之包括錄膜之第2層、及厚度為2〇 nmi包括鈦膜之第3 層’從而形成包括第1層、第2層、及第3層之積層體的蝕 160305.doc •14- 201232665 刻終止層。 於姓刻終止層之第3層之表面上，藉由cvd法而 ^ 度為2.5 μηι之包括Si〇2膜之氧化矽膜。 其次’於氧化錢之表面上形成光_圖案後，藉由以 先阻劑圖案作為掩模且使用CHF3氣體作為第i氣體的各向 異性乾式蝕刻而將氧化矽膜之一部分於其厚度方向上去 除。其後，藉由㈣光阻劑圖案而於氧切膜上形成第i 掩模圖案。 其次’藉由通過關終止層對包括具有第i掩模圖案之 氧切膜Μ晶基板植人麟離子，而於氧切膜之開口部 之下方之磊晶基板之正面區域上形成…區域。 準備5片以上述方式形成η+區域之狀態之磊晶基板將 其分別設為試樣No. 1〜No. 5。 其次，對於試樣No. 1〜No. 5各自之磊晶基板之正面上之 氧化矽膜，使用表1所示之第2氣體組成(體積比)之第2氣體 進行特定時間之各向同性乾式蝕刻，藉此於厚度方向（縱 方向）及寬度方向（橫方向）上去除氧化矽臈之一部分。 並且，算出利用上述各向同性乾式蝕刻之每單位時間之 橫方向蝕刻量與縱方向蝕刻量，並求出試樣N〇 i〜N〇 5之 磊晶基板之正面上之氧化矽膜各自之蝕刻選擇比（（每單位 時間之橫方向蝕刻量）/(每單位時間之縱方向蝕刻量））。將 該結果示於表1中。 160305.doc •15- 201232665 [表1] 試樣 No. 第2氣體組成 (體積比） 蝕刻選擇比 1 SF6:〇2=7：3 0.3 2 SF6:〇2 = 5:5 0.6 _ 3 SF6:〇2=3:7 1.0 4 Π SF6:〇2=2:8 1.1 5 _ sf6 0.19 如表1所示，可確認，使用81?6與〇2之混合氣體作為第2 氣體的喊樣No. 1〜No. 4之氧化矽膜之蝕刻選擇比與僅使用 SF6作為第2氣體的試樣N〇 5之氧化矽膜之蝕刻選擇比相比 變大。其表不與試樣No. 5之氧化矽膜之橫方向蝕刻相 比，试樣No· 1〜No. 4之氧化矽膜之橫方向蝕刻更易進行。 又，如表1所示，可確認，於實驗例i中隨著〇2於第2氣 體中所佔之比例增大，氧化矽膜之蝕刻選擇比增大。 <實驗例2> 以與實驗例1相同之方式準備5片形成有#區域之狀態之 蟲晶基板’將其分別設為試樣N〇. 6〜N〇 1〇。 其次’對於試樣N。· 6〜N。· 10各自之蟲晶基板之正面上 之氧化矽膜，使用表2所示之第2氣體組成（體積比）之第2氣 體進行特料間之各向同性乾式_，藉此於厚度方向 (縱方向）及寬度方向（橫方向）上去除氧化矽膜之一部分。 並且’算出利用上述各向同性乾式餘刻之每單位時間之 橫方向㈣量與縱方㈣刻量，並求出試樣Ν。6〜ν〇 之蟲晶基板之正面上之氧化梦膜各自之钱刻選擇比（(每單 位時間之橫方向㈣#)/(每單位時間之縱方向*刻量））。 160305.doc -16- 201232665 將該結果示於表2中。 [表2] 試樣 No. 第2氣體組成 (體積比） 蝕刻選擇比 6 CF4:〇2=7:3 0.3 7 CF4:〇2=5:5 0.6 8 CF4:〇2=3:7 1.0 9 CF4:〇2=2:8 1.1 10 cf4 0.28 如表2所示’可確認，使用CF4與〇2之混合氣體作為第2 氣體的試樣No. 6〜No. 10之氧化矽膜之蝕刻選擇比與僅使 用CF4作為第2氣體的試樣N〇. 1 〇之氧化矽膜之蝕刻選擇比 相比變大。其表示與試樣No. 1〇之氧化矽膜之橫方向蝕刻 相比，試樣No. 6〜No. 9之氧化矽膜之橫方向蝕刻更易進 行0 又，如表2所示，可確認，於實驗例2中隨著〇2於第2氣 體中所佔之比例增大，氧化⑦膜之姓刻選擇比增大。 <實驗例3> 以與實驗例1及f驗例2相同之方式準備2塊形成有n+區 域之狀態之蟲晶基板，將其分別設為試樣No. Η· 12 «- ' 其次 々對於試樣No· ^N。· 12各自之^基板之正面 氧化夕膜使用表3所不之第2氣體組成（體積比）之第2 氣禮進行特料間之各向同性乾式㈣，藉此於厚度方向 (縱方向）及寬度方向（橫方向）上去除氧化石夕膜之-部分。 並且’算_用上述各向⑽乾仏収 160305.doc •17- 201232665 橫方向餘刻量與縱方向㈣量，並求出試樣N。"及版 12之磊晶基板之正面上之氧化矽膜之各蝕刻選擇比g每單 位時間之橫方向蝕刻量）/(每單位時間之縱方向蝕刻量））。 將該結果示於表3中》 [表3] 試樣 No. 第2氣體組成 (體積比） 蝕刻選擇比 11 Ar:02：CF4=2:2:l 1.08 12 Ar:02:CF4=3:l:l 0.43 如表3所示，可確認，使用Ar、eh與A之混合氣體作 為第2氣體的試樣No. 11及No. 12之氧化矽膜之蝕刻選擇比 與上述試樣No. 5或No. 10相比亦變大。 可認為此次所揭示之實施形態之全部内容均為例示而非 限定性者。本發明之範圍並非由上述說明表示，而由申請 專利範圍表示，且試圖包含與申請專利範圍均等之含義及 範圍内之全部變更。 產業上之可利用性 本發明可用於碳化矽半導體裝置之製造方法。 【圖式簡單說明】 圖1係藉由本實施形態之碳化矽半導體裝置之製造方法 所製造的碳化矽半導體裝置之一例之模式性剖面圖。 圖2係對圖1所示之碳化矽半導體裝置之製造方法之一例 之製造步驟的一部分進行圖解之模式性剖面圖。 圖3係對圖1所示之碳化矽半導體裝置之製造方法之—例 之製造步驟的另一部分進行圖解之模式性剖面圖。 160305.doc -18- 201232665 之製1係對圖1所示之碳化矽半導體裝置之製造方法之一例 匿^,驟的另—部分進行圖解之模式性剖面圖。 之劁、生係對圖1所示之碳化矽半導體裝置之製造方法之一例 、v驟的另—部分進行圖解之模式性剖面圖。 之二係對圖1所示之碳化石夕半導體裝置之製造方法之-例 靠1^步驟的另-部分進行圖解之模式性剖面圖。 圓7皮係對圖1所示之碳化石夕半導體裝置之製造方法之-例 靠々步驟的另-部分進行圖解之模式性剖面圖。 @U係對圖1所示之碳化妙半導體I置之製造方法之-例 靠k V驟的另—部分進行圖解之模式性剖面圖。 w 9係對圖1所示之碳化料導體裝置之製造方法之-例 之製造步驟的另—部分進行_之模式性剖面圖。 圆10係對圖1所不之碳化石夕半導體裝置之製造方法之一 例之製造步驟的另一部分進行圖解之模式性剖面圖。 Μ 11係對圖1所示之碳切半導體裝置之製造方法之— 例之製造步驟的另一部分進行圖解之模式性剖面圖。 圆12係對圖i所示之碳化石夕半導體裝置之製造方法之一 例4製造步驟的另一部分進行圖解之模式性剖面圖。 圖13係對圖1所示之碳化石夕半導體裝置之製造方法之— 例之製造步驟的另—部分進行圖解之模式性剖面圖。 fB 14係對圖1所*之碳切半導體裝置之製造方法之一 例之製造步驟的另-部分進行圖解之模式性剖面圖。 【主要元件符號說明】 31 氧化矽膜 160305.doc •19· 201232665 40 光阻劑圖案 50 钮刻終止層 51 第1層 52 第2層 53 第3層 80 早晶基板 90 蟲晶基板 100 MOSFET 110 閘極電極 111 源極電極 112 汲極電極 121 緩衝層 122 耐壓保持層 123 p區域 124 n+區域 126 氧化膜 127 上部源極電極 160305.doc ·20·

Claims (1)

  1. 201232665 七、申請專利範圍： 1. 一種碳化矽半導體裝置（1〇〇)之製造方法，其包括： 準備碳化矽基板（90)之步驟； 於上述碳化矽基板（90)上形成氧化矽膜（3 1)之步驟； . 藉由使用包含CHF3之第1氣體之第丨蝕刻去除上述氧化 • 矽膜（31)之一部分而形成上述氧化矽膜（31)之第丨掩模圖 案之步驟； 藉由對包括具有上述第1掩模圖案之上述氧化碎膜（31) 的上述碳化矽基板（9〇)植入第1離子而形成具有第丨導電 ^之第1雜質區域（124)之步驟； 藉由使用包含選自由CF4、qF6、C3FS及SF6A組成之 群中之至少1種氟化合物氣體與氧氣的第2氣體之第2蝕 刻去除上述氧化矽膜（3丨）之一部分而形成上述氧化矽膜 (3 1)之第2掩模圖案之步驟；及 藉由對包括具有上述第2掩模圖案之上述氧化矽膜（3 ” 的上述碳化矽基板（9〇)植入第2離子而形成具有與上述第 】導電型不同之第2導電型之第2雜質區域（123)之步驟。 2·如請求項1之碳化矽半導體裝置（1〇0)之製造方法，其中 上述氧氣於上述第2氣體中所佔之比例為30體積％以上。 . 3.如請求項1之碳化矽半導體裝置（100)之製造方法，其中 上述第2钮刻之蝕刻選擇比為〇.5以上2以下。 4·如請求項1之碳化矽半導體裝置（1〇〇)之製造方法，其中 形成上述氧化矽膜（3丨）之步驟包括：於上述碳化矽基板 (90)上形成蝕刻終止層（5〇)之步驟、及於上述蝕刻終止 160305.coc 201232665 層（50)上形成上述氧化矽膜（31)之步驟。 5·如請求項4之碳化矽半導體裝置（1〇〇)之製造方法，其中 上述姓刻終止層（5〇)包含選自由鎳、鋁及鈦所組成之群 中之至少1種金屬。 6.如請求項5之碳化矽半導體裝置（100)之製造方法，其中 上述餘刻終止層（50)包括自上述碳化矽基板（90)侧起依 序積層有包含鈇之第1層（51)、包含鎳或鋁之第2層 (52)、及包含鈦之第3層（53)的積層體。 160305.doc
TW100143610A 2011-01-17 2011-11-28 Method for producing silicon carbide semiconductor device TW201232665A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011006568 2011-01-17

Publications (1)

Publication Number Publication Date
TW201232665A true TW201232665A (en) 2012-08-01

Family

ID=46491093

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143610A TW201232665A (en) 2011-01-17 2011-11-28 Method for producing silicon carbide semiconductor device

Country Status (8)

Country Link
US (1) US8652954B2 (zh)
EP (1) EP2667414A4 (zh)
JP (1) JPWO2012098759A1 (zh)
KR (1) KR20130139738A (zh)
CN (1) CN102792446A (zh)
CA (1) CA2792551A1 (zh)
TW (1) TW201232665A (zh)
WO (1) WO2012098759A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693905B (zh) * 2011-03-22 2015-08-05 中芯国际集成电路制造(上海)有限公司 闪存单元及其浮栅的形成方法
JP2014175470A (ja) * 2013-03-08 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
US9394164B2 (en) * 2013-03-12 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS method and structure
CN103839784A (zh) * 2013-12-31 2014-06-04 北京市润大正兴电子技术有限公司 离子注入掩膜方法及碳化硅肖特基二极管制造方法
KR102345979B1 (ko) 2015-04-30 2021-12-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10121742B2 (en) * 2017-03-15 2018-11-06 Amkor Technology, Inc. Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure
CN109545674B (zh) * 2018-11-09 2020-08-21 长江存储科技有限责任公司 半导体器件的形成方法及半导体器件
CN109309009B (zh) * 2018-11-21 2020-12-11 长江存储科技有限责任公司 一种半导体器件及其制造方法
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
CN112038234B (zh) * 2020-08-13 2022-11-22 杭州芯迈半导体技术有限公司 SiC MOSFET器件及其制造方法
US20220336351A1 (en) * 2021-04-19 2022-10-20 Qualcomm Incorporated Multiple function blocks on a system on a chip (soc)

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
US3909304A (en) * 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
US5354386A (en) * 1989-03-24 1994-10-11 National Semiconductor Corporation Method for plasma etching tapered and stepped vias
US5126231A (en) * 1990-02-26 1992-06-30 Applied Materials, Inc. Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch
JP3109279B2 (ja) * 1992-09-30 2000-11-13 日本電気株式会社 半導体装置の製造方法
JP3427534B2 (ja) * 1995-01-11 2003-07-22 ソニー株式会社 接続孔の形成方法
JP3865323B2 (ja) * 1996-03-14 2007-01-10 富士通株式会社 エッチング方法及び半導体装置の製造方法
JP4092602B2 (ja) * 1998-11-11 2008-05-28 富士通株式会社 半導体装置の製造方法
JP2000188332A (ja) * 1998-12-22 2000-07-04 Seiko Epson Corp 半導体装置及びその製造方法
JP2002313791A (ja) * 2001-04-10 2002-10-25 Matsushita Electric Ind Co Ltd 回路配線およびその製造方法
US6933158B1 (en) * 2002-10-31 2005-08-23 Advanced Micro Devices, Inc. Method of monitoring anneal processes using scatterometry, and system for performing same
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
JP3959032B2 (ja) * 2003-01-08 2007-08-15 松下電器産業株式会社 固体撮像装置の製造方法
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
KR100548568B1 (ko) * 2003-09-17 2006-02-02 주식회사 하이닉스반도체 이온주입방법
JP2005229105A (ja) * 2004-01-13 2005-08-25 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
KR100596851B1 (ko) * 2004-09-02 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 셀 채널 이온 주입 방법
JP4929579B2 (ja) * 2004-10-26 2012-05-09 日産自動車株式会社 半導体装置の製造方法
US7273800B2 (en) * 2004-11-01 2007-09-25 International Business Machines Corporation Hetero-integrated strained silicon n- and p-MOSFETs
JP4583892B2 (ja) * 2004-11-19 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006237511A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7238577B1 (en) * 2005-05-18 2007-07-03 National Semiconductor Corporation Method of manufacturing self-aligned n and p type stripes for a superjunction device
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
US20070257315A1 (en) * 2006-05-04 2007-11-08 International Business Machines Corporation Ion implantation combined with in situ or ex situ heat treatment for improved field effect transistors
US7517807B1 (en) * 2006-07-26 2009-04-14 General Electric Company Methods for fabricating semiconductor structures
JP2008147576A (ja) * 2006-12-13 2008-06-26 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5117062B2 (ja) * 2007-02-08 2013-01-09 株式会社フジクラ 半導体装置の製造方法
JP4483900B2 (ja) * 2007-06-21 2010-06-16 株式会社デンソー 炭化珪素半導体装置の製造方法
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
JP5119806B2 (ja) * 2007-08-27 2013-01-16 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5223773B2 (ja) * 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
TW201102340A (en) * 2009-07-10 2011-01-16 Nat Univ Tsing Hua A method for fabricating a multilayer microstructure with balancing residual stress capability
US20110147764A1 (en) * 2009-08-27 2011-06-23 Cree, Inc. Transistors with a dielectric channel depletion layer and related fabrication methods

Also Published As

Publication number Publication date
US8652954B2 (en) 2014-02-18
EP2667414A4 (en) 2014-08-13
KR20130139738A (ko) 2013-12-23
CN102792446A (zh) 2012-11-21
EP2667414A1 (en) 2013-11-27
WO2012098759A1 (ja) 2012-07-26
US20120184092A1 (en) 2012-07-19
JPWO2012098759A1 (ja) 2014-06-09
CA2792551A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
TW201232665A (en) Method for producing silicon carbide semiconductor device
TWI285954B (en) Semiconductor device and method for manufacturing the same
CN100530531C (zh) 复合基材的制造方法
TWI338367B (en) Mosfets incorporating nickel germanosilicided gate and methods of their formation
TWI270127B (en) Semiconductor device having carbon-containing metal silicide layer and method of fabricating the same
TW200924167A (en) Semiconductor device and method of manufacturing the same
TW200929541A (en) Transistor and method of fabricating the same
WO2013073216A1 (ja) 炭化珪素基板、半導体装置およびこれらの製造方法
TW200842952A (en) Manufacturing method of semiconductor device
TW201227832A (en) Method of manufacturing silicon carbide semiconductor device
JP2009266871A (ja) 炭化珪素半導体装置およびその製造方法
JP2013042050A (ja) 炭化珪素半導体装置の製造方法
JP2009224365A (ja) 半導体装置およびその製造方法
TW201131755A (en) Silicon carbide substrate production method and silicon carbide substrate
TW201205803A (en) Silicon carbide substrate, semiconductor device, and method for manufacturing said silicon carbide substrate and semiconductor device
WO2011030661A1 (ja) 半導体装置および半導体装置の製造方法
TW201135852A (en) Structure and method for post oxidation silicon trench bottom shaping
WO2014161463A1 (zh) 半导体器件栅氧化层的形成方法
TW201128710A (en) Process for production of silicon carbide substrate
TW201205719A (en) Manufacturing method of semiconductor device
WO2013088855A1 (ja) 半導体装置の製造方法
TWI249817B (en) Method for manufacturing flash memory device
TW201237960A (en) Production method for semiconductor device
EP2866263A1 (en) Silicon carbide semiconductor device
JP6233210B2 (ja) 炭化珪素半導体装置の製造方法