CN106601734B - 一种整体型碳化硅达林顿管及其制作方法 - Google Patents

一种整体型碳化硅达林顿管及其制作方法 Download PDF

Info

Publication number
CN106601734B
CN106601734B CN201611247096.7A CN201611247096A CN106601734B CN 106601734 B CN106601734 B CN 106601734B CN 201611247096 A CN201611247096 A CN 201611247096A CN 106601734 B CN106601734 B CN 106601734B
Authority
CN
China
Prior art keywords
emitter region
area
table top
base
device isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611247096.7A
Other languages
English (en)
Other versions
CN106601734A (zh
Inventor
元磊
李钊君
宋庆文
汤晓燕
张艺蒙
张玉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201611247096.7A priority Critical patent/CN106601734B/zh
Publication of CN106601734A publication Critical patent/CN106601734A/zh
Application granted granted Critical
Publication of CN106601734B publication Critical patent/CN106601734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222Bipolar technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors

Abstract

本发明公开了一种整体型碳化硅达林顿管及其制作方法,属于微电子技术领域。可以解决现有的碳化硅达林顿管存在驱动管电流处置能力较小,且制作工艺复杂,导致成本比较高的问题。包括:N+发射区,设置在基区上表面,包括呈倾斜槽型的器件沟槽,呈垂直槽型的器件隔离区和呈垂直槽型的发射区台面;基极P+注入区,设置在发射区台面下表面,且位于基区内;器件沟槽设置在N+发射区,且延伸至N‑集电区上部;器件隔离区设置在N+发射区,且延伸至N‑集电区上部;隔离区注入层,设置在所述器件隔离区底部上表面。

Description

一种整体型碳化硅达林顿管及其制作方法
技术领域
本发明属于微电子技术领域,涉及半导体器件,特别是一种整体型碳化硅达林顿管及其制作方法。
背景技术
随着电力电子技术的快速发展,大功率半导体器件的需求越来越显著。由于材料的限制,传统的硅器件特性已经到达它的理论极限,碳化硅是最近十几年来迅速发展起来的宽禁带半导体材料,它具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点,能够适用于大功率、高温及抗辐照等应用领域。其中,基于氧化层的MOSFET(英文为:Metal-Oxide-Semiconductor Field-Effect Transistor,中文简称:半导体场效应晶体管)的开关器件的电流处置能力较小,同时不适合高温环境(200-350℃)的应用。
碳化硅双极型晶体管属于常关的双极型载流子器件,它避开了碳化硅MOSFET遇到的栅氧问题,理论工作温度能达到500℃以上。同时,和其他开关器件相比,其制作工艺比较成熟。已在开关稳压电源、电能转换、汽车电子以及功率放大器等方面取得了广泛的应用。
然而,碳化硅双极型晶体管的研制仍然存在很多问题。作为电流驱动开关器件,为了减少驱动电路的功率损耗,提高BJTs的电流增益很重要。在过去十年里,已经报道了一些增加电流增益的方法:例如双基极外延层,薄的基区结构,DLP热氧化以及超结晶体管。然而,双基极结构需要额外的外延生长和精密的刻蚀工艺,薄基区结构可能会导致低的击穿电压。因此,没有一个实际的新型结构可以同时提高器件性能并且易于制造。
综上所述,现有的碳化硅达林顿管存在驱动管电流处置能力较小,且制作工艺复杂,导致成本比较高的问题。
发明内容
本发明的目的在于针对上述存在的问题,提出一种整体型碳化硅达林顿管及其制作方法,以提高驱动管电流增益,同时使得工艺简单,降低成本。
本发明实施例提供一种整体型高压碳化硅达林顿管,包括:
N+衬底;
N+缓冲层,设置在所述N+衬底上表面;
N-集电区,设置在所述N+缓冲层上表面;
基区,设置在所述N-集电区上表面;
N+发射区,设置在所述基区上表面,包括呈倾斜槽型的器件沟槽,呈垂直槽型的器件隔离区和呈垂直槽型的发射区台面;
基极P+注入区,设置在所述发射区台面下表面,且位于所述基区内;
所述器件沟槽设置在所述N+发射区,且延伸至所述N-集电区上部;
所述器件隔离区设置在所述N+发射区,且延伸至所述N-集电区上部;
隔离区注入层,设置在所述器件隔离区底部上表面;
氧化层,覆盖在所述器件沟槽上表面;
基极接触金属,设置在所述基极P+注入区上表面,且位于所述发射区台面内;
发射极接触金属,设置在所述N+发射区上表面,且在覆盖在所述氧化层上表面;
集电极,位于所述N+衬底下表面。
优选地,以所述发射区台面中心为分界线,将所述发射区台面分为第一发射区台面和第二发射区台面,其中,所述第一发射区台面与所述器件隔离区之间的距离大于所述第二发射区台面与所述器件隔离区之间的距离;
将所述第一发射区台面和所述器件沟槽区确定为驱动管,将所述第二发射区台面和与所述器件隔离区相接区域确定为输出管;
所述驱动管的面积与所述输出管的面积比为1:5。
优选地,所述器件沟槽的深度介于48~52μm之间,底部宽度为3μm,倾斜角度介于15°~30°之间。
本发明实施例还提供一种整体型碳化硅达林顿管及其制作方法,包括:
采用ICP刻蚀工艺,对N+发射区进行刻蚀,分别形成发射区台面,第一隔离区和侧壁倾斜的第一沟槽结构;
在基区中进行第一次离子注入,所述第一次离子注入后的所述基区形成基极p+注入区;
采用ICP刻蚀工艺,对所述基区进行刻蚀,分别形成第二隔离区和侧壁倾斜的第二沟槽结构;所述第一沟槽结构和所述第二沟槽结构组成器件沟槽,所述第一隔离区和所述第二隔离区组成器件隔离区;
在N-集电区中的所述器件隔离区底部进行第二次离子注入,所述第二次离子注入后的所述集电区形成隔离区注入层,
其中,所述侧壁倾斜角度介于15°~30°之间,所述第一沟槽刻蚀深度介于1.8~3μm之间,所述第二沟槽结构刻蚀深度介于46.2~49μm之间,注入离子为铝离子,注入温度650℃;所述第一次离子注入深度为0.25μm,离子掺杂浓度1×1020cm-3,所述第二次离子注入深度为0.5μm,离子掺杂浓度1×1020cm-3
优选地,所述采用ICP刻蚀工艺,对N+发射区进行刻蚀之前,还包括:
在N+衬底上生长厚度为3.5~6μm、氮离子掺杂浓度为8×1017~5×1018cm-3的N+缓冲层;
在所述N+缓冲层上生长厚度为95~105μm、氮离子掺杂浓度为8×1013~6×1014cm-3的N-集电区层;
在所述N-集电区外延生长厚度为0.8~1.2μm、铝离子掺杂浓度8×1016~8×1017cm-3的基区;
在所述基区上生长厚度为1.5~2.7μm、氮离子掺杂浓度为8×1018~6×1019cm-3的N+发射区层;
其中,所述N+缓冲层的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气;所述N-集电区层的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气;所述基区的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝;所述N+发射区层的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。
本发明实施例中,提供了一种整体型碳化硅达林顿管及其制作方法,由于增加了侧壁倾斜的器件沟槽,以增大加速电子输运的电场,进一步提高驱动管电流增益;进一步地,由于驱动管与输出管是单片集成的,工艺简单,降低成本;同时,还可以通过控制器件沟槽的侧壁倾斜角度来提高驱动管的电流增益。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种整体型高压碳化硅达林顿管结构示意图;
图2A~图2K为本发明实施例提供的制作整体型高压碳化硅达林顿管工艺示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例提供的一致集成式高压碳化硅达林顿管结构示意图,如图1所示,本发明实施例提供的一种集成式高压碳化硅达林顿管结构主要包括:发射极接触金属111、发射区105、氧化层109、基极接触金属110、基极P+注入区106、基区104、器件沟槽、发射台面区、器件隔离区107、N-集电区103、缓冲层102、N+衬底101和集电极112。
以下结合图1,对本发明实施例提供的集成式高压碳化硅达林顿管的具体结构进行详细介绍:
位于集电极112上的N+衬底101,N+缓冲层102,设置在N+衬底101上表面;N-集电区103,设置在N+缓冲层102上表面;基区104,设置在N-集电区103上表面。
具体地,N+发射区105,设置在基区104上表面,包括呈倾斜槽型的器件沟槽,呈垂直槽型的器件隔离区107和呈垂直槽型的发射区台面;进一步地,基极P+注入区106,设置在发射区台面下表面,且位于基区104内;器件沟槽设置在N+发射区105,且延伸至N-集电区103上部;器件隔离区107设置在N+发射区105,且延伸至N-集电区103上部;隔离区注入层108,设置在器件隔离区107底部上表面.
具体地,氧化层109,覆盖在器件沟槽上表面;基极接触金属110,设置在基极P+注入区106上表面,且位于发射区台面内;发射极接触金属111,设置在N+发射区105上表面,且在覆盖在氧化层109上表面。
需要说明的是,N+衬底101为高掺杂的N型碳化硅衬底片;缓冲层102的厚度是3.5~6μm、氮离子掺杂浓度是8×1017~5×1018cm-3;N-集电区103的厚度是95~105μm、氮离子掺杂浓度为8×1013~6×1014cm-3;基区104的厚度是0.8~1.2μm、铝离子掺杂浓度8×1016~8×1017cm-3;发射区105的厚度是1.5~2.7μm、氮离子掺杂浓度为8×1018~6×1019cm-3;在发射区105右侧是厚度为48~52μm的器件隔离区107;在基区104和N-集电区103最左侧是厚度为46.2~49μm的器件隔离区107;在裸露的基区104表面是由高剂量离子注入形成的厚度为0.25μm,铝离子掺杂浓度为1×1020cm-3的两个基极P+注入区106;在N-集电区103两侧的器件隔离区107表面是高剂量离子注入形成的厚度为0.5μm,铝离子掺杂浓度为1×1020cm-3的两个P+注入区;在基极P+注入区6上面由厚度分别为100nm/100nm/300nm的Ni/Ti/Al合金形成的基极接触金属110;在N-集电区103、基区104和发射区105垂直方向有一个隔离刻蚀形成的深度为48~52μm、侧壁倾斜角度为15°~30°的器件沟槽,器件沟槽上面淀积厚度为500nm的氧化层109;在沟槽表面的氧化层109上及发射区105表面上为500nm的Al合金或LaB6金属形成的发射极接触金属111。
图2A~图2K为本发明实施例提供的制作整体型高压碳化硅达林顿管工艺示意图。基于相同的发明构思,以下以实施例一~三并结合附图2A~图2K,对本发明实施例提供的一种整体型高压碳化硅达林顿管制作方法进行详细介绍。
实施例一
第1步,在N+衬底101片上外延生长N+缓冲层102。具体地,如图2A所示,先对N+衬底101进行RCA标准清洗;再在N+衬底101片正面上用低压热壁化学气相淀积法外延生长厚度为3.5μm、氮离子掺杂浓度为8×1017cm-3的N+缓冲层102。
需要说明的是,N+缓冲层102的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。
需要说明的是,RCA标准清洗法是1965年由Kern和Puotinen等人在N.J.Princeton的RCA实验室首创的,并由此而得名。RCA是一种典型的、至今仍为最普遍使用的湿式化学清洗法,该清洗法主要包括以下几种清洗液。
(1)、SPM:H2SO4/H2O2120~150℃SPM具有很高的氧化能力,可将金属氧化后溶于清洗液中,并能把有机物氧化生成CO2和H2O。用SPM清洗硅片可去除硅片表面的重有机沾污和部分金属,但是当有机物沾污特别严重时会使有机物碳化而难以去除。
(2)、HF(DHF):HF(DHF)20~25℃DHF可以去除硅片表面的自然氧化膜,因此,附着在自然氧化膜上的金属将被溶解到清洗液中,同时DHF抑制了氧化膜的形成。因此可以很容易地去除硅片表面的Al,Fe,Zn,Ni等金属,DHF也可以去除附着在自然氧化膜上的金属氢氧化物。用DHF清洗时,在自然氧化膜被腐蚀掉时,硅片表面的硅几乎不被腐蚀。
(3)、APM(SC-1):NH4OH/H2O2/H2O 30~80℃由于H2O2的作用,硅片表面有一层自然氧化膜(SiO2),呈亲水性,硅片表面和粒子之间可被清洗液浸透。由于硅片表面的自然氧化层与硅片表面的Si被NH4OH腐蚀,因此附着在硅片表面的颗粒便落入清洗液中,从而达到去除粒子的目的。在NH4OH腐蚀硅片表面的同时,H2O2又在氧化硅片表面形成新的氧化膜。
(4)、HPM(SC-2):HCl/H2O2/H2O 65~85℃用于去除硅片表面的钠、铁、镁等金属沾污。在室温下HPM就能除去Fe和Zn。
清洗的一般思路是首先去除硅片表面的有机沾污,因为有机物会遮盖部分硅片表面,从而使氧化膜和与之相关的沾污难以去除;然后溶解氧化膜,因为氧化层是"沾污陷阱",也会引入外延缺陷;最后再去除颗粒、金属等沾污,同时使硅片表面钝化。
第2步,在N+缓冲层102上外延生长N-集电区103,具体地,如图2B所示,在N+缓冲层102上用低压热壁化学气相淀积法外延生长厚度为95μm、氮离子掺杂浓度为8×1013cm-3的N-集电区103。
需要说明的是,N-集电区103的生长工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
第3步,在N-集电区103上外延生长基区104。具体地,如图2C所示,在N-集电区103上用低压热壁化学气相淀积法外延生长厚度为0.8μm、铝离子掺杂浓度为8×1016cm-3的基区104。
需要说明的是,基区104的生长工艺条件是:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
第4步,在基区104上外延生长N+发射区105。具体地,如图2D所示,在基区104上用低压热壁化学气相淀积法外延生长厚度为1.5μm、氮离子掺杂浓度为8×1018cm-3的N+发射区105。
需要说明的是,N+发射区105的生长工艺条件是:温度为1600℃,压力为100mbar,反应气体包括硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
第5步,刻蚀沟槽和器件隔离区107。具体地,如图2E所示,采用ICP刻蚀工艺,对N+发射区105进行刻蚀,分别形成分呈倾斜槽型的器件沟槽,呈垂直槽型的器件隔离区107和呈垂直槽型的发射区台面。
需要说明的是,刻蚀的侧壁倾斜角度均为15°,深度为1.8μm。
需要说明的是,ICP(英文为:inductively coupled plasma,中文为:感应耦合等离子体)刻蚀工艺:是微机电系统器件加工中的关键技术之一,由于其控制精度高、大面积刻蚀均匀性好,刻蚀垂直度好,污染少和刻蚀表面平整光滑等优点,常用于刻蚀高深宽比结构。
第6步,在基区104中多次选择性铝离子注入,形成基区104的基极P+注入区106。具体地,如图2F所示,包括以下步骤:
(6.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2,再淀积厚度为0.7μm的Al作为基极P+注入区106铝离子注入的阻挡层,并通过光刻和刻蚀形成基极P+注入区106;
(6.2)在650℃的温度下进行2次铝离子注入,注入的剂量分别为1.2×1014cm-2和4.1×1013cm-2,对应的能量分别为110keV和40keV;
(6.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1700~1750℃氩气氛围中作15min的离子激活退火。
第7步,刻蚀器件沟槽和器件隔离区107。具体地,如图2G所示,采用ICP刻蚀工艺,对基区104进行刻蚀,分别形成器件隔离区107和侧壁倾斜的有源区器件沟槽结构,刻蚀的沟槽侧壁倾斜角度为15°,深度为46.2μm。
第8步,在N-集电区103中多次选择性铝离子注入,形成隔离区底部的隔离区注入层108。具体地,如图2H所示,包括以下步骤:
(8.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2,再淀积厚度为0.7μm的Al作为隔离区P+注入层铝离子注入的阻挡层,并通过光刻和刻蚀形成隔离区注入层108;
(8.2)在650℃的温度下进行2次铝离子注入,注入的剂量分别为1.2×1014cm-2和4.1×1013cm-2,对应的能量分别为110keV和40keV;
(8.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1700~1750℃氩气氛围中作15min的离子激活退火。
第9步,淀积形成氧化层109。具体地,如图2I所示,采用低压化学汽相淀积方式在整个碳化硅片淀积SiO2后,进行光刻,并刻蚀出接触窗口。
第10步,淀积形成基极接触金属110。具体地,如图2J所示,包括以下步骤:
(10.1)在整个碳化硅片正面涂光刻胶,然后通过显影形成基极接触金属110;
(10.2)对整个碳化硅片淀积300nm/100nm的Al/Ti合金,之后通过超声波剥离使正面形成接触金属层;
(10.3)在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
第11步,淀积形成集电极112。具体地,如图2K所示,对整个碳化硅片背面淀积500nm的Ni金属,在1050℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
第12步,淀积形成发射极接触金属111并连接驱动管的发射极和输出管的基极接触金属110。具体地,如图1所示,包括以下步骤:
(12.1)在整个碳化硅片正面涂光刻胶,然后通过显影形成发射极接触金属112;
(12.2)对整个碳化硅片淀积500nm的Al合金,之后通过超声波剥离使正面形成接触金属层。
(12.3)最后,连接驱动管的发射极和输出管的基极接触金属110。
实施例二
步骤1,在N+衬底101片上外延生长N+缓冲层102。具体地,如图2A所示,先对N+型碳化硅衬底片10进行RCA标准清洗;再在其正面上用低压热壁化学气相淀积法外延生长厚度为5μm、氮离子掺杂浓度为1×1018cm-3的缓冲层102。
需要说明的是,N+缓冲层102的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。
步骤2,在N+缓冲层102上外延生长N-集电区103,具体地,如图2B所示,在缓冲层102上用低压热壁化学气相淀积法外延生长厚度为100μm、氮离子掺杂浓度为2×1014cm-3的N-集电区103。
需要说明的是,N-集电区103的生长工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
步骤3,在N-集电区103上外延生长基区104。具体地,如图2C所示,在N-集电区103上用低压热壁化学气相淀积法外延生长厚度为1μm、铝离子掺杂浓度为5×1017cm-3的基区104。
需要说明的是,基区104的生长工艺条件是:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
步骤4,在基区104上外延生长N+发射区105。具体地,如图2D所示,在基区104上用低压热壁化学气相淀积法外延生长厚度为2μm、氮离子掺杂浓度为2×1019cm-3的发射区105。
需要说明的是,N+发射区105的生长工艺条件是:温度为1600℃,压力为100mbar,反应气体包括硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
步骤5,刻蚀沟槽和器件隔离区107。具体地,如图2E所示,采用ICP刻蚀工艺,对器件的沟槽和隔离区7进行刻蚀,刻蚀的沟槽侧壁倾斜角度为22°,深度为2.3μm。
步骤6,在基区104中多次选择性铝离子注入,形成基区104的基极P+注入区106。具体地,如图2F所示,包括以下步骤:
(6.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2,再淀积厚度为0.7μm的Al作为基极P+注入区106铝离子注入的阻挡层,并通过光刻和刻蚀形成基极P+注入区106;
(6.2)在650℃的温度下进行2次铝离子注入,注入的剂量分别为1.2×1014cm-2和4.1×1013cm-2,对应的能量分别为110keV和40keV;
(6.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1700~1750℃氩气氛围中作15min的离子激活退火。
步骤7,刻蚀器件沟槽和器件隔离区107。具体地,如图2G所示,采用ICP刻蚀工艺,对基区104进行刻蚀,分别形成器件隔离区107和侧壁倾斜的有源区器件沟槽结构,刻蚀的沟槽侧壁倾斜角度为22°,深度为47.7μm。
步骤8,在N-集电区103中多次选择性铝离子注入,形成隔离区底部的隔离区注入层108。具体地,如图2H所示,包括以下步骤:
(8.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2,再淀积厚度为0.7μm的Al作为隔离区P+注入层铝离子注入的阻挡层,并通过光刻和刻蚀形成隔离区注入层108;
(8.2)在650℃的温度下进行2次铝离子注入,注入的剂量分别为1.2×1014cm-2和4.1×1013cm-2,对应的能量分别为110keV和40keV;
(8.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1700~1750℃氩气氛围中作15min的离子激活退火。
步骤9,淀积形成氧化层109。具体地,如图2I所示,采用低压化学汽相淀积方式在整个碳化硅片淀积SiO2后,进行光刻,并刻蚀出接触窗口。
步骤10,淀积形成基极接触金属110。具体地,如图2J所示,包括以下步骤:
(10.1)在整个碳化硅片正面涂光刻胶,然后通过显影形成基极接触金属110;
(10.2)对整个碳化硅片淀积300nm/100nm的Al/Ti合金,之后通过超声波剥离使正面形成接触金属层;
(10.3)在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤11,淀积形成集电极112。具体地,如图2K所示,对整个碳化硅片背面淀积500nm的Ni金属,在1050℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤12,淀积形成发射极接触金属111并连接驱动管的发射极和输出管的基极接触金属110。具体地,如图1所示,包括以下步骤:
(12.1)在整个碳化硅片正面涂光刻胶,然后通过显影形成发射极接触金属112;
(12.2)对整个碳化硅片淀积500nm的Al合金,之后通过超声波剥离使正面形成接触金属层。
(12.3)最后,连接驱动管的发射极和输出管的基极接触金属110。
实施例三
步骤A,在N+衬底101片上外延生长N+缓冲层102。具体地,如图2A所示,先对N+型碳化硅衬底片10进行RCA标准清洗;再在其正面上用低压热壁化学气相淀积法外延生长厚度为6μm、氮离子掺杂浓度为5×1018cm-3的缓冲层102。
需要说明的是,N+缓冲层102的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。
步骤B,在N+缓冲层102上外延生长N-集电区103,具体地,如图2B所示,在缓冲层102上用低压热壁化学气相淀积法外延生长厚度为105μm、氮离子掺杂浓度为6×1014cm-3的N-集电区103。
需要说明的是,N-集电区103的生长工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
步骤C,在N-集电区103上外延生长基区104。具体地,如图2C所示,在N-集电区103上用低压热壁化学气相淀积法外延生长厚度为1.2μm、铝离子掺杂浓度为8×1017cm-3的基区104。
需要说明的是,基区104的生长工艺条件是:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
步骤D,在基区104上外延生长N+发射区105。具体地,如图2D所示,在基区104上用低压热壁化学气相淀积法外延生长厚度为2.7μm、氮离子掺杂浓度为6×1019cm-3的发射区105。
需要说明的是,N+发射区105的生长工艺条件是:温度为1600℃,压力为100mbar,反应气体包括硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
步骤E,刻蚀沟槽和器件隔离区107。具体地,如图2E所示,采用ICP刻蚀工艺,对器件的沟槽和隔离区7进行刻蚀,刻蚀的沟槽侧壁倾斜角度为30°,深度为3μm。
步骤F,在基区104中多次选择性铝离子注入,形成基区104的基极P+注入区106。具体地,如图2F所示,包括以下步骤:
(6.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2,再淀积厚度为0.7μm的Al作为基极P+注入区106铝离子注入的阻挡层,并通过光刻和刻蚀形成基极P+注入区106;
(6.2)在650℃的温度下进行2次铝离子注入,注入的剂量分别为1.2×1014cm-2和4.1×1013cm-2,对应的能量分别为110keV和40keV;
(6.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1700~1750℃氩气氛围中作15min的离子激活退火。
步骤G,刻蚀器件沟槽和器件隔离区107。具体地,如图2G所示,采用ICP刻蚀工艺,对基区104进行刻蚀,分别形成器件隔离区107和侧壁倾斜的有源区器件沟槽结构,刻蚀的沟槽侧壁倾斜角度为30°,深度为49μm。
步骤H,在N-集电区103中多次选择性铝离子注入,形成隔离区底部的隔离区注入层108。具体地,如图2H所示,包括以下步骤:
(8.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2,再淀积厚度为0.7μm的Al作为隔离区P+注入层铝离子注入的阻挡层,并通过光刻和刻蚀形成隔离区注入层108;
(8.2)在650℃的温度下进行2次铝离子注入,注入的剂量分别为1.2×1014cm-2和4.1×1013cm-2,对应的能量分别为110keV和40keV;
(8.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1700~1750℃氩气氛围中作15min的离子激活退火。
步骤I,淀积形成氧化层109。具体地,如图2I所示,采用低压化学汽相淀积方式在整个碳化硅片淀积SiO2后,进行光刻,并刻蚀出接触窗口。
步骤J,淀积形成基极接触金属110。具体地,如图2J所示,包括以下步骤:
(10.1)在整个碳化硅片正面涂光刻胶,然后通过显影形成基极接触金属110;
(10.2)对整个碳化硅片淀积300nm/100nm的Al/Ti合金,之后通过超声波剥离使正面形成接触金属层;
(10.3)在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤K,淀积形成集电极112。具体地,如图2K所示,对整个碳化硅片背面淀积500nm的Ni金属,在1050℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤L,淀积形成发射极接触金属111并连接驱动管的发射极和输出管的基极接触金属110。具体地,如图1所示,包括以下步骤:
(12.1)在整个碳化硅片正面涂光刻胶,然后通过显影形成发射极接触金属112;
(12.2)对整个碳化硅片淀积500nm的Al合金,之后通过超声波剥离使正面形成接触金属层。
(12.3)最后,连接驱动管的发射极和输出管的基极接触金属110。
综上所述,本发明实施例提供了一种整体型碳化硅达林顿管及其制作方法,由于增加了侧壁倾斜的器件沟槽,以增大加速电子输运的电场,进一步提高驱动管电流增益;进一步地,由于驱动管与输出管是单片集成的,工艺简单,降低成本;同时,还可以通过控制器件沟槽的侧壁倾斜角度来提高驱动管的电流增益。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种整体型高压碳化硅达林顿管,其特征在于,包括:
N+衬底(101);
N+缓冲层(102),设置在所述N+衬底(101)上表面;
N-集电区(103),设置在所述N+缓冲层(102)上表面;
基区(104),设置在所述N-集电区(103)上表面;
N+发射区(105),设置在所述基区(104)上表面,包括呈倾斜槽型的器件沟槽,呈垂直槽型的器件隔离区(107)和呈垂直槽型的发射区台面;
基极P+注入区(106),设置在所述发射区台面下表面,且位于所述基区(104)内;
所述器件沟槽设置在所述N+发射区(105),且延伸至所述N-集电区(103)上部;
所述器件隔离区(107)设置在所述N+发射区(105),且延伸至所述N-集电区(103)上部;
隔离区注入层(108),设置在所述器件隔离区(107)底部上表面;
氧化层(109),覆盖在所述器件沟槽上表面;
基极接触金属(110),设置在所述基极P+注入区(106)上表面,且位于所述发射区台面内;
发射极接触金属(111),设置在所述N+发射区(105)上表面,且在覆盖在所述氧化层(109)上表面;
集电极(112),位于所述N+衬底(101)下表面;
所述整体型高压碳化硅达林顿管是通过如下方法制备得到的:
采用ICP刻蚀工艺,对N+发射区进行刻蚀,分别形成发射区台面,第一隔离区和侧壁倾斜的第一沟槽结构;
在基区中进行第一次离子注入,所述第一次离子注入后的所述基区形成基极P+注入区;
采用ICP刻蚀工艺,对所述基区进行刻蚀,分别形成第二隔离区和侧壁倾斜的第二沟槽结构;所述第一沟槽结构和所述第二沟槽结构组成器件沟槽,所述第一隔离区和所述第二隔离区组成器件隔离区;
在N-集电区中的所述器件隔离区底部进行第二次离子注入,所述第二次离子注入后的所述集电区形成隔离区注入层,
其中,所述侧壁倾斜角度介于15°~30°之间,所述第一沟槽刻蚀深度介于1.8~3μm之间,所述第二沟槽结构刻蚀深度介于46.2~49μm之间,注入离子为铝离子,注入温度650℃;所述第一次离子注入深度为0.25μm,离子掺杂浓度1×1020cm-3,所述第二次离子注入深度为0.5μm,离子掺杂浓度1×1020cm-3
2.如权利要求1所述的碳化硅达林顿管,其特征在于,以所述发射区台面中心为分界线,将所述发射区台面分为第一发射区台面和第二发射区台面,其中,所述第一发射区台面与所述器件隔离区(107)之间的距离大于所述第二发射区台面与所述器件隔离区(107)之间的距离;
将所述第一发射区台面和所述器件沟槽区确定为驱动管,将所述第二发射区台面和与所述器件隔离区(107)相接区域确定为输出管;
所述驱动管的面积与所述输出管的面积比为1:5。
3.如权利要求1所述的碳化硅达林顿管,其特征在于,所述器件沟槽的深度介于48~52μm之间,底部宽度为3μm,倾斜角度介于15°~30°之间。
4.一种整体型碳化硅达林顿管及其制作方法,其特征在于,包括:
采用ICP刻蚀工艺,对N+发射区进行刻蚀,分别形成发射区台面,第一隔离区和侧壁倾斜的第一沟槽结构;
在基区中进行第一次离子注入,所述第一次离子注入后的所述基区形成基极P+注入区;
采用ICP刻蚀工艺,对所述基区进行刻蚀,分别形成第二隔离区和侧壁倾斜的第二沟槽结构;所述第一沟槽结构和所述第二沟槽结构组成器件沟槽,所述第一隔离区和所述第二隔离区组成器件隔离区;
在N-集电区中的所述器件隔离区底部进行第二次离子注入,所述第二次离子注入后的所述集电区形成隔离区注入层,
其中,所述侧壁倾斜角度介于15°~30°之间,所述第一沟槽刻蚀深度介于1.8~3μm之间,所述第二沟槽结构刻蚀深度介于46.2~49μm之间,注入离子为铝离子,注入温度650℃;所述第一次离子注入深度为0.25μm,离子掺杂浓度1×1020cm-3,所述第二次离子注入深度为0.5μm,离子掺杂浓度1×1020cm-3
5.如权利要求4所述的方法,其特征在于,所述采用ICP刻蚀工艺,对N+发射区进行刻蚀之前,还包括:
在N+衬底上生长厚度为3.5~6μm、氮离子掺杂浓度为8×1017~5×1018cm-3的N+缓冲层;
在所述N+缓冲层上生长厚度为95~105μm、氮离子掺杂浓度为8×1013~6×1014cm-3的N-集电区层;
在所述N-集电区外延生长厚度为0.8~1.2μm、铝离子掺杂浓度8×1016~8×1017cm-3的基区;
在所述基区上生长厚度为1.5~2.7μm、氮离子掺杂浓度为8×1018~6×1019cm-3的N+发射区层;
其中,所述N+缓冲层的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气;所述N-集电区层的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气;所述基区的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝;所述N+发射区层的生长条件为:温度为1600℃,压力100mbar,反应气体包括硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。
CN201611247096.7A 2016-12-29 2016-12-29 一种整体型碳化硅达林顿管及其制作方法 Active CN106601734B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611247096.7A CN106601734B (zh) 2016-12-29 2016-12-29 一种整体型碳化硅达林顿管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611247096.7A CN106601734B (zh) 2016-12-29 2016-12-29 一种整体型碳化硅达林顿管及其制作方法

Publications (2)

Publication Number Publication Date
CN106601734A CN106601734A (zh) 2017-04-26
CN106601734B true CN106601734B (zh) 2019-10-01

Family

ID=58603244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611247096.7A Active CN106601734B (zh) 2016-12-29 2016-12-29 一种整体型碳化硅达林顿管及其制作方法

Country Status (1)

Country Link
CN (1) CN106601734B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871741A (zh) * 2017-10-30 2018-04-03 湖南大学 一种用于dc/dc斩波电路的单片集成半导体芯片及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866500A (en) * 1986-09-26 1989-09-12 Zaidan Hojin Handotai Kankyu Shinkokai Integrated light-triggered and light-quenched static induction thyristor and making method thereof
CN201402808Y (zh) * 2009-05-07 2010-02-10 无锡固电半导体股份有限公司 发电机励磁装置用单电阻达林顿管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866500A (en) * 1986-09-26 1989-09-12 Zaidan Hojin Handotai Kankyu Shinkokai Integrated light-triggered and light-quenched static induction thyristor and making method thereof
CN201402808Y (zh) * 2009-05-07 2010-02-10 无锡固电半导体股份有限公司 发电机励磁装置用单电阻达林顿管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Fabrication and Characterization of High Current Gain (β = 430) and High Power (23A–500V) 4H-SiC Hybrid Darlington Bipolar Transistor;Yanbin Luo等;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20041231;摘要部分第1段到结论部分第1段及附图1-2 *
Intertwined Design: A Novel Lithographic Method to Realize Area Efficient High-Voltage SiC BJTs and Darlington Transistors;Hossein Elahipanah等;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20161130;摘要部分第1段到结论部分第1段及附图1-5 *

Also Published As

Publication number Publication date
CN106601734A (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
KR100980527B1 (ko) 탄화 규소 반도체 장치 및 그 제조 방법
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN103928320B (zh) 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
CN108417617B (zh) 碳化硅沟槽型MOSFETs及其制备方法
CN108417493A (zh) 基于氧化自停止技术的p型栅增强型晶体管及其制备方法
CN109244130A (zh) 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN106684132B (zh) 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN114927559A (zh) 一种新型碳化硅基超结沟槽型mosfet及制备方法
CN106601734B (zh) 一种整体型碳化硅达林顿管及其制作方法
CN112599603A (zh) 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法
CN111785776A (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN103928345A (zh) 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法
CN107221498A (zh) 一种含InGaN插入层的增强型GaN_HEMT制备方法
CN106876471B (zh) 双槽umosfet器件
CN111816709B (zh) 一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管
CN112382655B (zh) 一种宽禁带功率半导体器件及制备方法
CN109037074A (zh) 一种晶体管的制作方法
CN104900701B (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法
CN105161526B (zh) 提高垂直导电结构SiC MOSFET沟道迁移率的方法
CN106711208A (zh) 一种碳化硅纵向绝缘栅双极型晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant