CN111771259B - 通过Al/Be共注入p型掺杂碳化硅的方法 - Google Patents

通过Al/Be共注入p型掺杂碳化硅的方法 Download PDF

Info

Publication number
CN111771259B
CN111771259B CN201980015392.XA CN201980015392A CN111771259B CN 111771259 B CN111771259 B CN 111771259B CN 201980015392 A CN201980015392 A CN 201980015392A CN 111771259 B CN111771259 B CN 111771259B
Authority
CN
China
Prior art keywords
tot
silicon carbide
implantation
carbide layer
dose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980015392.XA
Other languages
English (en)
Other versions
CN111771259A (zh
Inventor
G·阿尔菲里
V·桑达拉莫西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Grid Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Grid Switzerland AG filed Critical ABB Grid Switzerland AG
Publication of CN111771259A publication Critical patent/CN111771259A/zh
Application granted granted Critical
Publication of CN111771259B publication Critical patent/CN111771259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种用于p型掺杂碳化硅层的方法。该方法包括提供碳化硅层(1)的步骤;通过离子注入将铝(Al)掺杂剂注入到碳化硅层(1)的预选区域(6)中的第一注入步骤;在第一注入步骤之后对碳化硅层(1)进行退火的退火步骤,并且该方法的特征在于,在退火步骤之前执行通过离子注入将铍(Be)掺杂剂注入到预选区域(6)中的第二注入步骤。有利地,该方法改善了注入的掺杂剂的电活化,并因此在室温下产生了更高的自由空穴浓度(p)。

Description

通过Al/Be共注入p型掺杂碳化硅的方法
技术领域
本发明涉及一种用于p型掺杂碳化硅(SiC)层的方法,尤其涉及一种能够增加p型区域中的自由空穴浓度的方法以及一种p型掺杂的碳化硅层,该p型掺杂的碳化硅层在 p型区域中具有高自由空穴浓度。
背景技术
碳化硅(SiC)是用于大功率电子设备的有吸引力的半导体材料。由于SiC中相关掺杂剂的相对较低的扩散系数削弱了SiC中通过热扩散对掺杂剂的引入掺杂剂,因此高能离子注入是在SiC中形成p/n型区域的常用技术。在离子注入期间,掺杂原子被离子化,加速并指向半导体衬底。在此,掺杂原子与衬底原子碰撞,逐渐失去能量,并且最后在衬底内的某个深度停止运动。
在此过程中,由于掺杂原子与衬底原子碰撞,因此缺陷被引入到衬底的晶格中,特别是在高注入剂量和高注入能量的情况下。因此,需要在高温下进行掺杂剂注入(热注入)和注入后热处理(热退火)以减少由注入引起的损伤。这些处理也将掺杂剂置于晶格内的替代位置上,在该替代位置处预期它们将变为电活性。
为了在SiC中形成p型区域,通常使用铝(Al)离子或硼(B)离子的注入。Al对于 p型掺杂具有吸引力,这是因为与其他受主相比,Al的电离能更小。但是,SiC中Al的电活性相当低。在室温下,取决于掺杂水平,通常只有1%﹣3%的注入Al浓度会产生电作用。这种不良的Al受主活化可能是由多种原因造成,该多种原因包括在Al受主注入与在注入和/或退火过程中形成的C或Si空位之间形成络合物,从而导致中性或施主行为、Al受主注入位于非电活性间隙位置、晶格损坏或存在热稳定的深施主缺陷。例如,据报告SiC中的碳空位具有单一的施主行为。
结果,必须注入大量的Al以获得合适的自由空穴浓度。这需要非常高的注入剂量,从而进一步导致增加的晶格损伤。为了减轻这种晶格损伤,需要通常1800℃以上的相对较高的退火温度,然而这具有进一步的有害作用。此外,由于SiC固有的溶解度极限,因此可以注入SiC中的Al离子的数量也受到自然限制。因此,严重限制了通过Al注入产生具有高自由空穴浓度(低薄层电阻率)的p型SiC区域的能力。
在现有技术中已经研究了几种替代的掺杂方法来克服该限制。
从Ramungul等人的文章“6H-SiC P+N Junctions Fabricated by BerylliumImplantation”, IEEE Transactions on Electron Devices,第46卷,第3期,1999年3月中可知铍(Be)作为注入的碳化硅(SiC)p+n结的替代p型掺杂剂与硼(B)注入的p+n结相比可改善正向特性,同时具有更高的反向泄漏。
从Krieger等人的文章“Beryllium-Related Defect Centers in 4H-SiC”,Materials Science Forum,第353-356(2001)卷,第467-470页中可知将铍(Be)注入掺杂低浓度铝([Al] =8.5×1015cm-3)的p型4H-SiC外延层中并不适合产生低电阻率的p型SiC衬底,特别是因为其遭受Be原子的显着向外扩散,结果是在4H-SiC中无法形成浅Be相关受主。
从US 5 710 059A中已知一种用于制造半导体器件的方法,该方法包括以下步骤:在根据第二相反导电类型掺杂的半导体层中注入至少两种不同元素的第一导电类型杂质掺杂剂,之后在如此高的温度下对半导体层进行退火,以使所述元素之一缓慢扩散到半导体层中,而另一个元素则迅速扩散到半导体层中。
从Mulpuri V.Rao等人的文章“Al,Al/C and Al/Si Implantations in 6H-SiC”,Journal of Electronic Materials,第25卷,第1期,1996已知通过与碳(C)共注入来改善SiC中的Al注入的电活化的尝试。由于Al占据了SiC中的Si晶格位,因此C共注入会在Si 晶格位上产生更多Al注入可以移动到其中而变得具有电活性的空位,从而也减少了Al 络合物的形成。此外,进行Si共注入以观察Al与碳空位的络合或碳空位本身是否引起不良活化。研究表明,铝(Al)注入与碳(C)共注入或铝(Al)注入与硅(Si)共注入都不会改善SiC中的Al活化,但却会引发更多的晶格损伤,从而导致高电阻层。
因此,在本领域中仍然需要一种有效的方法来产生在室温下提供高自由空穴浓度(低电阻率)的p型SiC衬底。为此,需要一种增加注入的掺杂剂的电活化的方法。另外,需要一种在更低的注入剂量和退火温度下提供更高的自由空穴浓度的方法。
发明内容
鉴于上述现有技术完成了本发明并且本发明的目的是提供一种用于碳化硅(SiC)的 p型掺杂的方法,该方法产生注入的掺杂剂的提高的电活化性,从而获得p型区域中更高的自由空穴浓度并在室温下在p型区域中提供具有更高自由空穴浓度的p型掺杂碳化硅。
通过一种用于碳化硅层的p型掺杂的方法来实现本发明的目的,其中该方法包括:提供碳化硅层的步骤;第一注入步骤,该第一注入步骤通过离子注入将Al注入到碳化硅层的预选区域中;在第一注入步骤之后对碳化硅层进行退火的退火步骤;第二注入步骤,该第二注入步骤是在退火步骤之前通过离子注入将Be注入到预选区域中,其中,在Al 和Be共注入的区域中第一注入步骤中的总Al剂量DAl,tot与第二注入步骤中的总Be剂量 DBe.tot的比值DAl,tot/DBe.tot介于0.1和10之间,例如介于0.3和3之间,更具有示例性介于0.5和2之间的范围内。
本发明人发现,与在单个注入步骤之后立即执行退火步骤的现有技术方法相比,通过在执行退火步骤之前注入Al掺杂剂和Be掺杂剂两者可以增加注入的掺杂剂的电活化。因此,在室温下可获得更高的自由空穴浓度。这种作用归因于Al-C-Be络合物形成的增加,在价带边缘Ev上该Al-C-Be络合物(Ev+0.05eV)比Al络合物(Ev+0.22eV)或Be 络合物(Ev+0.23eV)浅,在每个注入步骤之后进行退火时,其形成是有利的。还发现对于该范围内的总剂量比例,可以实现优异的结果。具有接近1的比例可能是有利的。当提供大约相同量的Al和Be时,可以形成更多的有益Al-C-Be络合物。相反,当注入的 Al(或Be)过量时,会形成更多的Al络合物(Be络合物)。
在本公开的以下技术方案中规定了本发明的进一步发展。
在根据本发明的方法的示例性实施例中,在第一注入步骤和第二注入步骤之间的时间段内,碳化硅层的温度保持低于1200℃,例如低于1000℃,例如低于900℃,更具有示范性地低于700℃。
该范围内的温度明显低于用于SiC中掺杂剂的电活化的典型退火温度。保持温度明显低于此典型退火温度,直到执行了两个注入步骤有利于有益Al-C-Be络合物的形成,并减少了不太有益的Al络合物和Be络合物的形成。
在根据本发明的方法的示例性实施例中,退火步骤中的退火温度高于1500℃,示例性地高于1600℃,更具有示例性地高于1650℃。
在根据本发明的方法的示例性实施例中,退火步骤中的退火温度低于1800℃,示例性地低于1750℃。
在该范围内的退火温度对于修复注入损伤和电活化注入的掺杂剂是有利的。
在根据本发明的方法的示例性实施例中,碳化硅层的至少预选区域包括浓度[N]为至少1016cm-3,例如至少为1018cm-3的氮原子。
当碳化硅层中存在氮原子时,可以形成其他Al-N-Al络合物(Ev+0.11eV)、Be-N-Be络合物(Ev+0.05eV)和Al-N-Be络合物(Ev+0.09)。它们都比Al络合物(Ev+0.22eV) 或Be络合物(Ev+0.23eV)浅,因此有利于提高室温下的自由空穴浓度。氮浓度越高,可以形成的氮络合物越多。
在根据本发明的方法的示例性实施例中,在第二注入步骤之前执行第一注入步骤。
通过首先注入Al离子,由于其原子质量比Be高,因此会产生更多的空位。空位可以吸收间隙,这些间隙负责形成固定且非电活化的簇。通过减少这些间隙,可以促进掺杂剂的电活化。
在根据本发明的方法的示例性实施例中,在第一注入步骤中的总Al注入剂量为至少 5×1013cm-2,示例性地为至少1×1014cm-2
在根据本发明的方法的示例性实施例中,第一注入步骤中的总Al注入剂量低于5× 1015cm-2,示例性地低于2×1015cm-2
根据本发明的方法产生了掺杂剂的增加的电活化,因此对于给定的注入剂量产生更高的自由空穴浓度。因此,更低的注入剂量足以实现与现有技术方法相同的自由空穴浓度。有利地,由于更低的注入剂量,因此在晶格中产生较少的注入损伤。
在根据本发明的方法的示例性实施例中,被计算为退火步骤之后的预选区域中的自由空穴的片材浓度与作为Be的总剂量和Al的总剂量之和的总剂量之比的室温下的活化率高于20%,示例性地高于30%,更具有示例性地高于40%。
根据本发明,该方法的特征在于与现有技术相比产生更高的电活化。
该目的还通过包括p型区域的碳化硅层来实现,其中以下不等式适用:0.1<[Al]/[Be] <10,示例性地0.3<[Al]/[Be]<3,更具有示例性地0.5<[Al]/[Be]<2,其中[Al]是p型区域中铝原子的浓度,[Be]是p型区域中铍原子的浓度。
根据本发明的p型掺杂的碳化硅层的特征在于p型区域中的注入的Al的浓度和注入的Be的浓度处于相同的数量级内,示例性地大约相同。如果做到这一点,则与现有技术相比,室温下的自由空穴浓度增加。
在本公开的以下技术方案中规定了本发明的进一步发展。
在根据本发明的装置的示例性实施例中,p型区域中铝的浓度高于1×1018cm-3(即[Al]>1×1018cm-3)。
Al浓度越高,可以形成更多的Al-C-Be,并且室温下的自由空穴浓度越高。高Al浓度与高Be浓度结合是根据本发明的高掺杂p型区域的特征。
在根据本发明的装置的示例性实施例中,p型区域中氮原子的浓度为至少1×1016cm-3,示例性地至少为1×1018cm-3
在p型区域中存在氮使得能够形成浅氮络合物。
在根据本发明的装置的示例性实施例中,以下不等式适用:0.1<p/([Al]+[Be])<1,示例性地0.2<p/([Al]+[Be])<1,其中,[Al]是p型区域中铝原子的浓度,[Be]是p型区域中铍的浓度,p是p型区域中的自由空穴的浓度。
根据本发明的p型掺杂的碳化硅层的特征在于更多的注入的掺杂剂有助于室温下的自由空穴浓度。
在根据本发明的装置的示例性实施例中,室温下p型区域中的自由空穴浓度高于1×1018cm-3,示例性地高于1×1019cm-3,更示例性地高于2×1019cm-3
根据本发明的p型掺杂的碳化硅层的特征在于,与现有技术相比,其有助于实现更高的自由空穴浓度。
附图说明
下面将参考附图和表格解释本发明的详细实施例,其中:
图1A示出了根据本发明的用于SiC层的p型掺杂的方法的第一注入步骤;
图1B示出了根据本发明的用于SiC层的p型掺杂的方法的第二注入步骤;
表1示出了根据该方法的示例性剂量和能量;
图2示出了根据该方法的示例性注入分布图;和
图3示出了其中使用根据本发明的p型SiC层的半导体器件的示例性实施例。
附图中使用的附图标记及其含义总结在附图标记列表中。通常,在整个说明书中相似的元件具有相同的附图标记。所描述的实施例仅作为示例并不限制本发明的范围。
具体实施方式
在下文中,解释了根据本发明示例性实施例的用于碳化硅层的p型掺杂的方法。参考图1A和1B。
在第一步骤中,提供碳化硅(SiC)层1。SiC层1可以形成在衬底2上并且具有第一主侧面3和与第一主侧面3相对的第二主侧面4。可以在SiC层1上形成暴露出第一主侧面3的一部分的离子束屏蔽掩模5。SiC层1中的SiC可以是任何SiC多型体,例如 4H-SiC、6H-SiC或3C-SiC。衬底2可以是SiC衬底。在一个实施例中,SiC层1是n型并且掺杂有氮(N)。
在第一注入步骤中(见图1A),通过离子注入将铝(Al)掺杂剂注入到SiC层1的预选区域6中。然后,在第二注入步骤(见图1B)中,通过离子注入将铍(Be)掺杂剂注入到SiC层1的预选区域6中。
具体地,在第一(第二)注入步骤中,将Al原子(Be原子)以离子束7Al(7Be)的形式离子化,加速并指向被离子束屏蔽掩模5暴露的SiC层1的表面部分处。在此,该 Al原子(Be原子)进入SiC层1中,与SiC层中的本征原子碰撞,逐渐释放能量,最后在SiC层1中的某个深度处停止运动。Al掺杂剂(Be掺杂剂)在SiC层1内停止运动的平均深度取决于注入能量EAl(EBe)。注入的Al掺杂剂(Be掺杂剂)的量取决于注入剂量DAl(DBe)。可以控制注入能量EAl(EBe)和注入剂量DAl(DBe),以获得特定的掺杂剂注入分布图。如何控制注入剂量DAl(DBe)和注入能量DAl(DBe)以获得特定的掺杂剂注入分布图为本领域已知,并且可能涉及具有不同注入剂量DAl,i(DBe,j)和注入能量 DAl,i(DBe,j)的多个注入nAl(nBe),其中i=1...nAl(j=1…nBe)。
例如,可以通过表1中给出的能量EAl,i(EBe,j)和剂量D Al,i(DBe,j)连续四(三)次注入Al掺杂剂(Be掺杂剂)以获得图2所示的Al(Be)注入分布图。
第一注入步骤和第二注入步骤示例性地在升高的注入温度(热注入)(例如,500℃) 下进行。通过提高注入温度,与室温相比可以减轻注入损伤。然而,注入温度不限于500℃,并且也可以在更低的温度或更高的温度下进行,只要注入温度保持充分低于退火温度即可。例如,碳化硅层1的温度保持低于1200℃,示例性地低于1000℃,更具示例性地低于900℃的温度。
然后,执行退火步骤。在退火步骤中,将SiC层1加热至高温(退火温度)并且在该高温下保持一段时间,然后冷却。这样,可以修复源自注入过程的非晶化损害。此外,间隙性掺杂剂移动到空位和替代位,在此它们变为电活性。
重要的是,与在单个注入步骤之后立即对其进行退火的现有技术相反,此处仅在第一注入步骤和第二注入步骤都终止时才执行退火步骤。这样,形成了更多的Al-C-Be络合物,它们(Ev+0.05eV)在价带边缘Ev上比Al络合物(Ev+0.22eV)或Be络合物 (Ev+0.23eV)浅,因此从本发明的意义上来说优势在于增加室温下的自由空穴浓度。另一方面,在每个注入步骤之后执行退火步骤将有利于Al络合物和Be络合物的形成。
例如,以根据表1中给出的剂量DAl,i(DBe,j)和能量EAl,i(EBe,j)将Al和Be在500℃下共注入的样品上进行了实验霍尔效应测量并且分别在1600℃和1700℃的温度下退火 30分钟发现在1700℃的退火温度后会产生p型电导率并且计算为片材浓度与总剂量之比的活化率超过50%。本领域技术人员理解,这些参数仅作为示例给出并且并不意味着限制。例如,通过提高退火温度,可以缩短退火持续时间。在一个实施例中,退火温度高于1500℃,示例性地高于1600℃,更具示例性地高于1650℃。在另一个实施例中,退火温度低于1800℃,示例性地低于1750℃。
根据本发明的实施例,执行第一注入步骤和第二注入步骤,使得在所注入的Al掺杂剂的分布中大体上重叠有所注入的Be掺杂剂的分布。这样,改善了形成Al-C-Be络合物的条件。例如,可以注入Al掺杂剂和Be掺杂剂,使得它们的注入分布图基本上相互匹配(见图2)。
为此,执行在第一注入步骤中执行的单独注入(EAl,i,DAl,i,i=1...nAl)以及在第二注入步骤中执行的单独注入(EBe,j,DBe.j,j=1...nBe),使得在第一注入步骤中注入到预选区域6中的Al掺杂剂DAl,tot的总剂量和在第二注入步骤中注入到预选区域6中的Be 掺杂剂DBe,tot的总剂量之比DAl,tot/DBe,tot在0.1与10之间的范围内,例如介于0.3与3之间,更具示例性地介于0.5与2之间。相应地调整各个注入能量EAl,i(EBe,i)。例如,对于给定的注入剂量,Al注入的注入能量EAl,i约为Be注入的注入能量EBe,i的三倍。
当DAl,tot/DBe,tot之比接近1时,可以获得最佳结果。这里,总剂量DAl,tot(DBe,tot)定义为注入到预选区域中的单个剂量DAl,i(DBe,i)的总和。例如,使用表1中给出的值,总剂量之比DAl,tot/DBe,tot为1.03。
在根据本发明的一个示例性实施例中,总注入剂量DAl,tot(DBe,tot)为至少5×1013cm-2,示例性地为至少1×1014cm-2
根据本发明的方法产生改善的电活化。例如,室温下的活化率计算为通过霍尔效应测量法测量的退火步骤后在预选区域中自由空穴的片材浓度与总剂量之间的比高于20%,例如高于30%,更具示例性地高于40%,该总剂量为Be的总剂量和Al的总剂量之和。这意味着,与现有技术相比,可以以更低的注入剂量实现在室温下相同的自由空穴浓度 p。因此,在根据本发明的示例性实施例中,总注入剂量DAl,tot(DBe,tot)低于5×1015cm-2,示例性地低于2×1015cm-2
在该方法的变型中,SiC层1是掺杂有氮(N)的n型SiC层1。根据上述步骤执行该方法,但是由于存在N可能形成其他也是电活性的络合物,例如Al-N-Al络合物(Ev+0.11eV)、Be-N-Be络合物(Ev+0.05eV)和Al-N-Be络合物(Ev+0.09)。该Al- N-Al络合物、Be-N-Be络合物和Al-N-Be络合物均比通过现有技术方法产生的Al络合物 (Ev+0.22eV)或Be络合物(Ev+0.23eV)浅,因此有利于增加室温下的自由空穴浓度。氮浓度[N]越高,可以形成的氮络合物越多。例如,SiC层1包括浓度[N]为至少1016cm-3,优选为至少1018cm-3的氮原子。
接下来,示出了结型势垒肖特基(JBS)二极管作为使用根据本发明的p型碳化硅(SiC)层的半导体器件的示例性实施例。参考图3。
JBS包括阳极9、阴极8、SiC衬底2、SiC层1、p型区域6和钝化层10。SiC层1 形成在SiC衬底2上并具有第一主侧面3和与第一主侧面3相对的第二主侧面4。SiC衬底2形成在阴极8上。SiC层1和SiC衬底2可以是SiC的任意多型体,例如4H-SiC、 6H-SiC或3C-SiC。SiC衬底2是掺杂有氮(N)的n+型SiC衬底。SiC层1是以比SiC衬底2低的氮浓度掺杂的n型SiC层1。SiC层1形成漂移层。SiC层1的层厚度取决于功率半导体器件的标称阻断电压。阳极9形成在SiC层1上并且与SiC层1形成肖特基接触。钝化层10覆盖SiC层1的被阳极9暴露的部分。
SiC层1包括至少一个p型区域6’。至少一个p型区域6’可以形成集成到SiC层1 中的p+n结栅极。可以将p+n结栅极构造为将反向偏置的峰值电场移动到远离肖特基接触的p型区域6’的底部。
p型区域6’包括Al掺杂剂和Be掺杂剂。p型区域6’中的氮原子的浓度[N]示例性地为至少1×1016cm-3,示例性地为至少1×1018cm-3。在示例性实施例中,p型区域(6’) 中的铝的浓度[Al]高于1×1018cm-3。例如,根据图2所示的注入分布图来注入Al掺杂剂和Be掺杂剂。然而,本发明不限于该特定的注入分布图。在p型区域中的注入的铝的浓度[Al]和注入的铍的浓度[Be]也可以使得以下不等式适用:0.1<[Al]/[Be]<10,示例性地 0.3<[AI]/[Be]<3,更示例性地为0.5<[AI]/[Be]<2。这意味着,p型区域中注入的Al的浓度和Be的浓度在同一数量级内,例如大约相同。因此,可以提供更多以上解释的有益的Al- C-Be络合物。在另一个示例性实施例中,N、注入的Al和注入的Be的浓度大致相同。
注入到根据本发明的n型SiC层1中的p型区域6’在室温下提供了比现有技术更高的自由空穴浓度p。在根据本发明的装置的示例性实施例中,以下不等式适用:0.1<p/([AI]+[Be])<1,示例性地0.2<p/([AI]+[Be])<1,其中[Al]是p型区域6’中铝掺杂剂的浓度,[Be]是p型区域6’中铍掺杂剂的浓度,p是p型区域6’中自由空穴的浓度。
注入的铝掺杂剂的浓度[Al]和铍掺杂剂的浓度[Be]越高,可以实现的自由空穴浓度越高。例如,室温下p型区域6’中的自由空穴浓度高于1×1018cm-3,示例性地高于1×1019cm-3,更示例性地高于2×1019cm-3。因此,根据本发明的p型SiC层1可以帮助减小泄漏电流并增加作为示例性实施例呈现的JBS二极管中的击穿电压。
对于本领域技术人员将显而易见的是,在不脱离由所附权利要求限定的本发明的思想的情况下,可以对上述方法和实施例进行修改。
根据本发明的p型掺杂SiC层1的特征在于,p型区域6’具有比现有技术更高的自由空穴浓度p。参照JBS二极管描述了p型掺杂SiC层的示例性使用。然而,根据本发明的p型掺杂的SiC层1也可以用在任何其他基于SiC的设备中,该设备需要高掺杂的 p型区域,例如JFET或pn二极管,并且还可以有助于实现更高的击穿电压和改善的导通状态特性。
在所示的示例中,n型SiC层1具有n型氮预掺杂,并且掺杂低于SiC衬底2的掺杂。SiC层1也可以具有与SiC衬底相同的掺杂或更高的掺杂。SiC层1也可以不进行氮预掺杂。
在示例性实施例中,SiC层设置在SiC衬底上。可以在无衬底的情况下设置SiC层或者SiC层作为衬底。
在实施例的描述中,使用离子束遮蔽掩模5。也可以在没有离子束遮蔽掩模5的情况下进行注入。
在所示的实施例中,离子束7Al和7Be垂直于SiC层1的第一主侧面3定向。然而,它们也可以相对于第一主侧面3的法线倾斜一定角度。
在所示的实施例中,在第二注入步骤之前执行第一注入步骤。然而,第一注入步骤也可以在第二注入步骤之后或基本同时地执行。
应当注意,术语“包括”不排除其他元件或步骤并且不定冠词“a”或“an”不排除复数。而且,可以组合与不同实施例相关联描述的元件。
附图标记列表
1 碳化硅层
2 碳化硅衬底
3 第一主侧面
4 第二主侧面
5 离子束遮蔽层
6 预选区域
6’p 型区域
7Al 第一步注入步骤的离子束
7Be 第二注入步骤的离子束
8 阴极
9 阳极
10 钝化层
DAl,i 第i个Al注入的注入剂量
EAl,i 第i个Al注入的注入能量
DBe,j 第j个Be注入的注入剂量
EBe,j 第j个Be注入的注入能量
DAl,tot 总Al注入剂量(所有Al注入的剂量的总和)
DBe,tot 总Be注入剂量(所有Be注入的剂量的总和)
[Al]注入的Al原子浓度
[Be]注入的Be原子浓度
[N]N原子的浓度
p 自由空穴的浓度。

Claims (38)

1.一种用于碳化硅层(1)的p型掺杂的方法,其中,所述方法包括:
提供所述碳化硅层(1)的步骤;
通过离子注入(7Al)将铝(Al)掺杂剂注入所述碳化硅层(1)的预选区域(6)中的第一注入步骤;
在所述第一注入步骤之后对所述碳化硅层(1)进行退火的退火步骤;和
在所述退火步骤之前,通过离子注入(7Be)将铍(Be)掺杂剂注入到所述预选区域(6)中的第二注入步骤,
其特征在于,
所述第一注入步骤中的总的铝(Al)剂量DAl,tot与所述第二注入步骤中的总的铍(Be)剂量DBe,tot的比率DAl,tot/DBe,tot在0.1和10之间的范围内。
2.根据权利要求1所述的方法,其中,所述第一注入步骤中的总的铝(Al)剂量DAl,tot与所述第二注入步骤中的总的铍(Be)剂量DBe,tot的比率DAl,tot/DBe,tot进一步在0.3和3之间的范围内。
3.根据权利要求2所述的方法,其中,所述第一注入步骤中的总的铝(Al)剂量DAl,tot与所述第二注入步骤中的总的铍(Be)剂量DBe,tot的比率DAl,tot/DBe,tot进一步在0.5和2之间的范围内。
4.根据权利要求1至3中任一项所述的方法,其中,在所述第一注入步骤和所述第二注入步骤之间的时间段期间,所述碳化硅层(1)的温度保持在低于1200℃的温度。
5.根据权利要求1至3中任一项所述的方法,其中,在所述第一注入步骤和所述第二注入步骤之间的时间段期间,所述碳化硅层(1)的温度保持在低于1000℃的温度。
6.根据权利要求1至3中任一项所述的方法,其中,在所述第一注入步骤和所述第二注入步骤之间的时间段期间,所述碳化硅层(1)的温度保持在低于900℃的温度。
7.根据权利要求1至3中任一项所述的方法,其中,所述退火步骤中的退火温度高于1500℃。
8.根据权利要求7所述的方法,其中,所述退火步骤中的所述退火温度低于1800℃。
9.根据权利要求7所述的方法,其中,所述退火步骤中的所述退火温度低于1750℃。
10.根据权利要求1至3中任一项所述的方法,其中,所述退火步骤中的退火温度高于1600℃。
11.根据权利要求10所述的方法,其中,所述退火步骤中的所述退火温度低于1800℃。
12.根据权利要求10所述的方法,其中,所述退火步骤中的所述退火温度低于1750℃。
13.根据权利要求1至3中任一项所述的方法,其中,所述退火步骤中的退火温度高于1650℃。
14.根据权利要求13所述的方法,其中,所述退火步骤中的所述退火温度低于1800℃。
15.根据权利要求13所述的方法,其中,所述退火步骤中的所述退火温度低于1750℃。
16.根据权利要求1至3中任一项所述的方法,其中,所述碳化硅层(1)的至少所述预选区域(6)包括浓度为至少1016cm-3的氮原子(N)。
17.根据权利要求1至3中任一项所述的方法,其中,所述碳化硅层(1)的至少所述预选区域(6)包括浓度为至少1018cm-3的氮原子(N)。
18.根据权利要求1至3中任一项所述的方法,其中,在所述第二注入步骤之前实施所述第一注入步骤。
19.根据权利要求1至3中任一项所述的方法,其中,在所述第一注入步骤中的总的铝(Al)注入剂量DAl,tot为至少5×1013cm-2
20.根据权利要求19所述的方法,其中,在所述第一注入步骤中的总的铝(Al)注入剂量DAl,tot小于5×1015cm-2
21.根据权利要求19所述的方法,其中,在所述第一注入步骤中的总的铝(Al)注入剂量DAl,tot小于2×1015cm-2
22.根据权利要求1至3中任一项所述的方法,其中,在所述第一注入步骤中的总的铝(Al)注入剂量DAl,tot为至少1×1014cm-2
23.根据权利要求22所述的方法,其中,在所述第一注入步骤中的总的铝(Al)注入剂量DAl,tot小于5×1015cm-2
24.根据权利要求22所述的方法,其中,在所述第一注入步骤中的总的铝(Al)注入剂量DAl,tot小于2×1015cm-2
25.根据权利要求1至3中任一项所述的方法,其中,被计算为所述退火步骤之后在所述预选区域(6)中的自由空穴的片材浓度与作为铍的总剂量DBe,tot和铝的总剂量DAl,tot之和的总剂量之比的室温下的活化率高于20%。
26.根据权利要求1至3中任一项所述的方法,其中,被计算为所述退火步骤之后在所述预选区域(6)中的自由空穴的片材浓度与作为铍的总剂量DBe,tot和铝的总剂量DAl,tot之和的总剂量之比的室温下的活化率高于30%。
27.根据权利要求1至3中任一项所述的方法,其中,被计算为所述退火步骤之后在所述预选区域(6)中的自由空穴的片材浓度与作为铍的总剂量DBe,tot和铝的总剂量DAl,tot之和的总剂量之比的室温下的活化率高于40%。
28.一种包括p型区域(6’)的碳化硅层(1),其中,以下不等式适用:
0.1<[Al]/[Be]<10,
其中,[Al]是所述p型区域(6’)中的铝(Al)原子的浓度,并且,[Be]是所述p型区域(6’)中的铍(Be)原子的浓度,
其中,在所述p型区域(6’)中形成有Al-C-Be络合物。
29.根据权利要求28所述的碳化硅层(1),其中,进一步适用以下不等式:0.3<[Al]/[Be]<3。
30.根据权利要求29所述的碳化硅层(1),其中,进一步适用以下不等式:0.5<[Al]/[Be]<2。
31.根据权利要求28至30中任一项所述的碳化硅层(1),其中,[Al]>1×1018cm-3
32.根据权利要求28至30中任一项所述的碳化硅层(1),其中,所述p型区域(6’)中的氮原子的浓度至少为1×1016cm-3
33.根据权利要求28至30中任一项所述的碳化硅层(1),其中,所述p型区域(6’)中的氮原子的浓度至少为1×1018cm-3
34.根据权利要求28至30中任一项所述的碳化硅层(1),其中,以下不等式适用:
0.1<p/([Al]+[Be])<1,
其中[Al]是所述p型区域(6’)中的铝原子的浓度,[Be]是所述p型区域(6’)中的铍原子的浓度,p是所述p型区域(6’)的自由空穴的浓度。
35.根据权利要求34所述的碳化硅层(1),其中,进一步适用以下不等式:0.2<p/([Al]+[Be])<1。
36.根据权利要求28至30中任一项所述的碳化硅层(1),其中,室温下所述p型区域(6’)中的自由空穴的浓度p高于1×1018cm-3
37.根据权利要求28至30中任一项所述的碳化硅层(1),其中,室温下所述p型区域(6’)中的自由空穴的浓度p高于1×1019cm-3
38.根据权利要求28至30中任一项所述的碳化硅层(1),其中,室温下所述p型区域(6’)中的自由空穴的浓度p高于2×1019cm-3
CN201980015392.XA 2018-02-28 2019-02-28 通过Al/Be共注入p型掺杂碳化硅的方法 Active CN111771259B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18159223.9 2018-02-28
EP18159223 2018-02-28
PCT/EP2019/055041 WO2019166576A1 (en) 2018-02-28 2019-02-28 Method for p-type doping of silicon carbide by al/be co-implantation

Publications (2)

Publication Number Publication Date
CN111771259A CN111771259A (zh) 2020-10-13
CN111771259B true CN111771259B (zh) 2021-07-02

Family

ID=61557055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980015392.XA Active CN111771259B (zh) 2018-02-28 2019-02-28 通过Al/Be共注入p型掺杂碳化硅的方法

Country Status (5)

Country Link
US (1) US11211248B2 (zh)
EP (1) EP3602609B1 (zh)
JP (1) JP7058337B2 (zh)
CN (1) CN111771259B (zh)
WO (1) WO2019166576A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111771259B (zh) * 2018-02-28 2021-07-02 Abb电网瑞士股份公司 通过Al/Be共注入p型掺杂碳化硅的方法
EP3859767B1 (en) * 2020-02-03 2022-06-15 Hitachi Energy Switzerland AG Method for forming an ohmic contact to p-type silicon carbide

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3636397A (en) * 1967-11-24 1972-01-18 Gen Electric Single-crystal silicon carbide display device
US5710059A (en) * 1996-03-27 1998-01-20 Abb Research Ltd. Method for producing a semiconductor device having a semiconductor layer of SiC by implanting
CN1304551A (zh) * 1998-06-08 2001-07-18 克里公司 利用注入和横向扩散制造碳化硅功率器件的自对准方法
CN102468342A (zh) * 2010-11-10 2012-05-23 中国科学院微电子研究所 一种半导体存储单元、器件及其制备方法
CN104347718A (zh) * 2013-08-01 2015-02-11 株式会社东芝 半导体装置
CN104425615A (zh) * 2013-09-03 2015-03-18 株式会社东芝 半导体器件
CN104952708A (zh) * 2014-03-24 2015-09-30 三菱电机株式会社 碳化硅半导体装置的制造方法
CN108026663A (zh) * 2015-09-30 2018-05-11 国立研究开发法人产业技术综合研究所 p型4H-SiC单晶和p型4H-SiC单晶的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4629809B2 (ja) 1996-03-27 2011-02-09 クリー,インコーポレイテッド SiCの半導体層を有する半導体素子を製造する方法
US6100169A (en) * 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
JP6988216B2 (ja) 2017-07-12 2022-01-05 富士電機株式会社 半導体装置の製造方法
CN111771259B (zh) * 2018-02-28 2021-07-02 Abb电网瑞士股份公司 通过Al/Be共注入p型掺杂碳化硅的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3636397A (en) * 1967-11-24 1972-01-18 Gen Electric Single-crystal silicon carbide display device
US5710059A (en) * 1996-03-27 1998-01-20 Abb Research Ltd. Method for producing a semiconductor device having a semiconductor layer of SiC by implanting
CN1304551A (zh) * 1998-06-08 2001-07-18 克里公司 利用注入和横向扩散制造碳化硅功率器件的自对准方法
CN102468342A (zh) * 2010-11-10 2012-05-23 中国科学院微电子研究所 一种半导体存储单元、器件及其制备方法
CN104347718A (zh) * 2013-08-01 2015-02-11 株式会社东芝 半导体装置
CN104425615A (zh) * 2013-09-03 2015-03-18 株式会社东芝 半导体器件
CN104952708A (zh) * 2014-03-24 2015-09-30 三菱电机株式会社 碳化硅半导体装置的制造方法
CN108026663A (zh) * 2015-09-30 2018-05-11 国立研究开发法人产业技术综合研究所 p型4H-SiC单晶和p型4H-SiC单晶的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
(Nitrogen-Vacancy)-Complex Formation in SiC: Experiment and Theory;G. Pensl, et. al.;《Materials Science Forum Vols》;20070915;第556-557卷;全文 *

Also Published As

Publication number Publication date
JP7058337B2 (ja) 2022-04-21
EP3602609A1 (en) 2020-02-05
EP3602609B1 (en) 2020-04-29
JP2021509230A (ja) 2021-03-18
CN111771259A (zh) 2020-10-13
US11211248B2 (en) 2021-12-28
US20200411320A1 (en) 2020-12-31
WO2019166576A1 (en) 2019-09-06

Similar Documents

Publication Publication Date Title
JP7015750B2 (ja) 炭化ケイ素への制御されたイオン注入
WO2016010097A1 (ja) 半導体装置および半導体装置の製造方法
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
JP6111572B2 (ja) 半導体装置および半導体装置の製造方法
KR20080011021A (ko) SiC 결정의 질을 향상시키는 방법 및 SiC 반도체소자
CN111771259B (zh) 通过Al/Be共注入p型掺杂碳化硅的方法
JP2013247248A (ja) 半導体装置の製造方法
JP5565134B2 (ja) 半導体装置の製造方法
JP5022642B2 (ja) フィールドストップを有する半導体部品
EP0030370A2 (en) Ion implanted reverse-conducting thyristor
Ghandi et al. Demonstration of 2kV SiC Deep-Implanted Super-Junction PiN Diodes
JP4029466B2 (ja) 炭化けい素半導体素子の製造方法
CN111211054A (zh) 用于制造半导体器件的方法
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
Afanasev et al. Ion Doping of Silicon Carbide in the Technology of High-Power Electronic Devices
Di Franco et al. High breakdown-voltage diodes produced by multiple MeV B implants
Rangan et al. Influence of hydrogen plasma treatment on boron implanted junctions in silicon
Cheung et al. Spreading resistance profiling study of GeSi/Si structures by high dose Ge implantation into Si
Tanaka et al. Electrical activation of ion-implanted nitrogen and aluminum in 4H-SiC by excimer laser annealing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240110

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG