JP7058337B2 - Al/Be共注入により炭化ケイ素をp型ドーピングする方法 - Google Patents

Al/Be共注入により炭化ケイ素をp型ドーピングする方法 Download PDF

Info

Publication number
JP7058337B2
JP7058337B2 JP2020545359A JP2020545359A JP7058337B2 JP 7058337 B2 JP7058337 B2 JP 7058337B2 JP 2020545359 A JP2020545359 A JP 2020545359A JP 2020545359 A JP2020545359 A JP 2020545359A JP 7058337 B2 JP7058337 B2 JP 7058337B2
Authority
JP
Japan
Prior art keywords
injection
concentration
silicon carbide
sic
tot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020545359A
Other languages
English (en)
Other versions
JP2021509230A (ja
Inventor
アルフィエリ,ジョバンニ
スンダラムーシー,ビノス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of JP2021509230A publication Critical patent/JP2021509230A/ja
Application granted granted Critical
Publication of JP7058337B2 publication Critical patent/JP7058337B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

発明の分野
本発明は、炭化ケイ素(SiC)層をp型ドーピングする方法に関し、特に、p型領域における自由正孔濃度を高めることが可能な方法、および、p型領域における自由正孔濃度が高いp型ドーピングされた炭化ケイ素層に関する。
発明の背景
炭化ケイ素(SiC)は、ハイパワー電子デバイスの魅力的な半導体材料である。熱拡散によるSiCへのドーパントの導入は、SiCにおける関連ドーパントの拡散係数が比較的低いので、阻害される。そのため、SiCにp/n型領域を生成するための一般的な技術は高エネルギイオン注入である。イオン注入中、ドーパント原子がイオン化され、半導体基板に向けて加速されて導かれる。ここで、ドーパント原子は、基板原子と衝突して徐々にエネルギを失い、最終的には基板内部のある深さで停止する。
このプロセス中に、ドーパント原子が基板原子と衝突するので、特に注入ドーズ量が多く注入エネルギが高い場合、基板の結晶格子内に欠陥が導入される。したがって、より高い温度でドーパントを注入し(高温注入)、注入後に熱処理(熱アニーリング)を行うことにより、注入により生じる損傷を減じる必要がある。また、これらの処理は、ドーパントを、ドーパントが電気的に活性化すると予想される場所である、結晶格子内の置換位置に置く。
SiCにp型領域を形成するためには、一般的にアルミニウム(Al)イオンまたはホウ素(B)イオンの注入が使用される。Alは、他のアクセプタよりもイオン化エネルギが小さいので、p型ドーピングには魅力的である。しかしながら、SiCにおけるAlの電気的活性化率はかなり低い。典型的には、室温で、ドーピングレベルに応じた、注入されたAlの濃度のわずか1~3%しか電気的に寄与しない。このAlアクセプタの活性化率の低さにはいくつかの理由があるであろう。これらの理由は、Alアクセプタ注入と注入中に形成されるCまたはSiの空格子点との間における錯体の形成および/または結果として中性もしくはドナーの挙動を生じさせるアニーリングプロセス、電気的に不活性な格子間部位にあるAlアクセプタ注入物、格子損傷、または、熱的に安定した深いドナー欠陥の存在を含む。たとえば、SiCにおける炭素空格子点は単一ドナー挙動を有すると報告されている。
その結果、しかるべき自由正孔濃度を得るためには大量のAlを注入しなければならない。そうするにはドーズ量が非常に多くなければならず、そうすると、格子損傷がさらに増すことになる。このような格子損傷を緩和するためには、典型的には1800℃を超える比較的高いアニーリング温度が必要であるが、そうするとさらに有害な影響が生じる。また、SiCに固有の溶解度の限界のため、当然、SiCに注入できるAlイオンの量には限界がある。このため、Al注入によって高い自由正孔濃度(低いシート抵抗)を有するp型SiC領域を生成する能力は大きく制限される。
先行技術ではこの限界を克服するためにいくつかの代替のドーピング手法が研究されてきた。
Ramungul et al.の論文「6H-SiC P+N Junctions Fabricated by Beryllium Implantation」IEEE Transactions on Electron Devices, Vol 46, No. 3, March 1999から、注入された炭化ケイ素(SiC)のpn接合のための代替p型ドーパントとしてのベリリウム(Be)が、ホウ素(B)が注入されたpn接合と比較して、順方向特性の改善をもたらすことができ、その一方で、より高い逆方向リークを示すことがわかる。
Krieger et al.の論文「Beryllium-Related Defect Centers in 4H-SiC」Materials Science Forum, Vols. 353-356 (2001) pp. 467-470から、アルミニウムが低濃度([Al]=8.5×1015cm-3)でドーピングされたp型4H-SiCエピ層に注入されたベリリウム(Be)は、抵抗率が低いp型SiC基板の生成には適しておらず、特にその理由は、Be原子の外部拡散が著しく、結果として4H-SiCには浅いBe関連アクセプタを形成できないことであることが、わかる。
US5710059Aから知られている半導体装置の製造方法は、少なくとも2種類の元素の第1導電型不純物ドーパントを、逆の第2導電型にドーピングされた半導体層に注入するステップを含み、その後、この半導体層を、上記元素のうちの一方が低速で半導体層に拡散し他方が高速で半導体層に拡散する高い温度で、アニーリングする。
Mulpuri V. Rao et al.の論文「Al, Al/C and Al/Si Implantations in 6H-SiC」Journal of Electronic Materials, Vol. 25., No. 1, 1996から、SiCにおけるAl注入物の電気的活性化を炭素(C)を共注入(co-implantation)することによって改善する試みが知られている。Alは、SiC内のSi格子位置を占有するので、Cを共注入することによってSi格子位置により多くの空格子点が発生すると考えられ、そこにAl注入物が移動して電気的に活性化することにより、Al錯体の形成も減じることができる。さらに、Siの共注入を行うことにより、炭素空格子点でのAlの錯体化または炭素空格子点自体が活性化率の低さの原因であるか否かが確認された。この研究は、炭素(C)の共注入を伴うアルミニウム(Al)注入も、ケイ素(Si)の共注入を伴うアルミニウム(Al)注入も、SiCにおけるAl活性化の改善にはつながらず、むしろ、より多くの格子損傷を導入し、結果として抵抗が高い層になったことを示した。
このように、当該技術では、室温で高い自由正孔濃度(低抵抗率)を提供するp型SiC基板を生成する効果的な方法が、依然として必要とされている。これを実現するためには、注入されたドーパントの電気的活性化率を高める方法が必要である。さらに、より少ない注入ドーズ量およびより低いアニーリング温度でより高い自由正孔濃度を提供する方法が必要である。
発明の概要
本発明は上記先行技術に鑑みてなされたものであり、本発明の目的は、注入されたドーパントの電気的活性化率を高めることによりp型領域の自由正孔濃度を高める炭化ケイ素(SiC)のp型ドーピングの方法を提供すること、および、室温でのp型領域の自由正孔濃度が高められたp型ドーピング炭化ケイ素を提供することである。
本発明の目的は、炭化ケイ素層のp型ドーピングの方法によって達成され、この方法は、炭化ケイ素層を準備するステップと、炭化ケイ素層の予め選択された領域に、Alをイオン注入によって注入する第1の注入ステップと、第1の注入ステップの後に炭化ケイ素層をアニーリングするアニーリングステップと、アニーリングステップの前に、予め選択された領域に、Beをイオン注入によって注入する第2の注入ステップとを含み、AlおよびBeが共注入された領域において、第1の注入ステップにおける総Alドーズ量DAl,totと第2の注入ステップにおける総Beドーズ量DBe,totとの比率DAl,tot/DBe,totが、0.1~10、典型的には0.3~3の範囲内、より典型的には0.5~2の範囲内である。
本発明の発明者らは、アニーリングステップの実行前にAlドーパントとBeドーパントとの両方を注入することにより、注入されたドーパントの電気的活性化率を、1つの注入ステップの直後にアニーリングステップを実行する先行技術の方法と比較して、高めることができることを見出した。したがって、室温でより高い自由正孔濃度が得られる。この効果は、Al-C-Be錯体の形成が増加することによる。これらの錯体は、価電子帯端EvでAl錯体(Ev+0.22eV)またはBe錯体(Ev+0.23eV)よりも浅く(Ev+0.05eV)、Al錯体またはBe錯体の形成は、アニーリングが各注入ステップ後に実行された場合に促進される。また、総ドーズ量の比率がこの範囲内である場合、より優れた結果を得ることが可能であることも見出された。比率が1に近いことが有益であろう。ほぼ同じ量のAlおよびBeを与えた場合、より多くの有益なAl-C-Be錯体を形成できる。一方、過度のAl(またはBe)が注入されると、より多くのAl錯体(Be錯体)が形成される。
本発明のさらに他の発展形は従属請求項に示される。
本発明に係る方法のある具体例としての実施形態において、第1の注入ステップと第2の注入ステップとの間の期間中、炭化ケイ素層の温度は、1200℃よりも低い温度、典型的には1000℃よりも低い温度、典型的には900℃よりも低い温度、より典型的には700℃よりも低い温度に保たれる。
この範囲の温度は、SiCにおけるドーパントの電気的活性化に使用される典型的なアニーリング温度よりも大幅に低い。2つの注入ステップの双方が実行されるまで温度をこのような典型的なアニーリング温度よりも大幅に低い温度に保つことにより、有益なAl-C-Be錯体の形成が促進され、それほど有益ではないAl錯体およびBe錯体の形成は減じられる。
本発明に係る方法のある具体例としての実施形態において、アニーリングステップにおけるアニーリング温度は、1500℃よりも高く、典型的には1600℃よりも高く、より典型的には1650℃よりも高い。
本発明に係る方法のある具体例としての実施形態において、アニーリングステップにおける上記アニーリング温度は、1800℃よりも低く、典型的には1750℃よりも低い。
この範囲内のアニーリング温度は、注入損傷を修復し注入されたドーパントを電気的に活性化するのに好都合である。
本発明に係る方法のある具体例としての実施形態において、炭化ケイ素層の少なくとも予め選択された領域は、窒素原子を、1016cm-3以上、典型的には1018cm-3以上の濃度[N]で含む。
炭化ケイ素層に窒素原子が存在する場合、さらにAl-N-Al錯体(Ev+0.11eV)、Be-N-Be錯体(Ev+0.05eV)およびAl-N-Be錯体(Ev+0.09)が形成される可能性がある。これらはすべて、Al錯体(Ev+0.22eV)またはBe錯体(Ev+0.23eV)よりも浅いので、室温における自由正孔濃度を高めるのに有益である。窒素濃度が高いほど、より多くの窒素錯体が形成される可能性がある。
本発明に係る方法のある具体例としての実施形態において、第1の注入ステップは第2の注入ステップよりも前に実行される。
最初にAlイオンを注入すると、AlイオンはBeよりも原子質量が大きいので、より多くの空格子点部位が発生する。これらの空格子点部位は、不動で電気的に不活性のクラスタの形成の原因となる格子間原子を吸収できる。これらの格子間原子を少なくすることにより、ドーパントを電気的に活性化し易くすることができる。
本発明に係る方法のある具体例としての実施形態において、第1の注入ステップにおける総Al注入ドーズ量は、5×1013cm-2以上、典型的には1×1014cm-2以上である。
本発明に係る方法のある具体例としての実施形態において、第1の注入ステップにおける総Al注入ドーズ量は、5×1015cm-2未満、典型的には2×1015cm-2未満である。
本発明に係る方法は、ドーパントの電気的活性化を増すことにより、所定の注入ドーズ量に対し、より高い自由正孔濃度をもたらす。したがって、先行技術の方法と同じ自由正孔濃度を得るにはより少ない注入ドーズ量で充分である。好都合なことに、注入ドーズ量が少ないので、結晶格子に発生する注入損傷も少なくなる。
本発明に係る方法のある具体例としての実施形態において、アニーリングステップ後の予め選択された領域における自由正孔のシート濃度と、Beの総ドーズ量とAlの総ドーズ量との合計である総ドーズ量との間の比率として計算される、室温での活性化率は、20%よりも高く、典型的には30%よりも高く、より典型的には40%よりも高い。
本発明に従うと、この方法は、先行技術よりも高い電気的活性化率をもたらすことを特徴とする。
上記目的は、p型領域を含む炭化ケイ素層によっても達成され、以下の不等式、すなわち、0.1<[Al]/[Be]<10、典型的には0.3<[Al]/[Be]<3、より典型的には0.5<[Al]/[Be]<2が成立し、[Al]はp型領域におけるアルミニウム原子の濃度であり、[Be]はp型領域におけるベリリウム原子の濃度である。
本発明に係るp型ドープの炭化ケイ素層は、p型領域における注入されたAlの濃度および注入されたBeの濃度が同等の大きさ以内、典型的にはほぼ同じであることを特徴とする。これが実現されると、先行技術と比較して室温での自由正孔濃度は高まる。
本発明のさらに他の発展形は従属請求項に示される。
本発明に係る装置のある具体例としての実施形態において、p型領域におけるアルミニウムの濃度は1×1018cm-3よりも高い(すなわち[Al]>1×1018cm-3)。
Al濃度が高いほど、より多くのAl-C-Beを形成することができ、室温での自由正孔の濃度がより高くなる。高いAl濃度と高いBe濃度との組み合わせは、本発明に係る高濃度でドープされたp型領域の特徴である。
本発明に係る装置のある具体的例としての実施形態において、p型領域における窒素原子の濃度は、1×1016cm-3以上、典型的には1×1018cm-3以上である。
p型領域に窒素が存在することにより、浅い窒素錯体を形成することができる。
本発明に係る装置のある具体例としての実施形態において、以下の不等式、0.1<p/([Al]+[Be])<1、典型的には0.2<p/([Al]+[Be])<1が成立し、[Al]はp型領域におけるアルミニウム原子の濃度であり、[Be]はp型領域におけるベリリウム原子の濃度であり、pはp型領域における自由正孔の濃度である。
本発明に係るp型ドープの炭化ケイ素層は、より多くの注入ドーパントが室温での自由正孔濃度に寄与することを特徴とする。
本発明に係る装置のある具体例としての実施形態において、室温においてp型領域における自由正孔の濃度は、1×1018cm-3よりも高く、典型的には1×1019cm-3よりも高く、より典型的には2×1019cm-3よりも高い。
本発明に係るp型ドープの炭化ケイ素層は、先行技術よりも高い自由正孔濃度の実現を容易にすることを特徴とする。
以下、本発明の詳細な実施形態を添付の図面および表を参照しながら説明する。
本発明に係る、SiC層のp型ドーピングの方法の第1の注入ステップを示す図である。 本発明に係る、SiC層のp型ドーピングの方法の第2の注入ステップを示す図である。表1は、本方法に係る具体例としてのドーズ量およびエネルギを示す。 本方法に係る具体例としての注入プロファイルを示す図である。 本発明に係るp型SiC層が使用されている半導体装置の具体例としての実施形態を示す図である。
図面で使用されている参照符号およびそれらの意味は、参照符号のリストにまとめた通りである。概して、明細書を通して同様の要素は同様の参照符号を有している。記載される実施形態は例示を意図しており本発明の範囲を限定するものであってはならない。
好ましい実施形態の詳細な説明
以下、本発明の具体例としての実施形態に係る、炭化ケイ素層のp型ドーピングの方法を説明する。図1Aおよび図1Bを参照する。
第1のステップにおいて、炭化ケイ素(SiC)層1を準備する。SiC層1は、基板2上に形成されてもよく、第1の主面3と第1の主面3の反対側の第2の主面4とを有する。第1の主面3の一部を露出させるイオンビーム遮断マスク5をSiC層1上に形成してもよい。SiC層1のSiCは、たとえば4H-SiC、6H-SiCまたは3C-SiC等の任意のポリタイプのSiCであってもよい。基板2はSiC基板であってもよい。ある実施形態において、SiC層1はn型であり窒素(N)がドーピングされる。
第1の注入ステップ(図1A参照)において、アルミニウム(Al)ドーパントを、イオン注入によってSiC層1の予め選択された領域6に注入する。次に、第2の注入ステップ(図1B参照)において、ベリリウム(Be)ドーパントを、イオン注入によってSiC層1の予め選択された領域6に注入する。
具体的には、第1(第2)の注入ステップにおいて、Al原子(Be原子)がイオン化され、イオンビーム7Al(7Be)の形態で、イオンビーム遮断マスク5によって露出させられたSiC層1の表面部分に向けて加速されて導かれる。ここで、原子は、SiC層1に入り、SiC層内の真性原子と衝突して徐々にエネルギを失い、最終的にはSiC層1内のある深さで停止する。Alドーパント(Beドーパント)がSiC層1内で停止する平均深さは、注入エネルギEAl(EBe)に応じて決まる。注入されるAlドーパント(Beドーパント)の量は、注入ドーズ量DAl(DBe)に応じて決まる。注入エネルギEAl(EBe)および注入ドーズ量DAl(DBe)を制御することにより、特定のドーパント注入プロファイルを得ることができる。特定のドーパント注入プロファイルを得るために注入ドーズ量DAl(DBe)および注入エネルギEAl(EBe)を制御する方法は、当該技術では周知であり、異なる注入ドーズ量DAl,i(DBe,j)および注入エネルギEAl,i(EBe,j)での複数回の注入nAl(nBe)を含んでいてもよく、i=1…nAl(j=1…nBe)である。
たとえば、図2に示されるAl(Be)注入プロファイルは、Alドーパント(Beドーパント)を表1に示されるエネルギEAl,i(EBe,j)およびドーズ量DAl,i(DBe,j)で連続して4回(3回)注入することによって得ることができる。
第1の注入ステップおよび第2の注入ステップは、典型的には、注入温度を高めて(高温注入)、典型的には500℃で実行される。注入温度を高めることにより、室温と比較して、注入損傷を軽減することができる。しかしながら、注入温度は、500℃に限定される訳ではなく、アニーリング温度よりも十分に低い温度に保たれる限り、より低い温度または高い温度で実施してもよい。たとえば、炭化ケイ素層1の温度は、1200℃よりも低い温度、典型的には1000℃よりも低い温度、より典型的には900℃よりも低い温度に保たれる。
次に、アニーリングステップを実行する。アニーリングステップでは、SiC層1を、高温(アニーリング温度)まで加熱し、しばらくの間この高温に保ち、その後冷却する。そうすることにより、注入プロセスによる非晶質化損傷を修復することができる。さらに、格子間ドーパントは、これらが電気的に活性化する場所である空格子点部位および置換部位に移動する。
重要なのは、1回の注入ステップの直後にアニーリングする先行技術とは異なり、本明細書のアニーリングステップは、第1の注入ステップおよび第2の注入ステップの双方が終了して初めて実行されることである。このようにして、より多くのAl-C-Be錯体が形成され、これらは、価電子帯端EvでAl錯体(Ev+0.22eV)またはBe錯体(Ev+0.23eV)よりも浅く(Ev+0.05eV)、したがって、本発明が室温で自由正孔濃度を高めるという意味において好都合である。一方、各注入ステップ後にアニーリングステップを実行すると、Al錯体およびBe錯体の形成を促すことになるであろう。
たとえば、表1に示されるドーズ量DAl,i(DBe,j)およびエネルギEAl,i(EBe,j)に従ってAlおよびBeを500℃で共注入しそれぞれ1600℃および1700℃の温度で30分間アニーリングした試料に対して実施した、実験によるホール効果測定により、1700℃のアニーリング温度の後にp型伝導が生じシート濃度と総ドーズ量との比率として計算される活性化率が50%を超えることが明らかになった。当業者であれば、これらのパラメータは一例として与えられたものであって限定を意図したものではないことを理解する。たとえば、アニーリング温度を高めることによってアニーリング時間を短縮することができる。ある実施形態において、アニーリング温度は1500℃よりも高く、典型的には1600℃よりも高く、より典型的には1650℃よりも高い。別の実施形態において、アニーリング温度は、1800℃よりも低く、典型的には1750℃よりも低い。
本発明のある実施形態に従うと、第1の注入ステップおよび第2の注入ステップは、注入されたAlドーパントの分布が、注入されたBeドーパントの分布に実質的に重なるように実行される。このようにして、Al-C-Be錯体の形成条件が改善される。たとえば、AlドーパントおよびBeドーパントは、実質的にそれぞれの注入プロファイルが互いに一致するように注入されてもよい(図2参照)。
これを実現するために、第1の注入ステップで実行する個々の注入(EAl,i、DAl,i、i=1…nAl)および第2の注入ステップで実行する個々の注入(EBe,j、DBe,j、j=1…nBe)を、予め選択された領域6に対する、第1の注入ステップで注入されるAlドーパントの総ドーズ量DAl,totと第2の注入ステップで注入されるBeドーパントの総ドーズ量DBe,totとの比率DAl,tot/DBe,totが、0.1~10の範囲、典型的には0.3~3の範囲、より典型的には0.5~2の範囲に含まれるように、実施する。これに合わせて個々の注入エネルギEAl,i(EBe,i)を調整する。たとえば、所定の注入ドーズ量に対し、Al注入の注入エネルギEAl,iは、Be注入の注入エネルギEBe,iの約3倍である。
比率DAl,tot/DBe,totが1に近いときに最適な結果を得ることができる。本明細書において、総ドーズ量DAl,tot(DBe,tot)は、予め選択された領域に注入される個々のドーズ量DAl,i(DBe,i)の合計であると定義する。たとえば、表1に示される値を用いると、総ドーズ量の比率DAl,tot/DBe,totは1.03である。
本発明に係るある具体例としての実施形態において、総注入ドーズ量DAl,tot(DBe,tot)は、5×1013cm-2以上であり、典型的には1×1014cm-2以上である。
本発明に係る方法は、改善された電気的活性化をもたらす。たとえば、ホール効果測定により測定されたアニーリングステップ後の予め選択された領域における自由正孔のシート濃度と、Beの総ドーズ量とAlの総ドーズ量との和である総ドーズ量との比率として計算される、室温における活性化率は、20%よりも高く、典型的には30%よりも高く、より典型的には40%よりも高い。このことは、室温での同じ自由正孔濃度pが、先行技術よりも低い注入ドーズ量で得られることを意味している。本発明に係るある具体例としての実施形態において、総注入ドーズ量DAl,tot(DBe,tot)はしたがって、5×1015cm-2未満であり、典型的には2×1015cm-2未満である。
この方法のある変形例において、SiC層1は、窒素(N)がドーピングされたn型SiC層1である。この方法は上記ステップに従って実行されるが、Nが存在するので、これらも電気的に活性である、Al-N-Al錯体(Ev+0.11eV)、Be-N-Be錯体(Ev+0.05eV)およびAl-N-Be錯体(Ev+0.09)等のその他の錯体が形成される可能性がある。これらはすべて、先行技術の方法で生成されるAl錯体(Ev+0.22eV)またはBe錯体(Ev+0.23eV)よりも浅く、したがって、室温での自由正孔濃度を高めるのに有効である。窒素濃度[N]が高いほど多くの窒素錯体が形成される可能性がある。たとえば、SiC層1は、窒素原子を、1016cm-3以上、典型的には1018cm-3以上の濃度[N]で含む。
次に、本発明に係るp型炭化ケイ素(SiC)層を使用する半導体装置の具体例としての実施形態として、接合障壁ショットキー(Junction Barrier Schottky:JBS)ダイオードを示す。図3を参照する。
JBSは、アノード9と、カソード8と、SiC基板2と、SiC層1と、p型領域6と、パッシベーション層10とを含む。SiC層1は、SiC基板2上に形成され、第1の主面3と第1の主面3の反対側の第2の主面4とを有する。SiC基板2はカソード8の上に形成される。SiC層1およびSiC基板2は、たとえば4H-SiC、6H-SiCまたは3C-SiC等の任意のポリタイプのSiCであってもよい。基板2は、窒素(N)がドーピングされたn型SiC基板である。SiC層1は、SiC基板2よりも低い窒素濃度でドーピングされたn型SiC層1である。SiC層1はドリフト層を形成する。SiC層の層厚は、このパワー半導体装置の公称阻止電圧に応じて決まる。アノード9はSiC層1の上に形成され、SiC層1とショットキーコンタクトを形成する。パッシベーション層10は、アノード9によって露出させられたSiC層1の部分を覆う。
SiC層1は少なくとも1つのp型領域6’を含む。この少なくとも1つのp型領域6’は、SiC層1に組み込まれたpn接合格子を形成することができる。pn接合格子は、逆バイアスにおけるピーク電界を、ショットキーコンタクトから離れてp型領域6’の底部に移動するように構成されてもよい。
p型領域6’は、AlドーパントとBeドーパントとを含む。p型領域6’における窒素原子の濃度[N]は、典型的には1×1016cm-3以上、典型的には1×1018cm-3以上である。ある具体例としての実施形態において、p型領域(6’)におけるアルミニウムの濃度[Al]は1×1018cm-3よりも高い。たとえば、AlドーパントおよびBeドーパントは、図4に示される注入プロファイルに従って注入される。しかしながら、本発明はこの特定の注入プロファイルに限定される訳ではない。p型領域における、注入されたアルミニウムの濃度[Al]および注入されたベリリウムの濃度[Be]はまた、不等式0.1<[Al]/[Be]<10、典型的には0.3<[Al]/[Be]<3、より典型的には0.5<[Al]/[Be]<2が成立する濃度であってもよい。このことは、p型領域における、注入されたAlの濃度と注入されたBeの濃度とが、同じ程度であり、典型的にはほぼ同一であることを意味している。したがって、より多くの上記有益なAl-C-Be錯体を提供することができる。別の具体例としての実施形態において、N、注入されたAl、および注入されたBeの濃度は、ほぼ同じである。
本発明に従いn型SiC層1に注入されたp型領域6’は、室温での自由正孔濃度が先行技術よりも高い。本発明に係る装置の具体例としての実施形態において、不等式0.1<p/([Al]+[Be])<1、典型的には0.2<p/([Al]+[Be])<1が成立し、[Al]はp型領域6’におけるアルミニウムドーパントの濃度、[Be]はp型領域6’におけるベリリウムドーパントの濃度、pはp型領域6’における自由正孔の濃度である。
注入されたアルミニウムドーパントの濃度[Al]および注入されたベリリウムドーパントの濃度[Be]が高いほど、実現できる自由正孔濃度は高くなる。たとえば、p型領域6’における室温での自由正孔濃度は、1×1018cm-3よりも高く、典型的には1×1019cm-3よりも高く、より典型的には2×1019cm-3よりも高い。したがって、本発明に係るp型SiC層1は、具体例としての実施形態において示されるJBSダイオードのリーク電流を低減し耐電圧を高めるのに役立ち得る。
当業者は、上記方法および実施形態の変形例が添付の請求項によって定められる本発明の概念から逸脱することなく可能であることを理解するであろう。
本発明に係るp型にドーピングされたSiC層1は、p型領域6’における自由正孔濃度pが先行技術よりも高いことを特徴とする。p型にドーピングされたSiC層の、ある具体例としての用途は、JBSダイオードを参照して述べた通りである。しかしながら、本発明に係るp型にドーピングされたSiC層1は、たとえばJFETまたはpnダイオード等の、高濃度でドーピングされたp型領域を必要とするその他いずれのSiC系装置でも使用することができ、また、耐電圧を高めオン状態特性を改善するのにも役立ち得る。
示されている例において、n型SiC層1は、窒素が予めドーピングされたn型であり、このドーピングはSiC基板2よりも低濃度である。また、SiC層1は、SiC基板とドーピング濃度が同一であってもよく、または、SiC基板よりもドーピング濃度が高くてもよい。また、SiC層1は窒素が予めドーピングされていなくてもよい。
この具体例としての実施形態において、SiC層はSiC基板上に設けられている。SiC層は、基板なしで設けられてもよく、基板であってもよい。
本実施形態の説明では、イオンビーム遮断マスク5が使用されている。注入はイオンビーム遮断マスク5なしで実施することも可能である。
示されている本実施形態では、イオンビーム7Alおよび7BeがSiC層1の第1の主面3に対して垂直に導かれている。しかしながら、これらのビームは、第1の主面3の法線に対してある角度で傾斜させることもできる。
示されている実施形態において、第1の注入ステップは第2の注入ステップの前に実行される。しかしながら、第1の注入ステップは、第2の注入ステップ後に実施されてもよく、または、ほぼ同時に行われてもよい。
なお、「備える/含む(comprising)」という用語はその他の要素またはステップを排除するものではなく、不定冠詞「a」または「an」は複数を排除するものではないことに注意されたい。また、異なる実施形態に関連して説明した要素を組み合わせてもよい。
参照符号のリスト
1 炭化ケイ素層
2 炭化ケイ素基板
3 第1の主面
4 第2の主面
5 イオンビーム遮断層
6 予め選択された領域
6’ p型領域
Al 第1の注入ステップのイオンビーム
Be 第2の注入ステップのイオンビーム
8 カソード
9 アノード
10 パッシベーション層
Al,i i回目のAl注入の注入ドーズ量
Al,i i回目のAl注入の注入エネルギ
Be,j j回目のBe注入の注入ドーズ量
Be,j j回目のBe注入の注入エネルギ
Al,tot 総Al注入ドーズ量(すべてのAl注入のドーズ量の合計)
Be,tot 総Be注入ドーズ量(すべてのBe注入のドーズ量の合計)
[Al] 注入されたAl原子の濃度
[Be] 注入されたBe原子の濃度
[N] N原子の濃度
p 自由正孔の濃度

Claims (13)

  1. 炭化ケイ素層(1)をp型ドーピングする方法であって、前記方法は、
    前記炭化ケイ素層(1)を準備するステップと、
    前記炭化ケイ素層(1)の予め選択された領域(6)に、アルミニウム(Al)ドーパントをイオン注入(7Al)によって注入する第1の注入ステップと、
    前記第1の注入ステップの後に、前記炭化ケイ素層(1)をアニーリングするアニーリングステップと、
    前記アニーリングステップの前に、前記予め選択された領域(6)に、ベリリウム(Be)ドーパントをイオン注入(7Be)によって注入する第2の注入ステップとを含み、
    前記第1の注入ステップにおける総アルミニウム(Al)ドーズ量(DAl,tot)と前記第2の注入ステップにおける総ベリリウム(Be)ドーズ量(DBe,tot)との比率DAl,tot/DBe,totが、0.1~10の範囲内であり、
    前記第1の注入ステップおよび前記第2の注入ステップは、注入された前記アルミニウムドーパントの分布が、注入された前記ベリリウムドーパントの分布に実質的に重なるように実行されることを特徴とする、方法。
  2. 前記第1の注入ステップと前記第2の注入ステップとの間の期間中、前記炭化ケイ素層(1)の温度は、1200℃よりも低い温度に保たれる、請求項1に記載の方法。
  3. 前記アニーリングステップにおけるアニーリング温度は、1500℃よりも高い、請求項1または2に記載の方法。
  4. 前記アニーリングステップにおける前記アニーリング温度は、1800℃よりも低い、請求項3に記載の方法。
  5. 前記炭化ケイ素層(1)の少なくとも前記予め選択された領域(6)は、窒素原子(N)を、1016cm-3以上の濃度[N]で含む、請求項1~4のいずれか1項に記載の方法。
  6. 前記第1の注入ステップは前記第2の注入ステップよりも前に実行される、請求項1~5のいずれか1項に記載の方法。
  7. 前記第1の注入ステップにおける総アルミニウム(Al)注入ドーズ量(DAl,tot)は、5×1013cm-2以上である、請求項1~6のいずれか1項に記載の方法。
  8. 前記第1の注入ステップにおける総アルミニウム(Al)注入ドーズ量(DAl,tot)は、5×1015cm-2未満である、請求項7に記載の方法。
  9. 前記アニーリングステップ後の前記予め選択された領域(6)における自由正孔のシート濃度と、ベリリウムの総ドーズ量(DBe,tot)とアルミニウムの総ドーズ量(DAl、tot)との合計である総ドーズ量との間の比率として計算される、室温での活性化率は、20%よりも高い、請求項1~8のいずれか1項に記載の方法。
  10. p型領域(6’)を含む炭化ケイ素層(1)であって、以下の不等式
    0.1<[Al]/[Be]<10
    0.1<p/([Al]+[Be])<1
    が成立し、[Al]は前記p型領域(6’)におけるアルミニウム(Al)原子の濃度であり、[Be]は前記p型領域(6’)におけるベリリウム(Be)原子の濃度であり、pは前記p型領域(6’)における自由正孔の濃度である、炭化ケイ素層(1)。
  11. [Al]>1×1018cm-3である、請求項10に記載の炭化ケイ素層(1)。
  12. 前記p型領域(6’)における窒素原子の濃度[N]は、1×1016cm-3以上である、請求項10または11に記載の炭化ケイ素層(1)。
  13. 室温において前記p型領域(6’)における自由正孔の濃度pは、1×1018cm-3よりも高い、請求項10~12のいずれか1項に記載の炭化ケイ素層(1)。
JP2020545359A 2018-02-28 2019-02-28 Al/Be共注入により炭化ケイ素をp型ドーピングする方法 Active JP7058337B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18159223 2018-02-28
EP18159223.9 2018-02-28
PCT/EP2019/055041 WO2019166576A1 (en) 2018-02-28 2019-02-28 Method for p-type doping of silicon carbide by al/be co-implantation

Publications (2)

Publication Number Publication Date
JP2021509230A JP2021509230A (ja) 2021-03-18
JP7058337B2 true JP7058337B2 (ja) 2022-04-21

Family

ID=61557055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020545359A Active JP7058337B2 (ja) 2018-02-28 2019-02-28 Al/Be共注入により炭化ケイ素をp型ドーピングする方法

Country Status (5)

Country Link
US (1) US11211248B2 (ja)
EP (1) EP3602609B1 (ja)
JP (1) JP7058337B2 (ja)
CN (1) CN111771259B (ja)
WO (1) WO2019166576A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211248B2 (en) * 2018-02-28 2021-12-28 Abb Power Grids Switzerland Ag SiC electronic device fabricated by Al/Be co-implantation
EP3859767B1 (en) 2020-02-03 2022-06-15 Hitachi Energy Switzerland AG Method for forming an ohmic contact to p-type silicon carbide

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000507396A (ja) 1996-03-27 2000-06-13 エービービー リサーチ リミテッド SiCの半導体層を有する半導体素子およびそのような素子を作る方法
JP2002519851A (ja) 1998-06-08 2002-07-02 クリー インコーポレイテッド 制御されたアニールによる炭化シリコンパワーデバイスの製造方法
JP2019021689A (ja) 2017-07-12 2019-02-07 富士電機株式会社 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3458779A (en) 1967-11-24 1969-07-29 Gen Electric Sic p-n junction electroluminescent diode with a donor concentration diminishing from the junction to one surface and an acceptor concentration increasing in the same region
SE9601174D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
CN102468342A (zh) 2010-11-10 2012-05-23 中国科学院微电子研究所 一种半导体存储单元、器件及其制备方法
JP6230323B2 (ja) 2013-08-01 2017-11-15 株式会社東芝 半導体装置
JP6242633B2 (ja) 2013-09-03 2017-12-06 株式会社東芝 半導体装置
JP6311384B2 (ja) 2014-03-24 2018-04-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP6755524B2 (ja) 2015-09-30 2020-09-16 国立研究開発法人産業技術総合研究所 p型4H−SiC単結晶及びp型4H−SiC単結晶の製造方法
US11211248B2 (en) * 2018-02-28 2021-12-28 Abb Power Grids Switzerland Ag SiC electronic device fabricated by Al/Be co-implantation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000507396A (ja) 1996-03-27 2000-06-13 エービービー リサーチ リミテッド SiCの半導体層を有する半導体素子およびそのような素子を作る方法
JP2002519851A (ja) 1998-06-08 2002-07-02 クリー インコーポレイテッド 制御されたアニールによる炭化シリコンパワーデバイスの製造方法
JP2019021689A (ja) 2017-07-12 2019-02-07 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN111771259B (zh) 2021-07-02
JP2021509230A (ja) 2021-03-18
WO2019166576A1 (en) 2019-09-06
EP3602609A1 (en) 2020-02-05
EP3602609B1 (en) 2020-04-29
US11211248B2 (en) 2021-12-28
CN111771259A (zh) 2020-10-13
US20200411320A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
JP7015750B2 (ja) 炭化ケイ素への制御されたイオン注入
WO2016010097A1 (ja) 半導体装置および半導体装置の製造方法
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
JP2004247545A (ja) 半導体装置及びその製造方法
JP2014056946A (ja) 半導体装置および半導体装置の製造方法
US9536740B2 (en) Increasing the doping efficiency during proton irradiation
Rao Maturing ion-implantation technology and its device applications in SiC
JP7058337B2 (ja) Al/Be共注入により炭化ケイ素をp型ドーピングする方法
JP2010118672A5 (ja)
JP4141505B2 (ja) SiC層中にボロンをドープされた領域を生成する方法
JP5022642B2 (ja) フィールドストップを有する半導体部品
JP2012009629A (ja) 半導体装置の製造方法
Job et al. Defect engineering for modern power devices
CN106469646B (zh) 一种碳化硅器件用离子注入来形成高掺杂的制造方法
Li et al. Preparation of a silicon micro-strip nuclear radiation detector by a two-step annealing process
JP4029466B2 (ja) 炭化けい素半導体素子の製造方法
Mesli et al. The effect of dopant dose loss during annealing on heavily doped surface layers obtained by recoil implantation of antimony in silicon
Chen et al. Implant damage studies with different implant temperature by spot and ribbon beam
JP2023554043A (ja) 半導体デバイスのための構造体および半導体デバイスのための構造体を製造するための方法
Rangan et al. Influence of hydrogen plasma treatment on boron implanted junctions in silicon
Shao et al. Ultrashallow junction formation by point defect engineering
Cheung et al. Spreading resistance profiling study of GeSi/Si structures by high dose Ge implantation into Si
JP2001308026A (ja) 炭化けい素半導体素子の製造方法
Biasotto et al. Low-complexity full-melt laser-anneal process for fabrication of low-leakage implanted ultrashallow junctions

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201026

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201026

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211129

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211129

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211208

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220411

R150 Certificate of patent or registration of utility model

Ref document number: 7058337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350