DE102021109690A1 - Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats für ein elektronisches Halbleiterbauelement - Google Patents

Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats für ein elektronisches Halbleiterbauelement Download PDF

Info

Publication number
DE102021109690A1
DE102021109690A1 DE102021109690.1A DE102021109690A DE102021109690A1 DE 102021109690 A1 DE102021109690 A1 DE 102021109690A1 DE 102021109690 A DE102021109690 A DE 102021109690A DE 102021109690 A1 DE102021109690 A1 DE 102021109690A1
Authority
DE
Germany
Prior art keywords
zone
layer
substrate
until
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021109690.1A
Other languages
English (en)
Inventor
Constantin Csato
Florian Krippendorf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MI2 Factory GmbH
Original Assignee
MI2 Factory GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MI2 Factory GmbH filed Critical MI2 Factory GmbH
Priority to DE102021109690.1A priority Critical patent/DE102021109690A1/de
Priority to PCT/EP2021/085296 priority patent/WO2022128818A1/de
Priority to EP21836128.5A priority patent/EP4264672A1/de
Priority to US18/267,872 priority patent/US20240055472A1/en
Priority to JP2023535862A priority patent/JP2023553477A/ja
Publication of DE102021109690A1 publication Critical patent/DE102021109690A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Das elektronische Halbleiterbauelement (50) weist einen Kristall (53) aus einkristallinem SiC auf, wobei die Ausrichtung von zumindest Teilabschnitten einer ersten Oberfläche (58) des Kristalls (53) aus SiC im Wesentlichen in einer Richtung senkrecht zur c-Richtung (c) der Kristallstruktur des Kristalls (53) angeordnet ist. Außerdem wird ein entsprechendes Herstellverfahren angegeben.

Description

  • Die Erfindung betrifft ein elektronisches Halbleiterbauelement und ein Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats für ein elektronisches Halbleiterbauelement.
  • Diskrete hochsperrende Leistungshalbleiterbauelemente mit mehr als 600V nomineller Sperrspannung werden sowohl in Silizium als auch in SiC im Allgemeinen vertikal aufgebaut. Für Dioden, z.B. MPS (Merged-pin-Schottky)-Dioden, Schottkydioden oder p-n Dioden heißt dies, dass die Kathode auf der Substratvorderseite und die Anode auf der Substratrückseite angeordnet ist. Eine ähnliche Anordnung gilt im Falle von vertikalen Leistungs-MOS (metaloxide-semiconductor) Bauelementen. Gate- und Source-Elektrode befinden sich auf der Substratvorderseite, die Drain-Elektrode auf der Substratrückseite. Das eigentliche Transistorelement bzw. der Kanalbereich kann bei konventionellen LeistungsMOSFETs parallel zur Oberfläche (D-MOS) oder senkrecht zur Oberfläche angeordnet sein (Trench-MOS). Spezielle Konstruktionen haben sich für SiC-MOSFETs etabliert, z.B. Trenchtransistoren.
  • Abhängig von der geforderten Sperrfähigkeit (Reverse Blocking Voltage) wird die Breite der Driftzone (=aktive Zone, spannungsaufnehmende Schicht) eingestellt. Beispielsweise wird die Breite der Driftzone für ein 600 V MOSFET Bauelement in Silizium ca. 50 µm groß sein.
  • Bei sogenannten Superjunction Bauelementen kann die Breite der spannungsaufnehmenden Schicht gegenüber „einfachen“ vertikalen MOSFETs etwas reduziert sein. Die Besonderheit dieser Art von vertikalen Bauelementen liegt darin, dass die Driftzone durch alternierend angeordnete vertikale p- und n- dotierte Säulen charakterisiert ist. Die zusätzlich eingebrachte p-Dotierung kompensiert im Sperrfall die erhöhte Ladung im n-dotierten Bereich, welcher im eingeschalteten Zustand den Widerstand zwischen Source-Elektrode und Drain-Elektrode bestimmt. Somit kann bei gleicher Sperrfähigkeit der Einschaltwiderstand etwa bis zu einem Faktor 10 gegenüber konventionellen vertikalen MOS-Transistoren reduziert werden. Das eigentliche Transistorelement, bzw. der Kanalbereich, kann bei Superjunction-MOSFET Architekturen parallel zur Oberfläche (D-MOS) oder senkrecht zur Oberfläche angeordnet sein (Trench-MOS).
  • Die speziellen Materialeigenschaften von SiC erfordern für vertikale Leistungshalbleiterbauelemente die Bereitstellung von spezifischen Herstellverfahren und die Anwendung spezifischer Architekturen des Kanal- und Transistorbereichs.
  • Meist werden die aktiven Zonen aller vertikalen Leistungsdioden bzw. alle Leistungstransistoren (MOSFET und J-FET) in einkristallinen epitaktischen Schichten ausgebildet. Diese epitaktischen Schichten werden auf kristallinen Trägerwafern aufgebaut bzw. abgeschieden. Damit kann die Dotierung und vertikale Ausdehnung (Dicke) der aktiven epitaktischen Zone auf die jeweilige Sperrspannung abgestimmt werden und der hochdotierte Trägerwafer kann hinsichtlich seiner Dotierung so optimiert werden, dass sein Beitrag zum Einschaltwiderstand minimiert wird.
  • Insbesondere bei SiC-Substraten ist die oben beschriebene Herstellung der Schichtstruktur aufwändig und teuer, da die epitaktische Schichtabscheidung und auch die Bereitstellung einkristalliner Trägerwafer enorm kostenintensiv ist. Außerdem ist bei dieser Art der Herstellung die Waferoberfläche unter einem Winkel von 4° zu einer Richtung senkrecht zur c-Richtung der Kristallstruktur angeordnet. Dies erhöht zum einen die Komplexität und reduziert zum anderen die Leistungsfähigkeit vieler in den Wafer einzubringenden strukturellen Elemente der Halbleiterbauelemente, insbesondere der Kanalbereiche, Schottkyübergänge oder schaltenden p-n-Übergänge. Beispielsweise ist die Ladungsträgerbeweglichkeit bei der 4°-Verkippung reduziert. Bei Trench-MOSFETs führt dies etwa zu der Notwendigkeit, nicht senkrechte Gräben (4° Abweichung) zu realisieren, um die Reduktion der Ladungsträgerbeweglichkeit im MOS-Kanal auszugleichen bzw. zu optimieren. Bei planaren MOS-Transistoren, bei denen der Kanalbereich parallel zur Oberfläche des Wafers verläuft, wird die 4°-Abweichung des Kanalbereichs von der optimalen Ebene (0001) einschließlich der damit einhergehenden Reduktion der Ladungsträgerbeweglichkeit mangels realisierbarer technologischer Abhilfemaßnahmen üblicherweise in Kauf genommen.
  • In DE 10 2019 112 985 A1 wird alternativ vorgeschlagen, das Halbleiterbauelement ohne epitaktische Abscheidung durch Abspaltung eines Substrats von einem SiC-Wafer und anschließende lonenimplantierung der Driftzone unter Verwendung eines Energiefilters herzustellen.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein elektronisches Halbleiterbauelement anzugeben, das leistungsstark ist und eine hohe Qualität aufweist. Außerdem soll es industriell mit reduziertem Aufwand und geringeren Kosten hergestellt werden können. Ein entsprechendes Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats für das elektronische Halbleiterbauelement wird ebenfalls angegeben.
  • Diese Aufgabe wird durch die Merkmale der unabhängigen Ansprüche 1 und 30 gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand der abhängigen Ansprüche.
  • Das erfindungsgemäße elektronische Halbleiterbauelement, das bevorzugt ein vertikales Halbleiterbauelement und mehr bevorzugt ein hochsperrendes vertikales Halbleiterbauelement ist, weist einen Kristall aus einkristallinem SiC auf, wobei die Ausrichtung von zumindest Teilabschnitten einer ersten Oberfläche des Kristalls aus SiC um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung der Kristallstruktur des Kristalls abweicht.
  • Auf diese Weise wird die Performance des Halbleiterbauelements optimiert.
  • Allgemein gilt folgende Nomenklatur:
    • - Senkrecht zur c-Richtung der Kristallstruktur sind die C-Ebene (Kohlenstoff-terminiert) der Kristallstruktur und die Si-Ebene (Silizium-terminiert) der Kristallstruktur angeordnet.
    • - Senkrecht zur c-Richtung der Kristallstruktur sind die Ebene (0001) und die Ebene (0001̅) der Kristallstruktur angeordnet.
  • Jede Fläche oder Ebene, die in der vorliegenden Schrift als in einer Richtung senkrecht zur c-Richtung verlaufend angegeben ist, verläuft entweder in einer C-Ebene (Kohlenstoff-terminiert) der Kristallstruktur oder in einer Si-Ebene (Silizium-terminiert) der Kristallstruktur. Jede Fläche oder Ebene, die in der vorliegenden Schrift als in einer Richtung senkrecht zur c-Richtung verlaufend angegeben ist, verläuft in einer Ebene (0001) oder in einer Ebene (0001̅) der Kristallstruktur.
    Entsprechend verläuft jede Fläche oder Ebene, die in der vorliegenden Schrift als in einer Richtung parallel zur c-Richtung verlaufend angegeben ist, senkrecht zur C-Ebene (Kohlenstoff-terminiert) der Kristallstruktur und senkrecht zur Si-Ebene (Silizium-terminiert) der Kristallstruktur. Ebenso verläuft jede Fläche oder Ebene, die in der vorliegenden Schrift als in einer Richtung parallel zur c-Richtung verlaufend angegeben ist, senkrecht zur Ebene (0001) und zur Ebene (0001̅) der Kristallstruktur.
  • Insbesondere für die erste Oberfläche des Kristalls gilt, dass zumindest Teilabschnitte davon entweder in einer C-Ebene (Kohlenstoff-terminiert) der Kristallstruktur (0001̅) oder in einer Si-Ebene (Silizium-terminiert) der Kristallstruktur (0001) angeordnet sein können.
  • Die der ersten Oberfläche des Kristalls aus SiC gegenüberliegende zweite Oberfläche des Kristalls, die in der Regel durchgängig ausgebildet ist, weicht ebenfalls um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung der Kristallstruktur des Kristalls ab.
  • In einer besonders bevorzugten Ausgestaltung weist das elektronische Halbleiterbauelement einen aktiven Bauelementbereich auf, der umfasst:
    • - eine erste Zone mit einer oberflächennahen Abschirmstruktur bzw. JFET-Struktur in einem Bereich, der zumindest Teilabschnitte der ersten Oberfläche des Kristalls umfasst;
    • - eine zweite Zone mit einer spannungsaufnehmenden Schicht, die auf der der ersten Oberfläche des Kristalls abgewandten Seite der ersten Zone angrenzend an die erste Zone angeordnet ist; und
    • - eine feldfreie Kontaktzone oder Feldstoppzone, die auf der der ersten Zone abgewandten Seite der spannungsaufnehmenden Schicht angeordnet ist.
  • Zumindest Teilbereiche der zweiten Zone, vorzugsweise die gesamte zweite Zone, sind vorzugsweise dotiert. Bevorzugt sind diese Teilbereiche oder die gesamte zweite Zone p- oder n- dotiert mit einer Dotierkonzentration von 1E15 cm-3 bis 5E17 cm-3.
  • Es ist bevorzugt, wenn die zweite Zone mit einem der folgenden Elemente dotiert ist: Stickstoff, Phosphor, Bor oder Aluminium.
  • Zumindest Teilbereiche der ersten Zone sind vorzugsweise dotiert.
  • Es ist bevorzugt, wenn zumindest diese Teilbereiche der ersten Zone mit einem der folgenden Elemente dotiert sind: Stickstoff (N), Phosphor (P), Bor (B) oder Aluminium (AI). Bevorzugt sind die erste Zone und die zweite Zone mit derselben Ionensorte dotiert.
  • Es ist bevorzugt, dass die erste Zone und die zweite Zone im Wesentlichen auf Basis des Kristalls aus SiC gebildet sind.
  • Die Dicke der ersten Zone liegt bevorzugt zwischen 0,5 µm und 3,0 µm.
  • Die Dicke der zweiten Zone liegt bevorzugt zwischen 2 µm und 50 µm, mehr bevorzugt zwischen 3 µm und 25 µm, besonders bevorzugt zwischen 3 µm und 15 µm.
  • Eine Dotierkonzentration in einem n-dotierten Bereich der ersten Zone liegt vorzugsweise höher als in einem der ersten Zone zugewandten n-dotierten Bereich der zweiten Zone, vorzugsweise um den Faktor 1,5 bis 100, besonders bevorzugt um den Faktor 2 bis 10 höher.
  • Eine Dotierkonzentration in einem p-dotierten Bereich der ersten Zone liegt vorzugsweise höher als eine Dotierkonzentration in einem der ersten Zone zugewandten n-dotierten Bereich der zweiten Zone, vorzugsweise um den Faktor 2 bis 1000, besonders bevorzugt um den Faktor 50 bis 1000 höher.
  • In einer Ausgestaltung weist die zweite Zone ausgehend von der ersten Zone in Richtung der feldfreien Kontaktzone oder Feldstoppzone ein im Wesentlichen konstantes Dotierstofftiefenprofil auf.
  • Alternativ kann die zweite Zone ausgehend von der ersten Zone in Richtung der feldfreien Kontaktzone oder Feldstoppzone ein stufig ansteigendes Dotierstofftiefenprofil aufweisen, wobei die Stufen in einem der feldfreien Kontaktzone oder Feldstoppzone zugewandten Bereich der zweiten Zone von bis zu 40%, vorzugsweise bis zu 30%, der Gesamttiefe der zweiten Zone ausgebildet sind.
  • In diesem Fall beträgt ein Konzentrationsunterschied zwischen der höchsten und der niedrigsten Stufe vorzugsweise mindestens Faktor 10, bevorzugt mindestens Faktor 100, mehr bevorzugt mindestens Faktor 500, besonders bevorzugt mindestens Faktor 1.000.
  • Beim stufigen Dotierprofil ist es bevorzugt, dass die Tiefenausdehnung der Flankenbereiche der Stufen gegenüber der Tiefenausdehnung der Stufenplateaus überwiegt.
  • In einer weiteren bevorzugten alternativen Ausgestaltung kann die zweite Zone ausgehend von der ersten Zone ein in Richtung der feldfreien Kontaktzone oder Feldstoppzone kontinuierlich ansteigendes Dotierstofftiefenprofil aufweisen.
  • Das kontinuierlich ansteigende Dotierstofftiefenprofil der zweiten Zone ist vorzugsweise ein Profil nach folgender Formel: D ( z ) = D m a x ( 1 1 + ∝ ( 1 − z b ) ° ƒ ) + D 0
    Figure DE102021109690A1_0001
    wobei
    • Dmax die maximale Dotierkonzentration,
    • α ein Wert zwischen 10 und 10.000,
    • z die Distanz zur ersten Zone,
    • b die Dicke der zweiten Zone,
    • f ein Toleranzfaktor zwischen 0,95 und 1,05,
    • D0 die Hintergrunddotierung
    ist,
    wobei D m a x ≥ ε r ε 0 E m a x 2 e 0 V b r
    Figure DE102021109690A1_0002
    ist, wobei
    • Emax das maximale Feld,
    • εr die relative Dielektrizitätskonstante des Halbleiters,
    • ε0 die Dielektrizitätskonstante im Vakuum,
    • e0 die Elementarladung des Elektrons,
    • Vbr die Durchbruchspannung

    ist,
    und wobei b ≥ 3 V b r 2 E m a x
    Figure DE102021109690A1_0003
    ist.
  • Das genannte Stufenprofil bzw. das kontinuierlich ansteigende Profil berücksichtigen zwei Aspekte. Zum einen wird durch diesen Dotierstoffverlauf ein optimaler Kompromiss zwischen dem Einschaltwiderstand und der gegebenen Spannungsfestigkeit erreicht. Zum anderen weist das Dotierprofil zur feldfreien Kontaktzone oder Feldstoppzone hin eine so hohe Konzentration auf, dass ein Felddurchgriff nahezu ausgeschlossen ist.
  • In einer Ausführungsform liegt in einem Übergangsabschnitt zwischen der ersten Zone und der zweiten Zone ein Überlappungsbereich der jeweiligen Dotierstofftiefenprofile vor. Die beiden Dotierstofftiefenprofile haben vorzugsweise schräg abfallende Flanken, die sich überlagern. Die Kombination beider Dotierstofftiefenprofile der ersten Zone und der zweiten Zone kann ein konstantes Profil sein, ein zur feldfreien Kontaktzone oder Feldstoppzone hin stufig ansteigendes Profil oder ein zur feldfreien Kontaktzone oder Feldstoppzone hin kontinuierlich ansteigendes Profil.
  • Besonders bevorzugt ist ein Profil, bei dem von der ersten Zone zur zweiten Zone ein stufiger Abfall des Dotierprofils vorliegt und anschließend innerhalb der zweiten Zone ein konstantes Profil, ein zur feldfreien Kontaktzone oder Feldstoppzone hin stufig ansteigendes Profil oder ein zur feldfreien Kontaktzone oder Feldstoppzone hin kontinuierlich ansteigendes Profil vorliegt.
  • Es ist bevorzugt, dass das elektronische Halbleiterbauelement ein (feldfreies) Trägersubstrat auf der der ersten Zone abgewandten Seite der feldfreien Kontaktzone oder Feldstoppzone aufweist, wobei der Kristall aus SiC im Bereich der feldfreien Kontaktzone oder Feldstoppzone mittels einer permanenten Klebe- oder Bondverbindung mit dem Trägersubstrat verbunden ist.
  • Es ist bevorzugt, dass das Trägersubstrat temperaturstabil bis mindestens 1.500°C ist und einen linearen Ausdehnungskoeffizienten aufweist, der höchstens um 20%, bevorzugt höchstens um 10% vom linearen Ausdehnungskoeffizienten von SiC abweicht.
  • In einer besonders bevorzugten Ausgestaltung ist das Trägersubstrat aus polykristallinem SiC oder Graphit gebildet.
  • Alternativ kann das elektronische Halbleiterbauelement auch eine selbsttragende dünne Schicht auf Basis des Kristalls aus SiC ohne Trägersubstrat sein.
  • In einer bevorzugten Ausgestaltung ist das elektronische Halbleiterbauelement mit einem nicht aktiven Randbereich versehen, der die erste und zweite Zone seitlich in allen Richtungen im Wesentlichen vollständig umgibt.
  • In einer Ausgestaltung ist der Randbereich, abgesehen von einer eventuell vorhandenen oberflächennahen feldreduzierenden Randstruktur, im Wesentlichen undotiert.
  • In einer alternativen Ausgestaltung ist der Randbereich, abgesehen von einer eventuell vorhandenen oberflächennahen feldreduzierenden Randstruktur, von der ersten Oberfläche an im Wesentlichen undotiert ist und im Wesentlichen ab einer Tiefe, bei der die zweite Zone beginnt, bis zu einer Tiefe, bei der die feldfreie Kontaktzone oder Feldstoppzone liegt, mit derselben Dotierkonzentration wie die zweite Zone versehen oder mit einer geringeren Dotierkonzentration als die zweite Zone versehen, vorzugsweise mit einer um mindestens 20% geringeren Dotierkonzentration, mehr bevorzugt mit einer um mindestens 50% geringeren Dotierkonzentration.
  • Bevorzugt weist die feldfreie Kontaktzone oder Feldstoppzone eine vertikale Dicke von maximal 2 µm, bevorzugt maximal 1 µm auf.
  • Bevorzugt ist das einkristalline SiC vom hexagonalen Polytyp 4H oder 6H.
  • Bevorzugt ist der Kristall ein Kristall aus qualitativ hochwertigem halbisolierendem SiC-Material mit hoher Reinheit. Bevorzugt ist hierbei ein HT-CVD (high temperature chemical vapour deposition) -Material.
  • In einer bevorzugten Ausgestaltung weicht die A-Ebene des Kristalls (112̅0) um weniger als 0,5°, mehr bevorzugt um weniger als 0,3°, noch mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur ersten Oberfläche des Kristalls ab.
  • In einer bevorzugten Ausgestaltung ist das elektronische Halbleiterbauelement ein Trench MOSFET und der Kanalbereich weicht um weniger als 0,5°, mehr bevorzugt um weniger als 0,3°, noch mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von der c-Richtung der Kristallstruktur des Kristalls ab.
  • Alternativ oder zusätzlich ist es bei der Gestaltung als Trench MOSFET bevorzugt, dass der Kanalbereich im Wesentlichen senkrecht zur ersten Oberfläche des Kristalls angeordnet ist.
  • In letzterem Fall ist es auch bevorzugt, dass der Kanalbereich in einer A-Ebene des Kristalls angeordnet ist.
  • In einer alternativen bevorzugten Ausgestaltung ist das elektronische Halbleiterbauelement ein planarer MOSFET und der Kanalbereich weicht um weniger als 0,5°, mehr bevorzugt um weniger als 0,3°, noch mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung der Kristallstruktur des Kristalls ab.
  • Alternativ oder zusätzlich ist es bei der Gestaltung als planarer MOSFET bevorzugt, dass der Kanalbereich parallel zur ersten Oberfläche des Kristalls verläuft.
  • In einer weiteren alternativen bevorzugten Ausgestaltung ist das elektronische Halbleiterbauelement eine MPS (Merged PIN-Schottky)-Diode und die Ebene parallel zum Schottkyübergang weicht um weniger als 0,5°, mehr bevorzugt um weniger als 0,3°, noch mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung der Kristallstruktur des Kristalls ab.
  • Alternativ oder zusätzlich ist es bei der Gestaltung als MPS-Diode bevorzugt, dass die Ebene des Schottkyübergangs parallel zur ersten Oberfläche des Kristalls angeordnet ist.
  • In einer weiteren alternativen bevorzugten Ausgestaltung ist das elektronische Halbleiterbauelement ein JFET-Transistor (Junction Field Effect Transistor), wobei die Grenzfläche an einem oder jedem p+ - n - Übergang um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung parallel zur c-Richtung der Kristallstruktur des Kristalls abweicht.
  • In einer weiteren alternativen bevorzugten Ausgestaltung ist das elektronische Halbleiterbauelement ein JFET-Transistor, wobei die Grenzfläche an einem oder jedem p+ - n - Übergang um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung der Kristallstruktur des Kristalls abweicht.
  • Erfindungsgemäß weist das Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats, das als Basis für die Weiterverarbeitung zu einem elektronischen Halbleiterbauelement dient und ein Akzeptorsubstrat sowie einen ersten Abschnitt eines Spendersubstrats, der zumindest eine dotierte Schicht aufweist, umfasst, folgende Schritte auf:
    1. a) Bereitstellen des Spendersubstrats, das einkristallines SiC aufweist;
    2. b) Dotieren einer ersten Schicht im Spendersubstrat mittels Ionenimplantation unter Verwendung eines Energiefilters, wobei der Energiefilter eine mikrostrukturierte Membran mit einem vordefinierten Strukturprofil zur Einstellung eines durch die Implantation hervorgerufenen Dotierstofftiefenprofils in der ersten Schicht im Spendersubstrat ist, wobei beim Dotieren ein vorbestimmtes Dotierstofftiefenprofil in der ersten Schicht des Spendersubstrats erzeugt wird, wobei sich die erste Schicht von einer dem Ionenstrahl zugewandten Außenfläche des Spendersubstrats aus bis zu einer vorbestimmten Dotiertiefe erstreckt, wo sich ein restlicher Teil des Spendersubstrats anschließt;
    3. c) Erzeugen einer im Wesentlichen parallel zu der Außenfläche des Spendersubstrats verlaufenden Sollbruchstelle im Spendersubstrat;
    4. d) Bereitstellen des Akzeptorsubstrats und Herstellen einer Bondverbindung zwischen Spendersubstrat und Akzeptorsubstrat, wobei die erste Schicht in einem Bereich zwischen dem Akzeptorsubstrat und dem restlichen Teil des Spendersubstrats angeordnet ist;
    5. e) Spalten des Spendersubstrats im Bereich der Sollbruchstelle zur Erzeugung des vorbehandelten Verbundsubstrats, wobei das vorbehandelte Verbundsubstrat das Akzeptorsubstrat und den damit verbundenen ersten Abschnitt des Spendersubstrats, der zumindest eine dotierte Schicht aufweist, umfasst, wobei die dotierte Schicht zumindest einen Abschnitt der ersten Schicht des Spendersubstrats umfasst, wobei das Spalten derart erfolgt, dass der erste Abschnitt des Spendersubstrats im Verbundsubstrat im Bereich der Sollbruchstelle eine dem Akzeptorsubstrat abgewandte erste Oberfläche aufweist, die um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung der Kristallstruktur des ersten Abschnitts des Spendersubstrats abweicht.
  • Die erste Schicht besteht immer aus einkristallinem SiC. Bevorzugt besteht das Spendersubstrat vollständig aus einkristallinem SiC.
  • Bevorzugt weist die erste Schicht eine Dicke von 3 bis 15 µm auf. Über eine Dicke dieser Größenordnung kann eine Ionenimplantation sinnvoll durchgeführt werden.
  • In einer bevorzugten Ausführungsform ist das Spendersubstrat ein Kristall aus qualitativ hochwertigem einkristallinem halbisolierendem SiC-Material mit hoher Reinheit. Insbesondere ist darunter ein Material zu verstehen, bei dem die Konzentration von elementaren Verunreinigungen, insbesondere N, B, P, überwiegend kleiner als 5E15 cm-3 ist. Überwiegend heißt in diesem Zusammenhang, dass das Kriterium im Verlauf des Tiefenprofils nahezu überall zutrifft, dass es aber in bestimmten Bereichen Abweichungen geben kann, z.B. an der Oberfläche. Bevorzugt ist hierbei HT-CVD (high temperature chemical vapour deposition)-Material.
  • In einer bevorzugten Ausführungsform ist das Spendersubstrat aus SiC vom Polytyp 4H, 6H oder 3C. Diese Polytypen haben sich als vorteilhaft für die Produktion von Halbleiterbauelementen herausgestellt.
  • Bevorzugt weicht die dem Ionenstrahl zugewandte Außenfläche des Spendersubstrats um weniger als 0,5°, mehr bevorzugt um weniger als 0,3°, noch mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung der Kristallstruktur des Spendersubstrats ab. Der Vorteil bei annähernd 0° liegt insbesondere darin, dass das Spendersubstrat parallel zur Außenfläche durchtrennt werden kann und somit aus einem Zylinder mehr Teilwafer gewonnen werden können.
  • Das Spendersubstrat hat vorzugsweise eine Dicke von mehr als 100 µm, bevorzugt mehr als 200 µm, mehr bevorzugt mehr als 300 µm bis hin zu 15 cm, bevorzugt bis hin zu 10 cm.
  • Allgemein ist es bevorzugt, dass das Dotieren der ersten Schicht eine p- oder n- Dotierung mit einer Dotierkonzentration oder Defektkonzentration in der ersten Schicht von 1E15 cm-3 bis 5E17 cm-3 liefert. Diese Dotierkonzentration oder Defektkonzentration ist sehr gut für die Driftzone (aktive Schicht, leistungsaufnehmende Schicht) einer Vielzahl von Hochleistungsbauelementen geeignet. Die Dotierung kann über die Dicke der ersten Schicht konstant sein oder ein davon abweichendes Dotierprofil zeigen.
  • Das Dotieren der ersten Schicht erfolgt bevorzugt mit Ionen aus einem der folgenden Elemente: Stickstoff, Phosphor, Bor oder Aluminium.
  • Der Primärenergiebereich des lonenstrahls liegt beim Dotieren der ersten Schicht vorzugsweise zwischen 1 MeV und 50 MeV.
  • In einer bevorzugten Ausführungsform liefert das Dotieren der ersten Schicht ein konstantes Dotierstofftiefenprofil oder ein im Wesentlichen konstantes Dotierstofftiefenprofil. Darunter sind Profile zu verstehen mit einer Abweichung von einem perfekt flachen Dotierstofftiefenprofil von weniger als 20% und bevorzugt weniger als 10%. In der Realität schließt sich an das Plateau eine abfallende Flanke an, d.h. im Bereich der Dotiertiefe ist der Abfall des Profils nicht senkrecht oder abrupt.
  • In einer alternativen Ausgestaltung liefert das Dotieren der ersten Schicht ein von der dem Ionenstrahl zugewandten Außenfläche des Spendersubstrats aus stufig abfallendes Dotierstofftiefenprofil, wobei die Stufen in einem dem Ionenstrahl zugewandten oberflächennahen Bereich der ersten Schicht von bis zu 40%, vorzugsweise bis zu 30%, der Gesamttiefe der ersten Schicht ausgebildet sind.
  • Dabei beträgt bevorzugt ein Konzentrationsunterschied zwischen der höchsten und der niedrigsten Stufe mindestens Faktor 10, bevorzugt mindestens Faktor 100, mehr bevorzugt mindestens Faktor 500, besonders bevorzugt mindestens Faktor 1.000.
  • Die Tiefenausdehnung der Flankenbereiche der Stufen überwiegt dabei gegenüber der Tiefenausdehnung der Stufenplateaus.
  • In einer alternativen Ausgestaltung liefert das Dotieren der ersten Schicht ein von der dem lonenstrahl zugewandten Außenfläche des Spendersubstrats aus kontinuierlich abfallendes Dotierstofftiefenprofil.
  • Dabei ist es bevorzugt, wenn das kontinuierlich abfallende Dotierstofftiefenprofil ein Profil nach folgender Formel ist: D ( z ) = D m a x ( 1 − 1 1 + ∝ ( 1 − z b ) ° ƒ ) + D 0
    Figure DE102021109690A1_0004
    wobei
    • Dmax die maximale Dotierkonzentration,
    • α ein Wert zwischen 10 und 10.000,
    • z die Distanz zur Außenfläche,
    • b die Dicke der ersten Schicht,
    • f ein Toleranzfaktor zwischen 0,95 und 1,05,
    • D0 die Hintergrunddotierung

    ist,
    wobei D m a x ≥ ε r ε 0 E m a x 2 e 0 V b r
    Figure DE102021109690A1_0005
    ist, wobei
    • Emax das maximale Feld,
    • εr die relative Dielektrizitätskonstante des Halbleiters,
    • ε0 die Dielektrizitätskonstante im Vakuum,
    • e0 die Elementarladung des Elektrons,
    • Vbr die Durchbruchspannung
    ist,
    und wobei b ≥ 3 V b r 2 E m a x
    Figure DE102021109690A1_0006
    ist.
  • Allgemein ist der weitere Schritt bevorzugt, in einem oberflächlichen Bereich der ersten Schicht eine Kontaktschicht zu erzeugen oder eine Kontaktschicht auf die Außenfläche der ersten Schicht aufzubringen, wobei das Herstellen der Bondverbindung zwischen Spendersubstrat und Akzeptorsubstrat über die Kontaktschicht erfolgt, und wobei sich folgende Reihenfolge ergibt: Akzeptorsubstrat, Kontaktschicht, restlicher Teil von erster Schicht bzw. erste Schicht, restlicher Teil des Spendersubstrats. Damit lässt sich eine besonders gute, niederohmige Verbindung zwischen Spendersubstrat und Akzeptorsubstrat gewährleisten.
  • Bevorzugt erfolgt das Erzeugen der Kontaktschicht durch Ionenimplantation.
  • Bevorzugt liegt eine Dotierstoffkonzentration in der Kontaktschicht mindestens 100-fach, bevorzugt mindestens 1.000-fach, mehr bevorzugt mindestens 10.000-fach, noch mehr bevorzugt mindestens 100.000-fach über einer mittleren Dotierstoffkonzentration im Rest der ersten Schicht bzw. in der ersten Schicht. Damit erzielt man eine möglichst niederohmige Bondverbindung und ein Durchgriff des Feldes auf das Interface im Halbleiterbauelement wird vermieden.
  • In einer bevorzugten Ausgestaltung beträgt eine Dotierstoffkonzentration in der Kontaktschicht mehr als 1E17 cm-3, mehr bevorzugt mehr als 1E19 cm-3.
  • Die Sollbruchstelle liegt vorzugsweise im Bereich der ersten Schicht, besonders bevorzugt in einem Endbereich der ersten Schicht nahe der vorbestimmten Dotiertiefe, wobei der Randbereich besonders bevorzugt nicht dicker als 1 µm ist. Auf diese Weise verbleibt nach dem Abspalten möglichst wenig dotiertes Material am Spendersubstrat.
  • In einer alternativen Ausgestaltung liegt die Sollbruchstelle im Bereich des verbleibenden Teils des Spendersubstrats, und zusätzlich nach Schritt e) wird der weitere Schritt durchgeführt, eine Ionenimplantation in das Verbundsubstrat von der dem Akzeptorsubstrat abgewandten Seite aus durchzuführen. Dies hat den Vorteil, dass eine aktive Zone mit einer größeren Gesamtdicke gebildet werden kann. Aufgrund der damit ermöglichten Überlagerung zweier unterschiedlicher Implantationen können auch verschiedene bevorzugte Dotierprofile erzeugt werden bzw. bevorzugte Dotierprofile können schrittweise erzeugt werden.
  • Im Rahmen dieser alternativen Ausgestaltung ist es bevorzugt, dass die Ionenimplantation in das Verbundsubstrat ein Dotierstofftiefenprofil in einer ergänzenden dotierten Schicht liefert, das zumindest bis zur dotierten Schicht reicht.
  • Die Ionenimplantation in das Verbundsubstrat wird beispielsweise derart durchgeführt, dass die Kombination beider Dotierstofftiefenprofile der dotierten Schicht und der ergänzenden dotierten Schicht ein konstantes Profil, ein zum Akzeptorsubstrat hin stufig ansteigendes Profil oder ein zum Akzeptorsubstrat hin kontinuierlich ansteigendes Profil ist. Auch andere Profilformen sind denkbar.
  • Schräg abfallende Flanken im Übergangsbereich der beiden Dotierstofftiefenprofile der dotierten Schicht und der ergänzenden dotierten Schicht können sich dabei überschneiden.
  • Besonders bevorzugt ist eine Ausgestaltung, bei der die Dotierkonzentration in der ergänzenden dotierten Schicht höher liegt als in einem der ergänzenden dotierten Schicht zugewandten Bereich der dotierten Schicht, vorzugsweise um den Faktor 1,5 bis 100, besonders bevorzugt um den Faktor 2 bis 10 höher. Die Dotierkonzentration in der dotierten Schicht kann dabei wiederum ein konstantes Profil, ein zum Akzeptorsubstrat hin stufig ansteigendes Profil oder ein zum Akzeptorsubstrat hin kontinuierlich ansteigendes Profil sein.
  • Bevorzugt erfolgt das Erzeugen der Sollbruchstelle durch Ionenimplantation von spaltauslösenden Ionen.
  • Die spaltauslösenden Ionen werden bevorzugt über die gesamte Breite des Spendersubstrats eingebracht, um eine möglichst gleichmäßige Trennfläche zu erzeugen.
  • Alternativ können die spaltauslösenden Ionen nur über einen Teil der Breite des Spendersubstrats eingebracht werden. Dies reduziert den Aufwand bei der Ionenimplantation.
  • Bevorzugt werden dabei die spaltauslösenden Ionen nur in einem Randbereich des Spendersubstrats eingebracht.
  • In bevorzugten Ausführungsformen sind die spaltauslösenden Ionen aus den folgenden ausgewählt: Wasserstoff (H oder H2), Helium (He), Bor (B).
  • Grundsätzlich ist es vorteilhaft, wenn die spaltauslösenden Ionen hochenergetische Ionen mit einer Energie zwischen 0,5 und 10 MeV, bevorzugt zwischen 0,5 und 5 MeV, mehr bevorzugt zwischen 0,5 und 2 MeV sind.
  • Eine Teilchendosis der spaltauslösenden Ionen liegt vorzugsweise jeweils zwischen 1E15 cm-2 und 5E17 cm-2. Mit dieser Dosis wird eine sichere Abspaltung erzielt.
  • Die Energieschärfe (ΔE/E) des lonenstrahls der spaltauslösenden Ionen ist bevorzugt kleiner als 10-2, mehr bevorzugt kleiner als 10-4. Auf diese Weise wird sichergestellt, dass die Sollbruchstelle eine minimal Dicke aufweist und der Energieverlustpeak der Ionen an der Sollbruchstelle möglichst scharf ist.
  • Das Spalten des Spendersubstrats wird vorzugsweise durch eine Temperaturbehandlung des Verbundsubstrats bei einer Temperatur von zwischen 600°C und 1.300°C, bevorzugt zwischen 750°C und 1.200°C, mehr bevorzugt zwischen 850°C und 1.050 °C ausgelöst. Alternativ sind auch mechanische Verfahren denkbar.
  • In einer bevorzugten Ausführungsform erfolgt das Herstellen der Bondverbindung durch eine Temperaturbehandlung des Verbundsubstrats bei einer Temperatur von zwischen 800°C und 1.600°C, bevorzugt zwischen 900°C und 1.300°C.
  • Es ist denkbar, dass zur Vereinfachung des Verfahrens sowohl das Herstellen der Bondverbindung als auch das Spalten des Spendersubstrats durch eine Temperaturbehandlung erfolgen, wobei beide Schritte gleichzeitig durchgeführt werden.
  • Vorzugsweise findet vor dem Schritt des Herstellens der Bondverbindung eine Vorbehandlung mindestens einer, bevorzugt beider zu bondenden Oberflächen statt, insbesondere eine nasschemische Behandlung, Plasmabehandlung oder Ionenstrahlbehandlung.
  • Bevorzugt ist das Akzeptorsubstrat temperaturstabil bis mindestens 1.500°C und weist einen linearen Ausdehnungskoeffizienten auf, der höchstens um 20%, bevorzugt höchstens um 10% vom linearen Ausdehnungskoeffizienten von SiC abweicht. Damit wird ein Verbiegen des Verbundsubstrats effektiv verhindert.
  • In besonders bevorzugter Ausgestaltung ist das Akzeptorsubstrat aus polykristallinem SiC oder Graphit ausgebildet.
  • Bevorzugt erfolgt nach dem Schritt des Spaltens eine Nachbehandlung der Oberfläche des Verbundsubstrats im Bereich der Sollbruchstelle, insbesondere mittels Polieren und/oder dem Entfernen von (oberflächennahen) Defekten.
  • In bevorzugter Erweiterung des Verfahrens werden Implantationsdefekte im vorbehandelten Verbundsubstrat bei Temperaturen zwischen 1.500°C und 1.750°C ausgeheilt. Dies kann während der Herstellung des vorbehandelten Verbundsubstrats geschehen oder auch erst später bei der Weiterverarbeitung zu einem elektrischen Halbleiterbauelement.
  • In bevorzugter Erweiterung des Verfahrens wird aus dem vorbehandelten Verbundsubtrat ein elektronisches Halbleiterbauelement, das bevorzugt ein vertikales Halbleiterbauelement und mehr bevorzugt ein hochsperrendes vertikales Leistungshalbleiterbauelement ist, hergestellt, indem von der ersten Oberfläche aus oder auf der ersten Oberfläche weitere strukturelle Elemente des Halbleiterbauelements in das Verbundsubstrat eingebracht oder darauf angeordnet werden.
  • Beispiele für strukturelle Elemente sind: aktive und passive Gebiete verschiedener Dotierung (Source, J-FET p-dotierte Gatestruktur; MOSFET-Kanal, Abschirmgebiete, p-n Übergänge, Resurf-Randgebiete, Source-Gate-Kontaktgebiete, J-FET Kanalgebiet), Isolationsoxide, Gateoxide, Kontaktgebiete (Metalle, Silizide), Schottkyelektroden (Metalle, Legierungen), Ohmsche Elektroden, Source-Gate-Metallisierung bzw. Verdrahtungen, Passivierungsschichten, Gräben bzw. Trenches für Gateelektroden, Bondpads, Kontaktlöcher bzw. Kontaktgräben.
  • Im Rahmen dieser Beschreibung wurden für das Halbleiterbauelement eine erste und zweite Zone beschrieben, während für das vorbehandelte Verbundsubstrat eine dotierte Schicht und eine ergänzende dotierte Schicht beschrieben wurden. Die erste Zone kann gemeinsam mit der zweiten Zone allein aus der dotierten Schicht des Verbundsubstrats gebildet sein, wenn keine ergänzende dotierte Schicht vorliegt. Ebenso kann die erste Zone aus der ergänzenden dotierten Schicht gebildet sein, während die zweite Zone aus der dotierten Schicht gebildet wird. Schließlich ist es auch möglich, dass eine dotierte und eine ergänzende dotierte Schicht im Verbundsubstrat vorliegen, aber die Grenze zwischen erster und zweiter Zone im Halbleiterbauelement nicht im Übergang zwischen der dotierten und ergänzenden dotierten Schicht liegt, sondern innerhalb der dotierten Schicht oder innerhalb der ergänzenden dotierten Schicht.
  • Figurenliste
    • 1 ist eine schematische Querschnittsansicht einer ersten Ausgestaltung des Spendersubstrats, die beim erfindungsgemäßen Verfahren Verwendung finden kann.
    • 2 ist eine schematische Ansicht einer Bestrahlungsanordnung mit Energiefilter zur Bestrahlung des Spendersubstrats.
    • 3 ist eine schematische Darstellung der Wirkweise eines Energiefilters, der beim erfindungsgemäßen Verfahren Verwendung finden kann.
    • 4 ist eine schematische Darstellung verschiedener Dotierprofile, die mittels verschieden strukturierter Energiefilter erzeugt werden können.
    • 5 zeigt schematisch den Ablauf der Dotierung der ersten Schicht des Spendersubstrats sowie ein daraus resultierendes Dotierprofil des Spendersubstrats.
    • 6 zeigt verschiedene Möglichkeiten des Dotierprofils der ersten Schicht des Spendersubstrats.
    • 7 zeigt schematisch die Erzeugung oder Aufbringung einer Kontaktschicht im Spendersubstrat.
    • 8 zeigt schematisch eine erste Variante der Erzeugung einer Sollbruchstelle im Spendersubstrat.
    • 9 zeigt schematisch eine zweite Variante der Erzeugung einer Sollbruchstelle im Spendersubstrat.
    • 10 zeigt schematisch das Herstellen einer Bondverbindung zwischen Spendersubstrat und Akzeptorsubstrat.
    • 11 zeigt schematisch das Abspalten des restlichen Teils des Spendersubstrats vom Verbundsubstrat.
    • 12 zeigt schematisch das Nachbehandeln der Oberfläche des Verbundsubstrats an im Bereich der Spaltstelle.
    • 13 zeigt schematisch einen Querschnitt durch eine Ausführungsform des erfindungsgemäßen vorbehandelten Verbundsubstrats.
    • 14 zeigt schematisch einen Querschnitt durch eine weitere Ausführungsform des erfindungsgemäßen vorbehandelten Verbundsubstrats und das zugehörige Dotierprofil.
    • 15 ist eine schematische Darstellung der Aufspaltung eines als Spendersubstrat fungierenden Waferstabs bei Verwendung für die mehrfache Erzeugung eines Verbundsubstrats aus einem Spendersubstrat.
    • 16 zeigt schematisch den Ablauf der Dotierung der ersten Schicht des Spendersubstrats unter Verwendung einer bereichsweisen Maskierung des Spendersubstrats sowie ein daraus resultierendes alternatives Dotierprofil des Spendersubstrats.
    • 17 zeigt schematisch den Querschnitt einer beispielhaften Basisstruktur eines erfindungsgemäßen Halbleiterbauelements.
    • 18 zeigt schematisch den Querschnitt einer alternativen beispielhaften Basisstruktur eines erfindungsgemäßen Halbleiterbauelements.
    • 19 zeigt schematisch den Querschnitt einer Ausführungsform des erfindungsgemäßen Halbleiterbauelements in Form eines planaren MOS-Transistors.
    • 20 zeigt schematisch bevorzugte Dotierprofile für bestimmte Ausführungsformen des erfindungsgemäßen Halbleiterbauelements.
    • 21 zeigt schematisch den Querschnitt einer Ausführungsform des erfindungsgemäßen Halbleiterbauelements in Form einer vertikalen Merged PIN-Schottky-Diode.
    • 22 zeigt schematisch den Querschnitt einer Ausführungsform des erfindungsgemäßen Halbleiterbauelements in Form einer anderen Ausgestaltung einer vertikalen Merged PIN-Schottky-Diode.
    • 23 zeigt schematisch den Querschnitt einer Ausführungsform des erfindungsgemäßen Halbleiterbauelements in Form eines vertikalen Trench-MOSFET.
    • 24 zeigt schematisch den Querschnitt einer Ausführungsform des erfindungsgemäßen Halbleiterbauelements in Form einer anderen Ausgestaltung eines vertikalen Trench-MOSFET.
    • 25 zeigt schematisch den Querschnitt einer Ausführungsform des erfindungsgemäßen Halbleiterbauelements in Form eines vertikalen Superjunction-MOSFET.
    • 26 zeigt schematisch eine Draufsicht auf den Superjunction-MOSFET aus 25.
    • 27 zeigt schematisch den Querschnitt einer Ausführungsform des erfindungsgemäßen Halbleiterbauelements in Form eines J-FET.
    • 28 zeigt schematisch den Querschnitt einer Ausführungsform des erfindungsgemäßen Halbleiterbauelements in Form einer anderen Ausgestaltung eines J-FET.
  • Das erfindungsgemäße Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats beginnt mit der Bereitstellung eines Spendersubstrats 12, das einkristallines Siliziumkarbid (SiC) aufweist bzw. vollständig daraus besteht, siehe 1 und 2.
  • Die in 1 dargestellte Ausführungsform des Spendersubstrats 12 ist ein Wafer aus qualitativ hochwertigem halbisolierenden SiC-Material mit hoher Reinheit. Insbesondere ist darunter ein Material zu verstehen, bei dem die Konzentration von elementaren Verunreinigungen wie beispielsweise N, B, P kleiner als 5E15 cm-3 ist. Überwiegend heißt in diesem Zusammenhang, dass das Kriterium im Verlauf des Tiefenprofils nahezu überall zutrifft, dass es aber in bestimmten Bereichen Abweichungen geben kann, z.B. an der Oberfläche. Besonders bevorzugt ist HT-CVD (high temperature chemical vapur deposition)-Material.
  • Das Spendersubstrat 12 gemäß 1 hat vorzugsweise eine Dicke von mehr als 100 µm, bevorzugt mehr als 200 µm, mehr bevorzugt mehr als 300 µm bis hin zu 15 cm, bevorzugt bis hin zu 10 cm. Es kann insbesondere als undotierter oder schwach n-dotierter Waferstab ausgebildet sein, siehe 15.
  • In einer bevorzugten Ausführungsform ist das Spendersubstrat aus SiC vom Polytyp 4H, 6H oder 3C. Diese Polytypen haben sich als vorteilhaft für die Charakteristik der damit herzustellenden Halbleiterbauelemente herausgestellt.
  • In der dargestellten Ausführungsform hat die Außenfläche des Spendersubstrats 12 eine Abweichung von 0° von einer Senkrechten zur c-Richtung. Die Außenfläche verläuft also in einer Ebene (0001) oder in einer Ebene (0001̅) der Kristallstruktur.
  • Nach der Bereitstellung des Spendersubstrats 12 erfolgt die Dotierung einer ersten Schicht 21 im Spendersubstrat 12 (siehe 5), die im fertigen Bauteil später zumindest die Funktion der Driftzone (auch aktive Zone oder spannungsaufnehmende Zone genannt) übernimmt oder teilweise übernimmt. Diese Dotierung der ersten Schicht 21 im Spendersubstrat 12 erfolgt mittels Ionenimplantation unter Verwendung eines Energiefilters 20. Der entsprechende grundsätzliche Aufbau ist in 2 dargestellt.
  • 2 zeigt eine Bestrahlungskammer 8, in der üblicherweise ein Hochvakuum vorliegt. In der Bestrahlungskammer 8 ist das zu dotierende Spendersubstrat 12 in einer Substrathalterung 30 aufgenommen.
  • Ein Ionenstrahl 10 wird mittels eines Teilchenbeschleunigers (nicht dargestellt) erzeugt und in die Bestrahlungskammer 8 geleitet. Dort wird die Energie des lonenstrahls 10 durch einen Energiefilter 20 aufgespreizt und er trifft auf das zu bestrahlende Spendersubstrat 12. Alternativ kann der Energiefilter 20 in einer separaten, mit Ventilen verschließbaren Vakuumkammer innerhalb der Bestrahlungskammer 8 oder unmittelbar angrenzend an die Bestrahlungskammer 8 angeordnet sein.
  • Die Substrathalterung 30 muss nicht stationär sein, sondern kann optional mit einer Einrichtung zum Verschieben des Spendersubstrats 12 in x-y (in der Ebene senkrecht zur Blattebene) versehen sein. Als Substrathalterung 30 kommt außerdem auch ein Waferrad in Betracht, auf welchem die zu implantierenden Spendersubstrate 12 fixiert werden und das sich während der Implantation dreht. Auch eine Verschiebung der Substrathalterung 30 in Strahlrichtung (z-Richtung) kann möglich sein. Weiterhin kann die Substrathalterung 30 optional mit einer Heizung oder Kühlung versehen sein.
  • Das Grundprinzip des Energiefilters 20 ist in 3 dargestellt. Der monoenergetische lonenstrahl 10 wird beim Durchtritt durch den als mikrostrukturierte Membran ausgestalteten Energiefilter 20 abhängig vom Eintrittsort in seiner Energie modifiziert. Die resultierende Energieverteilung der Ionen des lonenstrahls 10 führt zu einer Modifikation des Tiefenprofils des implantierten Stoffes in der Matrix des Spendersubstrats 12. E1 bezeichnet die Energie eines ersten Ions, E2 bezeichnet die Energie eines zweiten Ions, conc bezeichnet die Dotierkonzentration und d bezeichnet die Tiefe im Spendersubstrat 12. Im Diagramm rechts ist die übliche Gaußverteilung mit Bezugszeichen A gekennzeichnet, die ohne Einsatz eines Energiefilters 20 entsteht. Hingegen ist beispielhaft mit Bezugszeichen B eine Rechteckverteilung skizziert, die bei Einsatz eines Energiefilters 20 erzielt werden kann.
  • Die in 4 gezeigten Layouts bzw. dreidimensionalen Strukturen von Energiefiltern 20 zeigen die prinzipiellen Möglichkeiten, mittels Energiefilter 20 eine Vielzahl von Dotierstofftiefenprofilen zu erzeugen. conc bezeichnet wiederum die Dotierkonzentration und d bezeichnet wiederum die Tiefe im Spendersubstrat 12. Die Filterstrukturprofile können im Prinzip miteinander kombiniert werden, um neue Filterstrukturprofile und somit neue Dotierstofftiefenprofile zu erhalten.
  • Derartige Energiefilter 20 sind in der Regel aus Silizium hergestellt. Sie besitzen eine Dicke von zwischen 3 µm und 200 µm, vorzugsweise zwischen 5 µm und 50 µm und besonders bevorzugt zwischen 7 µm und 20 µm. Sie können in einem Filterrahmen (nicht dargestellt) gehalten sein. Der Filterrahmen kann austauschbar in einer Filterhalterung (nicht dargestellt) aufgenommen sein.
  • Für die bevorzugte Ausbildung einer n-dotierten ersten Schicht 21 ist die Implantation mit Ionen aus Stickstoff oder Phosphor besonders geeignet, während für eine p-dotierte Schicht die Implantation mit Ionen aus Bor oder Aluminium besonders geeignet ist.
  • Bei dem in 5 dargestellten Ausführungsbeispiel des Verfahrensschritts der Dotierung der ersten Schicht 21 erfolgt die Ionenimplantation in das Spendersubstrat 12 von einer Vorderseite des Spendersubstrats 12. Die dem Ionenstrahl zugewandte Fläche des Spendersubstrats 12 wird im Folgenden als Außenfläche 23 bezeichnet. Der kurze, schwarz gefüllte Pfeil deutet die durch den Energiefilter 20 transmittierten Ionen minimaler Energie an, und der lange, schwarz gefüllte Pfeil deutet die durch den Energiefilter 20 transmittierten Ionen maximaler Energie an. Das resultierende Dotierprofil entlang des Schnitts A-A' ist rechts im Koordinatensystem gezeigt. conc steht für die Dotierkonzentration. Das Dotierprofil basiert auf der Ausgestaltung des Spendersubstrats 12 gemäß 1 und ist über die gesamte erste Schicht 21 hinweg annähernd gleichmäßig. Die erste Schicht 21 erstreckt sich von der dem Ionenstrahl 10 zugewandten Außenfläche 23 des Spendersubstrats 12 aus bis zu einer vorbestimmten Dotiertiefe T, wo sich ein restlicher Teil 22 des Spendersubstrats 12 anschließt, der nicht von der Ionenimplantation mittels Energiefilter betroffen ist.
  • Die Dicke der ersten Schicht 21 entspricht vorzugsweise im Wesentlichen einer vorher ermittelten Dicke der aktiven Schicht im späteren Bauelement oder einer Kombination aus aktiver Schicht zuzüglich einer Feldstoppschicht oder einer Kombination aus aktiver Schicht zuzüglich einer Feldstoppschicht und einer oberflächlichen funktionalen Zone. Die Gesamtdicke der ersten Schicht 21 ist somit von der Art und vor allem von der Spannungsklasse des herzustellenden Halbleiterbauelements bestimmt. Je höher die Spannungsklasse, umso dicker die erste Schicht 21. Für besonders hohe Spannungsklassen sei auf 14 und die zugehörige Beschreibung verwiesen.
  • Die Dicke der ersten Schicht 21 liegt vorzugsweise zwischen 3 und 15 µm. Dies entspricht der derzeit sinnvoll möglichen Dotiertiefe T der oben genannten bevorzugten Ionensorten in SiC.
  • 6a bis 6c zeigen mögliche bevorzugte Dotierprofile in der ersten Schicht 21 des Spendersubstrats 12.
  • Grundsätzlich liefert das Dotieren der ersten Schicht 21 eine p- oder n- Dotierung mit einer Dotierkonzentration (conc) oder Defektkonzentration in der ersten Schicht 21 von 1E15 cm-3 bis 5E17 cm-3.
  • In 7 ist das Ergebnis des optionalen Schritts gezeigt, in einem oberflächlichen Bereich der ersten Schicht 21 eine Kontaktschicht 24 zu erzeugen oder eine Kontaktschicht 24 auf die Oberfläche der ersten Schicht 21 aufzubringen.
  • Bevorzugt wird die Kontaktschicht 24 mittels Ionenimplantation in die erste Schicht 24 erzeugt. Die Kontaktschicht 24 hat dabei eine Dicke von lediglich 10 nm bis hin zu 1 µm. Für die Implantation werden vorzugsweise Ionen aus P, N oder Al verwendet (ohne Energiefilter).
  • Die Dotierstoffkonzentration in der Kontaktschicht 24 liegt vorzugsweise mindestens 100-fach, mehr bevorzugt mindestens 1.000-fach, mehr bevorzugt mindestens 10.000-fach, noch mehr bevorzugt mindestens 100.000-fach über einer mittleren Dotierstoffkonzentration im Rest der ersten Schicht 21 bzw. in der ersten Schicht 21.
  • Die Dotierstoffkonzentration in der Kontaktschicht 24 beträgt dabei vorzugsweise mehr als 1E17 cm-3, mehr bevorzugt mehr als 1E19 cm-3.
  • Es ist auch möglich, eine dünne, z.B. einige Nanometer dicke, Kontaktschicht 24 auf die erste Schicht 21 aufzubringen. Dies geschieht beispielsweise mittels Sputterabscheidung, Bedampfung oder einem CVD-Abscheideverfahren. Die Kontaktschicht 24 muss nicht komplett bedeckend sein, sie kann auch aus Nanopartikeln bestehen.
  • Zeitgleich oder nach Schichtauftrag der Kontaktschicht 24 kann eine weitere Behandlung der Oberfläche, z.B. eine physikalische Rückätzung, stattfinden.
  • Im nächsten Schritt wird gemäß 8 eine Sollbruchstelle 26 im Spendersubstrat 24 erzeugt. Die Sollbruchstelle 26 liegt im Beispiel der 8 im Bereich der ersten Schicht 21, vorzugsweise in einem Endbereich der ersten Schicht 21 nahe der vorbestimmten Dotiertiefe T, wobei die Sollbruchstelle 26 bevorzugt nicht weiter als 1 µm, mehr bevorzugt nicht weiter als 500 nm, besonders bevorzugt nicht weiter als 100 nm, von der Dotiertiefe T und somit vom Ende der ersten Schicht 21 entfernt ist. Insbesondere bei Rechteckprofilen mit abfallender Flanke soll die Sollbruchstelle 26 noch im Bereich des Plateaus liegen.
  • Das Erzeugen der Sollbruchstelle 26 erfolgt bevorzugt durch Ionenimplantation von spaltauslösenden Ionen, die in 8 schematisch als schwarze Punkte dargestellt sind. Hierbei wird kein Energiefilter verwendet. Gemäß 8 werden die spaltauslösenden Ionen über die gesamte Breite des Spendersubstrats 12 eingebracht. Die spaltauslösenden Ionen sind bevorzugt aus den folgenden ausgewählt: H, H2, He, B. Die spaltauslösenden Ionen sind hochenergetische Ionen mit einer Energie zwischen 0,5 und 10 MeV, bevorzugt zwischen 0,5 und 5 MeV, mehr bevorzugt zwischen 0,5 und 2 MeV. Für Wasserstoff ergibt sich bei einer lonenenergie von 0,6 MeV eine Ausbildung der Sollbruchstelle 26 in einer Tiefe von ca. 5 µm, bei einer Ionenenergie von 1,0 MeV in einer Tiefe von ca. 10 µm, und bei einer Ionenenergie von 1,5 MeV in einer Tiefe von ca. 20 µm.
  • Eine Teilchendosis der spaltauslösenden Ionen liegt jeweils bevorzugt zwischen 1E15 cm-2 und 5E17 cm-2. Die Energieschärfe (ΔE/E) des lonenstrahls der spaltauslösenden Ionen ist bevorzugt kleiner als 10-2, mehr bevorzugt kleiner als 10-4. Bei der Implantation der spaltauslösenden Ionen ist es vorteilhaft, wenn die Temperatur im Spendersubstrat 12 unter 300°C, bevorzugt unter 200°C, bleibt. Hierzu wird gegebenenfalls der Chuck gekühlt, auf dem das Spendersubstrat 12 liegt.
  • Mit diesen Parametern wird ein Dotierprofil erzeugt, das einen scharfen Peak hat (siehe die in 3 mit A gekennzeichnete Gaußverteilung). Auf diese Weise wird sichergestellt, dass die Sollbruchstelle 26 eine hohe Dotierung verteilt auf eine äußerst geringe Dicke hat. Die Variation der Reichweite der Ionen im Spendersubstrat 12 (longitudinales Straggling σ) beträgt dabei abhängig von der Primärenergie des lonenstrahls lediglich zwischen 100 nm und 500 nm, bevorzugt zwischen 200 nm und 400 nm.
  • Alternativ können, wie in 9 anhand der Pfeile und des horizontalen schwarzen Balkens dargestellt, die spaltauslösenden Ionen nur über einen Teil der Breite des Spendersubstrats 12 eingebracht werden, bevorzugt nur in einem oder in beiden Randbereichen des Spendersubstrats 12. Auf diese Weise wird die Sollbruchstelle 26 abschnittsweise vordefiniert.
  • Alternativ zur Ionenimplantation kann die Sollbruchstelle 26 auch mittels Elektronenbestrahlung oder Laserbestrahlung gebildet werden.
  • Nachfolgend wird das Spendersubstrat 12 mit der Seite der ersten Schicht 21 voran mittels einer Bondverbindung mit dem Akzeptorsubstrat 28 verbunden, wie in 10 skizziert ist. Die erste Schicht 21 ist somit in einem Bereich zwischen dem Akzeptorsubstrat 28 und dem restlichen Teil 22 des Spendersubstrats 12 angeordnet. Ob für das Herstellen der Bondverbindung das Spendersubstrat 12 zum Akzeptorsubstrat 28 bewegt wird, wie in 10 durch den gekrümmten Pfeil dargestellt, der auch das Umdrehen des Spendersubstrats 12 andeutet, oder das Akzeptorsubstrat 28 zum Spendersubstrat 12 bewegt wird, ist unerheblich.
  • Das Zwischenergebnis des Bondprozesses ist in 10 unten links dargestellt. Ebenso könnte die Schichtfolge auf den Kopf gestellt sein, z.B. wenn das Akzeptorsubstrat 28 zum Spendersubstrat 12 bewegt wurde.
  • Für das Akzeptorsubstrat 28 kommt eine ganze Reihe von Materialien in Frage. Bevorzugt ist das Akzeptorsubstrat 28 temperaturstabil bis mindestens 1.500°C und hat einen linearen Ausdehnungskoeffizienten, der höchstens um 20%, idealerweise höchstens um 10% vom linearen Ausdehnungskoeffizienten von SiC abweicht. Geeignete Beispiele für das Material des Akzeptorsubstrats 28 sind polykristallines SiC oder Graphit.
  • In 9 und 10 wurde die Kontaktschicht 24 jeweils nicht dargestellt, sie ist aber bevorzugt vorhanden. In diesem Fall erfolgt das Herstellen der Bondverbindung zwischen Spendersubstrat 12 und Akzeptorsubstrat 28 über die Kontaktschicht 24, wobei sich folgende Reihenfolge ergibt: Akzeptorsubstrat 28, Kontaktschicht 24, restlicher Teil von erster Schicht 21 bzw. erste Schicht 21, restlicher Teil 22 des Spendersubstrats 12.
  • Das Herstellen einer niederohmigen Bondverbindung erfolgt bevorzugt durch eine Temperaturbehandlung des als Zwischenergebnis erhaltenen Substrats bei einer Temperatur von zwischen 800°C und 1.600°C, mehr bevorzugt zwischen 900°C und 1.300°C.
  • Vor dem Schritt des Herstellens der Bondverbindung kann eine Vorbehandlung mindestens einer, bevorzugt beider zu bondenden Oberflächen stattfinden, insbesondere eine nasschemische Behandlung, Plasmabehandlung oder Ionenstrahlbehandlung. Eine behandelte Oberfläche kann auch die Kontaktschicht 24 sein. Es ist auch eine Aufbringung einer dünnen, einige Nanometer dicken Schicht zur Herstellung einer späteren niederohmigen Verbindung von Akzeptorsubstrat 28 und Spendersubstrat 12 denkbar. Grundsätzlich ist ein extrem niederohmiger Kontakt und eine hochtemperaturfeste Verbindung zwischen Akzeptorsubstrat 28 und Spendersubstrat 12 wichtig.
  • In 11 ist schematisch der Schritt dargestellt, das Spendersubstrat 12 im Bereich der Sollbruchstelle 26 zu spalten, wodurch ein vorbehandeltes Verbundsubstrat 18 erzeugt wird, welches das Akzeptorsubstrat 28 und eine damit verbundene dotierte Schicht 32 umfasst, wobei die dotierte Schicht 32 zumindest einen Abschnitt der ersten Schicht 21 des Spendersubstrats 12 umfasst. Der vom Akzeptorsubstrat 28 abgespaltene Teil 34 des Spendersubstrats 12 wird entfernt.
  • Das Spalten des Spendersubstrats 12 wird vorzugsweise durch eine Temperaturbehandlung des Verbundsubstrats 18 bei einer Temperatur von zwischen 600°C und 1.300°C, bevorzugt zwischen 750°C und 1.200°C, mehr bevorzugt zwischen 850°C und 1.050 °C ausgelöst. Dabei werden in einer Ausführungsform, siehe 8 und 9, aufgrund der implantierten Ionen Gasblasen gebildet, die zusammenwachsen und zur Abspaltung führen.
  • Alternativ können externe Kräfte auf das Verbundsubstrat 18 ausgeübt werden, so dass das Spendersubstrat 12 entlang der Sollbruchstelle 26 aufbricht. Auch eine Kombination von Wärmebehandlung und externen Kräften kann notwendig oder hilfreich sein. Insbesondere wenn nur abschnittsweise Ionen in das Spendersubstrat 12 eingebracht wurden, ist die Ausübung externer Kräfte unumgänglich.
  • Wenn sowohl das Herstellen der Bondverbindung als auch das Spalten des Spendersubstrats 12 durch eine Temperaturbehandlung erfolgen, können beide Schritte unter Umständen gleichzeitig durchgeführt werden.
  • Es ist bevorzugt, wenn bereits unmittelbar nach dem Spalten die gebildete Oberfläche des Spendersubstrats 12 exakt senkrecht zur c-Richtung der Kristallstruktur ausgerichtet ist. Gewisse Fehlorientierungen und Abweichungen bis hin zu 0,5° können aufgrund des Spaltprozesses auftreten.
  • Außerdem kann, wie in 12 schematisch durch die Pfeile dargestellt, nach dem Schritt des Spaltens eine Nachbehandlung der ersten Oberfläche des Verbundsubstrats 18 im Bereich der Sollbruchstelle 26, insbesondere mittels Polieren und/oder Entfernen von Defekten, erfolgen.
  • Implantationsdefekte 42, die in 13 schematisch dargestellt sind, können schließlich in der dotierten Schicht 32 des vorbehandelten Verbundsubstrat 18 bei Temperaturen von vorzugsweise zwischen 1.500°C und 1.750°C ausgeheilt werden. Dies erfolgt bevorzugt während der späteren Bauelementprozessierung bei Temperschritten zur Ausheilung niederenergetischer Implantationen, z.B. Source-Drain-Kontaktimplantation, Kanalimplantation, p-JFET Implantation etc.
  • Es ist auch denkbar, dass der Schritt des Ausheilens der Implantationsdefekte 42 bereits beim Abspalten des Teils 34 des Spendersubstrats 12 und/oder beim Ausbilden der Bondverbindung zwischen Spendersubstrat 12 und Akzeptorsubstrat 28 durchgeführt wird, wenn dabei entsprechend hohe Temperaturen zum Einsatz kommen und auf diese Weise die Strahlungsdefekte ausgeheilt werden können.
  • Abweichend von der bisherigen Darstellung kann der Schritt des Herstellen der Bondverbindung zwischen Spendersubstrat 12 und Akzeptorsubstrat 28 auch zweistufig ablaufen. Zunächst kann beispielsweise ein Bondprozess mit geringer Bondenergie bei niedriger Temperatur stattfinden und anschließend, in einem nachgelagerten zweiten Teilschritt, die Verfestigung zur Erzeugung einer Bondverbindung mit hoher Bindungsstärke bzw. Bondenergie bei höherer Temperatur und niedrigem Übergangswiderstand. Die Verfestigung kann dabei z.B. auch während oder nach der Abspaltung, während oder nach der Oberflächenbehandlung des Verbundsubstrats bzw. während oder nach der Ausheilung von Implantationsdefekten erfolgen.
  • Das so hergestellte vorbehandelte Verbundsubstrat 18, das als Basis für die Weiterverarbeitung zu einem elektronischen Halbleiterbauelement dient, ist nochmals in 13 dargestellt. Es umfasst das Akzeptorsubstrat 28 und die damit verbundene dotierte Schicht 32 aus einkristallinem SiC, wobei die dotierte Schicht 32 vorzugsweise die Implantationsdefekte 42 (Strahlungsdefekte) aufweist. Außerdem kann es die Kontaktschicht 24 zwischen Akzeptorsubstrat 28 und dotierter Schicht 32 aufweisen.
  • Die dotierte Schicht 32 hat vorzugsweise eine Dicke von 3 µm bis 30 µm, mehr bevorzugt von 3 µm bis 15 µm. Sie ist bevorzugt aus SiC vom Polytyp 4H, 6H oder 3C. Die Oberfläche der dotierten Schicht 32 hat vorzugsweise eine Abweichung von weniger als 0,5° von einer Senkrechten zur c-Richtung. Die dotierte Schicht 32 weist vorzugsweise eine p- oder n- Dotierung mit einer Dotierkonzentration oder Defektkonzentration von 1E15 cm-3 bis 5E17 cm-3 auf. Die dotierte Schicht 32 wurde bevorzugt mit Ionen aus einem der folgenden Elemente als Dotierstoff dotiert: N, P, B oder Al.
  • Das Dotierstofftiefenprofil der dotierten Schicht 32 ergibt sich bevorzugt im Wesentlichen aus einer Umkehrung des Dotierstofftiefenprofils der ersten Schicht 21 im Spendersubstrat 12.
  • Die dotierte Schicht 32 kann also beispielsweise ein im Wesentlichen konstantes Dotierstofftiefenprofil aufweisen.
  • Ebenso kann die dotierte Schicht 32 ein in Richtung des Akzeptorsubstrats 28 stufig ansteigendes Dotierstofftiefenprofil aufweisen, wobei die Stufen in einem dem Akzeptorsubstrat 28 zugewandten Bereich der dotierten Schicht 32 von bis zu 40%, vorzugsweise bis zu 30%, der Gesamttiefe der dotierten Schicht 32 ausgebildet sind.
  • Die dotierte Schicht 32 kann auch ein in Richtung des Akzeptorsubstrats 28 kontinuierlich ansteigendes Dotierstofftiefenprofil liefern.
  • Das Implantationsdefektprofil folgt im Wesentlichen dem implantierten Fremdatomkonzentrationstiefenprofil.
  • Das Akzeptorsubstrat 28 ist temperaturstabil bis mindestens 1.500°C und hat einen linearen Ausdehnungskoeffizienten, der höchstens um 20%, bevorzugt höchstens um 10% vom linearen Ausdehnungskoeffizienten von SiC abweicht. Besonders bevorzugt ist das Akzeptorsubstrat 28 aus polykristallinem SiC oder Graphit gebildet.
  • In 14 sind eine alternative Ausgestaltung des vorbehandelten Verbundsubstrats 18 im Querschnitt sowie darunter ein Dotierstoffkonzentrationsprofil entlang des Abschnitts des Verbundsubstrats 18 gemäß Pfeil F dargestellt. Besonders geeignet ist dies für die Herstellung sehr hochsperrender Bauelemente, z.B. > 600 V.
  • In diesem Fall weist das vorbehandelte Verbundsubstrat 18 zusätzlich zur dotierten Schicht 32 eine ergänzende dotierte Schicht 38 aus einkristallinem SiC auf. In einem Übergangsabschnitt zwischen der dotierten Schicht 32 und der ergänzenden dotierten Schicht 38 liegt bevorzugt ein Überlappungsbereich 40 der jeweiligen Dotierstofftiefenprofile vor.
  • Bei der in 13 dargestellten Ausführungsform wird die benötigte aktive Schicht (Driftzone, spannungsaufnehmende Schicht) des späteren Halbleiterbauelements alleine durch die dotierte Schicht 32 und somit gleichzeitig durch die erste Schicht 21 bzw. einen (vorzugsweise großen) Teil der ersten Schicht 21 im Spendersubstrat 12 gebildet.
  • Hingegen wird die aktive Schicht bei Ausführungsformen wie in 14 durch eine Kombination von dotierter Schicht 32 und der ergänzenden dotierten Schicht 38 gebildet. Während sich in 14 ein im Wesentlichen konstantes Summendotierprofil durch Überlagerung der beiden Teilprofile ergibt, können auch beliebige andere Dotierprofile durch die Aneinanderreihung und teilweise Überlappung der Dotierprofile in dotierter Schicht 32 und ergänzender dotierter Schicht 38 gebildet werden. So kann das kombinierte Gesamtdotierprofil aus der Kombination beider Dotierstofftiefenprofile der dotierten Schicht 32 und der ergänzenden dotierten Schicht 38 auch ein zum Akzeptorsubstrat 28 hin stufig ansteigendes Profil oder ein zum Akzeptorsubstrat 28 hin kontinuierlich ansteigendes Profil sein. Weitere besonders bevorzugte Dotierprofile sind unten unter Bezugnahme auf 20 näher beschrieben.
  • In jeder dieser Ausführungsformen bezeichnet die Bezugsziffer 48 den ersten Abschnitt des Spendersubstrats 12, der jeweils nach der Abspaltung als Teil des Verbundsubstrats 18 verbleibt. Dieser erste Abschnitt 48 kann sich entweder alleine aus der dotierten Schicht 32 zusammensetzen, wenn keine ergänzende dotierte Schicht 38 vorliegt (13), oder aus einer Kombination der dotierten Schicht 32 und der ergänzenden dotierten Schicht 38 (14, 20).
  • Derartige kombinierte Profile erhält man dadurch, dass die Sollbruchstelle 26 im Spendersubstrat 12 nicht innerhalb der ersten Schicht 21 erzeugt wird, sondern in dem restlichen Teil 22 des Spendersubstrats 12, der nicht mittels Ionenimplantation in das Spendersubstrat 12 dotiert wurde.
  • Nach der Spaltung an der Sollbruchstelle 26 wie in 11 kann dann von der dem Akzeptorsubstrat 28 abgewandten Seite aus durch eine weitere Ionenimplantation mittels Energiefilter die Dotierung der ergänzenden dotierten Schicht 38 durchgeführt werden. Die oben zu 2 bis 6 getroffenen Aussagen zur Ionenimplantation mittels Energiefilter treffen auf die Ionenimplantation in die ergänzende dotierte Schicht 38 identisch zu. Die Dicke der ergänzenden dotierten Schicht 38 liegt in der Regel zwischen 3 und 15 µm. Somit erhält man Gesamtdicken der durch Ionenimplantation dotierten aktiven Zone von bis zu 30 µm.
  • Grundsätzlich können mit dem erfindungsgemäßen Verfahren zwei und mehr Verbundsubstrate 18, sogar eine Vielzahl von Verbundsubstraten 18, aus einem Spendersubstrat 12 hergestellt werden, sofern das Spendersubstrat 12 aus 1 mindestens zweimal so dick ist wie die Dicke der benötigten dotierten Schicht 32 im Verbundsubstrat 18. Bei einem dicken Waferstab als Spendersubstrat 12 ist der Effekt besonders hoch. Auf diese Weise können erhebliche Kosten bei der Herstellung gespart werden. Schematisch ist dies in 15 dargestellt.
  • Wie in 16 dargestellt ist, kann bei der Ionenimplantation mittels Energiefilter 20 in die erste Schicht 21 des Spendersubstrats 12 (und/oder in die ergänzende dotierte Schicht 38 des Verbundsubstrats 18) eine Maskierung 46 verwendet werden, um einen oder mehrere nicht-dotierte Bereiche 44 in der ersten Schicht 21 des Spendersubstrats 12 (und/oder in der ergänzenden dotierten Schicht 38 des Verbundsubstrats 18) zu erzeugen.
  • Das Verbundsubstrat 18 kann durch weitere Schritte zu einem fertigen Halbleiterbauelement 50 werden, beispielsweise durch das Implantieren weiterer aktiver Gebiete, das Erzeugen von Oxiden, das Abscheiden von Gate-Elektroden, Kontakten, Leitungen oder Vias etc.
  • Zwei grundlegende Basisstrukturen erfindungsgemäßer elektronischer Halbleiterbauelemente 50 sind in 17 und 18 gezeigt.
  • Die erste Basisstruktur aus 17 umfasst ein Trägersubstrat 52, das in der Regel dem Akzeptorsubstrat 28 des vorbehandelten Verbundsubstrats 18 entspricht. Das Trägersubstrat 52 besteht in der Regel aus einem hochdotierten Material und ist im Allgemeinen feldfrei.
  • Auf dem Trägersubstrat 52 ist ein Kristall 53 aus SiC angebracht. Dieser Kristall 53 entspricht in der Regel dem ersten Abschnitt 48 des Spendersubstrats 12 des vorbehandelten Verbundsubstrats 18.
  • Auf der dem Trägersubstrat 52 abgewandten Seite weist der Kristall 53 eine erste Oberfläche 58 auf. Diese erste Oberfläche 58 weicht um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung (Pfeil c) der Kristallstruktur des Kristalls 53 ab.
  • Das elektronische Halbleiterbauelement 50 umfasst einen aktiven Bauelementbereich 64, der eine erste Zone 54 im Bereich der ersten Oberfläche 58 und eine an die erste Zone 54 in Tiefenrichtung anschließende zweite Zone 56 aufweist.
  • Die erste Zone 54 umfasst eine oberflächennahe Abschirmstruktur 60 bzw. JFET-Struktur in einem Bereich, der zumindest Teilabschnitte der ersten Oberfläche 58 des Kristalls 53 umfasst. Die Abschirmstruktur bzw. J-FET-Struktur ist durch einen in eine Richtung unterbrochenen p+/n Übergang charakterisiert, d.h. ein p+ Gebiet ist gebietsweise (nicht durchgehend) ausgebildet und ist in der Regel nicht ausräumbar. Die Bereiche mit p+ Dotierung sind mit Bezugszeichen 68 gekennzeichnet.
  • Die zweite Zone 56 umfasst eine spannungsaufnehmende Schicht (auch Driftzone oder aktive Schicht genannt) bzw. besteht daraus. Der Übergang zwischen der ersten Zone 54 und der zweiten Zone 56 ist durch die gestrichelte Linie gekennzeichnet. Die Dicke der zweiten Zone 56 liegt vorzugsweise zwischen 2 µm und 50 µm.
  • Wie aus 19 bis 25 hervorgeht, umfasst das Halbleiterbauelement 50 am Übergang zwischen der zweiten Zone 56 und dem Trägersubstrat 52 zudem eine feldfreie Kontaktzone oder Feldstoppzone 62. Diese Feldstoppzone 62 entspricht in der Regel der Kontaktschicht 24 des vorbehandelten Verbundsubstrats 18. Die feldfreie Kontaktzone oder Feldstoppzone 62 hat eine vertikale Dicke von maximal 2 µm, bevorzugt maximal 1 µm.
  • Ein nicht aktiver Randbereich 66 umgibt die erste Zone 54 und die zweite Zone 56 seitlich im Wesentlichen vollständig.
  • Die in 18 dargestellte zweite Basisstruktur des erfindungsgemäßen Halbleiterbauelements 50 entspricht in wesentlichen Teilen der Basisstruktur aus 17. Gleiche Bezugszeichen bezeichnen gleiche Elemente. Der Unterschied liegt darin, dass die p+ Gebiete 60 nicht vergrabene Gebiete sind, sondern bis zur ersten Oberfläche 58 durchgängig ausgebildet sind.
  • Alle p-dotierten Abschirmstrukturen 60 haben, unabhängig vom jeweiligen Typ des Halbleiterbauelements 50, mehrere gemeinsame Merkmale. Die Abschirmstrukturen 60 sind parallel zur ersten Oberfläche 58 nicht durchgehend, sondern periodisch unterbrochen ausgebildet. Die Abstände sind bedingt durch den Abstand zur ersten Oberfläche 58 so ausgebildet, dass in den „offenen“ Bereichen im Sperrbetrieb zuverlässig die maximal tolerierbare Feldstärke an der ersten Oberfläche 58 nicht überschritten wird. Die Abschirmstrukturen 60 sind entweder direkt oder über Leitungen (dritte Dimension, nicht gezeigt) mit dem Source-Potential, Gate-Potential oder Anodenpotential verbunden. Die Abschirmstrukturen 60 liegen entweder isoliert (abgesehen vom elektrischen Anschluss) in einem n-Gebiet eingebettet oder sie sind ausgehend von der ersten Oberfläche 58 als dotierte Gebiete mit hohem Aspektverhältnis ausgebildet. Die typischen Tiefen des p-n-Übergangs liegen zwischen 500 nm und 3,0 µm. Die Abschirmstrukturen 60 sind so hoch dotiert, dass die Gebiete selbst im Fall maximaler Sperrspannung nicht ausgeräumt werden.
  • Die durch die gestrichelte Linie in 17 und 18 dargestellte räumliche Abgrenzung zwischen erster Zone 54 und zweiter Zone 56 liegt üblicherweise an der Stelle, an der die P-dotierten Gebiete 68 in Tiefenrichtung des Kristalls 53 enden. Der Übergang ist in der vorliegenden Beschreibung üblicherweise definiert als parallel zur ersten Oberfläche 58.
  • Insgesamt gilt auch für die oberste Kristallschicht in der zweiten Zone 56, dass sie im Wesentlichen senkrecht zur c-Richtung (Pfeil c) der Kristallstruktur ausgerichtet ist.
  • Die in 19 bis 26 dargestellten Ausführungsbeispiele des elektronischen Halbleiterbauelements 50 zeigen lediglich einen Ausschnitt des Halbleiterbauelements 50. Die jeweils rechte Flanke ist als abgebrochene Flanke anzusehen.
  • In 19 ist ein vertikales Leistungshalbleiterbauelement 50 in Form eines planaren MOS-Transistors dargestellt. Der nicht aktive Randbereich 66 ist, von einer gegebenenfalls vorhandenen oberflächennahen Randstruktur 70 abgesehen, bevorzugt nominell undotiert. Bezugszeichen 52 bezeichnet weiterhin das Trägersubstrat, Bezugszeichen 53 bezeichnet weiterhin den SiC Kristall, Bezugszeichen 54 bezeichnet weiterhin die erste Zone, Bezugszeichen 56 bezeichnet weiterhin die zweite Zone, Bezugszeichen 62 bezeichnet weiterhin die Feldstoppzone, Bezugszeichen 52 bezeichnet weiterhin das Trägersubstrat, und Bezugszeichen 68 bezeichnet weiterhin die p+ Gebiete der Abschirmstruktur. An der Unterseite des Trägersubstrats 52 ist ein Metallkontakt 71 aufgebracht. G bezeichnet die Gate-Elektrode, S bezeichnet die Source-Elektrode und D bezeichnet die Drain-Elektrode. Bezugszeichen 72 bezeichnet p-Gebiete (p-well) und Bezugszeichen 74 bezeichnet n+ Gebiete. Bezugszeichen 75 bezeichnet weitere p+ Gebiete. Die erste Oberfläche 58 des Kristalls 53 ist hier eben ausgebildet und erstreckt sich vorzugsweise über die gesamte Breite des Halbleiterbauelements 50. Gateoxide werden explizit nicht als Teil der ersten Oberfläche 58 gewertet.
  • Wesentlich ist nun, dass die erste Oberfläche 58 im Wesentlichen senkrecht zur c-Richtung (Pfeil c) der Kristallstruktur des Kristalls 53 orientiert ist. Geringe Abweichungen bis zu 0,5° sind unter Umständen zu tolerieren. Daraus folgt auch, dass der Kanalbereich 76 (gepunktet dargestellt), der parallel zur ersten Oberfläche 58 des Kristalls 53 verläuft, um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung der Kristallstruktur des Kristalls 53 abweicht.
  • Neben der dargestellten Ausführungsform des planaren MOSFET sind dem Fachmann noch viele weitere Ausgestaltungen eines planaren MOSFET bekannt, die ebenso von der Erfindung umfasst sein sollen, solange die erste Oberfläche 58 des Kristalls 53 im Wesentlichen senkrecht zur c-Richtung (Pfeil c) der Kristallstruktur des Kristalls 53 ausgerichtet ist.
  • Das in 20 dargestellte Dotierprofil (conc) des Halbleiterbauelements 50 aus 19 besitzt im Bereich der zweiten Zone 56 ein in Tiefenrichtung kontinuierlich ansteigendes Profil, wie es bereits weiter oben hinsichtlich des vorbehandelten Verbundsubstrats 18 beschrieben wurde. Alternativ kann das Dotierprofil im Bereich der zweiten Zone 56 auch konstant verlaufen oder ein im Endbereich der zweiten Zone 56 stufig ansteigendes Profil sein, wie durch die gestrichelten Linien angedeutet ist. Unter Bezugnahme auf 6a bis 6c wurde oben bereits ausführlich beschrieben, wie derartige Dotierprofile zu erhalten sind.
  • Bevorzugt ist es nun, dass zusätzlich im Bereich der ersten Zone 54 das Dotierprofil ein Plateau aufweist, das höher ist als die Dotierung im daran angrenzenden Bereich der zweiten Zone 56. In der Regel sind der Bereich der ersten Zone 54 und der Bereich der zweiten Zone 56 jeweils n-dotiert. Vorzugsweise liegt die Dotierkonzentration in dem n-dotierten Bereich der ersten Zone 54 um den Faktor 1,5 bis 100, besonders bevorzugt um den Faktor 2 bis 10, höher als in einem der ersten Zone 54 zugewandten n-dotierten Bereich der zweiten Zone 56. Die abfallende Flanke des Dotierprofils ist in der Regel nicht vollständig senkrecht.
  • In den p+ Gebieten 68 der ersten Zone 54 wird selbstverständlich eine vom dargestellten Profil abweichende Dotierung erhalten. Eine Dotierkonzentration in einem p+ Gebiet 68 der ersten Zone 54 liegt vorzugsweise um den Faktor 2 bis 1000, besonders bevorzugt um den Faktor 50 bis 1000, höher als eine Dotierkonzentration in einem der ersten Zone 54 zugewandten n-dotierten Bereich der zweiten Zone 56.
  • Von 20 abweichend ist es auch möglich, dass das Dotierprofil in der ersten Zone 54 und der zweiten Zone 56 im Wesentlichen bündig aneinander anschließt. Dies ist selbsterklärend, wenn die erste Zone 54 und die zweite Zone 56 mittels desselben Implantationsvorgangs dotiert wurden (als dotierte Schicht 32 im Spendersubstrat 12). Dies ist aber auch möglich, wenn die erste Zone 54 erst in einem nachgelagerten Implantationsvorgang (z.B. als ergänzende dotierte Schicht 38) dotiert wird.
  • Die Dotierprofile der zweiten Zone 56 aus 20 sind auf die zweiten Zonen 56 aller weiteren beschriebenen Halbleiterbauelemente 50 ebenso anwendbar.
  • In 21 ist ein vertikales Leistungshalbleiterbauelement 50 in Form einer vertikalen Merged PIN-Schottky Diode (MPS-Diode) dargestellt. Gleiche Bezugszeichen bezeichnen gleiche Elemente wie in 19.
  • Die p+ Gebiete 68 verlaufen hier durch die gesamte Tiefe der ersten Zone 54 von der ersten Oberfläche 58 bis zum Übergang zur zweiten Zone 56. Die erste Oberfläche 58 ist wiederum durchgängig über die gesamte Breite des Halbleiterbauelements 50 ausgebildet und ist im Wesentlichen senkrecht zur c-Richtung (Pfeil c) der Kristallstruktur des Kristalls 53 ausgerichtet. Bezugszeichen 78 bezeichnet das Schottky-Material, und Bezugszeichen 80 bezeichnet eine Metallschicht (Anode). Metallkontakt 71 fungiert als Kathode.
  • Der Schottkyübergang 82 (gepunktet dargestellt) verläuft in einer Ebene parallel zur ersten Oberfläche 58 des Kristalls 53 und weicht demnach um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung der Kristallstruktur des Kristalls 53 ab.
  • Neben der dargestellten Ausführungsform der MPS-Diode sind dem Fachmann noch viele weitere Ausgestaltungen einer MPS-Diode bekannt, die ebenso von der Erfindung umfasst sein sollen, solange die erste Oberfläche 58 des Kristalls 53 im Wesentlichen senkrecht zur c-Richtung der Kristallstruktur des Kristalls 53 ausgerichtet ist.
  • Die in 22 dargestellte MPS-Diode unterscheidet sich von der MPS-Diode aus 21 darin, dass der Randbereich 66, abgesehen von der eventuell vorhandenen oberflächennahen feldreduzierenden Randstruktur 70, von der ersten Oberfläche 58 an im Wesentlichen undotiert ist und im Wesentlichen ab einer Tiefe, bei der die zweite Zone 56 beginnt, bis zu einer Tiefe, bei der die feldfreie Kontaktzone oder Feldstoppzone 62 liegt, mit derselben Dotierkonzentration wie die zweite Zone 56 versehen ist oder mit einer geringeren Dotierkonzentration als die zweite Zone 56 versehen ist, vorzugsweise mit einer um mindestens 20% geringeren Dotierkonzentration, mehr bevorzugt mit einer um mindestens 50% geringeren Dotierkonzentration. Dieser dotierte Teil des Randbereichs 66 ist mit Bezugszeichen 84 gekennzeichnet.
  • Auch bei anderen Ausgestaltungen des Halbleiterbauelements 50 kann ein solcher dotierter Bereich 84 vorliegen.
  • In 23 ist ein vertikales Leistungshalbleiterbauelement 50 in Form eines vertikalen Trench-MOSFET dargestellt. Gleiche Bezugszeichen bezeichnen gleiche Elemente wie in 19. Bezugszeichen 86 bezeichnet einen mit einem Gateoxid zumindest teilweise ausgekleideten Graben, Bezugszeichen 88 bezeichnet p-dotierte Bereiche, Bezugszeichen 90 bezeichnet n-dotierte Bereiche und Bezugszeichen 92 kennzeichnet den jeweiligen Kanalbereich (gepunktet dargestellt).
  • Der Kanalbereich 92 weicht um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von der c-Richtung (Pfeil c) der Kristallstruktur des Kristalls 53 ab. Ebenso weicht der Kanalbereich 92 um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur ersten Oberfläche 58 des Kristalls 53 ab. Besonders bevorzugt ist es, dass der Kanalbereich 92 in einer A-Ebene des Kristalls 53 angeordnet ist.
  • Die erste Oberfläche 58 ist in diesem Beispiel unterbrochen, d.h. lediglich Teilabschnitte der ersten Oberfläche 58, welche zwischen den Gräben 86 angeordnet sind, müssen das obige Kriterium erfüllen. Es ist aber auch denkbar, dass jeder Graben 86 auf seinem Grund ebenfalls Teilabschnitte des Kristalls 53 mit Flächen senkrecht zur c-Richtung der Kristallstruktur umfasst.
  • Die in 24 dargestellte Ausführungsform eines vertikalen Trench-MOSFET unterscheidet sich von der Ausführungsform gemäß 23 im Wesentlichen durch die Anordnung der p+ Gebiete 68, die sich im vorliegenden Fall entlang einer Flanke der Gräben 86 durch die erste Zone 54 hindurch bis zur ersten Oberfläche 58 erstrecken, und der Source-Elektroden S.
  • Neben den dargestellten Ausführungsformen der Trench-MOSFETs sind dem Fachmann noch viele weitere Ausgestaltungen von Trench-MOSFETs bekannt, die ebenso von der Erfindung umfasst sein sollen, solange die erste Oberfläche 58 des Kristalls 53 im Wesentlichen senkrecht zur c-Richtung der Kristallstruktur des Kristalls 53 ausgerichtet ist.
  • In 25 ist ein vertikales Leistungshalbleiterbauelement 50 in Form eines Superjunction Trench MOSFET dargestellt. Gleiche Bezugszeichen bezeichnen gleiche Elemente wie in 23. Zusätzlich zu den dort bereits genannten strukturellen Elementen sind noch p-dotierte Säulen 94 in der zweiten Zone 56 unterhalb der p+ Gebiete 68 der ersten Zone 54 ausgebildet.
  • Die p-dotierten Säulen 94 in der zweiten Zone 2 unterscheiden sich von den p+ Gebieten 68 in der ersten Zone 54 dahingehend, dass sie in der spannungsaufnehmenden Zone liegen. Dies bedeutet, dass die p-dotierten Säulen 94 vollkommen ausräumbar gestaltet sein müssen. D.h. im Sperrfall erstreckt sich die Raumladungszone lateral sowohl über die p-Säulen als auch die n-Gebiete 95 in der zweiten Zone 56.
  • Die Höhe der Dotierung und die Tiefe der p- dotierten Säulen 94 sind von der Spannungsklasse des Bauelementes 50 abhängig. Die p-dotierten Säulen 94 in der zweiten Zone 56 werden bevorzugt durch maskierte energiegefilterte Implantation hergestellt. Für die in 25 dargestellte Superjunction Struktur ist es besonders vorteilhaft, den Randbereich 66 undotiert auszubilden.
  • Für das Layout des Superjunction MOSFET ergeben sich zwei bevorzugte Ausführungsformen:
    1. 1. Die Gate-Gräben 86 und die p+ Gebiete (Abschirmstrukturen) 68 sind als lange Gräben ausgeführt. Die p-dotierten Säulen 94 in der zweiten Zone 56 folgen diesen Gräben, so dass der Schnitt wie in 25 dargestellt aussieht.
    2. 2. Die Gate-Gräben 86 und die p+ Gebiete (Abschirmstrukturen) 68 sind wiederum als lange Gräben ausgeführt. In der Projektion auf die Bauelementoberfläche sind die p- dotierten Säulen 94 in der zweiten Zone 56 senkrecht zu den Gate-Gräben 86 und den p+ Gebieten 68 angeordnet, siehe die schematische Draufsicht aus 26.
  • In 27 ist ein vertikales Leistungshalbleiterbauelement 50 in Form eines J-FET (Junction Field Effect Transistor) dargestellt. Gleiche Bezugszeichen bezeichnen gleiche Elemente bzw. Gebiete wie in den vorherigen Figuren. Die p+ Gebiete 68 verlaufen U-förmig um die ebenfalls U-förmigen Gatekontakte herum, und gepunktet sind die relevanten Grenzflächen 96 zwischen p+ und n dargestellt. Diese Grenzflächen 96 verlaufen senkrecht zu den Teilabschnitten der ersten Oberfläche 58.
  • In 28 ist eine andere Ausführungsform eines J-FET dargestellt. Gleiche Bezugszeichen bezeichnen gleiche Elemente bzw. Gebiete wie in den vorherigen Figuren. Die Grenzflächen 96 verlaufen hier parallel zu den Teilabschnitten der ersten Oberfläche 58.
  • Neben den bislang dargestellten Grundstrukturen der Halbleiterbauelemente 50 sind dem Fachmann noch viele weitere Ausgestaltungen von Halbleiterbauelementen bekannt, die ebenso von der Erfindung umfasst sein sollen, solange die erste Oberfläche 58 des Kristalls 53 im Wesentlichen senkrecht zur c-Richtung der Kristallstruktur des Kristalls 53 ausgerichtet ist.
  • Neben dem oben beschriebenen Herstellverfahren ist es auch möglich, kein Verbundsubstrat 18 auszubilden, sondern einen Kristall 53 aus einer dünnen Schicht qualitativ hochwertigen kristallinen SiC-Materials, welches zur Ausbildung von Bauelementen 50 geeignet ist und dessen Oberfläche im wesentlichen senkrecht zur c-Richtung der Kristallstruktur des Kristalls 53 orientiert ist, temporär während der Bauelementproduktion durch einen Träger, z.B. mittels temporärer Bondverbindungen, zu stabilisieren oder vollständig frei tragend zu gestalten. In diesen Fällen entfällt beim fertigen Bauelement 50 die Notwendigkeit für ein Trägersubstrat 52.
  • Im Rahmen der Erfindung wird unter „verbunden“ direkt oder indirekt, d.h. unter Zwischenschaltung eines weiteren Elements, verbunden verstanden. Auch eine „Verbindung“ zwischen zwei Elementen kann direkt oder indirekt sein.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102019112985 A1 [0008]

Claims (66)

  1. Elektronisches Halbleiterbauelement (50), das einen Kristall (53) aus einkristallinem SiC aufweist, wobei die Ausrichtung von zumindest Teilabschnitten einer ersten Oberfläche (58) des Kristalls (53) um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung (c) der Kristallstruktur des Kristalls (53) abweicht.
  2. Elektronisches Halbleiterbauelement (50) nach Anspruch 1, dadurch gekennzeichnet, dass es einen aktiven Bauelementbereich (64) aufweist, der umfasst: - eine erste Zone (54) mit einer oberflächennahen Abschirmstruktur (60) bzw. JFET-Struktur in einem Bereich, der zumindest Teilabschnitte der ersten Oberfläche (58) des Kristalls (53) umfasst; - eine zweite Zone (56) mit einer spannungsaufnehmenden Schicht, die auf der der ersten Oberfläche (58) des Kristalls (53) abgewandten Seite der ersten Zone (54) angrenzend an die erste Zone (54) angeordnet ist; und - eine feldfreie Kontaktzone oder Feldstoppzone (62), die auf der der ersten Zone (54) abgewandten Seite der zweiten Zone (56) angeordnet ist.
  3. Elektronisches Halbleiterbauelement (50) nach Anspruch 2, dadurch gekennzeichnet, dass die erste Zone (54) und die zweite Zone (56) im Wesentlichen auf Basis des Kristalls (53) aus SiC gebildet sind.
  4. Elektronisches Halbleiterbauelement (50) nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Dicke der ersten Zone (54) zwischen 0,5 µm und 3,0 µm liegt.
  5. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Dicke der zweiten Zone (56) zwischen 2 µm und 50 µm liegt.
  6. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass eine Dotierkonzentration in einem n-dotierten Bereich der ersten Zone (54) höher liegt als in einem der ersten Zone (54) zugewandten n-dotierten Bereich der zweiten Zone (56), vorzugsweise um den Faktor 1,5 bis 100, besonders bevorzugt um den Faktor 2 bis 10 höher.
  7. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass eine Dotierkonzentration in einem p-dotierten Gebiet (68) der ersten Zone (54) höher liegt als eine Dotierkonzentration in einem der ersten Zone (54) zugewandten n-dotierten Bereich der zweiten Zone (56), vorzugsweise um den Faktor 2 bis 1000, besonders bevorzugt um den Faktor 50 bis 1000 höher.
  8. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass die zweite Zone (56) ausgehend von der ersten Zone (54) in Richtung der feldfreien Kontaktzone oder Feldstoppzone (66) ein im Wesentlichen konstantes Dotierstofftiefenprofil aufweist.
  9. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass die zweite Zone (56) ausgehend von der ersten Zone (54) in Richtung der feldfreien Kontaktzone oder Feldstoppzone (66) ein stufig ansteigendes Dotierstofftiefenprofil aufweist, wobei die Stufen in einem der feldfreien Kontaktzone oder Feldstoppzone (66) zugewandten Bereich der zweiten Zone (56) von bis zu 40%, vorzugsweise bis zu 30%, der Gesamttiefe der zweiten Zone (56) ausgebildet sind.
  10. Elektronisches Halbleiterbauelement (50) nach Anspruch 9, dadurch gekennzeichnet, dass ein Konzentrationsunterschied zwischen der höchsten und der niedrigsten Stufe mindestens Faktor 10, bevorzugt mindestens Faktor 100, mehr bevorzugt mindestens Faktor 500, besonders bevorzugt mindestens Faktor 1.000 beträgt.
  11. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass die zweite Zone (56) ausgehend von der ersten Zone (54) ein in Richtung der feldfreien Kontaktzone oder Feldstoppzone (66) kontinuierlich ansteigendes Dotierstofftiefenprofil aufweist.
  12. Elektronisches Halbleiterbauelement (50) nach Anspruch 11, dadurch gekennzeichnet, dass das kontinuierlich ansteigende Dotierstofftiefenprofil ein Profil nach folgender Formel ist: D ( z ) = D m a x ( 1 − 1 1 + ∝ ( 1 − z b ) ° ƒ ) + D 0
    Figure DE102021109690A1_0007
  13. Elektronisches Halbleiterbauelement nach einem der Ansprüche 2 bis 12, dadurch gekennzeichnet, dass es ein Trägersubstrat (52) auf der der ersten Zone (54) abgewandten Seite der feldfreien Kontaktzone oder Feldstoppzone (62) aufweist, wobei der Kristall (53) aus SiC im Bereich der feldfreien Kontaktzone oder Feldstoppzone (66) mittels einer permanenten Klebe- oder Bondverbindung mit dem Trägersubstrat (52) verbunden ist.
  14. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 2 bis 13, dadurch gekennzeichnet, dass es mit einem nicht aktiven Randbereich (66) versehen ist, der die erste Zone (54) und die zweite Zone (56) seitlich in alle Richtungen im Wesentlichen vollständig umgibt.
  15. Elektronisches Halbleiterbauelement (50) nach Anspruch 14, dadurch gekennzeichnet, dass der Randbereich (66), abgesehen von einer eventuell vorhandenen oberflächennahen feldreduzierenden Randstruktur (70), im Wesentlichen undotiert ist.
  16. Elektronisches Halbleiterbauelement (50) nach Anspruch 14, dadurch gekennzeichnet, dass der Randbereich (66), abgesehen von einer eventuell vorhandenen oberflächennahen feldreduzierenden Randstruktur (70), von der ersten Oberfläche (58) an im Wesentlichen undotiert ist und im Wesentlichen ab einer Tiefe, bei der die zweite Zone (56) beginnt, bis zu einer Tiefe, bei der die feldfreie Kontaktzone oder Feldstoppzone (62) liegt, mit derselben Dotierkonzentration wie die zweite Zone (56) versehen ist oder mit einer geringeren Dotierkonzentration als die zweite Zone (56) versehen ist, vorzugsweise mit einer um mindestens 20% geringeren Dotierkonzentration, mehr bevorzugt mit einer um mindestens 50% geringeren Dotierkonzentration.
  17. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 2 bis 16, dadurch gekennzeichnet, dass die feldfreie Kontaktzone oder Feldstoppzone (62) eine vertikale Dicke von maximal 2 µm, bevorzugt maximal 1 µm aufweist.
  18. Elektronisches Halbleiterbauelement (50) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das einkristalline SiC vom hexagonalen Polytyp 4H oder 6H ist.
  19. Elektronisches Halbleiterbauelement (50) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Kristall (53) ein Kristall aus qualitativ hochwertigem halbisolierendem SiC-Material mit hoher Reinheit ist.
  20. Elektronisches Halbleiterbauelement (50) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die A-Ebene des Kristalls (53) um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur ersten Oberfläche (58) des Kristalls (53) abweicht.
  21. Elektronisches Halbleiterbauelement (50) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass es ein Trench MOSFET ist und der Kanalbereich (92) um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von der c-Richtung (c) der Kristallstruktur des Kristalls (53) abweicht.
  22. Elektronisches Halbleiterbauelement (50) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass es ein Trench MOSFET ist und der Kanalbereich (92) um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur ersten Oberfläche (58) des Kristalls (53) abweicht.
  23. Elektronisches Halbleiterbauelement (50) nach Anspruch 22, dadurch gekennzeichnet, dass der Kanalbereich (92) in einer A-Ebene des Kristalls (53) angeordnet ist.
  24. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, dass es ein planarer MOSFET ist und der Kanalbereich (76) um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung (c) der Kristallstruktur des Kristalls (53) abweicht.
  25. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 1 bis 20 oder Anspruch 24, dadurch gekennzeichnet, dass es ein planarer MOSFET ist und der Kanalbereich (76) parallel zur ersten Oberfläche (58) des Kristalls (53) verläuft.
  26. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, dass es eine MPS (Merged PIN-Schottky)-Diode ist und eine Ebene des Schottkyübergangs (82) um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung (c) der Kristallstruktur des Kristalls (53) abweicht.
  27. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 1 bis 20 oder Anspruch 26, dadurch gekennzeichnet, dass es eine MPS (Merged PIN-Schottky)-Diode ist und eine Ebene des Schottkyübergangs (82) parallel zur ersten Oberfläche (58) des Kristalls (53) verläuft.
  28. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, dass es ein JFET-Transistor ist, wobei eine Grenzfläche (96) an einem oder jedem p+ - n - Übergang um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung parallel zur c-Richtung (c) der Kristallstruktur des Kristalls (53) abweicht.
  29. Elektronisches Halbleiterbauelement (50) nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, dass es ein JFET-Transistor ist, wobei eine Grenzfläche (96) an einem oder jedem p+ - n - Übergang um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung (c) der Kristallstruktur des Kristalls (53) abweicht.
  30. Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats (18), das als Basis für die Weiterverarbeitung zu einem elektronischen Halbleiterbauelement (50) dient, wobei das vorbehandelte Verbundsubstrat (18) ein Akzeptorsubstrat (28) und einen ersten Abschnitt (48) eines Spendersubstrats (12), der zumindest eine dotierte Schicht (32) aufweist, umfasst, wobei das Verfahren folgende Schritte aufweist: a) Bereitstellen eines Spendersubstrats (12), das einkristallines SiC aufweist; b) Dotieren einer ersten Schicht (21) im Spendersubstrat (12) mittels Ionenimplantation unter Verwendung eines Energiefilters (20), wobei der Energiefilter (20) eine mikrostrukturierte Membran mit einem vordefinierten Strukturprofil zur Einstellung eines durch die Implantation hervorgerufenen Dotierstofftiefenprofils in der ersten Schicht (21) im Spendersubstrat (12) ist, wobei beim Dotieren ein vorbestimmtes Dotierstofftiefenprofil in der ersten Schicht (21) des Spendersubstrats (12) erzeugt wird, wobei sich die erste Schicht (21) von der dem Ionenstrahl (10) zugewandten Außenfläche (23) des Spendersubstrats (12) aus bis zu einer vorbestimmten Dotiertiefe (T) erstreckt, wo sich ein restlicher Teil (22) des Spendersubstrats (12) anschließt; c) Erzeugen einer im Wesentlichen parallel zu der Außenfläche (23) des Spendersubstrats (12) verlaufenden Sollbruchstelle (26) im Spendersubstrat (12); d) Bereitstellen des Akzeptorsubstrats (28) und Herstellen einer Bondverbindung zwischen Spendersubstrat (12) und Akzeptorsubstrat (28), wobei die erste Schicht (21) in einem Bereich zwischen dem Akzeptorsubstrat (28) und dem restlichen Teil (22) des Spendersubstrats (12) angeordnet ist; e) Spalten des Spendersubstrats (12) im Bereich der Sollbruchstelle (26) zur Erzeugung des vorbehandelten Verbundsubstrats (18), wobei das vorbehandelte Verbundsubstrat (18) das Akzeptorsubstrat (28) und einen damit verbundenen ersten Abschnitt (48) des Spendersubstrats (12), der zumindest eine dotierte Schicht (32) aufweist, umfasst, wobei die dotierte Schicht (32) zumindest einen Abschnitt der ersten Schicht (21) des Spendersubstrats (12) umfasst, wobei das Spalten derart erfolgt, dass der erste Abschnitt (48) des Spendersubstrats (12) im Verbundsubstrat (18) im Bereich der Sollbruchstelle (26) eine dem Akzeptorsubstrat (28) abgewandte erste Oberfläche (58) aufweist, die um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung der Kristallstruktur des ersten Abschnitts (48) des Spendersubstrats (12) abweicht.
  31. Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass die erste Schicht (21) eine Dicke von 3 bis 15 µm aufweist.
  32. Verfahren nach Anspruch 30 oder 31, dadurch gekennzeichnet, dass das Spendersubstrat (12) ein Kristall aus qualitativ hochwertigem halbisolierendem SiC-Material mit hoher Reinheit ist.
  33. Verfahren nach einem der Ansprüche 30 bis 32, dadurch gekennzeichnet, dass die dem Ionenstrahl (10) zugewandte Außenfläche (23) des Spendersubstrats (12) um weniger als 0,5°, bevorzugt um weniger als 0,3°, mehr bevorzugt um weniger als 0,1°, am meisten bevorzugt überhaupt nicht, von einer Richtung senkrecht zur c-Richtung (c) der Kristallstruktur des Spendersubstrats (12) abweicht.
  34. Verfahren nach einem der Ansprüche 30 bis 33, dadurch gekennzeichnet, dass das Spendersubstrat (12) eine Dicke von mehr als 100 µm, bevorzugt mehr als 200 µm, mehr bevorzugt mehr als 300 µm bis hin zu 15 cm, bevorzugt bis hin zu 10 cm, aufweist.
  35. Verfahren nach einem der Ansprüche 30 bis 34, dadurch gekennzeichnet, dass das Dotieren der ersten Schicht (21) eine p- oder n- Dotierung mit einer Dotierkonzentration in der ersten Schicht (21) von 1E15 cm-3 bis 5E17 cm-3 liefert.
  36. Verfahren nach einem der Ansprüche 30 bis 35, dadurch gekennzeichnet, dass das Dotieren der ersten Schicht (21) mit Ionen aus einem der folgenden Elemente erfolgt: Stickstoff, Phosphor, Bor oder Aluminium.
  37. Verfahren nach einem der Ansprüche 30 bis 36, dadurch gekennzeichnet, dass das Dotieren der ersten Schicht (21) ein im Wesentlichen konstantes Dotierstofftiefenprofil liefert.
  38. Verfahren nach einem der Ansprüche 30 bis 37, dadurch gekennzeichnet, dass das Dotieren der ersten Schicht (21) ein von der dem Ionenstrahl (10) zugewandten Außenfläche (23) des Spendersubstrats (12) aus stufig abfallendes Dotierstofftiefenprofil liefert, wobei die Stufen in einem dem Ionenstrahl (10) zugewandten oberflächennahen Bereich der ersten Schicht (21) von bis zu 40%, vorzugsweise bis zu 30%, der Gesamttiefe (T) der ersten Schicht (21) ausgebildet sind.
  39. Verfahren nach Anspruch 38, dadurch gekennzeichnet, dass ein Konzentrationsunterschied zwischen der höchsten und der niedrigsten Stufe mindestens Faktor 10, bevorzugt mindestens Faktor 100, mehr bevorzugt mindestens Faktor 500, besonders bevorzugt mindestens Faktor 1.000 beträgt.
  40. Verfahren nach einem der Ansprüche 30 bis 36, dadurch gekennzeichnet, dass das Dotieren der ersten Schicht (21) ein von der dem Ionenstrahl (10) zugewandten Außenfläche (23) des Spendersubstrats (12) aus kontinuierlich abfallendes Dotierstofftiefenprofil liefert.
  41. Verfahren nach Anspruch 40, dadurch gekennzeichnet, dass das kontinuierlich abfallende Dotierstofftiefenprofil ein Profil nach folgender Formel ist: D ( z ) = D m a x ( 1 − 1 1 + ∝ ( 1 − z b ) ° ƒ ) + D 0
    Figure DE102021109690A1_0008
  42. Verfahren nach einem der Ansprüche 30 bis 41, gekennzeichnet durch den weiteren Schritt, in einem oberflächlichen Bereich der ersten Schicht (21) eine Kontaktschicht (24) zu erzeugen oder eine Kontaktschicht (24) auf die Oberfläche der ersten Schicht (21) aufzubringen, und wobei das Herstellen der Bondverbindung zwischen Spendersubstrat (12) und Akzeptorsubstrat (28) über die Kontaktschicht (24) erfolgt, wobei sich folgende Reihenfolge ergibt: Akzeptorsubstrat (28), Kontaktschicht (24), restlicher Teil von erster Schicht bzw. erste Schicht (21), restlicher Teil (22) des Spendersubstrats (12).
  43. Verfahren nach Anspruch 42, dadurch gekennzeichnet, dass das Erzeugen der Kontaktschicht (24) durch Ionenimplantation erfolgt.
  44. Verfahren nach Anspruch 42 oder 43, dadurch gekennzeichnet, dass eine Dotierstoffkonzentration in der Kontaktschicht (24) mindestens 100-fach, bevorzugt mindestens 1.000-fach, mehr bevorzugt mindestens 10.000-fach, noch mehr bevorzugt mindestens 100.000-fach über einer mittleren Dotierstoffkonzentration im Rest der ersten Schicht bzw. in der ersten Schicht (21) liegt.
  45. Verfahren nach einem der Ansprüche 42 bis 44, dadurch gekennzeichnet, dass eine Dotierstoffkonzentration in der Kontaktschicht (24) mehr als 1E17 cm-3, bevorzugt mehr als 1E19 cm-3, beträgt.
  46. Verfahren nach einem der Ansprüche 30 bis 45, dadurch gekennzeichnet, dass die Sollbruchstelle (26) im Bereich der ersten Schicht (21) liegt, vorzugsweise in einem Endbereich der ersten Schicht (21) nahe der vorbestimmten Dotiertiefe (T), wobei der Randbereich besonders bevorzugt nicht dicker als 1 µm, mehr bevorzugt nicht dicker als 100 nm, ist.
  47. Verfahren nach einem der Ansprüche 30 bis 46, dadurch gekennzeichnet, dass die Sollbruchstelle (26) im Bereich des verbleibenden Teils (22) des Spendersubstrats (12) liegt, und dass zusätzlich nach Schritt e) der weitere Schritt durchgeführt wird, eine Ionenimplantation unter Verwendung eines Energiefilters (20) in das Verbundsubstrat (18) von der dem Akzeptorsubstrat (28) abgewandten Seite aus durchzuführen.
  48. Verfahren nach Anspruch 47, dadurch gekennzeichnet, dass die Ionenimplantation in das Verbundsubstrat (18) zumindest bis zur dotierten Schicht (32) reicht.
  49. Verfahren nach Anspruch 48, dadurch gekennzeichnet, dass die Ionenimplantation in das Verbundsubstrat (18) derart durchgeführt wird, dass eine Dotierkonzentration in der ergänzenden dotierten Schicht (38) höher liegt als in einem der ergänzenden dotierten Schicht (38) zugewandten Bereich der dotierten Schicht (32), vorzugsweise um den Faktor 1,5 bis 100, besonders bevorzugt um den Faktor 2 bis 10 höher.
  50. Verfahren nach einem der Ansprüche 30 bis 49, dadurch gekennzeichnet, dass das Erzeugen der Sollbruchstelle (26) durch Ionenimplantation von spaltauslösenden Ionen erfolgt.
  51. Verfahren nach Anspruch 50, dadurch gekennzeichnet, dass die spaltauslösenden Ionen über die gesamte Breite des Spendersubstrats (12) eingebracht werden.
  52. Verfahren nach Anspruch 50, dadurch gekennzeichnet, dass die spaltauslösenden Ionen nur über einen Teil der Breite des Spendersubstrats (12) eingebracht werden.
  53. Verfahren nach Anspruch 52, dadurch gekennzeichnet, dass die spaltauslösenden Ionen nur in mindestens einem Randbereich des Spendersubstrats (12) eingebracht werden.
  54. Verfahren nach einem der Ansprüche 50 bis 53, dadurch gekennzeichnet, dass die spaltauslösenden Ionen aus den folgenden ausgewählt sind: H, H2, He, B.
  55. Verfahren nach Anspruch 54, dadurch gekennzeichnet, dass die spaltauslösenden Ionen hochenergetische Ionen mit einer Energie zwischen 0,5 und 10 MeV, bevorzugt zwischen 0,5 und 5 MeV, mehr bevorzugt zwischen 0,5 und 2 MeV sind.
  56. Verfahren nach einem der Ansprüche 50 bis 55, dadurch gekennzeichnet, dass eine Teilchendosis der spaltauslösenden Ionen jeweils zwischen 1E15 cm-2 und 5E17 cm-2 liegt.
  57. Verfahren nach einem der Ansprüche 50 bis 56, dadurch gekennzeichnet, dass die Energieschärfe des Ionenstrahls der spaltauslösenden Ionen kleiner als 10-2, bevorzugt kleiner als 10-4 ist.
  58. Verfahren nach einem der Ansprüche 30 bis 57, dadurch gekennzeichnet, dass das Spalten des Spendersubstrats (12) durch eine Temperaturbehandlung des Verbundsubstrats (18) bei einer Temperatur von zwischen 600°C und 1.300°C, bevorzugt zwischen 750°C und 1.200°C, mehr bevorzugt zwischen 850°C und 1.050 °C ausgelöst wird.
  59. Verfahren nach einem der Ansprüche 30 bis 58, dadurch gekennzeichnet, dass das Herstellen der Bondverbindung durch eine Temperaturbehandlung des Verbundsubstrats (18) bei einer Temperatur von zwischen 800°C und 1.600°C, bevorzugt zwischen 900°C und 1.300°C erfolgt.
  60. Verfahren nach einem der Ansprüche 30 bis 59, dadurch gekennzeichnet, dass sowohl das Herstellen der Bondverbindung als auch das Spalten des Spendersubstrats (12) durch eine Temperaturbehandlung erfolgen, wobei beide Schritte gleichzeitig durchgeführt werden.
  61. Verfahren nach einem der Ansprüche 30 bis 60, dadurch gekennzeichnet, dass vor dem Schritt des Herstellens der Bondverbindung eine Vorbehandlung mindestens einer, bevorzugt beider zu bondenden Oberflächen stattfindet, insbesondere eine nasschemische Behandlung, Plasmabehandlung oder Ionenstrahlbehandlung.
  62. Verfahren nach einem der Ansprüche 30 bis 61, dadurch gekennzeichnet, dass das Akzeptorsubstrat (28) temperaturstabil bis mindestens 1.500°C ist und einen linearen Ausdehnungskoeffizienten aufweist, der höchstens um 20%, bevorzugt höchstens um 10% vom linearen Ausdehnungskoeffizienten von SiC abweicht.
  63. Verfahren nach Anspruch 62, dadurch gekennzeichnet, dass das Akzeptorsubstrat (28) aus polykristallinem SiC oder Graphit gebildet ist.
  64. Verfahren nach einem der Ansprüche 30 bis 63, dadurch gekennzeichnet, dass nach dem Schritt des Spaltens eine Nachbehandlung der Oberfläche des Verbundsubstrats (18) im Bereich der Sollbruchstelle (26), insbesondere mittels Polieren und/oder Entfernen von Defekten, erfolgt.
  65. Verfahren nach einem der Ansprüche 30 bis 64, dadurch gekennzeichnet, dass Implantationsdefekte (42) im vorbehandelten Verbundsubstrat (18) bei Temperaturen zwischen 1.500°C und 1.750°C ausgeheilt werden.
  66. Verfahren zur Herstellung eines elektronischen Halbleiterbauelements (50) mit den Verfahrensschritten zur Herstellung eines vorbehandelten Verbundsubstrats (18) nach einem der Ansprüche 30 bis 65 und den weiteren Schritten, von der ersten Oberfläche (58) aus oder auf der ersten Oberfläche (58) weitere strukturelle Elemente des Halbleiterbauelements (50) in das Verbundsubstrat (18) einzubringen oder darauf anzuordnen.
DE102021109690.1A 2020-12-18 2021-04-16 Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats für ein elektronisches Halbleiterbauelement Pending DE102021109690A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102021109690.1A DE102021109690A1 (de) 2021-04-16 2021-04-16 Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats für ein elektronisches Halbleiterbauelement
PCT/EP2021/085296 WO2022128818A1 (de) 2020-12-18 2021-12-10 Elektronisches halbleiterbauelement und verfahren zur herstellung eines vorbehandelten verbundsubstrats für ein elektronisches halbleiterbauelement
EP21836128.5A EP4264672A1 (de) 2020-12-18 2021-12-10 Elektronisches halbleiterbauelement und verfahren zur herstellung eines vorbehandelten verbundsubstrats für ein elektronisches halbleiterbauelement
US18/267,872 US20240055472A1 (en) 2020-12-18 2021-12-10 Electronic semiconductor component, and method for manufacturing a pretreated composite substrate for an electronic semiconductor component
JP2023535862A JP2023553477A (ja) 2020-12-18 2021-12-10 電子半導体部品、および電子半導体部品用の前処理された複合基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021109690.1A DE102021109690A1 (de) 2021-04-16 2021-04-16 Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats für ein elektronisches Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102021109690A1 true DE102021109690A1 (de) 2022-10-20

Family

ID=83447542

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021109690.1A Pending DE102021109690A1 (de) 2020-12-18 2021-04-16 Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats für ein elektronisches Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE102021109690A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112649A1 (de) 2015-07-31 2017-02-02 Infineon Technologies Ag Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102017127169A1 (de) 2017-11-17 2019-05-23 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102018102415A1 (de) 2018-02-02 2019-08-08 Infineon Technologies Ag Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102019112985A1 (de) 2019-05-16 2020-11-19 mi2-factory GmbH Verfahren zur Herstellung von Halbleiterbauelementen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112649A1 (de) 2015-07-31 2017-02-02 Infineon Technologies Ag Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102017127169A1 (de) 2017-11-17 2019-05-23 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102018102415A1 (de) 2018-02-02 2019-08-08 Infineon Technologies Ag Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102019112985A1 (de) 2019-05-16 2020-11-19 mi2-factory GmbH Verfahren zur Herstellung von Halbleiterbauelementen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WEIßE, J. [et al.]: Impact of Al-Ion Implantation on the Formation of Deep Defects in n-Type 4H-SiC. In: 2018 22nd International Conference on Ion Implantation Technology (IIT), 2018, S. 66 - 69.

Similar Documents

Publication Publication Date Title
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE112013007772B3 (de) Halbleitervorrichtung
DE112011103469B4 (de) Halbleitervorrichtung
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE102005009020B4 (de) Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung
DE112015004093T5 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE112015003483T5 (de) Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
DE112017000949T5 (de) Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung
DE102019112985A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102013200332A1 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102021109690A1 (de) Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats für ein elektronisches Halbleiterbauelement
WO2022128818A1 (de) Elektronisches halbleiterbauelement und verfahren zur herstellung eines vorbehandelten verbundsubstrats für ein elektronisches halbleiterbauelement
DE10324100B4 (de) Verfahren zur Herstellung eines robusten Halbleiterbauelements
DE19942679C1 (de) Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer
DE102020134222A1 (de) Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats und vorbehandeltes Verbundsubstrat
DE102021118315A1 (de) Verfahren zur Herstellung eines elektronischen Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: KROHER STROBEL RECHTS- UND PATENTANWAELTE PART, DE

R016 Response to examination communication