JPH0737815A - 改善された半導体材料及びその中に形成されたデバイスのスイッチング速度の制御方法 - Google Patents
改善された半導体材料及びその中に形成されたデバイスのスイッチング速度の制御方法Info
- Publication number
- JPH0737815A JPH0737815A JP5227114A JP22711493A JPH0737815A JP H0737815 A JPH0737815 A JP H0737815A JP 5227114 A JP5227114 A JP 5227114A JP 22711493 A JP22711493 A JP 22711493A JP H0737815 A JPH0737815 A JP H0737815A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- germanium
- region
- silicon
- free
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 47
- 239000000463 material Substances 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004140 cleaning Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- 239000010703 silicon Substances 0.000 claims description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 52
- 229910052732 germanium Inorganic materials 0.000 claims description 34
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 27
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 27
- 239000010931 gold Substances 0.000 claims description 21
- 229910052737 gold Inorganic materials 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 235000012431 wafers Nutrition 0.000 claims description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 15
- 229910052697 platinum Inorganic materials 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 10
- 238000011109 contamination Methods 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 239000007789 gas Substances 0.000 description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 6
- 238000011084 recovery Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007847 structural defect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 改善された半導体材料及びその中に形成され
たデバイスのスイッチング速度の制御方法を提供する。 【構成】 本発明は急峻に規定された不整転位（ＭＤ）
を生成する改善された方法；これら不整転位にＡｕをド
ーピングする新しい安価な方法に係り、本発明では不整
転位にＡｕ及びＰｔドーピングを組合せることにより、
任意の量のＡｕ及びデバイス構造中の不整転位のある種
の特定の配置より優れている。
たデバイスのスイッチング速度の制御方法を提供する。 【構成】 本発明は急峻に規定された不整転位（ＭＤ）
を生成する改善された方法；これら不整転位にＡｕをド
ーピングする新しい安価な方法に係り、本発明では不整
転位にＡｕ及びＰｔドーピングを組合せることにより、
任意の量のＡｕ及びデバイス構造中の不整転位のある種
の特定の配置より優れている。
Description
【０００１】
【産業上の利用分野】本発明はバイポーラパワー用半導
体デバイスの作製に使用するエピタキシャル材料の作製
プロセス、より具体的にはそのようなデバイスのパラメ
ータに依存するスイッチング速度や他の寿命の改善され
た制御を可能にする不整転位の使用を通して、エピタキ
シャル材料を作製するプロセスに係る。
体デバイスの作製に使用するエピタキシャル材料の作製
プロセス、より具体的にはそのようなデバイスのパラメ
ータに依存するスイッチング速度や他の寿命の改善され
た制御を可能にする不整転位の使用を通して、エピタキ
シャル材料を作製するプロセスに係る。
【０００２】
【従来の技術】シリコンバイポーラデバイスのスイッチ
ング速度は、デバイスの能動領域中に、重金属不純物を
導入することにより、増すことが知られている。不純物
は少数キャリヤ寿命を著しく減じ、その結果、逆方向回
復時間を短くする。金及び白金の不純物がしばしば用い
られ、このシリコン中に急速に拡散する。しかし、シリ
コン中のこれら不純物の固溶度は非常に小さく、それら
は欠陥、不規則な領域及び表面に析出したり、偏析する
ことが知られている。従って、それらの拡散は制御が困
難で、プロセス条件、特に拡散温度と時間及びある温度
範囲での（拡散後の）冷却速度に敏感である。
ング速度は、デバイスの能動領域中に、重金属不純物を
導入することにより、増すことが知られている。不純物
は少数キャリヤ寿命を著しく減じ、その結果、逆方向回
復時間を短くする。金及び白金の不純物がしばしば用い
られ、このシリコン中に急速に拡散する。しかし、シリ
コン中のこれら不純物の固溶度は非常に小さく、それら
は欠陥、不規則な領域及び表面に析出したり、偏析する
ことが知られている。従って、それらの拡散は制御が困
難で、プロセス条件、特に拡散温度と時間及びある温度
範囲での（拡散後の）冷却速度に敏感である。
【０００３】いずれもアリ・サリー（Ali Salih)による
１９９２年３月７日付けに付与された米国特許第５，０
９７，３０８号及び１９９２年４月７日付けに付与され
た米国特許第５，１０２，８１０号は、空乏領域中に不
整転位を用いることを通して、バイポーラパワー用デバ
イスのスイッチング速度を制御する方法に向けられてい
る。不整転位はシリコン／シリコン−ゲルマニウム界面
を生成することにより、エピタキシャル成長中に形成さ
れる。
１９９２年３月７日付けに付与された米国特許第５，０
９７，３０８号及び１９９２年４月７日付けに付与され
た米国特許第５，１０２，８１０号は、空乏領域中に不
整転位を用いることを通して、バイポーラパワー用デバ
イスのスイッチング速度を制御する方法に向けられてい
る。不整転位はシリコン／シリコン−ゲルマニウム界面
を生成することにより、エピタキシャル成長中に形成さ
れる。
【０００４】これらの特許となった発明の技術は、半導
体デバイス中の少数キャリヤ寿命を下げることを、利用
している。これはパワー用整流器のスイッチング速度、
特に不整転位を有する高速回復パワー整流器のスイッチ
ング速度を増すために使用でき、高少数キャリヤ寿命を
有する領域に近接して、低少数キャリヤ寿命を有するデ
バイスの局在領域を得ることが可能である。それはま
た、これら不整転位を適切な位置に配置する自由度を非
常に大きくする。不整転位は比較的小さな漏れ電流を生
じ、金属学的及び電気的に安定で、従って高パワー及び
高温用途で、デバイス特性は著しく劣ることはない。空
間電荷領域から不純物を除去するために、かつて不整転
位が用いられたプロセスとは異なり、特許となった発明
では、不整転位は直接少数キャリヤ寿命を減すために用
いられる。それらは金属不純物と同様、シリコンのエネ
ルギーギャップ中の深いエネルギー準位を伴うため、そ
れが可能になる。
体デバイス中の少数キャリヤ寿命を下げることを、利用
している。これはパワー用整流器のスイッチング速度、
特に不整転位を有する高速回復パワー整流器のスイッチ
ング速度を増すために使用でき、高少数キャリヤ寿命を
有する領域に近接して、低少数キャリヤ寿命を有するデ
バイスの局在領域を得ることが可能である。それはま
た、これら不整転位を適切な位置に配置する自由度を非
常に大きくする。不整転位は比較的小さな漏れ電流を生
じ、金属学的及び電気的に安定で、従って高パワー及び
高温用途で、デバイス特性は著しく劣ることはない。空
間電荷領域から不純物を除去するために、かつて不整転
位が用いられたプロセスとは異なり、特許となった発明
では、不整転位は直接少数キャリヤ寿命を減すために用
いられる。それらは金属不純物と同様、シリコンのエネ
ルギーギャップ中の深いエネルギー準位を伴うため、そ
れが可能になる。
【０００５】不整転位は“純粋な”シリコン（本質的に
Ｇｅを含まない）エピ層中のどこかに、数パーセントの
Ｇｅを含むシリコンの薄い層を成長させることによっ
て、形成される。Ｇｅを含まないシリコンと、数パーセ
ントのＧｅを含むシリコンの薄い層の２つの界面は、歪
む。なぜならば、境界を接する層の結晶格子は、正確に
は整合していないからである。その結果、転位はこれら
の界面に現れる。
Ｇｅを含まない）エピ層中のどこかに、数パーセントの
Ｇｅを含むシリコンの薄い層を成長させることによっ
て、形成される。Ｇｅを含まないシリコンと、数パーセ
ントのＧｅを含むシリコンの薄い層の２つの界面は、歪
む。なぜならば、境界を接する層の結晶格子は、正確に
は整合していないからである。その結果、転位はこれら
の界面に現れる。
【０００６】金属不純物及び電子ビーム照射によって形
成される構造的欠陥と異なり、不整転位はシリコン材料
を溶融させない高温プロセスには敏感でない、恒久的な
欠陥である。それらはまた局在し、Ｓｉデバイス中のよ
く規定された狭い領域中に、それらの影響をもつ。それ
らはエピタキシャル成長中形成され、金属不純物や構造
欠陥を導入するために用いるような、余分のプロセス工
程を必要としない。従って、不整転位は金属拡散に代る
より可能性のあるものとして、効果的に用いられ、それ
らの効果が局在していることにより、利点が加わる。不
整転位は従来の不純物導入技術より、著しく良好な結果
を得るための金属拡散の相補的なものとして、使用でき
る。回復特性を調整できる柔軟性は、同じデバイス中で
組合される不整転位及び金属不純物の両方の密度を調整
するとともに、転位の位置を調整することにより、達成
できる。
成される構造的欠陥と異なり、不整転位はシリコン材料
を溶融させない高温プロセスには敏感でない、恒久的な
欠陥である。それらはまた局在し、Ｓｉデバイス中のよ
く規定された狭い領域中に、それらの影響をもつ。それ
らはエピタキシャル成長中形成され、金属不純物や構造
欠陥を導入するために用いるような、余分のプロセス工
程を必要としない。従って、不整転位は金属拡散に代る
より可能性のあるものとして、効果的に用いられ、それ
らの効果が局在していることにより、利点が加わる。不
整転位は従来の不純物導入技術より、著しく良好な結果
を得るための金属拡散の相補的なものとして、使用でき
る。回復特性を調整できる柔軟性は、同じデバイス中で
組合される不整転位及び金属不純物の両方の密度を調整
するとともに、転位の位置を調整することにより、達成
できる。
【０００７】上述の特許のプロセスは、２％又は３％の
ゲルマニウムを有するシリコン層を成長させ、その後
“純粋な”シリコン層を成長させることにより、エピタ
キシー中にシリコン／シリコン−ゲルマニウム界面を形
成することを教えている。しかし、実際には反応系中に
残っている残留ゲルマニウムのため、シリコン−ゲルマ
ニウム層を形成した後、“純粋な”（本質的にゲルマニ
ウムを含まない）シリコン層を得ることは難しい。
ゲルマニウムを有するシリコン層を成長させ、その後
“純粋な”シリコン層を成長させることにより、エピタ
キシー中にシリコン／シリコン−ゲルマニウム界面を形
成することを教えている。しかし、実際には反応系中に
残っている残留ゲルマニウムのため、シリコン−ゲルマ
ニウム層を形成した後、“純粋な”（本質的にゲルマニ
ウムを含まない）シリコン層を得ることは難しい。
【０００８】
【発明が解決しようとする課題】本発明の基本的な目的
の１つは、シリコン−ゲルマニウム層を作製した後に、
エピタキシー中ＣＶＤ反応容器中で、ゲルマニウムで汚
染されていないシリコン層が形成できる方法を提供する
ことである。
の１つは、シリコン−ゲルマニウム層を作製した後に、
エピタキシー中ＣＶＤ反応容器中で、ゲルマニウムで汚
染されていないシリコン層が形成できる方法を提供する
ことである。
【０００９】特許の方法は空乏領域の中央付近に、シリ
コン／シリコン−ゲルマニウム界面を置くことを教えて
いる。本発明は空乏層の境界の近くか、外側にさえ、不
整転位領域を置く可能性を提供する。
コン／シリコン−ゲルマニウム界面を置くことを教えて
いる。本発明は空乏層の境界の近くか、外側にさえ、不
整転位領域を置く可能性を提供する。
【００１０】本発明はまた、エピ層の成長中、エピ反応
容器中に、エピ層を上に成長させる基板ウエハの間に、
Ａｕドープウエハを置くことが、Ａｕの有用な源となる
ことも教えている。成長したエピ層は十分なＡｕをとり
込み、Ａｕは拡散し、不整転位領域中で主に終る。
容器中に、エピ層を上に成長させる基板ウエハの間に、
Ａｕドープウエハを置くことが、Ａｕの有用な源となる
ことも教えている。成長したエピ層は十分なＡｕをとり
込み、Ａｕは拡散し、不整転位領域中で主に終る。
【００１１】疑いもなく、ここで述べるプロセスは本質
的に全体がエピタキシャルで、完全に単一ＣＶＤ反応容
器内で行うことができる。その点において、ジョセフ・
チャン（Joseph Chan)らにより１９９３年２月９日申請
された審査中の特許出願第０８／０１５，３８４号に明
らかにされているプロセス及び材料と同様である。上記
審査中の特許出願は、多層エピタキシャル構造とその作
製方法と題し、本件と権利者を同じくする。その特許出
願は、高濃度ドープ層を低濃度ドープ基板上に成長させ
る全エピタキシャルプロセスを教えている。外方拡散を
最小にするため、基板は水素清浄化により空にされる非
常に薄くかつ高濃度ドープのシリコン層を成長させるこ
とにより、“キャップ”される。次に、エピタキシャル
層をキャップされた基板上に、成長させる。これらの特
徴は、本発明で効果的に用いられ、それはより有利な結
果を得るため、サリー（Shalih) の特許のいくつかの特
徴を組合せている。
的に全体がエピタキシャルで、完全に単一ＣＶＤ反応容
器内で行うことができる。その点において、ジョセフ・
チャン（Joseph Chan)らにより１９９３年２月９日申請
された審査中の特許出願第０８／０１５，３８４号に明
らかにされているプロセス及び材料と同様である。上記
審査中の特許出願は、多層エピタキシャル構造とその作
製方法と題し、本件と権利者を同じくする。その特許出
願は、高濃度ドープ層を低濃度ドープ基板上に成長させ
る全エピタキシャルプロセスを教えている。外方拡散を
最小にするため、基板は水素清浄化により空にされる非
常に薄くかつ高濃度ドープのシリコン層を成長させるこ
とにより、“キャップ”される。次に、エピタキシャル
層をキャップされた基板上に、成長させる。これらの特
徴は、本発明で効果的に用いられ、それはより有利な結
果を得るため、サリー（Shalih) の特許のいくつかの特
徴を組合せている。
【００１２】エピタキシャルプロセスを行うとき、ＣＶ
Ｄ反応容器中に必要な高不純物濃度からのガス流線及び
反応容器表面の汚染を最小にするため、ＣＶＤ反応容器
中で独特のガス流システムを用いる。そのシステムはＣ
ＶＤ反応容器用ガス流システムと題するジョセフ・チャ
ン（Joseph Chan)により、本件と権利者を同じくする１
９９３年２月９日申請の審査中の特許出願第０８／０１
５，６５８号に述べられている。そこに述べられている
ガス流システムは、本発明中で用いると有利である。
Ｄ反応容器中に必要な高不純物濃度からのガス流線及び
反応容器表面の汚染を最小にするため、ＣＶＤ反応容器
中で独特のガス流システムを用いる。そのシステムはＣ
ＶＤ反応容器用ガス流システムと題するジョセフ・チャ
ン（Joseph Chan)により、本件と権利者を同じくする１
９９３年２月９日申請の審査中の特許出願第０８／０１
５，６５８号に述べられている。そこに述べられている
ガス流システムは、本発明中で用いると有利である。
【００１３】従って、本発明の基本的な目的は、改善さ
れた半導体材料と、少数キャリヤ寿命を制御する方法
を、提供することである。この寿命で、形成されるデバ
イスのスイッチング速度を制御する。デバイスの形成に
おいては、ゲルマニウムを含む層の後に、ＣＶＤ反応容
器中で形成されるシリコン層のゲルマニウム汚染が、本
質的に減少する。
れた半導体材料と、少数キャリヤ寿命を制御する方法
を、提供することである。この寿命で、形成されるデバ
イスのスイッチング速度を制御する。デバイスの形成に
おいては、ゲルマニウムを含む層の後に、ＣＶＤ反応容
器中で形成されるシリコン層のゲルマニウム汚染が、本
質的に減少する。
【００１４】改善された半導体材料と少数キャリヤ寿命
を制御する方法を提供することが、本発明のもう１つの
目的である。たとえば、この寿命制御の助けにより、不
整転位プロセスと相補的に、金及び白金不純物を同時に
拡散させてその中に形成されたデバイスの、スイッチン
グ速度が制御される。
を制御する方法を提供することが、本発明のもう１つの
目的である。たとえば、この寿命制御の助けにより、不
整転位プロセスと相補的に、金及び白金不純物を同時に
拡散させてその中に形成されたデバイスの、スイッチン
グ速度が制御される。
【００１５】改善された半導体材料とその中に形成され
たデバイスの領域中の少数キャリヤ寿命を制御する方法
を提供し、不整転位は空乏領域の近くか外側の領域中、
又は順方向デバイス接合の場合は、空間電荷領域の外側
に配置することが、本発明のもう１つの目的である。
たデバイスの領域中の少数キャリヤ寿命を制御する方法
を提供し、不整転位は空乏領域の近くか外側の領域中、
又は順方向デバイス接合の場合は、空間電荷領域の外側
に配置することが、本発明のもう１つの目的である。
【００１６】改善された半導体材料とその中に形成され
たデバイスの特定の領域中の少数キャリヤ寿命を制御す
る方法を提供し、エピサセプタ中のウエハの１つを、他
のウエハ用の金の源として、金ドープウエハで置き代え
ることにより、エピ成長工程中、金拡散を行うことが、
本発明のもう１つの目的である。
たデバイスの特定の領域中の少数キャリヤ寿命を制御す
る方法を提供し、エピサセプタ中のウエハの１つを、他
のウエハ用の金の源として、金ドープウエハで置き代え
ることにより、エピ成長工程中、金拡散を行うことが、
本発明のもう１つの目的である。
【００１７】
【課題を解決するための手段】本発明の一視点に従う
と、改善されたエピタキシャル材料（図２参照）を作製
する方法が、提供される。ＣＶＤ反応容器中で、エピタ
キシャル層をシリコン基板上に成長させる。層は不整転
位を含む第１の領域を含む。たとえば、３％のゲルマニ
ウムを含む２μ厚のシリコン層を成長させるため、基板
温度を１１５０℃に下げた時、反応容器中に、ゲルマニ
ウムを含むガスを導入する。次に室を清浄化する。次
に、本質的にゲルマニウムを含まないシリコン層を、再
び２μの厚さに成長させる。第２のゲルマニウムを含む
２μ厚の層を成長させるために、ゲルマニウムを含んだ
ガスを、容器中に導入する。第２のゲルマニウムを含ん
だ層を形成した後、室を清浄化する。この清浄化中、温
度を上昇させる。第２のゲルマニウム層のエッチングさ
れた表面上に、第２の本質的にゲルマニウムを含まない
シリコン層（２μ厚）を成長させる。室を再び清浄化す
る。次に、もう１つの２μ厚の本質的にゲルマニウムを
含まないシリコン層を形成する。最後に、その主要部分
を除くため、この最後の層の表面をエッチングする。シ
リコン層表面の約１ミクロンをエッチバックするため、
ＨＣｌガスを導入する。これは気相堆積容器の壁に沈殿
した好ましくないゲルマニウム残留物を除去するため
で、それによってそれ以上の好ましくないシリコン・ゲ
ルマニウム堆積が防止される。
と、改善されたエピタキシャル材料（図２参照）を作製
する方法が、提供される。ＣＶＤ反応容器中で、エピタ
キシャル層をシリコン基板上に成長させる。層は不整転
位を含む第１の領域を含む。たとえば、３％のゲルマニ
ウムを含む２μ厚のシリコン層を成長させるため、基板
温度を１１５０℃に下げた時、反応容器中に、ゲルマニ
ウムを含むガスを導入する。次に室を清浄化する。次
に、本質的にゲルマニウムを含まないシリコン層を、再
び２μの厚さに成長させる。第２のゲルマニウムを含む
２μ厚の層を成長させるために、ゲルマニウムを含んだ
ガスを、容器中に導入する。第２のゲルマニウムを含ん
だ層を形成した後、室を清浄化する。この清浄化中、温
度を上昇させる。第２のゲルマニウム層のエッチングさ
れた表面上に、第２の本質的にゲルマニウムを含まない
シリコン層（２μ厚）を成長させる。室を再び清浄化す
る。次に、もう１つの２μ厚の本質的にゲルマニウムを
含まないシリコン層を形成する。最後に、その主要部分
を除くため、この最後の層の表面をエッチングする。シ
リコン層表面の約１ミクロンをエッチバックするため、
ＨＣｌガスを導入する。これは気相堆積容器の壁に沈殿
した好ましくないゲルマニウム残留物を除去するため
で、それによってそれ以上の好ましくないシリコン・ゲ
ルマニウム堆積が防止される。
【００１８】いくつかの不整転位の第２の領域を、第１
の領域から離れた位置に形成してもよい。不整転位の第
３の領域を、第２の領域から離れた位置に、形成しても
よい。
の領域から離れた位置に形成してもよい。不整転位の第
３の領域を、第２の領域から離れた位置に、形成しても
よい。
【００１９】次に材料はＰ／Ｎ接合を形成するため、拡
散工程を行う。
散工程を行う。
【００２０】方法は更に、第１の領域中に金及び白金不
純物を同時に導入する工程を含む。
純物を同時に導入する工程を含む。
【００２１】本発明の第２の視点に従うと、中にバイポ
ーラパワー用半導体デバイスを作製する材料が提供され
る。その材料は第１及び第２の表面領域を有するシリコ
ン基板を含む。エピタキシャル層が、基板上に形成され
る。エピタキシャル層は最終的なデバイス中で、第１の
伝導形の空乏領域となる層を含む。エピタキシャル層中
の領域は、上述のような不整転位を生じる条件下で、形
成される。
ーラパワー用半導体デバイスを作製する材料が提供され
る。その材料は第１及び第２の表面領域を有するシリコ
ン基板を含む。エピタキシャル層が、基板上に形成され
る。エピタキシャル層は最終的なデバイス中で、第１の
伝導形の空乏領域となる層を含む。エピタキシャル層中
の領域は、上述のような不整転位を生じる条件下で、形
成される。
【００２２】金及び白金不純物は、別の拡散により、同
時に不整転位の領域中に導入される。
時に不整転位の領域中に導入される。
【００２３】これらの目的及び後に明らかになる他の目
的のために、本発明は改善された半導体材料とその中に
形成されるデバイスの速度を制御する方法に係る。それ
らについては図面を参照しながら以下で詳細に述べ、特
許請求の範囲で規定される。
的のために、本発明は改善された半導体材料とその中に
形成されるデバイスの速度を制御する方法に係る。それ
らについては図面を参照しながら以下で詳細に述べ、特
許請求の範囲で規定される。
【００２４】本発明は空乏領域中又は近くに形成された
不整転位領域を利用する。これらの領域はパワー整流器
のスイッチング特性を増すための金属拡散に代るか、補
う働きをする。不整転位は整流器のようなバイポーラ・
パワー用半導体デバイスになる材料の空乏領域中のシリ
コン・エピタキシャル層内に、整流性接合を拡散する前
に、形成される。不整転位は寿命キラー及び金属不純物
のゲッタサイトとしても働く。好ましくは金及び白金の
混合物である少量の金属原子は、不整転位領域中に同時
に拡散され、不整転位領域の外側より、その中で高濃度
でとどまり、表面及び残った空乏領域には、最少の金属
析出物しか残さない。もし不整転位領域の位置を適切に
選ぶなら、最終結果は比較的低い順方向電圧と漏れ電流
を有する非常に速いスイッチング整流器になる。
不整転位領域を利用する。これらの領域はパワー整流器
のスイッチング特性を増すための金属拡散に代るか、補
う働きをする。不整転位は整流器のようなバイポーラ・
パワー用半導体デバイスになる材料の空乏領域中のシリ
コン・エピタキシャル層内に、整流性接合を拡散する前
に、形成される。不整転位は寿命キラー及び金属不純物
のゲッタサイトとしても働く。好ましくは金及び白金の
混合物である少量の金属原子は、不整転位領域中に同時
に拡散され、不整転位領域の外側より、その中で高濃度
でとどまり、表面及び残った空乏領域には、最少の金属
析出物しか残さない。もし不整転位領域の位置を適切に
選ぶなら、最終結果は比較的低い順方向電圧と漏れ電流
を有する非常に速いスイッチング整流器になる。
【００２５】本発明のプロセスは、約２５ナノ秒のスイ
ッチング速度と、約７００ないし８００ボルトの降伏電
圧を有する整流器で、その有効性が示されてきた。プロ
セスは特に、１０００ボルト未満での高電圧、超高速ス
イッチングパワー整流器に用いるのが適している。
ッチング速度と、約７００ないし８００ボルトの降伏電
圧を有する整流器で、その有効性が示されてきた。プロ
セスは特に、１０００ボルト未満での高電圧、超高速ス
イッチングパワー整流器に用いるのが適している。
【００２６】
【実施例】好ましい実施例の記述 一例として、プロセスは＜１−０−０＞の結晶方向を有
する．００５Ωcm以下の抵抗率のヒ素ドープシリコンの
Ｎ形基板１０（図１参照）で出発する。基板は上記で引
用した特許出願第０８／０１５，３８４号で教えられて
いるように、キャップをするのが好ましい。Ｎ−シリコ
ンエピタキシャル層を、基板上に（気相堆積容器中で）
成長させる。このエピ層中に、不整転位を有する３つの
領域を成長させる。領域の配置は、プロセスが終った
時、これらの不整転位領域が十分に逆バイアスされるＰ
−Ｎ接合である空乏領域中又は近接するようにする。
する．００５Ωcm以下の抵抗率のヒ素ドープシリコンの
Ｎ形基板１０（図１参照）で出発する。基板は上記で引
用した特許出願第０８／０１５，３８４号で教えられて
いるように、キャップをするのが好ましい。Ｎ−シリコ
ンエピタキシャル層を、基板上に（気相堆積容器中で）
成長させる。このエピ層中に、不整転位を有する３つの
領域を成長させる。領域の配置は、プロセスが終った
時、これらの不整転位領域が十分に逆バイアスされるＰ
−Ｎ接合である空乏領域中又は近接するようにする。
【００２７】各不整転位領域は、ゲルマニウムを含まな
いシリコンの２ミクロンの層で分離された３％のゲルマ
ニウムを有するシリコンの２つの２ミクロン厚の層から
成る（図２参照）。２ミクロン厚のシリコン部分層の２
つの層は、第２のSiGe層の最上部上に、堆積させる。
いシリコンの２ミクロンの層で分離された３％のゲルマ
ニウムを有するシリコンの２つの２ミクロン厚の層から
成る（図２参照）。２ミクロン厚のシリコン部分層の２
つの層は、第２のSiGe層の最上部上に、堆積させる。
【００２８】より具体的には、基板１０のキャップされ
た表面１２上に、エピタキシャル層を成長させる。デバ
イス完成後、エピタキシャル層はＮ++外方拡散バッファ
領域１４を含むであろう。Ｐ+ 拡散領域１８は、Ｐ−Ｎ
接合２０を生成させるため、このエピタキシャル層中に
形成する。もしこのＰ−Ｎ接合が逆バイアスされるな
ら、空乏領域１６はバイアス電圧を維持するであろう。
た表面１２上に、エピタキシャル層を成長させる。デバ
イス完成後、エピタキシャル層はＮ++外方拡散バッファ
領域１４を含むであろう。Ｐ+ 拡散領域１８は、Ｐ−Ｎ
接合２０を生成させるため、このエピタキシャル層中に
形成する。もしこのＰ−Ｎ接合が逆バイアスされるな
ら、空乏領域１６はバイアス電圧を維持するであろう。
【００２９】空乏領域１６は不整転位を含む領域２８、
３０及び３２により分離された領域２２、２４及び２６
を有するＮ形シリコンを含む。各不整転位領域２８、３
０及び３２は、それぞれ約２ミクロン厚の５つの層で形
成されると望ましい。
３０及び３２により分離された領域２２、２４及び２６
を有するＮ形シリコンを含む。各不整転位領域２８、３
０及び３２は、それぞれ約２ミクロン厚の５つの層で形
成されると望ましい。
【００３０】不整転位を含む典型的な領域２８、３０及
び３２が、図２に示されている。ＣＶＤ反応容器の温度
を１０５０℃に５０℃下ると、約３％ゲルマニウムの第
１のゲルマニウムを含む層３４（Ｓｉ／Ｇｅ）が成長す
る。それは約２ミクロンの厚さである。次の４分間で、
室中のガスを清浄化するため、水素浄化を行う。次に、
第１の本質的にゲルマニウムを含まないシリコン層３６
を、層３４上に成長させる。層３６はまた、約２ミクロ
ンの厚さである。
び３２が、図２に示されている。ＣＶＤ反応容器の温度
を１０５０℃に５０℃下ると、約３％ゲルマニウムの第
１のゲルマニウムを含む層３４（Ｓｉ／Ｇｅ）が成長す
る。それは約２ミクロンの厚さである。次の４分間で、
室中のガスを清浄化するため、水素浄化を行う。次に、
第１の本質的にゲルマニウムを含まないシリコン層３６
を、層３４上に成長させる。層３６はまた、約２ミクロ
ンの厚さである。
【００３１】層３６の最上部上に、第２のゲルマニウム
を含む層３８（Ｓｉ／Ｇｅ）を成長させるが、これは組
成及び厚さが、層３４と同様である。この後、再度清浄
化する。この清浄化中、温度は１１００℃にあげられ
る。層３８上に、もう１つの本質的にゲルマニウムを含
まない層４０を成長させる。次に、もう一度清浄化し、
別の本質的にゲルマニウムを含まない層４２を成長させ
る。シリコン部分層４０及び４２は、それぞれ約２ミク
ロンの厚さである。最後に、ガスエッチにより、層４２
の一部を除去し、更に４分間で水素浄化により、エッチ
ングガスを除去する。
を含む層３８（Ｓｉ／Ｇｅ）を成長させるが、これは組
成及び厚さが、層３４と同様である。この後、再度清浄
化する。この清浄化中、温度は１１００℃にあげられ
る。層３８上に、もう１つの本質的にゲルマニウムを含
まない層４０を成長させる。次に、もう一度清浄化し、
別の本質的にゲルマニウムを含まない層４２を成長させ
る。シリコン部分層４０及び４２は、それぞれ約２ミク
ロンの厚さである。最後に、ガスエッチにより、層４２
の一部を除去し、更に４分間で水素浄化により、エッチ
ングガスを除去する。
【００３２】不整転位の各多層領域は、約１０ミクロン
の厚さを有する。領域は約１３ミクロン厚のＮ−シリコ
ン領域２４及び２６により、分離されている。不整転位
の領域３２の表面に隣接して、約４５ミクロン厚のシリ
コンバッファを成長させる。バッファの一部には、Ｐ／
Ｎ接合２０を有するＰ+ 形領域１８を形成するため、Ｐ
形不純物を拡散させる。不整転位の領域は、接合２０に
近接することが望ましい。
の厚さを有する。領域は約１３ミクロン厚のＮ−シリコ
ン領域２４及び２６により、分離されている。不整転位
の領域３２の表面に隣接して、約４５ミクロン厚のシリ
コンバッファを成長させる。バッファの一部には、Ｐ／
Ｎ接合２０を有するＰ+ 形領域１８を形成するため、Ｐ
形不純物を拡散させる。不整転位の領域は、接合２０に
近接することが望ましい。
【００３３】図３は不整転位領域２８及び３０が、空乏
領域１６のちょうど外側に配置されている場合を示す。
不整転位領域は、先に述べ、図２に示したものと同じで
ある。しかし、１、２又はそれ以上のＧｅドープ層を有
することが望ましい。
領域１６のちょうど外側に配置されている場合を示す。
不整転位領域は、先に述べ、図２に示したものと同じで
ある。しかし、１、２又はそれ以上のＧｅドープ層を有
することが望ましい。
【００３４】この系の利点は、基本的に漏れ電流ＩＲと
重要さは下るが、順方向電圧降下Ｖｆに見い出される。
空乏層中のホットエレクトロン生成は、これまでＩＲの
最大成分であった。少数キャリヤ寿命を下るために、
（これを達成する現在の標準的な方式と同じく）ウエハ
全体に金属不純物を拡散させることは、ＩＲを増すこと
が知られている。なぜなら、ＩＲの生成成分は、寿命に
反比例するからである。
重要さは下るが、順方向電圧降下Ｖｆに見い出される。
空乏層中のホットエレクトロン生成は、これまでＩＲの
最大成分であった。少数キャリヤ寿命を下るために、
（これを達成する現在の標準的な方式と同じく）ウエハ
全体に金属不純物を拡散させることは、ＩＲを増すこと
が知られている。なぜなら、ＩＲの生成成分は、寿命に
反比例するからである。
【００３５】 ＩＲ（gen)＝ｑｎｉ（空乏領域の体積）／ｎ・τ ここで、ＩＲ（gen)は漏れ電流の生成部分である。ｎｉ
は真性キャリヤ濃度である。ｑは電子の電荷（１．６×
１０-19 クーロン）である。τは寿命である。ｎは定数
である。禁制帯中央のエネルギーレベルではｎ＝２。も
し空乏層中のτが大きいと、ＩＲは小さい。もし空乏領
域のすぐ外側のτが小さければ、整流器が順方向バイア
スされた時、空間電荷領域中の電荷は、そこでの再結合
により消え、それによってスイッチング時間は速くな
る。この場合、不整転位は図１の場合と同じスイッチン
グ時間を達成するために、より多くの領域か、各２μ領
域中でより多くのゲルマニウムをもつか、より多くの金
又は白金をもつ必要がある。場合によっては、不整転位
領域の１つのみが、好ましい実施例である可能性もあ
る。同様の理由は、空間電荷領域の場合に対し、特別の
場合にあてはまる。
は真性キャリヤ濃度である。ｑは電子の電荷（１．６×
１０-19 クーロン）である。τは寿命である。ｎは定数
である。禁制帯中央のエネルギーレベルではｎ＝２。も
し空乏層中のτが大きいと、ＩＲは小さい。もし空乏領
域のすぐ外側のτが小さければ、整流器が順方向バイア
スされた時、空間電荷領域中の電荷は、そこでの再結合
により消え、それによってスイッチング時間は速くな
る。この場合、不整転位は図１の場合と同じスイッチン
グ時間を達成するために、より多くの領域か、各２μ領
域中でより多くのゲルマニウムをもつか、より多くの金
又は白金をもつ必要がある。場合によっては、不整転位
領域の１つのみが、好ましい実施例である可能性もあ
る。同様の理由は、空間電荷領域の場合に対し、特別の
場合にあてはまる。
【００３６】上述のように、シリコンデバイスのスイッ
チング速度を増すことは、従来重金属不純物の導入によ
り実現してきたが、それは少数キャリヤ寿命を減少さ
せ、従ってより短い回復時間を有するデバイスを生じ
る。しかし、用いられてきた金及び白金のような金属不
純物のために、ＩＲは高くなる。
チング速度を増すことは、従来重金属不純物の導入によ
り実現してきたが、それは少数キャリヤ寿命を減少さ
せ、従ってより短い回復時間を有するデバイスを生じ
る。しかし、用いられてきた金及び白金のような金属不
純物のために、ＩＲは高くなる。
【００３７】本発明の特別な場合、パワー用整流器のよ
うなデバイス中のスイッチング速度を増すために、金属
拡散とともに、不整転位が用いられる。不整転位は金属
不純物の捕獲位置として働く。金属不純物はシリコン全
体を貫いて拡散し、領域が形成されるとともに、不整転
位領域中に集まり、表面及び空乏領域の他の部分に比
べ、比較的高濃度で、そられの領域にとどまる。これら
金属不純物の源は、気相堆積反応容器中の金ドープウエ
ハでよい。
うなデバイス中のスイッチング速度を増すために、金属
拡散とともに、不整転位が用いられる。不整転位は金属
不純物の捕獲位置として働く。金属不純物はシリコン全
体を貫いて拡散し、領域が形成されるとともに、不整転
位領域中に集まり、表面及び空乏領域の他の部分に比
べ、比較的高濃度で、そられの領域にとどまる。これら
金属不純物の源は、気相堆積反応容器中の金ドープウエ
ハでよい。
【００３８】最大の結果は、領域が形成された後、不整
転位領域中に金及び白金不純物を同時に拡散することに
よって得られる。これは金属ドーパントとして、金及び
白金薄膜状スピン−オンを用いることにより、提供でき
る。金属は異なる活性化エネルギーをもつため、異なる
別々のトラップエネルギーが存在すると信じられる。８
１０℃における６０分の金及び白金の拡散により、２５
〜３０ナノ秒範囲のスイッチング時間を有するパワー用
整流器が得られた。
転位領域中に金及び白金不純物を同時に拡散することに
よって得られる。これは金属ドーパントとして、金及び
白金薄膜状スピン−オンを用いることにより、提供でき
る。金属は異なる活性化エネルギーをもつため、異なる
別々のトラップエネルギーが存在すると信じられる。８
１０℃における６０分の金及び白金の拡散により、２５
〜３０ナノ秒範囲のスイッチング時間を有するパワー用
整流器が得られた。
【００３９】本発明は不整転位技術の実際的な応用であ
ることを、認識する必要がある。不整転位には、シリコ
ンの禁制帯中の深いエネルギー準位が付随する。不整転
位は局在した寿命キラーとして働く。そのような不整転
位を用いることは制御可能で、パワー用整流器のスイッ
チング速度を増し、多層デバイスの少数キャリヤ寿命を
減すための、清浄な技術である。
ることを、認識する必要がある。不整転位には、シリコ
ンの禁制帯中の深いエネルギー準位が付随する。不整転
位は局在した寿命キラーとして働く。そのような不整転
位を用いることは制御可能で、パワー用整流器のスイッ
チング速度を増し、多層デバイスの少数キャリヤ寿命を
減すための、清浄な技術である。
【００４０】加えて、不整転位は金属不純物の有効な捕
獲位置である。少量の金及び白金は、不整転位の領域中
に容易に導入でき、残ったシリコン層の金属不純物析出
は最小になる。
獲位置である。少量の金及び白金は、不整転位の領域中
に容易に導入でき、残ったシリコン層の金属不純物析出
は最小になる。
【００４１】説明するという目的のために、本発明のた
だ１つの実施例についてのみ述べたが、多くの変形及び
修正が可能なことは、明らかである。特許請求の範囲で
規定されるように、本発明の視点の内に入るこれら変形
及び修正のすべてを含むことを意図している。
だ１つの実施例についてのみ述べたが、多くの変形及び
修正が可能なことは、明らかである。特許請求の範囲で
規定されるように、本発明の視点の内に入るこれら変形
及び修正のすべてを含むことを意図している。
【図１】不整転位の３つの離れた配置を示す。本発明の
実施例の１つの材料中に形成されたバイポーラパワー用
半導体デバイスの一部の概略断面図。
実施例の１つの材料中に形成されたバイポーラパワー用
半導体デバイスの一部の概略断面図。
【図２】図１に示された不整転位のこれら３つの領域の
１つの概略断面図。
１つの概略断面図。
【図３】図１と同様であるが、本発明のもう１つの実施
例の概略断面図。
例の概略断面図。
１０ 基板 １２ 表面 １４ バッファ領域 １６ 空乏領域 １８ 拡散領域 ２０ ＰＮ接合 ２２、２４、２６ 領域 ２８、３０ 領域、不整転位領域 ３２ 領域 ３４ 層 ３６ シリコン層、層 ３８ 層 ４０ 層、ゲルマニウムを含まない層 ４２ シリコン部分層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デニス ガービス アメリカ合衆国．ニューヨーク，ハンチン グトン ステーション，ダービイ ドライ ヴ 29 (72)発明者 ヴィレム ジー．アイントーフェン アメリカ合衆国．08507 ニュージャーシ イ，ベル ミード，タウンシップ レーン ロード 485
Claims (30)
- 【請求項１】 不整転位を含む領域を形成する条件下
で、シリコンウエハ上にエピタキシャル層を成長させる
ことにより、ＣＶＤ反応容器中でエピタキシャル材料を
作製し、ウエハは与えられた温度にある方法において、
該方法は、 Ｓｉウエハの温度を下げる工程と、数パーセントのゲル
マニウムを含むシリコン層を成長させるため、該反応容
器中にゲルマニウムを含むガスを導入する工程と、室を
清浄化する工程と、最初の温度にウエハを加熱する工程
と、本質的にＧｅを含まないＳｉ層を成長させる工程
と、第２のＧｅを含まないＳｉ層を成長させる工程と、
最後の層の表面をエッチングし、その一部を除き、室を
清浄化する工程とを含むことを特徴とする方法。 - 【請求項２】 該反応容器の第１の清浄化の後に、本質
的にＧｅを含まないＳｉ層を成長させる工程と、数パー
セントのゲルマニウムを含むシリコン層を成長させるた
め、該反応容器中にゲルマニウムを含むガスを導入する
工程及び該室を清浄化する工程とが更に含まれる請求項
１記載の方法。 - 【請求項３】 請求項２に述べられた３つの工程を、２
回又はそれ以上更に含む請求項２記載の方法。 - 【請求項４】 該第１のゲルマニウムを含まない層上
に、第２のゲルマニウムを含む層を形成するため、該室
にゲルマニウムを含むガスを導入する工程を更に含む請
求項１記載の方法。 - 【請求項５】 該第２のゲルマニウムを含んだ層が形成
された後、該室を清浄化する工程が更に含まれる請求項
２記載の方法。 - 【請求項６】 該第２の本質的にゲルマニウムを含まな
いシリコン層の成長工程は、第１の本質的にゲルマニウ
ムを含まないシリコン部分層を成長させる工程と、該室
を清浄化する工程及び第２の本質的にゲルマニウムを含
まないシリコン部分層を成長させる工程とを含む請求項
４記載の方法。 - 【請求項７】 該第２のゲルマニウムを含まないシリコ
ン層から離れたエピタキシャル層中に、不整転位の第２
の領域を形成する工程が更に含まれる請求項１記載の方
法。 - 【請求項８】 該第２の領域から離れたエピタキシャル
層中に、不整転位の第３の領域を形成する工程が更に含
む請求項７記載の方法。 - 【請求項９】 不整転位の領域に近接して、Ｐ／Ｎ接合
を形成するため、エピタキシャル層の一部に、基板とは
相対する伝導形の拡散する工程を更に含む請求項１記載
の方法。 - 【請求項１０】 該不整転位の領域中に、金及び白金不
純物を同時に導入する工程が更に含まれる請求項１記載
の方法。 - 【請求項１１】 第１及び第２の表面領域を有するシリ
コン基板、第１の伝導形の空乏領域及び第２の伝導形の
領域を含む前記基板中に形成されたエピタキシャル層を
含み、前記エピタキシャル層中の領域は不整転位を生じ
る条件下で形成され、前記領域はゲルマニウムを含むシ
リコンの第１の層、本質的にゲルマニウムを含まないシ
リコンの第１の層、ゲルマニウムを含むシリコンの第２
の層及び本質的にゲルマニウムを含まないシリコンの第
２の層を含む半導体デバイスの作製に有用な材料。 - 【請求項１２】 本質的にゲルマニウムを含まないシリ
コンの前記第２の層は、本質的にゲルマニウムを含まな
いシリコンの第１及び第２の隣接した部分層を含む請求
項１１記載の材料。 - 【請求項１３】 前記第１のゲルマニウムを含む層は、
約２ミクロンの厚さである請求項１１記載の材料。 - 【請求項１４】 前記第１の本質的にゲルマニウムを含
まない層は、約２ミクロンの厚さである請求項１１記載
の材料。 - 【請求項１５】 前記第１及び第２の部分層のそれぞれ
は、約２ミクロンの厚さである請求項１２記載の材料。 - 【請求項１６】 前記領域中に金及び白金不純物を更に
含む請求項１１記載の材料。 - 【請求項１７】 前記領域は第１の伝導形の前記領域と
第２の伝導形の前記領域の間の接合に近接して形成され
る請求項１１記載の材料。 - 【請求項１８】 前記第１のゲルマニウムを含む層は、
約３％のゲルマニウムを含む請求項１１記載の材料。 - 【請求項１９】 前記第２のゲルマニウムを含む層は、
約３％のゲルマニウムを含む請求項１１記載の材料。 - 【請求項２０】 不整転位を生じる条件下で形成された
前記エピタキシャル層中の第２の領域が更に含まれる請
求項１１記載の材料。 - 【請求項２１】 前記第１及び第２の領域は、相互に分
離されている請求項２０記載の材料。 - 【請求項２２】 不整転位を生じる条件下で形成された
前記エピタキシャル層中の第３の領域が更に含まれる請
求項２０記載の材料。 - 【請求項２３】 前記第３の領域は前記第２の領域から
分離されている請求項２１記載の材料。 - 【請求項２４】 エピ成長を変えるエピウエハのプロセ
スは、ウエハ中へのＰｔ及びＡｕの同時拡散工程を含む
請求項１、２又は３記載の方法。 - 【請求項２５】 エピ成長中、エピ反応容器中の１つの
ウエハは、金ドープウエハで、それは反応容器中の他の
ウエハのためのＡｕの源として働き、Ａｕのドーピング
はエピ成長中に起り、別の堆積及び拡散工程を必要とし
ない請求項１、２又は３記載の方法。 - 【請求項２６】 不整転位の配置は、ウエハが整流器に
加工された後、２つの不整転位領域が降伏の時、空乏領
域の２つの境界のすぐ外側にあるようにする不整転位の
２つの領域を有するエピウエハの作製方法。 - 【請求項２７】 空乏層は降伏電圧にはなく、整流器が
低漏れ電流を必要とする電圧にある請求項２６記載の方
法。 - 【請求項２８】 ウエハは３、４又は５層デバイスに加
工され、空乏層は接合の１つの空乏層である請求項２６
記載の方法。 - 【請求項２９】 不整転位を順方向バイアス整流器の空
間電荷領域のすぐ外側に配置する請求項６記載の方法。 - 【請求項３０】 ２つの不整転位領域の内の１つのみを
配置する請求項２６、２７、２８又は２９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US082951 | 1993-07-01 | ||
| US08/082,951 US5342805A (en) | 1993-07-01 | 1993-07-01 | Method of growing a semiconductor material by epilaxy |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0737815A true JPH0737815A (ja) | 1995-02-07 |
| JP2638737B2 JP2638737B2 (ja) | 1997-08-06 |
Family
ID=22174496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5227114A Expired - Lifetime JP2638737B2 (ja) | 1993-07-01 | 1993-09-13 | 改善された半導体材料及びその中に形成されたデバイスのスイッチング速度の制御方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5342805A (ja) |
| EP (1) | EP0632486B1 (ja) |
| JP (1) | JP2638737B2 (ja) |
| KR (1) | KR0166989B1 (ja) |
| DE (1) | DE69425787T2 (ja) |
| HK (1) | HK1011793A1 (ja) |
| SG (1) | SG47620A1 (ja) |
| TW (1) | TW228608B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199734A (ja) * | 1995-12-20 | 1997-07-31 | General Instr Corp Of Delaware | シリコン・ゲルマニウム層の最適な配置構成を有する高電圧シリコン・ダイオード |
| JP2015149346A (ja) * | 2014-02-05 | 2015-08-20 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2020205304A (ja) * | 2019-06-14 | 2020-12-24 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999053553A2 (en) | 1998-04-09 | 1999-10-21 | Koninklijke Philips Electronics N.V. | Semiconductor device having a rectifying junction and method of manufacturing same |
| US6858503B1 (en) * | 2003-02-05 | 2005-02-22 | Advanced Micro Devices, Inc. | Depletion to avoid cross contamination |
| JP5067381B2 (ja) * | 2009-02-19 | 2012-11-07 | 東京エレクトロン株式会社 | 熱処理装置の運転方法 |
| EP3111520B1 (en) | 2014-02-25 | 2020-07-08 | Koninklijke Philips N.V. | Light emitting semiconductor devices with getter layer |
| WO2016051973A1 (ja) | 2014-10-03 | 2016-04-07 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102810A (en) * | 1990-03-13 | 1992-04-07 | General Instrument Corp. | Method for controlling the switching speed of bipolar power devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084411A (en) * | 1988-11-29 | 1992-01-28 | Hewlett-Packard Company | Semiconductor processing with silicon cap over Si1-x Gex Film |
| JPH02235327A (ja) * | 1989-03-08 | 1990-09-18 | Fujitsu Ltd | 半導体成長装置および半導体成長方法 |
| US5097308A (en) * | 1990-03-13 | 1992-03-17 | General Instrument Corp. | Method for controlling the switching speed of bipolar power devices |
| DE4119531A1 (de) * | 1991-06-13 | 1992-12-17 | Wacker Chemitronic | Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung |
-
1993
- 1993-07-01 US US08/082,951 patent/US5342805A/en not_active Expired - Lifetime
- 1993-07-13 TW TW082105580A patent/TW228608B/zh active
- 1993-09-13 JP JP5227114A patent/JP2638737B2/ja not_active Expired - Lifetime
-
1994
- 1994-04-14 KR KR1019940007815A patent/KR0166989B1/ko not_active IP Right Cessation
- 1994-04-20 SG SG1996003229A patent/SG47620A1/en unknown
- 1994-04-20 EP EP94302800A patent/EP0632486B1/en not_active Expired - Lifetime
- 1994-04-20 DE DE69425787T patent/DE69425787T2/de not_active Expired - Fee Related
-
1998
- 1998-11-30 HK HK98112569A patent/HK1011793A1/xx not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102810A (en) * | 1990-03-13 | 1992-04-07 | General Instrument Corp. | Method for controlling the switching speed of bipolar power devices |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199734A (ja) * | 1995-12-20 | 1997-07-31 | General Instr Corp Of Delaware | シリコン・ゲルマニウム層の最適な配置構成を有する高電圧シリコン・ダイオード |
| JP2015149346A (ja) * | 2014-02-05 | 2015-08-20 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2020205304A (ja) * | 2019-06-14 | 2020-12-24 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0632486A3 (en) | 1995-03-29 |
| TW228608B (en) | 1994-08-21 |
| HK1011793A1 (en) | 1999-07-16 |
| DE69425787T2 (de) | 2001-01-04 |
| EP0632486A2 (en) | 1995-01-04 |
| EP0632486B1 (en) | 2000-09-06 |
| SG47620A1 (en) | 1998-04-17 |
| JP2638737B2 (ja) | 1997-08-06 |
| US5342805A (en) | 1994-08-30 |
| DE69425787D1 (de) | 2000-10-12 |
| KR950004579A (ko) | 1995-02-18 |
| KR0166989B1 (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5081373B2 (ja) | 低不純物炭化ケイ素ウェーハの作製方法 | |
| CA1068805A (en) | Low cost substrates for polycrystalline solar cells | |
| EP1438739B1 (en) | Sic bipolar semiconductor devices with few crystal defects | |
| US3196058A (en) | Method of making semiconductor devices | |
| KR101017657B1 (ko) | 고 전압 스위칭 디바이스 및 이의 제조 방법 | |
| JP2009088223A (ja) | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 | |
| WO2001018872A1 (fr) | TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC | |
| WO2000068474A1 (fr) | Plaquette en sic, dispositif a semiconducteur en sic et procede de fabrication de plaquette en sic | |
| JPH04184979A (ja) | 太陽電池の製造方法 | |
| US4338481A (en) | Very thin silicon wafer base solar cell | |
| JPH04245683A (ja) | 太陽電池の製造方法 | |
| JP5282818B2 (ja) | ダイオードの製造方法、及び、ダイオード | |
| US7867812B2 (en) | Method for production of thin semiconductor solar cells and integrated circuits | |
| JP4026312B2 (ja) | 炭化珪素半導体ショットキーダイオードおよびその製造方法 | |
| JP2638737B2 (ja) | 改善された半導体材料及びその中に形成されたデバイスのスイッチング速度の制御方法 | |
| US5075757A (en) | Ohmic contact electrodes for semiconductor diamonds | |
| King et al. | Electrical characterization of in-situ epitaxially grown Si pn junctions fabricated using limited reaction processing | |
| JP3313344B2 (ja) | ＳｉＣ／Ｓｉヘテロ構造半導体スイッチ及びその製造方法 | |
| JP4004171B2 (ja) | 半導体装置 | |
| JP3951677B2 (ja) | 半導体素子 | |
| JPH0435019A (ja) | 薄膜トランジスター | |
| JPH03131070A (ja) | 半導体装置の製造方法 | |
| KR100234230B1 (ko) | 다층 에피텍셜 구조 및 그 제조방법 | |
| JPH04266018A (ja) | 太陽電池およびその製造方法 | |
| JPH02291123A (ja) | 炭化珪素半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970312 |