KR0166989B1 - 개선된 반도체 물질 및 그 위에 형성된 장치의 스위칭 속도 제어방법 - Google Patents

개선된 반도체 물질 및 그 위에 형성된 장치의 스위칭 속도 제어방법 Download PDF

Info

Publication number
KR0166989B1
KR0166989B1 KR1019940007815A KR19940007815A KR0166989B1 KR 0166989 B1 KR0166989 B1 KR 0166989B1 KR 1019940007815 A KR1019940007815 A KR 1019940007815A KR 19940007815 A KR19940007815 A KR 19940007815A KR 0166989 B1 KR0166989 B1 KR 0166989B1
Authority
KR
South Korea
Prior art keywords
layer
germanium
region
resulting
silicon
Prior art date
Application number
KR1019940007815A
Other languages
English (en)
Other versions
KR950004579A (ko
Inventor
와이. 챈 조셉
라테르자 라리
가르비스 데니스
게. 아인트호벤 빌렘
Original Assignee
할 크리스버그
지아이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 할 크리스버그, 지아이 코포레이션 filed Critical 할 크리스버그
Publication of KR950004579A publication Critical patent/KR950004579A/ko
Application granted granted Critical
Publication of KR0166989B1 publication Critical patent/KR0166989B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 그 자체가 예리하게 한정된 격자 정수 차이로 생기는 전위를 만드는 개선된 방법 ; (MD) 상기 격자 정수 차이로 생기는 전위를 Au로 도핑 하는 새롭고 저렴한 방법 ; 격자 정수 차이로 생기는 전위에서 Au 및 Pt 도핑의 결합이 Au의 어떤 양 및 장치구조에서 격자 정수 차이로 생기는 전위의 어떤 특징배치보다 뛰어난 발명에 관한 것이다.

Description

개선된 반도체 물질 및 그 위에 형성된 장치의 스위칭 속도 제어방법
제1도는 격자 정수 차이로 생기는 전위의 세 개의 영역의 배치를 설명하는 본 발명의 실시예중 하나의 물질에 형성된 바이폴라 파워 반도체 장치의 일부에 대한 개략 횡단면도.
제2도는 제1도에 도시된 격자 정수 차이로 생기는 전위의 상기 세 영역중 하나의 개략 횡단면도.
제3도는 본 발명의 또 다른 실시예인 것을 제외한 제1도와 같은 개략 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : N형 기판 14 : 버퍼영역
20 : P/N 접합 16 : 공핍영역
28, 30, 32 : 격자 정수 차이로 생기는 전위 영역
36 : 제 1 실리콘 층 38 : 제 2 게르마늄 함유층
본 발명은 바이폴라 파워 반도체 장치의 제조를 위하여 에피탁시얼 물질을 제조하는 방법에 관한 것으로, 특히 그와 같은 장치의 스위칭 속도 또는 다른 라이프타임 관련 파라미터의 개선된 제어를 가능하게 하는 격자 정수 차이로 생기는 전위를 사용하여 에피탁시얼 물질을 만들기 위한 방법에 관한 것이다.
실리콘 바이폴라 스위칭 속도는 장치의 동작 영역에 중금속성 불순물을 도입함으로써 증가될 수 있다는 것이 공지되있다. 불순물은 소수-캐리어의 라이프 타임을 줄이고 결과적으로 역 복귀 시간을 짧게 한다. 금과 플래티움 불순물이 가끔 사용되고 이러한 실리콘에 빠르게 확산된다. 그렇지만, 실리콘에 있는 불순물의 고용도는 매우 작고, 불순물은 결함, 무질서한 영역 및 표면에서 침전 또는 격리하는 경항이 있다. 그러한 확산은 따라서 제어하기 어렵고 처리조건, 특히 확산온도 및 시간에 민감하고 또한 어떤 온도 영역에서 냉각 속도(확산후)에 민감하다.
둘다 알리 살리흐(Ali Salih)에 의해 1992년 3월 7일 공고된 미합중국 특허 번호 제 5,097,308호 및 1992년 4월 7일 공고된 미합중국 특허번호 제 5,102,810호는 공핍 영역에서 격자 정수 차이로 생기는 전위를 사용하여 바이폴라 파워 장치의 스위칭 속도를 제어하는 방법에 관한 것이다. 격자 정수 차이로 생기는 전위는 실리콘/실리콘-게르마늄 접면을 만듦으로써 애피탁시얼 성장동안 형성된다.
종래 특허된 발명의 상기 상태는 반도체 장치에서 소수 캐리어의 라이프 타임을 낮추기 위해 격자 정수 차이로 생기는 전위를 이용한다. 상기는 파워 정류기, 특히 격자 정수 차이로 생기는 전위를 가진 빠른 회복 파워 정류기의 스위칭 속도를 개선하기 위하여 사용되어, 높은 소수 캐리어 라이프타임을 가지는 영역에 가까운 낮은 소수캐리어 라이프타임을 가진 장치에서 국부화된 영역을 얻는 것이 가능하게 된다. 상기는 또한 적당한 위치에 이러한 격자 정수 차이로 인한 전위를 놓는 것이 상당한 자유스럽도록 한다. 격자 정수 차이로 생기는 전위는 상대적인 작은 누설전류를 만들며 야금학 및 전기적으로 안정하고, 따라서 장치 성능이 고파워 및 온도 적용 하에서 심각하게 악화되지 않는다.
특허된 발명에서, 격자 정수 차이로 생기는 전위가 앞서 공간 전하 영역에서 불순물을 제거하는 데 사용되었던 처리와는 다르게, 격자 정수 차이로 생기는 전위는 직접적으로 소수 캐리어의 라이프타임을 줄이는데 사용된다. 상기는 상기 전위가 금속성 불순물과 같이 실리콘의 에너지 갭에서 디프(deep)에너지 레벨과 연관되기 때문에 가능하게 된다.
격자 장수 차이로 생기는 전위는 순수 실리콘(거의 Ge이 없는)의 에피층의 어딘가에 몇 퍼센트의 Ge을 포함한 얇은 실리콘 층을 성장시킴으로써 형성된다. Ge이 없는 실리콘 및 몇 퍼센트의 Ge를 포함한 실리콘의 얇은 층의 두 접면이 뒤틀려지게 되는데, 이는 접경층의 결정격자가 정확하게 매치하지 않기 때문이다. 결과로써, 전위가 상기 접면에 나타난다.
전자 빔 조사에 의해서 형성된 금속 불순물 및 구조적 결함과 다르게, 격자 정수 차이로 생기는 전위는 영구적인 결함이며, 상기 결함은 실리콘 물질을 녹이는 것을 제외한 고온 처리에 민감하지 않다. 상기는 또한 국부화되고, Si 장치에서 좁은 영역에 한정된 웰에 영향을 준다. 상기들은 에피탁시얼 성장동안 형성되고 금속 불순물 및 구조적 결함을 도입하는데 사용되는 것처럼 추가적인 처리단계를 요구하지 않는다.
따라서, 격자 정수 차이로 생기는 전위는 상기 효과의 국부화의 추가된 잇점을 가지고 금속 확산에 선택적인 좀더 다양한 것으로써 효과적으로 사용된다. 또한 격자 정수차이로 생기는 전위는 또한 종래의 불순물 도입 기술보다 상당히 좋은 결과를 얻기 위하여 금속확산에 대한 보충으로써 사용될 수 있다. 회복 특성의 유연한 테일러링(tailoring)은 격자 정수 차이로 생기는 전위 및 동일 장치에서 결합된 금속 불순물 둘 다의 밀도를 조절하는 것은 물론 전위의 위치를 조절함으로써 이루어질 수 있다.
상기 기술된, 특허된 과정은 에피탁시동안 2% 또는 3% 게르마늄을 가진 실리콘 층을 성장시키고 나서 순수 실리콘 층을 성장시킴으로써 실리콘/실리콘-게르마늄 접면을 형성하는 것을 알려준다. 그렇지만, 실제적인 문제로써 실리콘-게르마늄 층이 형성된 후 순수(거의 게르마늄이 없는) 실리콘 층을 얻는 것이 어려운데, 이는 반응기 장치에 남아있는 잔류 게르마늄 때문이다.
본 발명의 기본 목적중 하나는 게르마늄으로 오염되지 않은 실리콘 층이 실리콘-게르마늄 층이 CVD 반응기 안에서 에피탁시동안 제조된 후에 형성될 수 있는 방법을 제공하는 것이다.
특허된 방법은 공핍 영역 중간 근처에 실리콘/실리콘-게르마늄 접면을 놓는 것을 알려준다 본 발명은 공핍층의 경계 근처 또는 외부에서도 격자 정수 차이로 생기는 전위영역이 위치하도록 하는 가능성을 제공한다.
특허된 방법은 격자 정수 차이로 생기는 전위의 사용에 대한 보상으로써 금속성 불순물의 확산을 제안한다. 본 발명은 금 및 플랫티움 불순물의 동시 확산은 최적의 결과를 제공하는 것을 나타남을 일러준다.
본 발명은 또한 에피층이 성장동안 기판 웨이퍼의 중앙에서, 에피층의 성장동안 에피 반응기 안에 잇는 Au 도핑된 웨이퍼의 배치는 Au의 유용한 소스라는 것을 일러준다. 성장된 에피층은 충분한 Au를 픽업하며, 격자 정수 차이로 생기는 전위 영역에서 확산하여 끝맺는다.
독자가 주목할 것처럼, 여기서 기재된 처리는 본질에 있어서 전적으로 에피탁시얼이고 단일 CVD 반응기에서 완전하게 수행될 수 있다. 그러한 점에서, 양도에 의해 소유한 복수층 에피탁시얼 구조 및 그 제조방법(Multilayer Epitaxial Structure and Method For Flabricating Same)의 제목으로 죠셉챤(Joseph Chan)등의 이름으로 1993년 2월 9일 제출된 동시계류중인 출원번호 제 08/015,384호에 기재된 과정 및 물질과 유사하다. 상기 출원은 견고하게 도핑된 층이 가볍게 도핑된 기판위에서 성장되는 모든 에피탁시얼 처리를 알려준다. 외부 확산을 최소화하기 위하여, 기판은 수소 세척에 의해 공핍된 매우 얇고 견고하게 도핑된 실리콘 층을 성장시킴으로써 씌워진다. 에피탁시얼층은 따라서 씌워진 기판 위에서 성장된다. 상기 양상은 좀더 유리한 결과를 얻기 위하여 살리흐의 특허된 과정의 일부 특징과 결합하는 본 발명에서 효율적으로 이용된다.
에피탁시얼 과정을 수행할 때 CVD 반응기에서 필요한 고불순물 농도로부터 가스 흐름로 및 반응기 표면의 오염을 최소화하기 위하여, 유일한 가스 흐름시스템이 CVD 반응기에서 사용된다. 그 시스템은 본 발명의 양수인에게 양도된 CVD 반응기용 가스 흐름 시스템(Gas Flow System For CVD Reactor)이라는 제목의 죠셉챤 등의 이름으로 1993년 2월 9일 출원된 동시 계류중인 출원번호 제 08/015,658호에 기재되있다. 상기 기술된 가스흐름시스템은 물론 본 발명에서도 유리하게 이용될 수 있다.
따라서 본 발명의 기본 목적은 소수 캐리어의 라이프타임을 제어하기 위한 개선된 반도체물질 및 방법을 제공하는 것이며, 라이프타임으로 게르마늄 포함층 후에 CVD 반응기에서 형성된 실리콘 층의 게르마늄 오염이 형성되는 상기 층에 형성된 장치의 스위칭 속도가 사실상 줄어든다.
본 발명의 또 다른 목적은 개선된 반도체 물질 및 소수 캐리어의 라이프타임을 제어하는 방법을 제공하는 것이며, 예를 들어 라이프타임의 도움으로 금 및 플랫티움 불순물이 격자 정수 차이로 생기는 전위 과정에 대한 보상으로써 동시에 확산되는 곳에 형성되는 장치의 스위칭 속도를 제어하는 것이다.
본 발명의 또 다른 목적은 격자 정수 차이로 생기는 전위는 공핍 영역 또는 영역 밖의 근접한 영역에 위치되고 또는 순방향 바이어스 접합의 경우에 공간 전하 영역 외부에 위치하는 곳에 형성된 장치의 영역에서 소수 캐리어의 라이프타임을 제어하는 방법 및 개선된 반도체 물질을 제공하는 것이다.
본 발명의 또 다른 목적은 개선된 반도체 물질 및 금 확산이 에피 수용체에서 웨이퍼중 하나를 다른 웨이퍼를 위한 금 소스로써 금 도핑된 웨이퍼에 의해 대체함으로써 에피 성장 단계동안 수행되는 곳에 형성되는 장치의 특정 영역에서 소수 캐리어의 라이프타임을 제어하는 방법을 제공하는 것이다.
본 발명의 한 양상에 따라, 개선된 에피탁시얼 물질(제2도 참조)을 제조하기 위해 한 방법이 제공된다. CVD 반응기에서, 에피탁시얼 층은 실리콘 기판 위에서 성장된다. 상기 층은 격자 정수 차이로 생기는 전위를 포함한 제 1 영역을 포함한다. 게르마늄 함유 가스는 예를 들어 3% 게르마늄을 포함한 2μ두께의 실리콘 층을 성장시키기 위하여 기판 온도가 1150℃로 줄어들 때 반응기 챔버속으로 도입된다.
그 다음에 챔버가 세척된다. 실제로 게르마늄이 없는 실리콘 층은 다시 2μ 두께로 성장된다. 게르마늄 함유가스가 2μ두께의 제 2 게르마늄 함유층을 형성하기 위하여 다시 챔버속으로 도입된다. 챔버는 제 2 게르마늄 함유층이 형성된 후에 세척된다. 상기 세척동안 온도가 상승된다. 실제적으로 제 2의 게르마늄이 없는 실리콘층(2μ두께)은 제 2 게르마늄 함유층의 에칭된 면위에서 성장된다. 챔버가 다시 세척된다. 다음에 다른 2μ의 사실상 게르마늄이 없는 실리콘 층이 형성된다. 마침내 상기 마지막 층의 표면이 층의 중요부분을 제거하기 위해 에칭 된다. 염산가스는 실리콘 층면의 약 1 미크론을 배면 에칭하기 위하여 도입된다. 이것은 기상증착 챔버의 벽에 부착된 불필요한 게르마늄 잔류를 제거하여 추후 불필요한 실리콘 게르마늄 증착을 막는다.
몇몇 격자 정수 차이로 생기는 전위의 제 2 영역은 제 1 영역에서 떨어진 위치에서 형성될 수 있다. 격자 정수 차이로 생기는 전위의 제 3 영역은 제 2 영역으로부터 떨어진 위치에 형성될 수 있다.
상기 물질은 이때 P/N 접합을 형성하기 위해 확산 상태에 놓여진다.
상기 방법은 금 및 플랫티움 불순물을 제 1 영역에 동시에 도입하는 단계를 더 포함한다.
본 발명의 제 2 양향상에 있어서, 바이폴라 파워 반도체 장치를 제조하기 위한 물질이 제공된다. 상기 물질은 제 1 및 제 2 표면적을 가진 실리콘 기판을 포함한다.
에피탁시얼 층은 기판 위에 형성된다. 에피탁시얼 층은 마무리된 장치에서 제 1 전도형 공핍 영역이 될 층을 포함한다 에피탁시얼 층의 영역은 상기 기술된 것처럼 격자 정수 차이로 생기는 전위로 결과되는 조건하에서 형성된다.
금 및 플랫티움 불순물은 분리 확산에 의해 동시에 격자 정수 차이로 생기는 전위의 영역에 도입된다.
상기 및 이후 나타날 다른 목적에 대해서, 본 발명은 개선된 반도체 물질에 관한 것이고, 그에 형성된 장치의 스위칭 속도를 제어하는 방법에 관한 것이며, 다음 명세서에서 상세히 설명될 것이고 첨부된 청구범위에서 다음 도면과 함께 재인용되고, 도면에서 유사 수치는 유사 부분에 관련된다
본 발명은 공핍 영역 안 또는 가깝게 형성된 격자 정수 차이로 생기는 전위영역을 이용한다. 이러한 영역은 파워 정류기의 스위칭 특성을 향상시키기 위하여 금속확산에 대한 대체 및 보상으로써의 기능을 한다. 격자 정수 차이로 생기는 전위는 정류 접합이 확산되기 전에 정류기와 같은 바이폴라 파워 반도체 장치가 될 물질에서 공핍 영역에 있는 실리콘 에피탁시얼 층에 형성된다. 격자 정수 차이로 생기는 전위는 라이프타임 킬러 및 또한 금속성 불순물에 대한 게터 사이트로써 역할을 한다. 작은 양의 금속 원자, 바람직하게는 금 및 플랫티움의 혼합물은 격자 정수 차이로 생기는 전위 영역 속으로 동시에 확산될 것이고 격자 정수 차이로 생기는 영역 밖보다 좀더 큰 농도로 거기에 남을 것이고, 표면 및 최소 금속 침전을 가진 남은 공핍 영역을 남긴다. 격자 정수 차이로 생기는 전위 영역에 대한 장소가 잘 선택된다면, 최종 결과는 상대적으로 낮은 순방향 전압 및 누설전류를 가진 매우 빠른 스위칭 정류기가 된다.
본 발명의 과정을 약 23 나노초의 스위칭 속도 및 대략 700 내지 800 볼트의 항복전압을 갖는 정류기로 성공적으로 시범되었다. 상기 과정은 특히 1000 볼트 이하의 비율인 고전압에서 매우 빠른 스위칭 파워 정류기를 사용하기에 매우 적합하다.
예로서, 상기 과정은 1-0-0 결정 방향에서 0.005 ohm-cm 저항율 미만의 비소가 도핑된 실리콘의 N형 기판(10)(제1도 참조)으로 시작한다. 기판은 바람직하게는 위에서 참조된 출원 일련번호 제 08/015,384 호에서 배운 것처럼 덮여진다.
N-실리콘 에피탁시얼 층은 기판위로 성장된다(기상 증착 반응기 챔버에서). 상기 에피층에서 세 영역이 격자 정수 차이로 생기는 전위를 가지고 성장된다. 이 영역의 배치는 과정이 종료되었을 때 상기 격자 정수 차이로 생기는 전위 영역은 공핍 영역 안 또는 근접하게 끝이 나고, 그 위치는 완전 역 바이어스 된 P-N의 접합이다.
각 격자 정수 차이로 생기는 전위 영역은 3% 게르마늄을 가진 2 미크론 두께의 두층으로 구성되며, 게르마늄이 없는 2 미크론의 실리콘 층으로 분리된다(제 2도 참조). 2 미크론 두께의 실리콘 하부층의 두층은 제 2SiGe 층의 상부에 증착된다.
좀더 상세하게는 기판(10)의 상기 씌워진 표면(12)위로 에피탁시얼 층이 성장된다. 장치가 마무리된 후에, 에피탁시얼 층은 N++ 외부 확산 버퍼 영역(14)을 포함할 것이다. P+ 확산된 영역(18)은 P-N 접합(20)을 만들기 위하여 상기 에피탁시얼 층속으로 확산된다. 만일 상기 P-N 접합이 역 바이어스 된다면, 공핍 영역(16)은 바이어스 전압을 유지할 것이다.
공핍 영역(16)은 격자 정수 차이로 생기는 전위를 포함한 영역(28, 30 및 32)에 의하여 분리된 영역(22, 24 및 26)을 가진 N-형 실리콘을 포함할 것이다 격자 정수 차이로 생기는 각 전위 영역(28, 30 및 32)은 바람직하게는 각각이 대략 2 미크론 두께인 다섯 개의 층으로 형성된다.
격자 정수 차이로 생기는 전위를 포함한 전형적인 영역(28, 30 및 32)은 제2도에 예시된다. 50℃ 내지 1050℃로 낮추어진 CVD 반응기 챔버의 온도로, 대략 3% 게르마늄의 제 1 게르마늄 함유층(34)(Si/Ge)이 성장된다. 상기 층은 대략 2 미크론 두께이다. 다음 4분의 수소 세척이 수행되어 챔버안의 가스를 세척한다. 실제적으로 게르마늄이 없는 제 1 실리콘 층(36)은 이때 층(34)위로 성장된다. 층(36)은 또한 대략 2 미크론 두께이다.
층(36)의 상부에 제 2 게르마늄 함유층(38)이 성분 및 두께에서 층(34)에 유사한 (Si/Ge)으로 성장된다. 상기 후에 또 다른 세척을 한다. 상기 세척동안 온도는 1100℃까지 상승된다. 층(38)위로 또 다른 사실상 게르마늄이 없는 층(40)이 성장된다. 그리고 나서 또 다른 세척 및 또 다른 사실상 게르마늄이 없는 층(42)이 성장된다. 실리콘 하부층(40 및 42) 각각은 대략 2 미크론 두께이다. 끝으로 가스 에칭이 층(42)의 일부를 에칭해 떼어내고 또 다른 4분간의 수소 세척이 에칭가스를 제거한다.
격자 정수 차이로 생기는 전위의 각 다중-층 영역은 대략 10 미크론 두께를 갖는다. 상기 영역들은 대략 13 미크론 두께의 N-실리콘 영역(24 및 26)에 의해 떨어져 있다. 격자 정수 차이로 생기는 전위 영역(32)의 표면에 인접해서 대략 45 미크론 두께의 실리콘 버퍼가 성장된다. 버퍼 부분은 P형 불순물로 확산되어 P/N 접합(20)을 가진 P+형 영역(18)을 형성한다. 격자 정수 차이로 생기는 전위 영역은 바람직하게는 접합(20)에 가깝다.
제3도는 격자 정수 차이로 생기는 전위 영역(28 및 30)이 공핍 영역(16)의 외부에 위치한 경우를 도시한다 격자 정수 차이로 생기는 전우 영역은 앞서 기술되고 제2도에 도시된 것과 같지만 바람직하게는 한 두 개 이상의 Ge이 도핑된 층을 가진다.
상기 장치의 장점은 기본적으로 누설전류(IR) 및 순방향 전압 강하(Vf)에 대해 더욱 작은 정도에서 찾아진다 공핍층에서 홀-전자 발생은 이제껏 IR의 가장 큰 성분이다. 소수 캐리어의 라이프타임을 낮추기 위해 웨이퍼 전체에 걸쳐 금속성 불순물을 확산하는 것(현재 이를 달성하는 표준방법으로써)은 IR의 발생성분이 라이프타임에 비례하기 때문에 IR을 증가시키는 것으로 알려져 있다.
IR (gen) = q · ni(공핍영역의 볼륨)/n·γ
상기에서 IR (gen)은 누설전류의 발생 부이고, ni는 고유 캐리어 농도이고, q는 전자 하전량(1.6×10-19 coul. 전류)이고, γ는 라이프타임이고, n은 중앙대역 에너지 레벨에 대해 n=2인 상수이다.
공핍 영역에서 γ가 크다면, IR은 작다. 만일 γ가 공핍 영역 바로 밖에서 작다면, 그곳에서 재결합은 정류기가 순방향으로 바이어스될 때 공간 전하 영역에 있는 전하를 줄여 좀더 빠른 스위칭 시간으로 나타난다. 상기 경우에 격자 정수 차이로 생기는 전위는 제1도의 경우에서처럼 동일한 스위칭 시간을 얻기 위하여 각 2μ 영역 안에 좀더 많은 영역 또는 좀더 많은 게르마늄 또는 좀더 많은 금 및/또는 Pt을 가져야 한다 약간의 경우에는 단지 격자 정수 차이로 생기는 전위 영역중의 하나만이 바람직한 실시 예가 될 수 있다. 유사한 이유가 공간 전하 영역에 대해서도 사실이다.
상기에서 언급한 것처럼, 실리콘 장치의 스위칭 속도를 증가시키는 것은 통상적으로 중금속성 불순물을 도입함으로써 달성되왔고, 상기 불순물은 소수 캐리어의 라이프타임을 줄이는 경향이 있고 따라서 좀더 짧은 회복시간을 갖지만 사용된 금 및 플랫티움과 같은 금속성 불순물로 인해 좀더 높은 IR을 가진 장치로 나타난다.
본 발명의 특정 경우에, 금속 확산은 물론 격자 정수 차이로 생기는 전위는 파워 정류기와 같은 장치에서 스위칭 속도를 향상시키기 위하여 사용된다. 격자 정수 차이로 생기는 전위는 금속성 불순물의 게터 사이트로써 역할을 한다. 금속성 불순물은 모든 실리콘에 걸쳐 확산되고 격자 정수 차이로 생기는 전위 영역으로 되어 끝나며, 공핍 영역의 표면 및 나머지와 비교해서 상기 영역이 상대적으로 큰 농도로 상기 영역 안에 형성되어 남아있다. 상기 금속성 불순물의 소스는 증착 반응기 챔버안에 있는 금이 도핑된 웨이퍼일 수 있다.
최대 결과는 금 및 플랫티움 불순물을 격자 정수 차이로 생기는 전위 영역이 형성된 후에 상기 영역 속에 동시에 확산함으로써 얻어진다. 상기는 금속성 도판트로써 사용되는 금 및 플랫터움 필름 트로닉 스핀-온(Filmtronic spin-on)으로 달성될 수 있다. 금속은 다른 활성 에너지를 갖기 때문에 다르고 떨어진 트랩 에너지가 존재한다 810℃에서 60분 동안 금 및 플랫티움의 확산은 25∼30 나노초 영역 안의 스위칭 시간을 갖는 파워 정류기로 나타난다.
본 발명은 격자 정수 차이로 생기는 전위 기술의 실제적인 응용이라는 것이 인식되어야 한다. 격자 정수 차이로 생기는 전위는 실리콘의 에너지갭에서 디프 에너지 레벨과 연관된다. 격자 정수 차이로 생기는 전위는 국소화된 라이프타임 킬러로써 작용한다. 상기 전위의 사용은 파워 정류기의 스위칭 속도를 증가시키고, 다층 장치의 소수 캐리어의 라이프타임을 줄이기 위한 제어 가능한, 세척 기술이다.
추가로, 격자 정수 차이로 생기는 전위는 금속성 불순물에 대한 효과적인 게터링 싸이트이다. 금 및 플랫티움의 소량은 쉽게 격자 정수 차이로 생기는 전위의 영역 속에 삽입될 수 있고, 최소 금속성 불순물 침전을 가진 잔류 실리콘 층을 남긴다.
본 발명의 단지 한 실시 예만이 예시 목적으로 기술되었지만, 많은 가변 및 변형이 가능하다. 다음 청구 범위에 의해 한정된 것처럼, 본 발명의 영역 안에 들어오는 상기 가변 및 변형 모두를 포함한다.

Claims (30)

  1. 웨이퍼가 주어진 온도에서 격자 정수 차이로 생기는 전위를 포함한 영역이 형성되는 조건하에서 실리콘 웨이퍼상에 에피탁시얼 층을 성장시킴으로써 CVD 반응기안에서 에피탁시얼 물질을 제조하는 방법에 있어서, Si 웨이퍼의 온도를 낮추는 단계 ; 2 내지 3 퍼센트의 게르마늄을 포함한 실리콘 층을 성장시키기 위하여 게르마늄을 함유한 가스를 반응기 안에 주입시키는 단계 ; 챔버를 세척하는 단계 ; 웨이퍼를 본래의 온도까지 가열하는 단계 ; Ge이 없는 Si 층을 성장시키는 단계 ; 챔버를 세척하여 제 2Ge이 없는 Si층을 성장시키는 단계 ; 및 마지막 층의 표면을 에칭 하여 상기 동일 면의 일부를 제거하고 챔버를 세척하는 단계를 포함하는 것을 특징으로 하는 CVD 반응기안에서 에피탁시얼 물질을 제조하는 방법.
  2. 제1항에 있어서, 챔버의 제 1 세척 단계 후에 Ge이 없는 Si-층을 성장시키는 단계 ; 2 내지 3 퍼센트의 게르마늄을 함유한 실리콘 층을 성장시키기 위하여 게르마늄 함유가스를 반응기안에 주입시키는 단계 및 챔버를 세척하는 단계를 더 포함하는 것을 특징으로 하는 CVD 반응기 안에서 에피탁시얼 물질을 제조하는 방법.
  3. 제2항에 있어서, 상기 제 1 세척 단계 후에 이루어지는 단계를 두 차례 이상 포함하는 단계를 더 포함하는 것을 특징으로 하는 CVD 반응기 안에서 에피탁시얼 물질을 제조하는 방법.
  4. 제1항에 있어서, 제 1 게르마늄이 없는 층위로 제 2 게르마늄 함유층을 형성하기 위하여 게르마늄 함유 가스를 챔버속에 주입하는 단계를 더 포함하는 것을 특징으로 하는 CVD 반응기 안에서 에피탁시얼 물질을 제조하는 방법.
  5. 제2항에 있어서, 제 2 게르마늄 함유층이 형성된 후에 챔버를 세척하는 단계를 더 포함하는 것을 특징으로 하는 CVD 반응기 안에서 에피탁시얼 물질을 제조하는 방법.
  6. 제4항에 있어서, 상기 제 2 게르마늄이 없는 실리콘 층을 성장시키는 단계가 제 1 게르마늄이 없는 실리콘 부층을 성장시키는 단계, 챔버를 세척하는 단계 및 제 2 게르마늄이 없는 실리콘 부층을 성장시키는 단계를 포함하는 것을 특징으로 하는 CVD 반응기 안에서 에피탁시얼 물질을 제조하는 방법.
  7. 제1항에 있어서, 제 2 게르마늄이 없는 실리콘 층으로부터 떨어져 있는 에피탁시얼 층에 격자 정수 차이로 생기는 전위의 제 2 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CVD 반응기 안에서 에피탁시얼 물질을 제조하는 방법.
  8. 제7항에 있어서, 제 2 영역에서 떨어져 있는 에피탁시얼 층에 격자 정수 차이로 생기는 전위의 제 3 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CVD 반응기 안에서 에피탁시얼 물질을 제조하는 방법.
  9. 제1항에 있어서, 격자 정수 차이로 생기는 전위의 영역에 근접한 P/N 접합을 형성하기 위하여 기판의 형에 반대인 전도형을 갖는 에피탁시얼 층의 일부를 확산하는 단계를 더 포함하는 것을 특징으로 하는 CVD 반응기 안에서 에피탁시얼 물질을 제조하는 방법.
  10. 제1항에 있어서, 금 및 플랫티움 불순물을 격자 정수 차이로 생기는 전위의 영역 속에 동시에 도입하는 단계를 더 포함하는 것을 특징으로 하는 CVD 반응기 안에서 에피탁시얼 물질을 제조하는 방법.
  11. 반도체 장치 제조용 물질에 있어서, 제 1 및 제 2 표면 영역을 가진 실리콘 기판 ; 격자 정수 차이로 생기는 전위의 결과로 나타나는 조건하에서 형성되는, 제 1 전도형의 공핍 영역 및 제 2 전도형의 영역을 포함하며 상기 기판에 형성되는 에피탁시얼 층 ; 을 포함하며 상기 영역은 게르마늄을 함유한 실리콘의 제 1 층, 게르마늄이 없는 실리콘의 제 1 층, 게르마늄을 함유한 실리콘의 제 2 층 및 게르마늄이 없는 실리콘의 제 2 층을 포함하는 것을 특징으로 하는 반도체 장치 제조용 물질.
  12. 제11항에 있어서, 상기 게르마늄이 없는 실리콘의 제 2 층은 게르마늄이 없는 실리콘의 제 1 및 제 2 인접 부층을 포함하는 것을 특징으로 하는 반도체 장치 제조용 물질.
  13. 제11항에 있어서, 상기 제 1 게르마늄 함유층은 대략 2 미크론 두께인 것을 특징으로 하는 반도체 장치 제조용 물질.
  14. 제11항에 있어서, 상기 제 1 게르마늄이 없는 층은 대략 2 미크론 두께인 것을 특징으로 하는 반도체 장치 제조용 물질.
  15. 제12항에 있어서, 상기 제 1 및 제 2 부층 각각은 대략 2 미크론 두께인 것을 특징으로 하는 반도체 장치 제조용 물질.
  16. 제11항에 있어서, 금 및 플랫티움 불순물을 상기 영역 안에 더 포함하는 것을 특징으로 하는 반도체 장치 제조용 물질.
  17. 제11항에 있어서, 상기 영역은 제 1 전도형의 상기 영역 및 제 2 전도형의 상기 영역간의 접합에 근접해 형성되는 것을 특징으로 하는 반도체 장치 제조용 물질.
  18. 제11항에 있어서, 상기 제 1 게르마늄 함유층은 대략 3%의 게르마늄을 포함하는 것을 특징으로 하는 반도체 장치 제조용 물질.
  19. 제11항에 있어서, 상기 제 2 게르마늄 함유층은 대략 3%의 게르마늄을 포함하는 것을 특징으로 하는 반도체 장치 제조용 물질.
  20. 제11항에 있어서, 격자 정수 차이로 생기는 전위의 결과로 나타나는 조건하에서 형성된 상기 에피탁시얼 층에 제 2 영역을 더 포함하는 것을 특징으로 하는 반도체 장치 제조용 물질.
  21. 제20항에 있어서, 상기 제 1 및 제 2 영역은 서로 떨어져 있는 것을 특징으로 하는 반도체 장치 제조용 물질.
  22. 제20항에 있어서, 격자 정수 차이로 생기는 전위의 결과로 나타나는 조건하에서 형성된 상기 에피탁시얼 층에 제 3 영역을 더 포함하는 것을 특징으로 하는 반도체 장치 제조용 물질.
  23. 제21항에 있어서, 상기 제 3 영역은 상기 제 2 영역으로부터 떨어져 있는 것을 특징으로 하는 반도체 장치 제조용 물질.
  24. 제1, 2 또는 3항에 있어서, 에피성장후 에피 웨이퍼의 처리과정은 Pt 및 Au를 웨이퍼 속에 동시에 확산하는 단계를 포함하는 것을 특징으로 하는 CVD 반응기 안에서 에피탁시얼 물질을 제조하는 방법.
  25. 제1, 2 또는 3항에 있어서, 에피 성장동안 에피 수용기에 있는 웨이퍼중 하나는 금이 도핑된 웨이퍼이고, 상기 웨이퍼는 수용기 안에서 다른 웨이퍼를 위한 Au 소스로써 작용하며, Au 도핑은 에피 성장동안 일어나고 분리 증착 및 확산 단계를 필요하지 않는 것을 특징으로 하는 CVD 반응기 안에서 에피탁시얼 물질을 제조하는 방법.
  26. 격자 정수 차이로 생기는 전위의 두 영역을 가진 에피 웨이퍼를 제조하는 방법에 있어서, 격자 정수 차이로 생기는 전위의 배치는 웨이퍼가 정류기로 처리된 후에, 격자 정수 차이로 생기는 전위의 두 영역은 항복으로써 공핍 층의 두 경계 바로 외부에 위치되는 것을 특징으로 하는 에피 웨이퍼를 제조하는 방법.
  27. 제26항에 있어서, 공핍층은 항복 전압이 아니라 정류기가 저설 전류를 요구하는 전압에서 획득되는 것을 특징으로 에피 웨이퍼를 제조하는 방법.
  28. 제26항에 있어서, 웨이퍼는 처리되어 5층 장치의 3, 4 로 되고 공핍층을 접합중 하나의 공핍층인 것을 특징으로 하는 에피 웨이퍼를 제조하는 방법.
  29. 제6항에 있어서, 격자 정수 차이로 생기는 전위를 순방향 바이어스 정류기의 공간 전하 영역 바로 외부에 배치하는 단계를 포함하는 것을 특징으로 하는 CVD 반응기 안에서 에피탁시얼 물질을 제조하는 방법.
  30. 제26, 27, 28 또는 29항에 있어서, 격자 정수 차이로 생기는 두 전위 영역중 하나만을 배치하는 단계를 포함하는 것을 특징으로 하는 에피 웨이퍼를 제조하는 방법.
KR1019940007815A 1993-07-01 1994-04-14 개선된 반도체 물질 및 그 위에 형성된 장치의 스위칭 속도 제어방법 KR0166989B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/082,951 1993-07-01
US08/082,951 US5342805A (en) 1993-07-01 1993-07-01 Method of growing a semiconductor material by epilaxy

Publications (2)

Publication Number Publication Date
KR950004579A KR950004579A (ko) 1995-02-18
KR0166989B1 true KR0166989B1 (ko) 1999-01-15

Family

ID=22174496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007815A KR0166989B1 (ko) 1993-07-01 1994-04-14 개선된 반도체 물질 및 그 위에 형성된 장치의 스위칭 속도 제어방법

Country Status (8)

Country Link
US (1) US5342805A (ko)
EP (1) EP0632486B1 (ko)
JP (1) JP2638737B2 (ko)
KR (1) KR0166989B1 (ko)
DE (1) DE69425787T2 (ko)
HK (1) HK1011793A1 (ko)
SG (1) SG47620A1 (ko)
TW (1) TW228608B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101300054B1 (ko) * 2009-02-19 2013-08-29 도쿄엘렉트론가부시키가이샤 게르마늄 함유막을 성막하는 장치의 사용 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640043A (en) 1995-12-20 1997-06-17 General Instrument Corporation Of Delaware High voltage silicon diode with optimum placement of silicon-germanium layers
WO1999053553A2 (en) 1998-04-09 1999-10-21 Koninklijke Philips Electronics N.V. Semiconductor device having a rectifying junction and method of manufacturing same
US6858503B1 (en) * 2003-02-05 2005-02-22 Advanced Micro Devices, Inc. Depletion to avoid cross contamination
JP2015149346A (ja) * 2014-02-05 2015-08-20 三菱電機株式会社 半導体装置の製造方法および半導体装置
EP3111520B1 (en) 2014-02-25 2020-07-08 Koninklijke Philips N.V. Light emitting semiconductor devices with getter layer
WO2016051973A1 (ja) 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7313201B2 (ja) * 2019-06-14 2023-07-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084411A (en) * 1988-11-29 1992-01-28 Hewlett-Packard Company Semiconductor processing with silicon cap over Si1-x Gex Film
JPH02235327A (ja) * 1989-03-08 1990-09-18 Fujitsu Ltd 半導体成長装置および半導体成長方法
US5102810A (en) 1990-03-13 1992-04-07 General Instrument Corp. Method for controlling the switching speed of bipolar power devices
US5097308A (en) * 1990-03-13 1992-03-17 General Instrument Corp. Method for controlling the switching speed of bipolar power devices
DE4119531A1 (de) * 1991-06-13 1992-12-17 Wacker Chemitronic Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101300054B1 (ko) * 2009-02-19 2013-08-29 도쿄엘렉트론가부시키가이샤 게르마늄 함유막을 성막하는 장치의 사용 방법

Also Published As

Publication number Publication date
JPH0737815A (ja) 1995-02-07
EP0632486A3 (en) 1995-03-29
TW228608B (en) 1994-08-21
HK1011793A1 (en) 1999-07-16
DE69425787T2 (de) 2001-01-04
EP0632486A2 (en) 1995-01-04
EP0632486B1 (en) 2000-09-06
SG47620A1 (en) 1998-04-17
JP2638737B2 (ja) 1997-08-06
US5342805A (en) 1994-08-30
DE69425787D1 (de) 2000-10-12
KR950004579A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
US4947218A (en) P-N junction diodes in silicon carbide
CN100369196C (zh) SiC双极结构和相应的半导体器件
US6096627A (en) Method for introduction of an impurity dopant in SiC, a semiconductor device formed by the method and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US7671414B2 (en) Semiconductor on insulator apparatus
US4247859A (en) Epitaxially grown silicon layers with relatively long minority carrier lifetimes
KR20050035175A (ko) 수직형 소자용 배면 오믹 콘택의 저온 형성 방법
WO1996032737A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC
US6114223A (en) Gettering regions and methods of forming gettering regions within a semiconductor wafer
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
KR20010041822A (ko) 저온 직접 결합에 의해 형성가능한 소자
US6339011B1 (en) Method of forming semiconductive active area having a proximity gettering region therein and method of processing a monocrystalline silicon substrate to have a proximity gettering region
KR100694681B1 (ko) 수직형 소자용 후면 옴 접촉부의 저온 형성 방법
KR0166989B1 (ko) 개선된 반도체 물질 및 그 위에 형성된 장치의 스위칭 속도 제어방법
US5298457A (en) Method of making semiconductor devices using epitaxial techniques to form Si/Si-Ge interfaces and inverting the material
EP0180457A2 (en) Semiconductor integrated circuit device and method for producing same
US5141887A (en) Low voltage, deep junction device and method
US7061021B2 (en) System and method for fabricating diodes
EP0071276B1 (en) High switching speed semiconductor device containing graded killer impurity
JP3579069B2 (ja) 半導体装置の製造方法
US5097308A (en) Method for controlling the switching speed of bipolar power devices
King et al. Electrical characterization of in-situ epitaxially grown Si pn junctions fabricated using limited reaction processing
EP1008187B1 (en) Semiconductor device having a rectifying junction and method of manufacturing same
US20030222272A1 (en) Semiconductor devices using minority carrier controlling substances
JP2000223719A (ja) 半導体装置
EP0231656A2 (en) Silicon semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee