JPH06163445A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPH06163445A
JPH06163445A JP5182860A JP18286093A JPH06163445A JP H06163445 A JPH06163445 A JP H06163445A JP 5182860 A JP5182860 A JP 5182860A JP 18286093 A JP18286093 A JP 18286093A JP H06163445 A JPH06163445 A JP H06163445A
Authority
JP
Japan
Prior art keywords
atoms
carbon
surface region
halogen
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5182860A
Other languages
English (en)
Other versions
JP3405766B2 (ja
Inventor
Doeke Jolt Oostra
ヨルト オーストラ ドッケ
Jozef J M Ottenheim
ヤコブス マリア オッテンハイム ヨゼフ
Jarig Politiek
ポリティーク ヤリフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV, Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH06163445A publication Critical patent/JPH06163445A/ja
Application granted granted Critical
Publication of JP3405766B2 publication Critical patent/JP3405766B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7375Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 シリコンよりも大きなバンドギャップを有す
る表面領域であって、例えばヘテロ接合バイポーラトラ
ンジスタのエミッタ領域を形成するのに適した浅い表面
領域を形成する方法を提供する。 【構成】 炭素原子およびドーパント原子を局部的に設
け、炭素原子4はイオン注入により設けることにより表
面2に隣接する表面領域3をシリコン半導体本体1に形
成して半導体デバイスを製造するにあたり、炭素−ハロ
ゲン化合物イオンを用いた注入により炭素原子と同時に
ハロゲン原子を与え、しかる後熱処理を実施して非結合
ハロゲン原子を表面領域3から除去する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、炭素原子およびドーパ
ント原子を局部的に設け、炭素原子はイオン注入により
設けることにより表面に隣接する表面領域をシリコン半
導体本体に形成して半導体デバイスを製造する方法に関
する。
【0002】
【従来の技術】かかる方法は炭素原子を用いたイオン注
入後に半導体本体のシリコンより大きなバンドギャップ
を有する材料の表面領域を製造するのに適している。表
面領域は、例えば、ヘテロ接合バイポーラトランジスタ
(HBT) のエミッタ領域としてまたは "トンネル熱電子ト
ランジスタ" のバリアとして用いることができる。ドー
パント原子は表面領域の導電型を決定する作用を行う。
表面領域の材料には、炭素をイオン注入する前または注
入した後にドーパント原子を通常のように拡散または注
入することによりある導電型、すなわちp型またはn型
が与えられる。半導体本体の材料が反対の導電型を有す
る場合、ヘテロpn接合が表面領域と半導体本体との間に
形成される。かかる接合は、例えば、HBT のエミッタ−
ベース接合として機能し得る。かかるヘテロ接合が設け
られたトランジスタは高速でしかも極めて効率的であ
る。
【0003】米国特許第4,559,696 号明細書には上述し
た種類の方法が開示されておりこの場合表面領域が約4
×1016/cm2のドーズ量で約 100keVのエネルギーでヒ素
および炭素イオンを注入することにより形成される。こ
れによりシリコンより大きなバンドギャップを有するn
型材料の表面領域が形成される。表面領域はHBT のエミ
ッタとして作用する。
【0004】
【発明が解決しようとする課題】ヘテロ接合を有するト
ランジスタを既知の方法で形成する場合、ベース−エミ
ッタ接合中もしくはベース領域中の損傷を回復するため
またはドーパント原子を活性化しもしくは拡散するため
に炭素イオン注入後に熱処理が実際に必要であることを
確かめた。しかし、かかる熱処理後、多数の再結合中心
が表面領域に残り、ヘテロ接合トランジスタの効率およ
びスイッチング速度に悪影響を与える。さらに約 800℃
より高い温度の熱処理を用た際与えられたドーパント原
子が表面領域から拡散し、その結果炭素をイオン注入さ
れた領域およびドーパント原子をイオン注入された領域
が一致しなくなることを実際に確かめた。このように表
面領域からのドーパント原子の拡散の結果として、例え
ば、大きなバンドギャップの表面領域と小さなバンドギ
ャップの半導体本体との間の接合がn型およびp型材料
間の接合と一致しなくなるおそれが生じる。HBT のエミ
ッタベース接合の場合にはヘテロ接合の代わりに、通常
のpn接合が形成される。また比較的浅い表面領域に炭素
原子をイオン注入することは実際に困難であることを確
かめた。その理由は炭素原子がその小さな寸法のために
イオン注入中低い注入エネルギーで材料中に深く浸入す
るためであり。すなわち炭素原子は 100keVの注入エネ
ルギーで0.3μm の深さまでシリコン半導体本体に浸入
する。
【0005】本発明の目的は、特に、上述した欠点を解
決することにある。
【0006】
【課題を解決するための手段】本発明により、この目的
のための方法は炭素−ハロゲン化合物のイオンを用いた
イオン注入により炭素原子と同時にハロゲン原子を与
え、しかる後熱処理を実施して非結合ハロゲン原子を表
面領域から除去することを特徴とする。
【0007】本発明により表面領域の材料中の再結合中
心の数を約 800℃よりも高い熱処理後に著しく低くする
ことができる。非結合すなわち "ダングリング" 結合が
イオン注入中に表面領域に生じることを確かめた。これ
らのダングリング結合は電荷キャリアに対する再結合中
心を形成し得る。ハロゲン原子はSi−ハロゲン化合物の
形成によりこれらのダングリング結合を安定化する。
【0008】ドーパントがハロゲンに対してある親和性
を有するので、イオン注入された表面領域からのドーパ
ント原子の拡散は著しく減速され、その結果実際に与え
られたドーパント原子は表面領域から拡散せず "急峻
な" ドーピングプロファイルが形成される。従って大き
なバンドギャップの表面領域および小さなバンドギャッ
プの半導体本体間の接合とn型およびp型材料間の接合
とが一致し、これによりヘテロpn接合が生じる。浅いイ
オン注入が本発明により可能となり、それにもかかわら
ず比較的高い注入エネルギーを用いることができる。炭
素−ハロゲン化合物イオンはこれらの注入中に半導体本
体の表面に衝突して解離する。これにより注入エネルギ
ーが化合物の炭素およびハロゲン原子の質量に比例して
炭素およびハロゲン原子に配分される。数個の原子にわ
たるエネルギーのこの配分のために、炭素およびハロゲ
ンの浸入深さは全注入エネルギーが1つの原子に集中さ
れた場合よりも浅くなる。さらに、この配分が炭素およ
びハロゲンの質量に比例しているので、炭素およびハロ
ゲンはほとんど同一の浸入深さを有し、従って炭素およ
びハロゲン原子の双方が全表面領域にわたり与えられ
る。
【0009】驚くべきことにハロゲン原子の量は臨界的
なファクタでないことを確かめた。表面領域の安定化中
にSi−ハロゲン化合物を形成するのに用いられない非結
合ハロゲン原子は、半導体本体の表面に対する拡散のた
めの熱処理により表面領域から除去される。
【0010】Si−H 化合物をこれより安定なSi−F 化合
物と置換する手段としてフッ素を用いることは、シリコ
ン半導体本体上に "化学蒸着"(CVD)層の形態でHBT のエ
ミッタ領域を設ける場合に知られていることは注意すべ
きである。IEEE Trans. Electron Devices、37巻、11
号、1990年11月、2331〜2335ページ、論文 "Si Hetero-
Bipolar Transistor with a Fluorine-Doped SiC Emitt
er and a Thin, HighlyDopeed Epitaxial Base" (T.Sug
ii 等著) を参照。この場合、エミッタ領域がCVD によ
り設けられた後、一定の比率のケイ素、炭素、フッ素お
よびドーパントを有する層が設けられる。この層にはCV
D 中の温度よりも高い温度で他の熱処理が行われること
はない。かかるエミッタ領域はエミッタ領域とベース領
域の間の界面を有し、この界面は制御するのが極めて困
難である。
【0011】用いるハロゲンは、例えば、フッ素、塩
素、または臭素でよい。本発明の方法ではハロゲンとし
てフッ素を用いるのが好ましい。フッ素原子は塩素また
は臭素原子より半導体本体のシリコン原子と安定な化合
物を形成し、その結果表面領域の材料は温度が高くなる
ほど一層安定となる。
【0012】用いることができる炭素−ハロゲン化合物
の例は、2つの炭素原子を有するCF + 、 CF2 + 、 CF3 +
化合物、ハロゲンとして塩素または臭素を有する化合
物、または、例えば窒素もしくは酸素原子のような他の
原子を有する化合物である。 CF3 + イオンを炭素−ハロ
ゲン化合物のイオンとして用いる場合追加の利点が得ら
れる。すなわちイオン注入エネルギーは注入機械の所定
の加速電圧で最小になる。この理由は前記化合物が1価
の陽性であるとともに、このエネルギーが1つの炭素原
子および3つのフッ素原子に配分され、その結果原子当
たりのエネルギーが比較的低くなるからである。さら
に、 CF3 + イオンは比較的製造が容易で、そのため注入
が簡単となる。
【0013】炭素−ハロゲン化合物イオンの注入は表面
下0.15μm 未満の深さまで行うのが好ましい。従ってヘ
テロ接合の深さ、すなわち表面領域の深さは0.15μm 未
満となる。半導体の表面に垂直な方向の表面領域の電気
抵抗をかかる浅い表面領域を用いて小さくすることが可
能である。従って低いエミッタ抵抗を有するHBT のエミ
ッタを形成することができ、その結果HBT における電気
損失が小さくなる。従って 100keVの加速電圧を用いる
CF3 + イオンの注入は、例えば、ヘテロ接合まで、すな
わち表面領域の0.12μm の深さまで到達する。
【0014】温度は熱処理中に 800℃より高く選定する
のが好ましい。過剰に注入したハロゲン原子の急速な蒸
発はかかる温度で確実にする。例えば、 900℃で5分間
の熱処理が過剰に注入したハロゲン原子の蒸発に十分で
ある。
【0015】ドーパント原子は拡散を介してまたは注入
および活性化により表面領域に与えられる。拡散および
活性化は高くした温度で実施する。また非結合ハロゲン
原子の除去のための熱処理はドーパント原子を拡散させ
あるいは活性化するのにも用いられる。本発明の方法で
は1回の熱処理が必要であるにすぎない。
【0016】ドーパント原子は、所望により炭素原子の
注入前または後のいずれでも、与えることができる。炭
素−ハロゲン化合物のイオンを用いた注入後にドーパン
ト原子を与える場合追加の利点が得られる。すなわちイ
オン注入により表面領域の材料が実際に非晶質にされ
る。これによりドーパント原子は、例えば、 "チャネリ
ング" により表面領域よりも深く半導体本体にもはや浸
入することができない。さらに、ドーパント原子はハロ
ゲンに対するこれらの親和性により表面領域の外部にこ
れらが拡散するのを阻止される。
【0017】表面領域には、例えば、ポリシリコン層に
より接点を形成することができる。金属層と表面領域と
の接触は比較的困難である。炭素およびハロゲン原子は
表面領域に深く与えることなく半導体本体の表面に隣接
する領域内の表面領域にわずかに設け、金属層は熱処理
後に表面に設けるのが好ましい。この場合、比較的少な
い炭素およびハロゲン原子を有する領域が半導体本体の
表面に形成される。金属層との電気接続は比較的多くの
炭素およびハロゲン原子が与えられている領域を用いる
よりも前記領域を用いて良好に行うことができる。この
領域の深さは、例えば、約10nmである。金属層として、
例えば、TiW 接着層およびAl接点層を有する通常の二重
層を設けることができる。
【0018】
【実施例】次に、図面を参照して本発明を実施例により
詳細に説明する。
【0019】図1は半導体デバイスを製造する1工程を
示し、この工程では炭素原子4とドーパント原子とを局
部的に設けることにより表面2に隣接する表面領域3を
シリコン半導体本体1内に形成する。炭素原子は注入に
より設けられる。
【0020】炭素イオン4を用いた注入により表面領域
3は実際に完全に非晶質となる。その後表面領域3の材
料は半導体本体1の単結晶シリコンより大きなバンドギ
ャップを有する。ドーパント原子を拡散または注入によ
り通常の方法で与えて表面領域3の導電型(nまたはp
型)を決定する。例えば半導体本体1のドーパント原子
と反対の導電型のドーパント原子は、炭素注入の前また
は後に表面領域3に与える。従ってヘテロpn接合5を表
面領域3および半導体本体1の間に形成する。炭素およ
びドーパント原子を通常の方法、例えば、酸化物層7に
設けた窓6を介するイオン注入により局部的に与える。
ヘテロpn接合5は、例えば、ヘテロ接合バイポーラトラ
ンジスタ(HBT) のエミッタ−ベース接合として作用し得
る。順方向にイオン注入された電荷キャリアがヘテロ接
合を透過し逆方向に注入された電荷キャリアが減速され
るのでかかるトランジスタは極めて効率的である。
【0021】炭素イオン4が半導体本体1中に比較的深
く浸入しヘテロpn接合5に、さらに接合5の下側の半導
体本体1にも損傷を生じさせることを実際に確かめた。
この場合、 100keVの注入エネルギーで炭素原子がシリ
コン半導体本体1内に 0.3μm の深さに浸入してここで
シリコン格子に損傷を与える。従って、通常この比較的
深く位置する損傷を回復するのに熱処理が必要である。
熱処理は、例えば、イオン注入したドーパント原子を活
性化するのにも必要である。しかし、かかる熱処理をし
た後、多数の再結合中心が残る。結果としてヘテロ接合
を用いたトランジスタのスイッチング速度および効率は
最適値より低くなる。さらに与えたドーパント原子は約
800℃より高い温度の熱処理により表面領域3から半導
体本体1中に拡散し、その結果大きなバンドギャップお
よび小さなバンドギャップの領域の間の接合とp型ドー
ピングおよびn型ドーピングを用いた領域の間の接合と
が一致しないことを実際に確かめた。
【0022】従って、本発明によれば、炭素−ハロゲン
化合物のイオンを用いた注入により炭素原子と同時にハ
ロゲン原子を与え、しかる後熱処理を実施して非結合ハ
ロゲン原子をこの表面領域3から除去する。
【0023】再結合中心を形成するおそれがある、シリ
コンの非結合すなわち "ダングリング" 結合は本発明の
手段によればシリコン−ハロゲン化合物の形成により安
定化される。かかる化合物は約 800℃より高い温度で極
めて安定であり、その結果熱処理の後に再結合中心の数
が最小となる。イオン注入された表面領域3からのドー
パント原子の拡散は著しく減速される。その理由はドー
パント原子がハロゲン原子に対して著しい親和性を有す
るからである。従ってハロゲン原子の存在により著しく
制限されるドーピングプロファイルが発生し、その結果
として大きなバンドギャップおよび小さなバンドギャッ
プの領域の間の遷移がp型ドーピングおよびn型ドーピ
ングを用いた領域の間の遷移と一致しヘテロpn接合5が
形成される。本発明の方法によれば比較的大きな注入エ
ネルギーで浅いイオン注入を行うことができる。その理
由は炭素−ハロゲン化合物のイオンが半導体本体1の表
面2に衝突した際に解離するからである。これにより注
入エネルギーは化合物の炭素およびハロゲン原子にこれ
らの質量に比例して配分される。従って炭素およびハロ
ゲンは同一の浸入深さを有し、その結果炭素およびハロ
ゲンの両原子が全表面領域3にわたり与えられる。驚く
べきことにハロゲン原子の量が臨界的なファクタでない
ことを確かめた。炭素原子の量とハロゲン原子の量とが
実際に同じであるということは、前記利点を達成する上
で十分であることを実際に確かめた。表面領域3を安定
化するSi−ハロゲン化合物を形成するために用いること
のないハロゲン原子は実際に非結合である。これらのハ
ロゲン原子を熱処理により表面領域3から除去する。
【0024】用いるハロゲン原子は、例えばフッ素、塩
素、または臭素でよい。しかし、ハロゲンとしてフッ素
を用いるのが好ましい。フッ素原子は塩素または臭素原
子よりも半導体本体のシリコン原子と安定な化合物を形
成し、その結果表面領域の材料は温度が高くなるほど一
層安定となる。
【0025】使用することができる炭素−ハロゲン化合
物の例には、1つ、2つまたはそれより多い炭素原子を
有する化合物、ハロゲンとしてフッ素、臭素もしくは塩
素を有する化合物、または、例えば、さらに窒素もしく
は酸素原子のような他の原子を有する前記化合物が含ま
れる。また窒素および酸素原子はシリコンと比較して表
面領域3の材料のバンドギャップを増加せしめ得る。炭
素−ハロゲン化合物のイオンとして CF3 + イオンを用い
るのが好ましい。この場合イオン注入エネルギーが注入
機械の所定の加速電圧に対して最小となる。その理由は
前記化合物が一価の陽性であるとともに、前記エネルギ
ーが1つの炭素原子および3つのフッ素原子にわたって
配分され、その結果原子当たりのエネルギーが比較的低
くなるからである。さらに、イオン注入は CF3 + イオン
を用いて実施するのが比較的容易である。
【0026】炭素−ハロゲン化合物のイオンの注入は表
面下0.15μm 未満の深さまで行うのが好ましい。従って
ヘテロpn接合5は表面2の下0.15μm 未満の深さに存在
する。表面2に垂直な方向の表面領域3の電気抵抗が表
面領域3の深さに正比例するので、表面領域3の電気抵
抗は表面領域3のわずかな深さまで小さくし得る。この
ことは特に表面領域3をHBT のエミッタ領域として用い
る場合に重要となる。従ってHBT の電気損失は比較的小
さくなる。例えば、ヘテロ接合5は 100keV の加速電圧
で CF3 + イオンを注入した場合表面2の下側0.12μm の
深さに位置する。
【0027】温度は熱処理中に 800℃より高く選択する
のが好ましい。非結合イオン注入ハロゲン原子をかかる
温度で比較的迅速に除去することができる。例えば、3
×10 16 CF3 + /cm2の注入後に5分間の 900℃での熱処理
が非結合フッ素原子を除去し表面領域3において約3×
1016フッ素原子/cm2を保持するのに十分である。
【0028】ドーパント原子を拡散によりまたはイオン
注入および活性化により与える。拡散および活性化は高
くした温度で実施する。また非結合ハロゲン原子を除去
するための熱処理はドーパント原子の拡散または活性化
のためにも用いるのが好ましい。熱処理は通常の方法に
より炉中でまたはいわゆる高速熱アニール処理により実
施し得る。
【0029】ドーパント原子は炭素原子のイオン注入前
または注入後のいずれでも与えることができる。ドーパ
ント原子を炭素−ハロゲン化合物のイオンの注入後に与
える場合追加の利点が得られる。すなわち注入は表面領
域の材料を実際に完全に非晶質にする。従ってドーパン
ト原子はシリコン格子中のチャネル( "チャネリング"
)により表面領域3を越えて半導体本体1内に浸入で
きない。ドーパント原子を与える際ハロゲン原子が既に
存在しているので、ドーパント原子はハロゲンに対する
それらの親和性により表面領域3の外部への拡散中減速
される。
【0030】炭素およびハロゲン原子は表面領域3に深
く設けることなく半導体本体1の表面2に隣接する領域
8内にわずかに設け、金属層9は熱処理後に表面2上に
設けるのが好ましい(図2参照)。これにより比較的少
ない炭素およびハロゲン原子を有する領域8が半導体本
体の表面2に形成される。電気接続は比較的多くの炭素
およびハロゲン原子が与えられている比較的大きなバン
ドギャップを有する領域3に対するよりもかかる領域8
に対して良好に行うことができる。その理由はいわゆる
ショットキバリアのために、比較的大きなバンドギャッ
プを有する材料が金属層に接触することが困難であるか
らである。例えば、10nmの深さを有する領域8はイオン
注入エネルギーおよびドーズ量を適切に選択して、例え
ば、45keVで5×1016/cm2の CF3 + の注入により造るこ
とができる。この領域8は熱処理後多結晶となる。この
多結晶シリコンに接点を形成するのは比較的容易であ
る。設ける金属層は、例えば、通常のアルミニウム層9
でよい。
【0031】npn ヘテロ接合バイポーラトランジスタ(H
BT) の製造を実施例として説明する。図3〜6はこのHB
T の種々の製造工程を示す。比較的多くドーピングした
( n + )基板12とエピタキシャル成長によりこの基板上
に設けられたわずかにドーピングした( n- )層13とを
有するn型シリコン半導体本体11には通常の方法でBイ
オンを注入することによりベース層14が設けられる(図
3参照)。ベース層14はトランジスタのベース領域を構
成する。次の工程において、通常のホトリソグラフおよ
びエッチング技術により n- 層13およびベース層14にメ
サ構造体を形成する(図4参照)。図4のメサ構造体に
は例えば、気相からのテトラエトキシシラン(TEOS)の解
離により酸化物層15を設けることにより被覆を行う(図
5参照)。通常の技術によりこの酸化物層15中に窓16を
局部的に腐食形成する。この窓16を通して45keVのエネ
ルギーで5×1016/cm2の CF3 + イオンの注入を行って炭
素およびフッ素原子を同時に設けることにより表面17に
隣接する表面領域18を形成する。 CF3 + イオン注入の
後、50keVのエネルギーで5×1015P/cm2 の注入でリン
をドーパント原子として与える。これにより表面領域18
は約 0.1μm の深さとなり、炭素およびフッ素原子は表
面領域18中で深く存在せずに表面17の下側約10nmの深さ
の領域20中にわずかに存在する。次にドーパント原子を
活性化し、いかなる損傷をも回復させ、いかなる非結合
フッ素原子をも除去するために半導体デバイスを 900℃
で30分間熱処理する。熱処理後、表面領域18のフッ素濃
度は約5×1016/cm2となる。表面領域18はHBT のエミッ
タ領域として作用する。次いでエミッタ接点21からある
距離で酸化物層中に窓を設ける。この窓を通してベース
領域14に接触させるために通常の方法でBイオン注入に
より P+ 領域23を設ける。エミッタ領域18およびベース
領域23には通常の方法で、本例ではアルミニウムより成
る接点接続体21および24をそれぞれ設ける。基板12の下
側面にもコレクタ接続体として作用する導電アルミニウ
ム層25を設ける。HBT は通常の方法で接続体フレーム上
に装着し合成材料で包み込むことにより仕上げることが
できる。
【0032】本発明は上記の例に制限されず、高効率の
ためにヘテロ接合が所望される、例えば、IC分野または
集積注入論理(I2L) に用いることもできる。シリコンよ
り大きなバンドギャップを有する表面領域の材料はトン
ネル熱電子トランジスタのバリアにも用いることができ
る。
【図面の簡単な説明】
【図1】本発明の方法を用いるヘテロ接合ダイオードの
製造工程を示す断面図である。
【図2】図1の工程に続く製造工程を示す断面図であ
る。
【図3】本発明の方法を用いるHBT の製造工程を示す断
面図である。
【図4】図3の工程に続く製造工程を示す断面図であ
る。
【図5】図4の工程に続く製造工程を示す断面図であ
る。
【図6】図5の工程に続く製造工程を示す断面図であ
る。
【符号の説明】
1 半導体本体 2、17 表面 3、18 表面領域 4 炭素原子 5 ヘテロpn接合 6、16 窓 7、15 酸化物層 8 表面2に接する領域 9 金属層(アルミニウム層) 11 n型シリコン半導体本体 12 n+ 基板 13 n- 層 14 ベース層(ベース領域) 21 エミッタ接点(エミッタ領域) 23 p+ 領域 25 導電アルミニウム層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨゼフ ヤコブス マリア オッテンハイ ム オランダ国 ローゼンダール ツバンホー フストラート 2 (72)発明者 ヤリフ ポリティーク オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ 1

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 炭素原子およびドーパント原子を局部的
    に設け、炭素原子は注入により設けることにより表面に
    隣接する表面領域をシリコン半導体本体に形成して半導
    体デバイスを製造するにあたり、炭素−ハロゲン化合物
    のイオンを用いた注入により炭素原子と同時にハロゲン
    原子を与え、しかる後熱処理を実施して非結合ハロゲン
    原子をこの表面領域から除去することを特徴とする半導
    体デバイスの製造方法。
  2. 【請求項2】 ハロゲンとしてフッ素を用いることを特
    徴とする請求項1に記載の方法。
  3. 【請求項3】 炭素−ハロゲン化合物のイオンとして C
    F3 + イオンを用いることを特徴とする請求項2に記載の
    方法。
  4. 【請求項4】 炭素−ハロゲン化合物イオンの注入を表
    面下0.15μm 未満の深さまで行うことを特徴とする請求
    項1〜3のいずれか一項に記載の方法。
  5. 【請求項5】 温度を熱処理中に 800℃より高く選択す
    ることを特徴とする請求項1〜4のいずれか一項に記載
    の方法。
  6. 【請求項6】 非結合ハロゲン原子を除去するための熱
    処理をドーパント原子の拡散または活性化のためにも用
    いることを特徴とする請求項1〜5のいずれか一項に記
    載の方法。
  7. 【請求項7】 炭素−ハロゲン化合物のイオンを注入し
    た後ドーパント原子を与えることを特徴とする請求項1
    〜6のいずれか一項に記載の方法。
  8. 【請求項8】 炭素およびハロゲン原子を表面領域中に
    深く与えることなく半導体本体の表面に隣接する領域中
    で表面領域内にわずかに与え、熱処理後表面上に金属層
    を設けることを特徴とする請求項1〜7のいずれか一項
    に記載の方法。
JP18286093A 1992-07-24 1993-07-23 半導体デバイスの製造方法 Expired - Fee Related JP3405766B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL92202275:1 1992-07-24
EP92202275 1992-07-24

Publications (2)

Publication Number Publication Date
JPH06163445A true JPH06163445A (ja) 1994-06-10
JP3405766B2 JP3405766B2 (ja) 2003-05-12

Family

ID=8210804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18286093A Expired - Fee Related JP3405766B2 (ja) 1992-07-24 1993-07-23 半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US5354696A (ja)
EP (1) EP0581369B1 (ja)
JP (1) JP3405766B2 (ja)
DE (1) DE69316677T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010524263A (ja) * 2007-04-10 2010-07-15 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 浅い接合の形成技術
US9139156B2 (en) 2008-09-30 2015-09-22 Trw Airbag Systems Gmbh Gas generator, method for the production thereof and module having a gas generator

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863831A (en) * 1995-08-14 1999-01-26 Advanced Materials Engineering Research, Inc. Process for fabricating semiconductor device with shallow p-type regions using dopant compounds containing elements of high solid solubility
DE19652423A1 (de) * 1996-12-09 1998-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor und Verfahren zur Herstellung der epitaktischen Einzelschichten eines derartigen Transistors
DE19755979A1 (de) 1996-12-09 1999-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor
US6800881B2 (en) 1996-12-09 2004-10-05 Ihp Gmbh-Innovations For High Performance Microelectronics/Institut Fur Innovative Mikroelektronik Silicon-germanium hetero bipolar transistor with T-shaped implantation layer between emitter and emitter contact area
US5891791A (en) * 1997-05-27 1999-04-06 Micron Technology, Inc. Contamination free source for shallow low energy junction implants
US6452338B1 (en) 1999-12-13 2002-09-17 Semequip, Inc. Electron beam ion source with integral low-temperature vaporizer
US6774019B2 (en) 2002-05-17 2004-08-10 International Business Machines Corporation Incorporation of an impurity into a thin film
US6995051B1 (en) * 2004-10-28 2006-02-07 International Business Machines Corporation Irradiation assisted reactive ion etching
CN104837768B (zh) * 2012-10-12 2017-05-17 宾夕法尼亚州研究基金会 微米尺寸的互连Si‑C复合材料的合成
JP5920275B2 (ja) 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559696A (en) * 1984-07-11 1985-12-24 Fairchild Camera & Instrument Corporation Ion implantation to increase emitter energy gap in bipolar transistors
JPS6197818A (ja) * 1984-10-19 1986-05-16 Canon Inc 堆積膜形成法
US4992839A (en) * 1987-03-23 1991-02-12 Canon Kabushiki Kaisha Field effect thin film transistor having a semiconductor layer formed from a polycrystal silicon film containing hydrogen atom and halogen atom and process for the preparation of the same
EP0350845A3 (en) * 1988-07-12 1991-05-29 Seiko Epson Corporation Semiconductor device with doped regions and method for manufacturing it
JP2860138B2 (ja) * 1989-03-29 1999-02-24 キヤノン株式会社 半導体装置およびこれを用いた光電変換装置
JPH0828379B2 (ja) * 1990-05-28 1996-03-21 株式会社東芝 半導体装置の製造方法
JPH0496273A (ja) * 1990-08-03 1992-03-27 Sharp Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010524263A (ja) * 2007-04-10 2010-07-15 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 浅い接合の形成技術
US9139156B2 (en) 2008-09-30 2015-09-22 Trw Airbag Systems Gmbh Gas generator, method for the production thereof and module having a gas generator

Also Published As

Publication number Publication date
EP0581369A1 (en) 1994-02-02
US5354696A (en) 1994-10-11
JP3405766B2 (ja) 2003-05-12
EP0581369B1 (en) 1998-01-28
DE69316677T2 (de) 1998-07-30
DE69316677D1 (de) 1998-03-05

Similar Documents

Publication Publication Date Title
EP0090940B1 (en) Method of forming emitter and intrinsic base regions of a bipolar transistor
JPH0147014B2 (ja)
JPH0666325B2 (ja) 凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法
JP3405766B2 (ja) 半導体デバイスの製造方法
JPH0817841A (ja) 半導体基板,半導体装置及び半導体装置の製造方法
JP3033155B2 (ja) 半導体装置の製造方法
JP2006294772A (ja) 半導体装置の製造方法
JPH01241168A (ja) バイポーラトランジスタおよびその製造方法
JP2576373B2 (ja) 半導体装置及びその製造方法
JPS6330787B2 (ja)
JPH04226010A (ja) シリコン本体の製造方法
JP3505892B2 (ja) バイポーラトランジスタの製造方法
JP2654536B2 (ja) 半導体装置およびその製造方法
JPS59152665A (ja) 半導体装置とその製造方法
JP3041886B2 (ja) 半導体装置の製造方法
JP2943280B2 (ja) 半導体装置の製造方法
JP3077638B2 (ja) 半導体装置の製造方法
JPH06252158A (ja) 半導体装置
JPH01143262A (ja) 半導体装置の製造方法
JPH05109744A (ja) 半導体装置
JPH043938A (ja) バイポーラトランジスタの製法
JPH0661239A (ja) 半導体装置とその製造方法
JPS584454B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH03215944A (ja) 半導体装置の製造方法
JPS63177513A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees