JPH043938A - バイポーラトランジスタの製法 - Google Patents
バイポーラトランジスタの製法Info
- Publication number
- JPH043938A JPH043938A JP10598490A JP10598490A JPH043938A JP H043938 A JPH043938 A JP H043938A JP 10598490 A JP10598490 A JP 10598490A JP 10598490 A JP10598490 A JP 10598490A JP H043938 A JPH043938 A JP H043938A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- semiconductor
- forming
- crystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 328
- 239000000758 substrate Substances 0.000 claims abstract description 169
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 34
- 150000002500 ions Chemical class 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 238000005468 ion implantation Methods 0.000 claims description 57
- 239000013078 crystal Substances 0.000 claims description 11
- 238000005280 amorphization Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 2
- 239000011261 inert gas Substances 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、バイポーラトランジスタの製法に関する。
従来、第５図を伴って次に述べるバイポーラトランジス
タの製法が提案されている。 すなわち、予め用意された、例えばｐ型を有し且つ例え
ばシリコンでなる結晶半導体基板本体１内に、ｎ＋型を
有する結晶半導体領域２を形成している半導体基板Ｓ１
を形成する（第５図Ａ）。 次に、半導体基板Ｓ１上に、結晶半導体領域２上に延長
している態様で、ｎ−型を有する結晶半導体層３を、エ
ピタキシャル成長法によって形成している半導体基板Ｓ
２を形成する（第５図Ｂ）。 次に、半導体基板Ｓ３内に、結晶半導体層３において、
その上面側から、ｎ゛型を有する結晶半導体領域４を、
結晶半導体領域２に達する深さに形成している半導体基
板Ｓ３を形成する（第５図Ｃ）。 次に、半導体基板Ｓ３の上面側に上方からみて、素子形
成領域を画成し且つ結晶半導体領域４を外部に臨ませる
ように、３ｉ０２でなるフィールド絶縁層５を形成して
いる半導体基板Ｓ４を形成する（第５図Ｄ）。 次に、半導体基板Ｓ５に対する上方からの例えば燐でな
るｎ型不純物のイオン打込処理によって、半導体基板４
から、コレクタ用イオン打込領Ｉｆｉ、６を有する半導
体基板Ｓ５を形成づる（第５図Ｅ）。 この場合、コレクタ用イオン打込領域６は、図示のよう
に、結晶半導体層３の表面かられずかに入った位置から
、結晶半導体領域２内に達する深さに形成するのを可と
する。 次に、半導体基板Ｓ５に対する熱処理によって、半導体
基板Ｓ５から、コレクタ用イオン打込領１ｉｉ６の活性
化されているｎ型を有するコレクタ領域としての結晶半
導体領域７を有する半導体基板Ｓ６を形成する（第５図
Ｆ）。 次に、半導体基板Ｓ６に対する上方からの例えばＢでな
るｎ型不純物の導入処理によって、結晶半導体領域７に
上方から接しているｐ型を有するベース領域としての結
晶半導体領域８を有し且つ結晶半導体層１ｉｉ！８内に
その上面側から結晶半導体領域７に達する深さに形成さ
れているｐ“型を有するベース電極付用領域としての結
晶半導体領域９を有する半導体基板Ｓ７を形成する（第
５図Ｇ）。 次に、半導体基板Ｓ７上に、結晶半導体領域８を外部に
臨ませる窓１０を有する絶縁層１１を形成している半導
体基板Ｓ８を形成する（第５図Ｈ）。 次に、半導体基板Ｓ８上に、絶縁層１１の窓１０を通じ
て結晶半導体層ｖＡ８に接し且つ例えば砒素でなるｎ型
不純物を高濃度に導入している例えば多結晶シリコンで
なる結晶半導体層１２を形成している半導体基板Ｓ９を
形成する（第５図Ｉ）。 次に、半導体基板Ｓ９に対する熱処理によって、半導体
基板Ｓ９から、結晶半導体層８内に結晶半導体層１２か
らのｎ型不純物の導入されて形成されたエミッタ領域と
しての結晶半導体領域１３を有する半導体基板Ｓ１０を
形成する（第５図Ｊ）。 次に、半導体基板ＳＩＯ上に、絶縁層１４を形成し、そ
の絶縁層１４に結晶半導体層を外部に臨ませる窓１５を
形成し、また、絶縁層１３及び１０に、それらを通じて
結晶半導体領域４及び９を外部にそれぞれ臨ませる窓１
６及び１７を形成し、さらに、窓１５．１６及び１７を
それぞれ通じて、結晶半導体層１２、結晶半導体領域４
及び９にそれぞれオーミックに連結しているエミッタ電
極、コレクタ電極及びベース電極としての電極層１８．
１９及び２０を形成している、目的とする半導体基板Ｓ
１１を形成する（第５図Ｋ）。 以上が、従来提案されているバイポーラトランジスタの
製法である。 このような従来のバイポーラトランジスタの製法によれ
ば、コレクタ領域としての結晶半導体層［７を、ｎ型不
純物のイオン打込処理によって、コレクタ用イオン打込
領域６を形成しく第５図Ｅ）、次でそれに対する活性化
のための熱処理を行う（第５図Ｆ）ことによって形成す
るので、コレクタ用イオン打込領［６を形成する工程に
おいて（第５図Ｅ）、そのコレクタ用イオン打込領域の
イオン打込濃度を、深い位置において浅い位置に比し高
くすることによって、結晶半導体層［７のｎ型不純物濃
度を、ベース領域としての結晶半導体領域８側は低いが
それから離れている位置において高いものとすることが
できる。 このため、第５図で上述した従来のバイポーラトランジ
スタの製法によれば、カーク効果（ベース拡がり）を抑
制し、それでいて、ベース・コレクタ間接合容量が比較
的小さく且つベース・コレクタ間耐圧の比較的高いバイ
ポーラトランジスタを、比較的容易に製造することがで
きる。
タの製法が提案されている。 すなわち、予め用意された、例えばｐ型を有し且つ例え
ばシリコンでなる結晶半導体基板本体１内に、ｎ＋型を
有する結晶半導体領域２を形成している半導体基板Ｓ１
を形成する（第５図Ａ）。 次に、半導体基板Ｓ１上に、結晶半導体領域２上に延長
している態様で、ｎ−型を有する結晶半導体層３を、エ
ピタキシャル成長法によって形成している半導体基板Ｓ
２を形成する（第５図Ｂ）。 次に、半導体基板Ｓ３内に、結晶半導体層３において、
その上面側から、ｎ゛型を有する結晶半導体領域４を、
結晶半導体領域２に達する深さに形成している半導体基
板Ｓ３を形成する（第５図Ｃ）。 次に、半導体基板Ｓ３の上面側に上方からみて、素子形
成領域を画成し且つ結晶半導体領域４を外部に臨ませる
ように、３ｉ０２でなるフィールド絶縁層５を形成して
いる半導体基板Ｓ４を形成する（第５図Ｄ）。 次に、半導体基板Ｓ５に対する上方からの例えば燐でな
るｎ型不純物のイオン打込処理によって、半導体基板４
から、コレクタ用イオン打込領Ｉｆｉ、６を有する半導
体基板Ｓ５を形成づる（第５図Ｅ）。 この場合、コレクタ用イオン打込領域６は、図示のよう
に、結晶半導体層３の表面かられずかに入った位置から
、結晶半導体領域２内に達する深さに形成するのを可と
する。 次に、半導体基板Ｓ５に対する熱処理によって、半導体
基板Ｓ５から、コレクタ用イオン打込領１ｉｉ６の活性
化されているｎ型を有するコレクタ領域としての結晶半
導体領域７を有する半導体基板Ｓ６を形成する（第５図
Ｆ）。 次に、半導体基板Ｓ６に対する上方からの例えばＢでな
るｎ型不純物の導入処理によって、結晶半導体領域７に
上方から接しているｐ型を有するベース領域としての結
晶半導体領域８を有し且つ結晶半導体層１ｉｉ！８内に
その上面側から結晶半導体領域７に達する深さに形成さ
れているｐ“型を有するベース電極付用領域としての結
晶半導体領域９を有する半導体基板Ｓ７を形成する（第
５図Ｇ）。 次に、半導体基板Ｓ７上に、結晶半導体領域８を外部に
臨ませる窓１０を有する絶縁層１１を形成している半導
体基板Ｓ８を形成する（第５図Ｈ）。 次に、半導体基板Ｓ８上に、絶縁層１１の窓１０を通じ
て結晶半導体層ｖＡ８に接し且つ例えば砒素でなるｎ型
不純物を高濃度に導入している例えば多結晶シリコンで
なる結晶半導体層１２を形成している半導体基板Ｓ９を
形成する（第５図Ｉ）。 次に、半導体基板Ｓ９に対する熱処理によって、半導体
基板Ｓ９から、結晶半導体層８内に結晶半導体層１２か
らのｎ型不純物の導入されて形成されたエミッタ領域と
しての結晶半導体領域１３を有する半導体基板Ｓ１０を
形成する（第５図Ｊ）。 次に、半導体基板ＳＩＯ上に、絶縁層１４を形成し、そ
の絶縁層１４に結晶半導体層を外部に臨ませる窓１５を
形成し、また、絶縁層１３及び１０に、それらを通じて
結晶半導体領域４及び９を外部にそれぞれ臨ませる窓１
６及び１７を形成し、さらに、窓１５．１６及び１７を
それぞれ通じて、結晶半導体層１２、結晶半導体領域４
及び９にそれぞれオーミックに連結しているエミッタ電
極、コレクタ電極及びベース電極としての電極層１８．
１９及び２０を形成している、目的とする半導体基板Ｓ
１１を形成する（第５図Ｋ）。 以上が、従来提案されているバイポーラトランジスタの
製法である。 このような従来のバイポーラトランジスタの製法によれ
ば、コレクタ領域としての結晶半導体層［７を、ｎ型不
純物のイオン打込処理によって、コレクタ用イオン打込
領域６を形成しく第５図Ｅ）、次でそれに対する活性化
のための熱処理を行う（第５図Ｆ）ことによって形成す
るので、コレクタ用イオン打込領［６を形成する工程に
おいて（第５図Ｅ）、そのコレクタ用イオン打込領域の
イオン打込濃度を、深い位置において浅い位置に比し高
くすることによって、結晶半導体層［７のｎ型不純物濃
度を、ベース領域としての結晶半導体領域８側は低いが
それから離れている位置において高いものとすることが
できる。 このため、第５図で上述した従来のバイポーラトランジ
スタの製法によれば、カーク効果（ベース拡がり）を抑
制し、それでいて、ベース・コレクタ間接合容量が比較
的小さく且つベース・コレクタ間耐圧の比較的高いバイ
ポーラトランジスタを、比較的容易に製造することがで
きる。
しかしながら、第５図で上述した従来のバイポーラトラ
ンジスタの製法の場合、コレクタ領域としての結晶半導
体領域７を、上述したように、ｎ型不純物のイオン打込
処理によって、コレクタ用イオン打込領域６を形成しく
第５図Ｅ）、次でそれに対する活性化のための熱処理を
行う（第５図Ｆ）ことによって形成し、そして、その熱
処理が、コレクタ用イオン打込領域６に列する活性化の
ための熱処理であるに過ぎないことから、結晶半導体層
［７が、イオン打込工程において生じた結晶欠陥を無視
し得ない聞合／υているものとして形成される。 このため、第５図で上述した従来のバイポーラ１ヘラン
ジスタの製法によれば、バイポーラトランジスタを、リ
ーク電流の少ない良好な電流電圧特性を有し且つ高速で
動作するものとして製造することができない、という欠
点を有していた。 よって、本発明は、上述した欠点のない、新規なバイポ
ーラトランジスタの製法を提案せんとするものである。 （課題を解決するための手段１ 本願第１番目の発明によるバイポーラトランジスタの製
法は、■結晶半導体基板本体上に第１の導電型を有する
結晶半導体層を形成している第１の半導体基板を形成す
る工程と、■上記第１の半導体基板に対する上方からの
非晶質化用不活性イオンの打込処理によって、上記第１
の半導体基板から、上記結晶半導体層の非晶質化されて
いる非晶質化半導体領域を有する第２の半導体基板を形
成する工程と、■上記第２の半導体基板に対する上方か
らの第１の導電型を与える不純物のイオン打込処理によ
って、上記第２の半導体基板から、上記非晶質化半導体
領域におけるコレクタ用イオン打込領域を有する第３の
半導体基板を形成する工程と、■上記第３の半導体基板
に対する熱処理によって、上記第３の半導体基板から、
上記非晶質化半導体領域の再結晶化されている再結晶化
半導体領域を有し、且つその再結晶化半導体領域におけ
る、上記コレクタ用イオン打込領域の活性化されている
コレクタ領域としての第１の結晶半導体領域を有する第
４の半導体基板を形成する工程と、■上記第４の半導体
基板に対する上方からの第１の導電型とは逆の第２の導
電型を与える不純物の導入処理によって、上記再結晶化
半導体領域における上記第１の結晶半導体領域に上方か
ら連接しているベース領域としての第２の結晶半導体領
域を有する第５の半導体基板を形成する工程と、■上記
第５の半導体基板に対する上方からの第１の導電型を与
える不純物の導入処理によって、上記第２の結晶半導体
領域内にエミッタ領域としての第３の結晶半導体領域を
有する第６の半導体基板を形成する工程とを有する。 本願第２番目の発明によるバイポーラトランジスタの製
法は、■結晶半導体基板本体上に第１の導電型を有する
結晶半導体層を形成している第１の半導体基板を形成す
る工程と、■上記第１の半導体基板に対する上方からの
第１の導電型を与える不純物のイオンの打込処理によっ
て、上記第１の半導体基板から、上記結晶半導体層にお
けるコレクタ用イオン打込領域を有する第２の半導体基
板を形成する工程と、■上記第２の半導体基板に対する
上方からの非晶質化用不活性イオンの打込処理によって
、上記第２の半導体基板から、上記コレクタ用イオン打
込領域における非晶質化半導体領域を有する第３の半導
体基板を形成する工程と、■上記第３の半導体基板に対
する熱処理によって、上記第３の半導体基板から、上記
非晶質化半導体領域の再結晶化されている再結晶化半導
体領域を有し、且つその再結晶化半導体領域における上
記コレクタ用イオン打込領域の活性化されているコレク
タ領域としての第１の結晶半導体領域を有する第４の半
導体基板を形成する工程と、■上記第４の半導体基板に
対する上方からの第１の導電型とは逆の第２の導電型を
与える不純物の導入処理によって、上記再結晶化半導体
領域における上記第１の結晶半導体領域に上方から連接
しているベース領域としての第２の結晶半導体領域を有
する第５の半導体基板を形成する工程と、■上記第５の
半導体基板に対する上方からの第１の導電型を与える不
純物の導入処理によって、上記第２の結晶半導体領域内
にエミッタ領域としての第３の結晶半導体領域を有する
第６の半導体基板を形成する工程とを有する。 本願第３番目の発明によるバイポーラトランジスタの製
法は、■結晶半導体基板本体上に第１の導電型を有する
結晶半導体層を形成している第１の半導体基板を形成す
る工程と、■上記第１の半導体基板に対する上方からの
非晶質化用不活性イオンの打込処理によって、上記第１
の半導体基板から、上記結晶半導体層の非晶質化されて
いる非晶質化半導体１ｍを有する第２の半導体基板を形
成する工程と、■上記第２の半導体基板に対する上方か
らの第１の導電型を与える不純物のイオン打込処理によ
って、上記第２の半導体基板から、上記非晶質化半導体
領域におけるコレクタ用イオン打込領域を有する第３の
半導体基板を形成する工程と、■上記第３の半導体基板
に対する上方からの第１の導電型とは逆の第２の導電型
を与える不純物のイオンの打込によって、上記非晶質化
半導体領域における、上記コレクタ用イオン打込領域に
上方から連接しているベース用イオン打込領域を有する
第４の半導体基板を形成する工程と、■上記第４の半導
体基板に対する熱処理によって、上記第４の半導体基板
から、上記非晶質化半導体領域の再結晶化されている再
結晶化半導体領域を有し、且つその再結晶化半導体領域
における、上記コレクタ用イオン打込領域の活性化され
ているコレクタ領域としての第１の結晶半導体領域及び
上記ベース用イオン打込領域の活性化されているベース
領域としての第２の結晶半導体領域を有する第５の半導
体基板を形成する工程と、■上記第５の半導体基板に対
する上方からの第１の導電型を与える不純物の導入処理
によって、−上記第２の結晶半導体領域内にエミッタ領
域としての第３の結晶半導体領域を有する第６の半導体
基板を形成する工程とを有する。 本願第４番目の発明によるバイポーラトランジスタの製
法は、■結晶半導体基板本体上に第１の導電型を有する
結晶半導体層を形成している第１の半導体基板を形成す
る工程と、■上記第１の半導体基板に対する上方からの
第１の導電型を与える不純物のイオン打込処理によって
、上記第１の半導体基板から、上記結晶半導体層におけ
るコレクタ用イオン打込領域を有する第２の半導体基板
を形成する工程と、■上記第２の半′Ｑ体基板に対する
上方からの非晶質化用不活性イオンの打込処理によって
、上記第２の半導体基板から、上記コレクタ用イオン打
込領域における非晶質化半導体領域を有する第３の半導
体基板を形成する工程と、■上記第３の半導体基板に対
する上方からの第１の導電型とは逆の第２の導電型を与
える不純物のイオンの打込処理によって、上記非晶質化
半導体領域における上記コレクタ用イオン打込領域に上
方から連接しているベース用イオン打込領域を有する第
４の半導体基板を形成する工程と、■上記第４の半導体
基板に対する熱処理によって、上記第４の半導体基板か
ら、上記非晶質化半導体領域の再結晶化されている再結
晶化半導体領域を有し、且つその再結晶化半導体領域に
おける、上記コレクタ用イオン打込領域の活性化されて
いるコレクタ領域としての第１の結晶半導体領域及び上
記ベース用イオン打込領域の活性化されているベース領
域としての第２の結晶半導体領域を有する第５の半導体
基板を形成する工程と、■上記第５の半導体基板に対す
る上方からの第１の導電型を与える不純物の導入処理に
よって、上記第２の結晶半導体領域内にエミッタ領域と
しての第３の結晶半導体領域を有する第６の半導体基板
を形成する工程とを有する。
ンジスタの製法の場合、コレクタ領域としての結晶半導
体領域７を、上述したように、ｎ型不純物のイオン打込
処理によって、コレクタ用イオン打込領域６を形成しく
第５図Ｅ）、次でそれに対する活性化のための熱処理を
行う（第５図Ｆ）ことによって形成し、そして、その熱
処理が、コレクタ用イオン打込領域６に列する活性化の
ための熱処理であるに過ぎないことから、結晶半導体層
［７が、イオン打込工程において生じた結晶欠陥を無視
し得ない聞合／υているものとして形成される。 このため、第５図で上述した従来のバイポーラ１ヘラン
ジスタの製法によれば、バイポーラトランジスタを、リ
ーク電流の少ない良好な電流電圧特性を有し且つ高速で
動作するものとして製造することができない、という欠
点を有していた。 よって、本発明は、上述した欠点のない、新規なバイポ
ーラトランジスタの製法を提案せんとするものである。 （課題を解決するための手段１ 本願第１番目の発明によるバイポーラトランジスタの製
法は、■結晶半導体基板本体上に第１の導電型を有する
結晶半導体層を形成している第１の半導体基板を形成す
る工程と、■上記第１の半導体基板に対する上方からの
非晶質化用不活性イオンの打込処理によって、上記第１
の半導体基板から、上記結晶半導体層の非晶質化されて
いる非晶質化半導体領域を有する第２の半導体基板を形
成する工程と、■上記第２の半導体基板に対する上方か
らの第１の導電型を与える不純物のイオン打込処理によ
って、上記第２の半導体基板から、上記非晶質化半導体
領域におけるコレクタ用イオン打込領域を有する第３の
半導体基板を形成する工程と、■上記第３の半導体基板
に対する熱処理によって、上記第３の半導体基板から、
上記非晶質化半導体領域の再結晶化されている再結晶化
半導体領域を有し、且つその再結晶化半導体領域におけ
る、上記コレクタ用イオン打込領域の活性化されている
コレクタ領域としての第１の結晶半導体領域を有する第
４の半導体基板を形成する工程と、■上記第４の半導体
基板に対する上方からの第１の導電型とは逆の第２の導
電型を与える不純物の導入処理によって、上記再結晶化
半導体領域における上記第１の結晶半導体領域に上方か
ら連接しているベース領域としての第２の結晶半導体領
域を有する第５の半導体基板を形成する工程と、■上記
第５の半導体基板に対する上方からの第１の導電型を与
える不純物の導入処理によって、上記第２の結晶半導体
領域内にエミッタ領域としての第３の結晶半導体領域を
有する第６の半導体基板を形成する工程とを有する。 本願第２番目の発明によるバイポーラトランジスタの製
法は、■結晶半導体基板本体上に第１の導電型を有する
結晶半導体層を形成している第１の半導体基板を形成す
る工程と、■上記第１の半導体基板に対する上方からの
第１の導電型を与える不純物のイオンの打込処理によっ
て、上記第１の半導体基板から、上記結晶半導体層にお
けるコレクタ用イオン打込領域を有する第２の半導体基
板を形成する工程と、■上記第２の半導体基板に対する
上方からの非晶質化用不活性イオンの打込処理によって
、上記第２の半導体基板から、上記コレクタ用イオン打
込領域における非晶質化半導体領域を有する第３の半導
体基板を形成する工程と、■上記第３の半導体基板に対
する熱処理によって、上記第３の半導体基板から、上記
非晶質化半導体領域の再結晶化されている再結晶化半導
体領域を有し、且つその再結晶化半導体領域における上
記コレクタ用イオン打込領域の活性化されているコレク
タ領域としての第１の結晶半導体領域を有する第４の半
導体基板を形成する工程と、■上記第４の半導体基板に
対する上方からの第１の導電型とは逆の第２の導電型を
与える不純物の導入処理によって、上記再結晶化半導体
領域における上記第１の結晶半導体領域に上方から連接
しているベース領域としての第２の結晶半導体領域を有
する第５の半導体基板を形成する工程と、■上記第５の
半導体基板に対する上方からの第１の導電型を与える不
純物の導入処理によって、上記第２の結晶半導体領域内
にエミッタ領域としての第３の結晶半導体領域を有する
第６の半導体基板を形成する工程とを有する。 本願第３番目の発明によるバイポーラトランジスタの製
法は、■結晶半導体基板本体上に第１の導電型を有する
結晶半導体層を形成している第１の半導体基板を形成す
る工程と、■上記第１の半導体基板に対する上方からの
非晶質化用不活性イオンの打込処理によって、上記第１
の半導体基板から、上記結晶半導体層の非晶質化されて
いる非晶質化半導体１ｍを有する第２の半導体基板を形
成する工程と、■上記第２の半導体基板に対する上方か
らの第１の導電型を与える不純物のイオン打込処理によ
って、上記第２の半導体基板から、上記非晶質化半導体
領域におけるコレクタ用イオン打込領域を有する第３の
半導体基板を形成する工程と、■上記第３の半導体基板
に対する上方からの第１の導電型とは逆の第２の導電型
を与える不純物のイオンの打込によって、上記非晶質化
半導体領域における、上記コレクタ用イオン打込領域に
上方から連接しているベース用イオン打込領域を有する
第４の半導体基板を形成する工程と、■上記第４の半導
体基板に対する熱処理によって、上記第４の半導体基板
から、上記非晶質化半導体領域の再結晶化されている再
結晶化半導体領域を有し、且つその再結晶化半導体領域
における、上記コレクタ用イオン打込領域の活性化され
ているコレクタ領域としての第１の結晶半導体領域及び
上記ベース用イオン打込領域の活性化されているベース
領域としての第２の結晶半導体領域を有する第５の半導
体基板を形成する工程と、■上記第５の半導体基板に対
する上方からの第１の導電型を与える不純物の導入処理
によって、−上記第２の結晶半導体領域内にエミッタ領
域としての第３の結晶半導体領域を有する第６の半導体
基板を形成する工程とを有する。 本願第４番目の発明によるバイポーラトランジスタの製
法は、■結晶半導体基板本体上に第１の導電型を有する
結晶半導体層を形成している第１の半導体基板を形成す
る工程と、■上記第１の半導体基板に対する上方からの
第１の導電型を与える不純物のイオン打込処理によって
、上記第１の半導体基板から、上記結晶半導体層におけ
るコレクタ用イオン打込領域を有する第２の半導体基板
を形成する工程と、■上記第２の半′Ｑ体基板に対する
上方からの非晶質化用不活性イオンの打込処理によって
、上記第２の半導体基板から、上記コレクタ用イオン打
込領域における非晶質化半導体領域を有する第３の半導
体基板を形成する工程と、■上記第３の半導体基板に対
する上方からの第１の導電型とは逆の第２の導電型を与
える不純物のイオンの打込処理によって、上記非晶質化
半導体領域における上記コレクタ用イオン打込領域に上
方から連接しているベース用イオン打込領域を有する第
４の半導体基板を形成する工程と、■上記第４の半導体
基板に対する熱処理によって、上記第４の半導体基板か
ら、上記非晶質化半導体領域の再結晶化されている再結
晶化半導体領域を有し、且つその再結晶化半導体領域に
おける、上記コレクタ用イオン打込領域の活性化されて
いるコレクタ領域としての第１の結晶半導体領域及び上
記ベース用イオン打込領域の活性化されているベース領
域としての第２の結晶半導体領域を有する第５の半導体
基板を形成する工程と、■上記第５の半導体基板に対す
る上方からの第１の導電型を与える不純物の導入処理に
よって、上記第２の結晶半導体領域内にエミッタ領域と
しての第３の結晶半導体領域を有する第６の半導体基板
を形成する工程とを有する。
本願第１番目〜第４番目の発明によるバイポーラトラン
ジスタの製法のいずれの場合も、非晶質化半導体領域を
形成する工程と、その後または前のコレクタ用イオン打
込領域を形成する工程との双方の工程を経、またはその
双方の工程を経て後、熱処理によって非晶質化半導体領
域の再結晶化されている再結晶化半導体領域を形成し且
つコレクタ用イオン打込領域の活性化されているコレク
タ領域としての結晶半導体領域を形成するので、第５図
で前述した従来のバイポーラトランジスタの製法で製造
されると同様のバイポーラトランジスタを製造すること
がてき、また、この場合、第５図で前述した従来のバイ
ポーラトランジスタの場合と同様に、その］レクタ用イ
オン打込領域のイオン打込濃度を、深い位置において浅
い位置に比し高くすることによって、コレクタ領域とし
ての結晶半導体領域の不純物濃度を、ベース領域として
の結晶半導体領域側は低いがそれから離れている位置に
おいて高いものとすることができる。 このため、本願第１番目〜第４番目の発明によるバイポ
ーラトランジスタの製法の場合も、第５図で上述した従
来のバイポーラトランジスタの製法の場合と同様に、カ
ーク効果（ベース拡がり）を抑制し、それでいて、ベー
ス・コレクタ間接合容量が比較的小さく且つベース・コ
レクタ間耐圧の比較的高いバイポーラトランジスタを、
比較的容易に製造することができる。 しかしながら、本願第１〜第４番目の発明によるバイポ
ーラトランジスタの場合、熱処理によって、非晶質化半
導体領域の再結晶化されている再結晶化半導体領域を形
成し且っコレクタ用イオン打込領域の活性化されている
コレクタ領域としての結晶半導体層を形成するので、コ
レクタ領域としての結晶半導体領域が、イオン打込工程
において生じた結晶欠陥を、第５図で前述した従来のバ
イポーラトランジスタの場合に比し格段的に少ない社し
か含んでいないものとして形成される。 このため、本願第１〜第４番目の発明によるバイポーラ
トランジスタの製法によれば、バイポーラトランジスタ
を、第５図で前述した従来のバイポーラトランジスタの
製法の場合に比し、リーク電流の少ない良好な電流−電
圧特性を有し且つ高速で動作するものとして、容易に製
造することができる。
ジスタの製法のいずれの場合も、非晶質化半導体領域を
形成する工程と、その後または前のコレクタ用イオン打
込領域を形成する工程との双方の工程を経、またはその
双方の工程を経て後、熱処理によって非晶質化半導体領
域の再結晶化されている再結晶化半導体領域を形成し且
つコレクタ用イオン打込領域の活性化されているコレク
タ領域としての結晶半導体領域を形成するので、第５図
で前述した従来のバイポーラトランジスタの製法で製造
されると同様のバイポーラトランジスタを製造すること
がてき、また、この場合、第５図で前述した従来のバイ
ポーラトランジスタの場合と同様に、その］レクタ用イ
オン打込領域のイオン打込濃度を、深い位置において浅
い位置に比し高くすることによって、コレクタ領域とし
ての結晶半導体領域の不純物濃度を、ベース領域として
の結晶半導体領域側は低いがそれから離れている位置に
おいて高いものとすることができる。 このため、本願第１番目〜第４番目の発明によるバイポ
ーラトランジスタの製法の場合も、第５図で上述した従
来のバイポーラトランジスタの製法の場合と同様に、カ
ーク効果（ベース拡がり）を抑制し、それでいて、ベー
ス・コレクタ間接合容量が比較的小さく且つベース・コ
レクタ間耐圧の比較的高いバイポーラトランジスタを、
比較的容易に製造することができる。 しかしながら、本願第１〜第４番目の発明によるバイポ
ーラトランジスタの場合、熱処理によって、非晶質化半
導体領域の再結晶化されている再結晶化半導体領域を形
成し且っコレクタ用イオン打込領域の活性化されている
コレクタ領域としての結晶半導体層を形成するので、コ
レクタ領域としての結晶半導体領域が、イオン打込工程
において生じた結晶欠陥を、第５図で前述した従来のバ
イポーラトランジスタの場合に比し格段的に少ない社し
か含んでいないものとして形成される。 このため、本願第１〜第４番目の発明によるバイポーラ
トランジスタの製法によれば、バイポーラトランジスタ
を、第５図で前述した従来のバイポーラトランジスタの
製法の場合に比し、リーク電流の少ない良好な電流−電
圧特性を有し且つ高速で動作するものとして、容易に製
造することができる。
【実施例１】
次に、第１図を伴って、本発明によるバイポーラトラン
ジスタの製法の第１の実施例を述べよう。 第１図において、第５図との対応部分には同一符号を付
し詳ｍ説明を省略する。 ′；ｆＳ１図に示す本発明によるバイポーラトランジス
タの製法は、次に述べる順次の工程をとって、目的とす
るバイポーラトランジスタを製造する。 すなわち、第１図△〜Ｄに示すように、第５図Ａ〜Ｄで
上述したと全く同様の順次の工程をとる。 次に、半導体基板Ｓ４に対する上方からの例えばＳ１イ
オンでなる非晶質化用不活性イオンの打込処理によって
、半導体基板Ｓ４から、結晶半導体層３の非晶質化され
されている非晶質化半導体層１ｉ！３０を有する半導体
基板Ｓ４’を形成する（第１図Ｅ）。 次に、第５図Ｅの場合に準じて、半導体基板Ｓ４’ に
対する上方からのｎ型不純物のイオン打込処理によって
、半導体基板Ｓ４’から、非晶質化半導体領域における
］レクタ用イオン打込領域６を有する半導体基板Ｓ５を
形成する（第１図Ｆ）。 次に、半導体基板Ｓ５に対する熱処理によって、半導体
基板Ｓ５から、非晶質化半導体領域３０の再結晶化され
ている再結晶化半導体領域３０′を有し、且つその再結
晶化半導体領域３０′における、第５図Ｇで上）ホした
と同様の半導体基板Ｓ６を形成する（第１図Ｇ）。 以下、第１図）−１−Ｌに示すように、第５図Ｇ〜にで
上述したと同様の工程をとって、目的とするバイポーラ
トランジスタを製造する。
ジスタの製法の第１の実施例を述べよう。 第１図において、第５図との対応部分には同一符号を付
し詳ｍ説明を省略する。 ′；ｆＳ１図に示す本発明によるバイポーラトランジス
タの製法は、次に述べる順次の工程をとって、目的とす
るバイポーラトランジスタを製造する。 すなわち、第１図△〜Ｄに示すように、第５図Ａ〜Ｄで
上述したと全く同様の順次の工程をとる。 次に、半導体基板Ｓ４に対する上方からの例えばＳ１イ
オンでなる非晶質化用不活性イオンの打込処理によって
、半導体基板Ｓ４から、結晶半導体層３の非晶質化され
されている非晶質化半導体層１ｉ！３０を有する半導体
基板Ｓ４’を形成する（第１図Ｅ）。 次に、第５図Ｅの場合に準じて、半導体基板Ｓ４’ に
対する上方からのｎ型不純物のイオン打込処理によって
、半導体基板Ｓ４’から、非晶質化半導体領域における
］レクタ用イオン打込領域６を有する半導体基板Ｓ５を
形成する（第１図Ｆ）。 次に、半導体基板Ｓ５に対する熱処理によって、半導体
基板Ｓ５から、非晶質化半導体領域３０の再結晶化され
ている再結晶化半導体領域３０′を有し、且つその再結
晶化半導体領域３０′における、第５図Ｇで上）ホした
と同様の半導体基板Ｓ６を形成する（第１図Ｇ）。 以下、第１図）−１−Ｌに示すように、第５図Ｇ〜にで
上述したと同様の工程をとって、目的とするバイポーラ
トランジスタを製造する。
【実施例２】
次に、第２図を伴って本発明によるバイポーラトランジ
スタの製法の第２の実施例を述べよう。 第２図において、第１図との対応部分には同一符号を付
し、詳細説明は省略する。 第２図に示す本発明によるバイポーラトランジスタの製
法は、次に述べる順次の工程をとって、目的とするバイ
ポーラトランジスタを製造する。 すなわち、第１図Ａ−Ｄで上述したと同様の順次の工程
をとって、第１図りで上述したと同様の半導体基板４を
形成する（第２図Ａ）。 次に、第１図Ｆに準じて、半導体基板Ｓ４に対する上方
からのｎ型不純物のイオンの打込処理によって、半導体
基板Ｓ４から、結晶半導体層３におけるコレクタ用イオ
ン打込領域６を有する半導体基板３５’ を形成する（
第２図Ｂ）。 次に、第１図Ｅに準じて、半導体基板８５’に対する上
方からの非晶質化用不活性イオンの打込処理によって、
半導体基板Ｓ５’ から、コレクタ用イオン打込領域６
における非晶質化半導体層［３０を有する半導体基板Ｓ
５を形成する（第２図Ｃ）。 次に、第１図Ｇに準じて、半導体基板８５に対する熱処
理によって、第１図Ｇの場合と同様の半導体基板Ｓ６を
形成する。 以下、第１図Ｈ〜Ｌと同様の工程を順次とって、目的と
するバイポーラトランジスタを製造する。
スタの製法の第２の実施例を述べよう。 第２図において、第１図との対応部分には同一符号を付
し、詳細説明は省略する。 第２図に示す本発明によるバイポーラトランジスタの製
法は、次に述べる順次の工程をとって、目的とするバイ
ポーラトランジスタを製造する。 すなわち、第１図Ａ−Ｄで上述したと同様の順次の工程
をとって、第１図りで上述したと同様の半導体基板４を
形成する（第２図Ａ）。 次に、第１図Ｆに準じて、半導体基板Ｓ４に対する上方
からのｎ型不純物のイオンの打込処理によって、半導体
基板Ｓ４から、結晶半導体層３におけるコレクタ用イオ
ン打込領域６を有する半導体基板３５’ を形成する（
第２図Ｂ）。 次に、第１図Ｅに準じて、半導体基板８５’に対する上
方からの非晶質化用不活性イオンの打込処理によって、
半導体基板Ｓ５’ から、コレクタ用イオン打込領域６
における非晶質化半導体層［３０を有する半導体基板Ｓ
５を形成する（第２図Ｃ）。 次に、第１図Ｇに準じて、半導体基板８５に対する熱処
理によって、第１図Ｇの場合と同様の半導体基板Ｓ６を
形成する。 以下、第１図Ｈ〜Ｌと同様の工程を順次とって、目的と
するバイポーラトランジスタを製造する。
【実施例３】
次に、第３図を伴って本発明によるパイボーラトランジ
スタの製法の第３の実施例を述べよう。 第３図において、第１図との対応部分には同一符号を付
し、詳細説明は省略する。 第３図に示す本発明によるバイポーラトランジスタの製
法は、次に述べる順次の工程をとって、目的とするバイ
ポーラトランジスタを製造する。 すなわち、第１図Ａ−Ｆで上述したと同様の順次の工程
をとって、第１図Ｆで上述したと同様の半導体基板４を
形成する（第３図Ｃ）。 次に、第１図Ｈに準じて、ベース領域としての結晶半導
体領域８及び９を形成する（第１図Ｈ）。 次に、第１図Ｇに準じて、熱処理によって、第１図Ｈの
場合と同様の半導体基板Ｓ６を形成する。 以下、第１図１−Ｌと同様の工程を順次とって、目的と
するバイポーラトランジスタを製造する。 ［実施例４］ 次に、第４図を伴って本発明によるバイポーラトランジ
スタの製法の第４の実施例を述べよう。 第４図において、第１図との対応部分には同一符号を付
し、詳細説明は省略する。 第４図に示す本発明によるバイポーラトランジスタの製
法は、次に述べる順次の工程をとって、目的とするバイ
ポーラトランジスタを製造する。 すなわち、第１図Ａ−Ｄで上述したと同様の順次の工程
をとって、第１図りで上述したと同様の半導体基板４を
形成する（第４図Ａ）。 次に、第１図Ｆに準じて、半導体基板Ｓ４に対する上方
からのｎ型不純物のイオンの打込処理によって、半導体
基板Ｓ４から、結晶半導体層３におけるコレクタ用イオ
ン打込領域６を有する半導体基板Ｓ５’ を形成する（
第４図Ｂ）。 次に、第１図Ｅに準じて、半導体基板Ｓ５’に対する上
方からの非晶質化用不活性イオンの打込処理によって、
半導体基板Ｓ５’から、コレクタ用イオン打込領域６に
おける非晶質化半導体領域３０を有する半導体基板Ｓ５
を形成する（第２図Ｃ）。 次に、第１図Ｈに準じてベース領域としての結晶半導体
領域８及び９を形成する。 次に、第１図Ｇに準じて、熱処理によって、第１図Ｈの
場合と同様の半導体基板Ｓ６を形成する。 以下、第１図Ｉ〜Ｌと同様の工程を順次とって、目的と
するバイポーラトランジスタを製造する。
スタの製法の第３の実施例を述べよう。 第３図において、第１図との対応部分には同一符号を付
し、詳細説明は省略する。 第３図に示す本発明によるバイポーラトランジスタの製
法は、次に述べる順次の工程をとって、目的とするバイ
ポーラトランジスタを製造する。 すなわち、第１図Ａ−Ｆで上述したと同様の順次の工程
をとって、第１図Ｆで上述したと同様の半導体基板４を
形成する（第３図Ｃ）。 次に、第１図Ｈに準じて、ベース領域としての結晶半導
体領域８及び９を形成する（第１図Ｈ）。 次に、第１図Ｇに準じて、熱処理によって、第１図Ｈの
場合と同様の半導体基板Ｓ６を形成する。 以下、第１図１−Ｌと同様の工程を順次とって、目的と
するバイポーラトランジスタを製造する。 ［実施例４］ 次に、第４図を伴って本発明によるバイポーラトランジ
スタの製法の第４の実施例を述べよう。 第４図において、第１図との対応部分には同一符号を付
し、詳細説明は省略する。 第４図に示す本発明によるバイポーラトランジスタの製
法は、次に述べる順次の工程をとって、目的とするバイ
ポーラトランジスタを製造する。 すなわち、第１図Ａ−Ｄで上述したと同様の順次の工程
をとって、第１図りで上述したと同様の半導体基板４を
形成する（第４図Ａ）。 次に、第１図Ｆに準じて、半導体基板Ｓ４に対する上方
からのｎ型不純物のイオンの打込処理によって、半導体
基板Ｓ４から、結晶半導体層３におけるコレクタ用イオ
ン打込領域６を有する半導体基板Ｓ５’ を形成する（
第４図Ｂ）。 次に、第１図Ｅに準じて、半導体基板Ｓ５’に対する上
方からの非晶質化用不活性イオンの打込処理によって、
半導体基板Ｓ５’から、コレクタ用イオン打込領域６に
おける非晶質化半導体領域３０を有する半導体基板Ｓ５
を形成する（第２図Ｃ）。 次に、第１図Ｈに準じてベース領域としての結晶半導体
領域８及び９を形成する。 次に、第１図Ｇに準じて、熱処理によって、第１図Ｈの
場合と同様の半導体基板Ｓ６を形成する。 以下、第１図Ｉ〜Ｌと同様の工程を順次とって、目的と
するバイポーラトランジスタを製造する。
上述した本発明によるバイポーラトランジスタの製法の
第１〜第４の実施例によれば、詳細説明は省略するが、
【作用・効果１の項で述べた優れた作用・効果が得られ
る。 なお、第６図は、上述した本発明によるバイポーラトラ
ンジスタの製法の実施例によって得られたコレクタ領域
、ベース領域及びエミッタ領域の深さ方向に対する不純
物濃度の関係を示している。 なお、上述においては、本発明のわずかな実施例を示し
たに留まり、本発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。
第１〜第４の実施例によれば、詳細説明は省略するが、
【作用・効果１の項で述べた優れた作用・効果が得られ
る。 なお、第６図は、上述した本発明によるバイポーラトラ
ンジスタの製法の実施例によって得られたコレクタ領域
、ベース領域及びエミッタ領域の深さ方向に対する不純
物濃度の関係を示している。 なお、上述においては、本発明のわずかな実施例を示し
たに留まり、本発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。
第１図Ａ〜Ｌは、本発明によるバイポーラトランジスタ
の製法の第１の実施例を示す順次の工程における路線的
断面図である。 第２図Ａ〜Ｄは、本発明によるバイポーラトランジスタ
の製法の第２の実施例を示す順次の工程における路線的
断面図である。 第３図Ａ〜Ｅは、本発明によるバイポーラトランジスタ
の製法の第３の実施例を示す順次の工程における路線的
断面図である。 第４図Ａ〜Ｆは、本発明によるバイポーラトランジスタ
の製法の第４の実施例を示す順次の工程における路線的
断面図である。 第５図Ａ〜には、従来のパイボーラトランジスタの製法
を示す順次の工程における路線的断面図である。 第６図は、コレクタ領域、ベース領域及びエミッタ領域
の深さ方向に対する不純物８１度の関係を示す図である
。 １・・・・・・・・・・・・・・・結晶半導体基板本体
２・・・・・・・・・・・・・・・結晶半導体領域３・
・・・・・・・・・・・・・・結晶半導体層４・・・・
・・・・・・・・・・・結晶半導体領域５・・・・・・
・・・・・・・・・フィールド絶縁層６・・・・・・・
・・・・・・・・コレクタ用イオン打込領域７・・・・
・・・・・・・・・・・コレクタ領域としての結晶半導
体領域 ８．９・・・・・・・・・結晶半導体領域１０・・・・
・・・・・・・・・・・窓１１・・・・・・・・・・・
・・・・絶縁層１２・・・・・・・・・・・・・・・結
晶半導体層１３・・・・・・・・・・・・・・・結晶半
導体領域１４・・・・・・・・・・・・・・・絶縁層１
５．１６．１７ ・・・・・・・・・・・・・・・窓 １８．１９．２０ ・・・・・・・・・・・・・・・電極層３０・・・・・
・・・・・・・・・・非晶質化半導体領域３０′・・・
・・・・・・・・・再結晶化半導体領域Ｓ１〜Ｓ１１、
Ｓ４′ 、８５′
の製法の第１の実施例を示す順次の工程における路線的
断面図である。 第２図Ａ〜Ｄは、本発明によるバイポーラトランジスタ
の製法の第２の実施例を示す順次の工程における路線的
断面図である。 第３図Ａ〜Ｅは、本発明によるバイポーラトランジスタ
の製法の第３の実施例を示す順次の工程における路線的
断面図である。 第４図Ａ〜Ｆは、本発明によるバイポーラトランジスタ
の製法の第４の実施例を示す順次の工程における路線的
断面図である。 第５図Ａ〜には、従来のパイボーラトランジスタの製法
を示す順次の工程における路線的断面図である。 第６図は、コレクタ領域、ベース領域及びエミッタ領域
の深さ方向に対する不純物８１度の関係を示す図である
。 １・・・・・・・・・・・・・・・結晶半導体基板本体
２・・・・・・・・・・・・・・・結晶半導体領域３・
・・・・・・・・・・・・・・結晶半導体層４・・・・
・・・・・・・・・・・結晶半導体領域５・・・・・・
・・・・・・・・・フィールド絶縁層６・・・・・・・
・・・・・・・・コレクタ用イオン打込領域７・・・・
・・・・・・・・・・・コレクタ領域としての結晶半導
体領域 ８．９・・・・・・・・・結晶半導体領域１０・・・・
・・・・・・・・・・・窓１１・・・・・・・・・・・
・・・・絶縁層１２・・・・・・・・・・・・・・・結
晶半導体層１３・・・・・・・・・・・・・・・結晶半
導体領域１４・・・・・・・・・・・・・・・絶縁層１
５．１６．１７ ・・・・・・・・・・・・・・・窓 １８．１９．２０ ・・・・・・・・・・・・・・・電極層３０・・・・・
・・・・・・・・・・非晶質化半導体領域３０′・・・
・・・・・・・・・再結晶化半導体領域Ｓ１〜Ｓ１１、
Ｓ４′ 、８５′
Claims (4)
- 【請求項１】 結晶半導体基板本体上に第１の導電型を有する結晶半導
体層を形成している第１の半導体基板を形成する工程と
、 上記第１の半導体基板に対する上方からの非晶質化用不
活性イオンの打込処理によって、上記第１の半導体基板
から、上記結晶半導体層の非晶質化されている非晶質化
半導体領域を有する第２の半導体基板を形成する工程と
、 上記第２の半導体基板に対する上方からの第１の導電型
を与える不純物のイオン打込処理によって、上記第２の
半導体基板から、上記非晶質化半導体領域におけるコレ
クタ用イオン打込領域を有する第３の半導体基板を形成
する工程と、 上記第３の半導体基板に対する熱処理によって、上記第
３の半導体基板から、上記非晶質化半導体領域の再結晶
化されている再結晶化半導体領域を有し、且つその再結
晶化半導体領域における、上記コレクタ用イオン打込領
域の活性化されているコレクタ領域としての第１の結晶
半導体領域を有する第４の半導体基板を形成する工程と
、 上記第４の半導体基板に対する上方からの第１の導電型
とは逆の第２の導電型を与える不純物の導入処理によつ
て、上記再結晶化半導体領域における上記第１の結晶半
導体領域に上方から連接しているベース領域としての第
２の結晶半導体領域を有する第５の半導体基板を形成す
る工程と、 上記第５の半導体基板に対する上方からの第１の導電型
を与える不純物の導入処理によって、上記第２の結晶半
導体領域内にエミッタ領域としての第３の結晶半導体領
域を有する第６の半導体基板を形成する工程とを有する
ことを特徴とするバイポーラトランジスタの製法。 - 【請求項２】 結晶半導体基板本体上に第１の導電型を有する結晶半導
体層を形成している第１の半導体基板を形成する工程と
、 上記第１の半導体基板に対する上方からの第１の導電型
を与える不純物のイオンの打込処理によって、上記第１
の半導体基板から、上記結晶半導体層におけるコレクタ
用イオン打込領域を有する第２の半導体基板を形成する
工程と、上記第２の半導体基板に対する上方からの非晶
質化用不活性イオンの打込処理によって、上記第２の半
導体基板から、上記コレクタ用イオン打込領域における
非晶質化半導体、領域を有する第３の半導体基板を形成
する工程と、 上記第３の半導体基板に対する熱処理によって、上記第
３の半導体基板から、上記非晶質化半導体領域の再結晶
化されている再結晶化半導体領域を有し、且つその再結
晶化半導体領域における上記コレクタ用イオン打込領域
の活性化されているコレクタ領域としての第１の結晶半
導体領域を有する第４の半導体基板を形成する工程と、 上記第４の半導体基板に対する上方からの第１の導電型
とは逆の第２の導電型を与える不純物の導入処理によっ
て、上記再結晶化半導体領域における上記第１の結晶半
導体領域に上方から連接しているベース領域としての第
２の結晶半導体領域を有する第５の半導体基板を形成す
る工程と、 上記第５の半導体基板に対する上方からの第１の導電型
を与える不純物の導入処理によって、上記第２の結晶半
導体領域内にエミッタ領域としての第３の結晶半導体領
域を有する第６の半導体基板を形成する工程とを有する
ことを特徴とするバイポーラトランジスタの製法。 - 【請求項３】 結晶半導体基板本体上に第１の導電型を有する結晶半導
体層を形成している第１の半導体基板を形成する工程と
、 上記第１の半導体基板に対する上方からの非晶質化用不
活性イオンの打込処理によって、上記第１の半導体基板
から、上記結晶半導体層の非晶質化されている非晶質化
半導体領域を有する第２の半導体基板を形成する工程と
、 上記第２の半導体基板に対する上方からの第１の導電型
を与える不純物のイオン打込処理によって、上記第２の
半導体基板から、上記非晶質化半導体領域におけるコレ
クタ用イオン打込領域を有する第３の半導体基板を形成
する工程と、 上記第３の半導体基板に対する上方からの第１の導電型
とは逆の第２の導電型を与える不純物のイオンの打込に
よって、上記非晶質化半導体領域における、上記コレク
タ用イオン打込領域に上方から連接しているベース用イ
オン打込領域を有する第４の半導体基板を形成する工程
と、 上記第４の半導体基板に対する熱処理によって、上記第
４の半導体基板から、上記非晶質化半導体領域の再結晶
化されている再結晶化半導体領域を有し、且つその再結
晶化半導体領域における、上記コレクタ用イオン打込領
域の活性化されているコレクタ領域としての第１の結晶
半導体領域及び上記ベース用イオン打込領域の活性化さ
れているベース領域としての第２の結晶半導体領域を有
する第５の半導体基板を形成する工程と、 上記第５の半導体基板に対する上方からの第１の導電型
を与える不純物の導入処理によって、上記第２の結晶半
導体領域内にエミッタ領域としての第３の結晶半導体領
域を有する第６の半導体基板を形成する工程とを有する
ことを特徴とするバイポーラトランジスタの製法。 - 【請求項４】 結晶半導体基板本体上に第１の導電型を有する結晶半導
体層を形成している第１の半導体基板を形成する工程と
、 上記第１の半導体基板に対する上方からの第１の導電型
を与える不純物のイオン打込処理によって、上記第１の
半導体基板から、上記結晶半導体層におけるコレクタ用
イオン打込領域を有する第２の半導体基板を形成する工
程と、上記第２の半導体基板に対する上方からの非晶質
化用不活性イオンの打込処理によって、上記第２の半導
体基板から、上記コレクタ用イオン打込領域における非
晶質化半導体領域を有する第３の半導体基板を形成する
工程と、 上記第３の半導体基板に対する上方からの第１の導電型
とは逆の第２の導電型を与える不純物のイオンの打込処
理によって、上記非晶質化半導体領域における上記コレ
クタ用イオン打込領域に上方から連接しているベース用
イオン打込領域を有する第４の半導体基板を形成する工
程と、 上記第４の半導体基板に対する熱処理によって、上記第
４の半導体基板から、上記非晶質化半導体領域の再結晶
化されている再結晶化半導体領域を有し、且つその再結
晶化半導体領域における、上記コレクタ用イオン打込領
域の活性化されているコレクタ領域としての第１の結晶
半導体領域及び上記ベース用イオン打込領域の活性化さ
れているベース領域としての第２の結晶半導体領域を有
する第５の半導体基板を形成する工程と、 上記第５の半導体基板に対する上方からの第１の導電型
を与える不純物の導入処理によって、上記第２の結晶半
導体領域内にエミッタ領域としての第３の結晶半導体領
域を有する第６の半導体基板を形成する工程とを有する
ことを特徴とするバイポーラトランジスタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10598490A JPH043938A (ja) | 1990-04-20 | 1990-04-20 | バイポーラトランジスタの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10598490A JPH043938A (ja) | 1990-04-20 | 1990-04-20 | バイポーラトランジスタの製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043938A true JPH043938A (ja) | 1992-01-08 |
Family
ID=14422007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10598490A Pending JPH043938A (ja) | 1990-04-20 | 1990-04-20 | バイポーラトランジスタの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH072613A (ja) * | 1993-04-22 | 1995-01-06 | Natl Fedelation Of Agricult Coop Assoc | 農業用細菌製剤 |
-
1990
- 1990-04-20 JP JP10598490A patent/JPH043938A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH072613A (ja) * | 1993-04-22 | 1995-01-06 | Natl Fedelation Of Agricult Coop Assoc | 農業用細菌製剤 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641291B2 (ja) | 半導体デバイスの製造方法 | |
| JPH08321511A (ja) | 垂直型バイポーラトランジスタの製造方法 | |
| JPH06163445A (ja) | 半導体デバイスの製造方法 | |
| JPH043938A (ja) | バイポーラトランジスタの製法 | |
| JPS63122177A (ja) | 半導体装置とその製造方法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPH0291932A (ja) | 半導体装置の製造方法 | |
| JP3062065B2 (ja) | 半導体装置の製造方法 | |
| JPS6136390B2 (ja) | ||
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JP2852241B2 (ja) | 半導体装置及びその製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPH01293668A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH04322432A (ja) | 半導体装置及びその製造方法 | |
| JPH07335870A (ja) | 半導体装置およびその製造方法 | |
| JPH0370126A (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPH02105454A (ja) | 相補形ｍｏｓｆｅｔの製造方法 | |
| JPH03142843A (ja) | 半導体集積回路の製造方法 | |
| JPS60170231A (ja) | 半導体装置の製造方法 | |
| JP2002231932A (ja) | バイポーラ型半導体装置及びその製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPH05109747A (ja) | 半導体装置の製造方法 | |
| JPS6020555A (ja) | 半導体装置 | |
| JPH09232329A (ja) | 半導体装置の製造方法 | |
| JPH03222431A (ja) | 半導体装置の製造方法 |