JPH0496273A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0496273A
JPH0496273A JP2207001A JP20700190A JPH0496273A JP H0496273 A JPH0496273 A JP H0496273A JP 2207001 A JP2207001 A JP 2207001A JP 20700190 A JP20700190 A JP 20700190A JP H0496273 A JPH0496273 A JP H0496273A
Authority
JP
Japan
Prior art keywords
implanted
layer
substrate
type
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2207001A
Other languages
English (en)
Inventor
Hiroya Sato
浩哉 佐藤
Toshiaki Kinosada
紀之定 俊明
Yasuhito Nakagawa
中川 泰仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2207001A priority Critical patent/JPH0496273A/ja
Priority to US07/740,197 priority patent/US5158897A/en
Publication of JPH0496273A publication Critical patent/JPH0496273A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置の製造方法に関し、特には基板深さ
方向に微細な不純物制御を要する化合物半導体装置の製
造方法に関する。
〈従来技術〉 化合物半導体装置の昨今の進展に連れ、より −層の高
性能化、低コスト化のため、イオン注入によってp型不
純物を化合物半導体中に導入する必要が生じて来ている
化合物半導体装置の1つとして、ペテロ接合バイポーラ
トランジスタ(以下HBT)のベース層をイオン注入に
よって形成した例を第2図に示す。
十 n −GaAs基板4主面上にn  −GaAsコレク
タ層3を成長させ、このコレクタ層3にp型不純物イオ
ン全注入した後、活性化アニールを行ないp型ベース層
8を形成する。続いてこのp型ペース層8上にn−A6
GaAsエミッタ層5を成長させ、このエミツタ層5上
及びn+−GaAs基板4裏面上にAuGe/Ni/A
uからなるコレクタ及びエミッタのn層コンタクト電極
7.・7を形成する。次にリン酸エッチャントによ、9
n−Aj!GaAsエミッタ層5をメサエッチングして
選択的Kp型ペース層8を露出させ、該p型ベース層8
上にAuZn/Auからなるベースの9層コンタクト電
極6.6を形成する。
HBTの特性を決める重要なパラメータの1つであるペ
ース幅を制御するために、活性化アニル、再成長等の熱
処理工程後にも、急峻かつ正確な不純物濃度分布を保つ
ことが必要とされる。イオン注入されるp型不純物とし
てはBe+ Znがよく知られているが、Beは毒性及
び大きい拡散定数のため、またZnは拡散係数が大きい
こと及び活性化アニール中に化合物半導体表面から離脱
し易いため、いずれも実用化には不適当であ−〕た。
そこで、Be、Znに代わって、毒性がなく、また化合
物半導体中での拡散係数が小さい炭素を用いる方法が開
発されている。
〈発明が解決しようとする課題〉 ところで、上述したように、高性能は素子を実現するに
は素子構造を基板深さ方向に微細化する必要がある。し
かしながら、炭素は原子量が小さいため、半導体内での
飛程(projected range: Rp )が
長くなり、実用的な加速電圧の下では浅くかつ急峻な分
布を得ることが難しく、また、チャネリング現象が生じ
易い。そのため、安定な制御が櫃めて困難となり、実用
化に際して著しい障害となっている。
〈課題を解決するための手段〉 本発明は上述する問題点を解決するためになされたもの
で、ドーピング不純物として炭素を含む半導体装置を製
造する際、注入イオン種としてフッ化炭素を用いて半導
体基板にイオン注入する工程と、前記注入イオンを活性
化するアニール工程と、2有する半導体装置の製造方法
を提供するものである。
〈作 用〉 上述の如く、ドーピング不純物として炭素を用いる際、
そのイオン種としてフッ化炭素を用いることにより、炭
素Cの原子量12に対し、フ・ン化次素CFで原子量3
0、フッ化炭素CF 2で原子量48、フッ化炭素CF
3で原子量66、フン化炭素CF 4で原子量84であ
るため、原子量の増大に応じて半導体内での飛程Rpが
小さくなる。
したがって、注入イオンの加速電圧を実用的レベルまで
大きくすること、及びチャネリング現象を抑制すること
が可能となり、また、飛程分散ΔRpも小さくなる。更
に、上述したように炭素Cは比較的拡散係数が小さいた
め、炭素イオン注入後の活性化アニールによってもドー
ピングプロファイルが崩れることはない。また、炭素C
と同時に注入されたフッ素は前記活性化アニール時にほ
ぼ半導体外へ離脱し、ディープレベ)Vを作ることはな
い0 〈実施例〉 以下、本発明の一実施例をAlGaAs/GaAsのn
pn型HBTを例に取って説明するが、本発明はこれに
限定されるものではない。
第1図(a)乃至(c)はA6GaAsのnpn型HB
の製造工程図である。先ず、第1図(a)の如く、n−
GaAs基板4−主面上にSlを5 X 1015i3
 ドープしたGaAs層3をエピタキシ、/し成長させ
た後、CF;イオン1を加速電圧4.0keVにて7 
X 10” cxr2注入する。次に、前記GaAs層
3上にプラズマCVD法にてアニール工程ャ・ンフ0と
なる5iN(図示せず)を堆積し、前記GaAs基板4
l−RTA(五apid  Thea=galΔnne
aler)に窒素雰囲気中、900℃下で5秒間アニー
ルして注入種を活性化し、第1図(b)の如くp型ペー
ス層2を形成する。しかる後に前記SiN’(Hl−I
F浴溶液て除去し、続いて前記p型ベース層2に硫酸系
溶液を用いた通常のMBE成長の前処理を行なう。次い
で、GaAs基板4をMBE装置内に導入し、基板温度
600℃にてS i f 2 X40”Cl11  ド
ープしたn−Aj’GaAsエミッタ層5を前記p型ペ
ース層2上にエピタキシャル成侵させる。次に第1図(
C)のようにこのエミツタ層5上及びn+GaAs基板
4裏面上にA u G e / N i / A uか
らなりコレクタ及びエミッタを構成するn層コンタクト
電極7,7を形成する。続いてリン酸系エッチャントに
よ、!1)n−Aj?GaAsエミッタ層5をメサエッ
チングして選択的にp型ペーヌ層2を露出させ、該p型
ベーヌ層2上にA u Z n / A uからなるペ
ースのp層コンタクト電層6,6を形成してHBTが完
成する。
こうして形成したHBTを試料Aとし、比較のため、上
記工程でGaAs層3に加速電圧40keVにテア X
 1014c+n2 注入しりCF : K 代b り
、c+イオンを加速電圧15 keV (この加速電圧
は、実用的な値の下限より更に低く、またイオン電流の
収率も悪いが、炭素の原子量から考えると、これ以上大
きくできない。)で2 X 1015σ 注入したHB
T及び、COイオンをぶ速電圧20 keVで1×10
15cm 注入したHBT’!にそれぞれ試料B、試料
Cとして、不純物プロファイル及び電気的特性を測定し
た。
第3図(a)乃至(c)はそれぞれ上記試料A、試料B
、試料Cの不純物プロファイ/l/をS I M S 
(SecondaryIon Mass  5pect
roscopy)で測定したものである。試料Bにおい
ては、第3図(b)に示すように炭素プロファイルは1
30nm以上広がり、また、ホール測定と比較した結果
、注入活性化率は5%程度であった。試料Cにおいては
、第3図(C)に示すように炭素以外に酸素が検出され
た。
方、本発明による試料Aにおいては、第3図(a)に示
すように炭素プロファイルは60nm以内に収まってお
り、またホール測定と比較した結果、注入活性化率は1
0%を越えた。酸素、フッ素は共に検出限界以下であっ
た。更に 下表は、2インチ基板上で測定された上記試料A、B、
C各々1000個の素子の電流増幅率βと、その分散α
の対電流増幅率βの比α/βとを示すものである。
試料Bにおいては、電流増幅率βが低く、また比ct綿
は大きい。これは、炭素のプロファイル広がりのためベ
ース層が厚くなり、かつまたチャネリングによってベー
ス層内に面内分布ができたためである。また、試料Cに
おいては、電流増幅率Bが低い。これは、注入したCO
イオン中の0がディープレペ)Vを作り、ベース内の少
数キャリア拡散定数が小さくなったためである。一方、
本発明の一実施例による試料Aにおいては、より高い電
流増幅率Bとより小さい比悴が得られ、炭素イオンの深
さ方向への制御性が向上していることがわかる。
上記本実施例においてエミッタトップ型HBTを用いた
が、本発明はこれ限定されるものではなく、コレクタト
ップ型HBTt−用いても同様の効果が得られる。
また、上記本実施例においてHBTを用いて本発明を説
明したが、本発明はこれに限定されるものではなく、基
板深さ方向に正確な制御の必要は、他の化合物半導体素
子であってもよい。これも上記A I G a A s
 / G a A s系に限定されるものではなく、I
nGaAs/InA6As系、InGaAs/ I n
 P系等、他の格子整合系、またはInGaAs/ A
 (l G a A s等の格子不整合系であってもよ
い。
更には、不純部イオンf:Tオン注入する層は必ずしも
p型になる必要はなく、n型層の精密な濃度調整に用い
てもよい。また、注入するフッ化炭素素はCF4に限ら
ず、使用目的に応じてCF3゜CF2.CF  等を使
い分けることによって、更に正確は不純物濃度制御が実
現される。
〈発明の効果〉 本発明によυ、毒性がなく化合物半導体中での拡散係数
が小さい度素全用いる際、注入イオンの加速電圧t−実
用的レベルで大きくすること、及びチャネリング現象を
抑制することが可能とな)、また、飛程分散ΔRp も
小さくなる。更に炭素イオン注入後の活性化アニールに
よってもドーピング10フアイルが崩れることはない。
したがって注入イオン種の深さ方向への制御性が向上し
て、イオン注入を用いた化合物半導体装置の深さ方向の
微細化が可能となジ、これによる産業上の波及効果は著
しい。
【図面の簡単な説明】
第1図(a)乃至(c)は本発明による一実施例を説明
するためのHBTIIJ造工程図、第2図は従来例によ
るHBT断面図、第3図[a)乃至(c)は本発明によ
る一実施例と従来例の特性図である。 1、  CF4イオ7  2.  p−G a A S
ベーヌ層3、n   GaAs=+レクタNi   4
.n  −GaAs基板  5.n  AeGaAsエ
ミッタ層6、p層コンタクト電憧  7.  n層コン
タクト電極  8.  p型ベース層 代理人 弁理士  梅 1) 勝(他2名)◇ 第1図 三号イ・1イヒ了ニールLvlイQ 1112!P!l 第3図

Claims (1)

    【特許請求の範囲】
  1. 1、ドーピング不純物として炭素を含む半導体装置を製
    造する際、注入イオン種としてフッ化炭素を用いて半導
    体基板にイオン注入する工程と、前記注入イオンを活性
    化するアニール工程と、を有することを特徴とする半導
    体装置の製造方法。
JP2207001A 1990-08-03 1990-08-03 半導体装置の製造方法 Pending JPH0496273A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2207001A JPH0496273A (ja) 1990-08-03 1990-08-03 半導体装置の製造方法
US07/740,197 US5158897A (en) 1990-08-03 1991-08-02 Method for the production of a semiconductor device by implanting fluorocarbon ions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2207001A JPH0496273A (ja) 1990-08-03 1990-08-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0496273A true JPH0496273A (ja) 1992-03-27

Family

ID=16532551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2207001A Pending JPH0496273A (ja) 1990-08-03 1990-08-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5158897A (ja)
JP (1) JPH0496273A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010524263A (ja) * 2007-04-10 2010-07-15 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 浅い接合の形成技術

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69316677T2 (de) * 1992-07-24 1998-07-30 Koninkl Philips Electronics Nv Verfahren zur Herstellung einer Halbleiteranordnung mit durch Implantation mit einer Kohlenstoff-Halogenverbindung erhaltenem Heteroübergang
JP3749924B2 (ja) * 1996-12-03 2006-03-01 富士通株式会社 イオン注入方法および半導体装置の製造方法
US6107151A (en) * 1997-05-09 2000-08-22 Research Triangle Institute Heterojunction bipolar transistor and method of manufacturing
JP2000214575A (ja) * 1999-01-26 2000-08-04 Sharp Corp クロムマスクの形成方法
US6452338B1 (en) 1999-12-13 2002-09-17 Semequip, Inc. Electron beam ion source with integral low-temperature vaporizer
AU2001238147A1 (en) * 2000-02-10 2001-08-20 The Regents Of The University Of California Method and apparatus for measuring birefringent particles
US6358807B1 (en) * 2000-02-15 2002-03-19 Agere Systems Guardian Corp. Bipolar semiconductor device and method of forming same having reduced transient enhanced diffusion
US6368924B1 (en) * 2000-10-31 2002-04-09 Motorola, Inc. Amorphous carbon layer for improved adhesion of photoresist and method of fabrication
US6759312B2 (en) * 2001-10-16 2004-07-06 The Regents Of The University Of California Co-implantation of group VI elements and N for formation of non-alloyed ohmic contacts for n-type semiconductors
US6995051B1 (en) * 2004-10-28 2006-02-07 International Business Machines Corporation Irradiation assisted reactive ion etching

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244842A (ja) * 1987-03-31 1988-10-12 Sharp Corp 化合物半導体へのイオン注入方法
JPS6457627A (en) * 1987-08-28 1989-03-03 Fujitsu Ltd Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010524263A (ja) * 2007-04-10 2010-07-15 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 浅い接合の形成技術

Also Published As

Publication number Publication date
US5158897A (en) 1992-10-27

Similar Documents

Publication Publication Date Title
US5157473A (en) Avalanche photodiode having guard ring
US4662060A (en) Method of fabricating semiconductor device having low resistance non-alloyed contact layer
JPH0496273A (ja) 半導体装置の製造方法
JP3294461B2 (ja) ヘテロ接合バイポーラトランジスタとその製造方法
US4213808A (en) Fabrication of injection lasers utilizing epitaxial growth and selective diffusion
US4374867A (en) Method of growing oxide layer on indium gallium arsenide
JP2667863B2 (ja) バイポーラトランジスタの製造方法
Lai et al. AlGaAs/GaAs charge injection transistor/negative resistance field‐effect transistor fabricated with shallow Pd/Ge ohmic contacts
JPS6357949B2 (ja)
JP3156279B2 (ja) 半導体装置の製造方法
JP2522067B2 (ja) 半導体装置の製造方法
JPH04107829A (ja) 半導体装置
JPS61123175A (ja) ヘテロ接合パイポ−ラトランジスタの製造方法
JP3035941B2 (ja) ▲iii▼―▲v▼族化合物半導体装置の製造方法
JP2814984B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JPS5972765A (ja) 半導体装置の製造方法
JP3137666B2 (ja) 半導体装置及びその製造方法
JPS60175416A (ja) 半導体装置の製造方法
JPS6123365A (ja) 定電圧ダイオ−ドの形成方法
EP0762489A2 (de) Verfahren zur Herstellung eines Heterobipolartransistors
JPS63102257A (ja) ヘテロ接合バイポ−ラ半導体装置の製造方法
JPS6188523A (ja) 電極の形成方法
JPH03175628A (ja) 半導体装置の製造方法
JPH02199840A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH01184870A (ja) ヘテロバイポーラトランジスタおよびその製造方法