JP5372377B2 - 高電圧電力半導体の製造方法 - Google Patents

Description

本発明は、パワー・エレクトロニクスの分野に係る。本発明は、請求項１の前提部分に基づく、高い阻止電圧で使用される電力半導体を製造するための方法に係る。

非パンチスルー（ＮＢＴ）絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）においては、例えば、文献： J. Yamashita et al. (IEEE 1997, pp. 109-112), に記載されているように、第一の電荷担体タイプの低くドープされたドリフト・レイヤが、第二の電荷担体タイプの電極に直接に隣接している。これらのＩＧＢＴは、ドリフト・レイヤが高い阻止電圧を引き受けるために、以下に示すパンチスルー（ＰＴ）ＩＧＢＴと比べて比較的大きな厚さ及び比較的高いドーピングを有していると言うことにより、区別される。ドリフト・レイヤの厚さが比較的大きいために、比較的大きな損失がＩＧＢＴの中で生ずる。

漏電の場合に、短い電流スパイクを伴う短絡電流が、ＩＧＢＴのターン・オンの間に発生することがあり、あるいは、短絡電流のパルスが、ＩＧＢＴのターン・オン状態でのオペレーションの間に発生することがある。そのような短絡電流のために、ＩＧＢＴが、そのゲート・コントロールを失うことがあり、電流が流れ続けてＩＧＢＴの破壊に至ることがある。

ＮＰＴ−ＩＧＢＴの場合、短絡の条件下でのＩＧＢＴの頑丈さに悪い影響を及ぼすことなく、電極のインジェクション効率が低く維持されることが可能であることが好ましい。

パンチスルー（ＰＴ）ＩＧＢＴの場合、第一の電荷担体タイプの高くドープされたストップ・レイヤが、ドリフト・レイヤと電極の間に導入され、それにより、ＮＰＴ−ＩＧＢＴと比べて同じ阻止電圧で、より薄いドリフト・レイヤを使用することが可能になる。それによって、抵抗が減少し、ターン・オンのＩＧＢＴにおいて、並びにＩＧＢＴのスイッチングの間に、損失がより少なくなる。しかしながら、短絡の条件下でのＰＴ−ＩＧＢＴの頑丈さは、ＮＰＴ−ＩＧＢＴの場合と比べて乏しい。

ＰＴ−ＩＧＢＴの長所とＮＰＴ−ＩＧＢＴの長所を結合するために、ソフト−パンチスルー（ＳＰＴ）ＩＧＢＴが開発されている。そのストップ・レイヤは、ドリフト・レイヤと比べて高くドープされるが、ＰＴ−ＩＧＢＴのストップ・レイヤと比べて低くドープされる。ストップ・レイヤは、第一の電荷担体タイプのパーティクルが、同じ電荷担体タイプのレイヤの中に深く拡散されることにより作り出される。このようにして作られたストップ・レイヤは、５〜６０μｍの厚さを有している。パーティクルをレイヤの中に深く送り込むために、長い拡散時間が必要になる。その結果として、阻止電圧をかなり減少させることがあり得る欠陥が、レイヤの中に作り出される。

欧州特許出願公開第 EP 1 237 200 号明細書には、６００Ｖまでの低い阻止電圧で使用される電力半導体を製造するための方法が記載されている。２５から６０μｍまでの、薄い（ｎ−）ドープされたドリフト・レイヤが、（ｎ−）ドープされた６２５μｍの厚さの第一のストップ・レイヤの上に、エピタキシャル法で成長される。次に、エミッタが作られ、それから、ｎ−ドープされたレイヤが、次いで残りの部分までトリムされ、それによって、エミッタからｎ−ドープされたレイヤまでのウエーハの合計厚さが、６０から８０μｍになる。

第二の、（ｎ＋）ドープされたストップ・レイヤは、レイヤがトリムされた側で、ｎ−ドープされたレイヤの中への拡散により作り出され、この側にアノードが形成される。第二のストップ・レイヤを作り出すために、拡散法の結果として、ウエーハが高い温度に曝され、そのことは、先に作られているエミッタに問題を生じさせる。第二のストップ・レイヤの導入によって、アノード・インジェクション及びパンチスルーが、低い阻止電圧を有する半導体において、コントロールされる。

この方法は、低い阻止電圧で使用される電力半導体を製造するためにのみ、適している。その理由は、このタイプの半導体においては、ドリフト・レイヤが薄いからであり、それで、エピタキシャル成長によりドリフト・レイヤを製造するための方法は、まだ経済的に理に適っている。
欧州特許出願公開第 EP 1 237 200 号明細書 J. Yamashita et al. (IEEE 1997, pp. 109-112)

本発明の目的は、高い阻止電圧で使用される電力半導体、好ましくはＩＧＢＴ、を製造するための方法を規定することにあり、この電力半導体は、短絡の条件下で、少ない損失、リーク電流及び欠陥とともに、より高い頑丈さ（改善された“短絡安全動作領域”、略して“ＳＣＳＯＡ”）を有している。

本発明に基づく方法で作られる、高い阻止電圧で使用される高電圧電力半導体（特に２０００Ｖを超える阻止電圧での電力半導体）は、第一の電荷担体タイプのドーピングを有するドリフト・レイヤ（２）と；第一の電荷担体タイプのドーピングを有する第一のストップ・レイヤ（３）と；第二の電荷担体タイプの電極（５）と：を有し、ここで、前記第一のストップ・レイヤ（３）のドーピングは、前記ドリフト・レイヤ（２）のドーピングと比べて高い。

本発明に基づく方法において、第一の電荷担体タイプの低ドープ・レイヤ（６）から始まって、その低ドープ・レイヤ（６）の中で、完成後の半導体の中に残る低ドーピングの部分が、ドリフト・レイヤ（２）を形成し、ミディアム・ドープ・レイヤ（７）が、低ドープ・レイヤの一方の側に作り出される。ミディアム・ドープ・レイヤ（７）の中で、完成後の半導体の中に残るミディアム・ドーピングの部分は、第一のストップ・レイヤ（３）を形成する。次いで、電極（５）が、第一の電荷担体タイプのレイヤの中で、最も高いドーピングを有する第一の電荷担体タイプのレイヤの中に拡散される。

本発明に基づく方法は、以下により特徴付けられる：即ち、ミディアム・ドープ・レイヤ（７）の製造の後、且つ、電極（５）の製造の前に、ミディアム・ドープ・レイヤ（７）の、低ドープ・レイヤ（６）と反対側の面に高ドープ・レイヤ（８）が作り出される。高ドープ・レイヤ（８）の中で、完成後の半導体の中に残る高ドーピングの部分は、第二のストップ・レイヤ（４）を形成する。高ドープ・レイヤ（８）のドーピングは、ミディアム・ドープ・レイヤ（７）のドーピングと比べて高い。電場が、第一のストップ・レイヤの中で減少する。第二のストップ・レイヤは、リーク電流の減少をもたらす。

本発明の更に有利な構成は、従属請求項に規定されている。

本発明に基づく方法及び本発明の主題は、以下において、添付図面に示された好ましい例示的な実施形態に基づき、より詳細に説明される。

図１に示されている本発明に基づく電力半導体１は、第一の電荷担体タイプのドープされたドリフト・レイヤ２を有し、その上に、比較的高いドーピングを有する第一の電荷担体タイプの第一のストップ・レイヤ３が配置されている。第一のストップ・レイヤの上には、第一の電荷担体タイプの第二のストップ・レイヤ４が配置されていて、このレイヤは、第一のストップ・レイヤ３より高くドープされている。第二の電荷担体タイプの電極５は、第二のストップ・レイヤに隣接している。

ドリフト・レイヤ２は、以下において、低くドープされていると記述され、そのことは、ドリフト・レイヤが、第一のストップ・レイヤ３及び第二のストップ・レイヤ４と比べて低くドープされていることを意味していると、理解されるべきである。第一のストップ・レイヤ３は、ミディアム・ドープされたと記述され、そのことは、第一のストップ・レイヤ３が、ドリフト・レイヤ２と比べて高くドープされているが、第二のストップ・レイヤ４と比べて低くドープされていることを意味していると、理解されるべきである。第二のストップ・レイヤ４は、高くドープされたと記述され、そのことは、第二のストップ・レイヤ４が、ドリフト・レイヤ２及び第一のストップ・レイヤ３と比べて高くドープされていることを意味していると、理解されるべきである。

高い阻止電圧での使用のために、ドリフト・レイヤ２は、典型的には、１５０μｍよりも大きな厚さ及び５＊１０¹³／ｃｍ³ よりも低いドーピングを有している。高い阻止電圧とは、特に、２０００Ｖよりも高い電圧を意味していると理解されるべきである。

一つの実施形態において、電力半導体１の第一のストップ・レイヤ３は、表面の領域の中に、（１０−３０）μｍの厚さおよび／または１０¹³ 〜 ２＊１０¹³／ｃｍ³ のドーピングを有している。そのようなデザインの第一のストップ・レイヤ３を用いて、阻止状態における電場を、それが電極５の近傍の中に侵入する前に、減少させることが可能である。電場の端と電極５の間の領域は、ＩＧＢＴ−内部バイポーラ・トランジスタのベースである。このようにして作られた第一のストップ・レイヤ３により、前記領域が拡大され、阻止状態におけるリーク電流が減少する。そのような低いドーピングによって、しかしながら、大きなＳＣＳＯＡを実現することが同時に可能である。

第二のストップ・レイヤ４は、表面の領域において、（１−１０）μｍの厚さおよび／または２＊１０¹⁵ 〜 １０¹⁷／ｃｍ³ のドーピングを有している。そのような高いドーピングによって、電極のインジェクション効率が、低いインジェクションの電極５を用いて低く維持されることが可能であり、このようにして、阻止状態における低いリーク電流を実現することが可能になる。ＳＣＳＯＡは、そのような小さな厚さの第二のストップ・レイヤ４を用いても、減少しない。

電極５は、一つの実施形態において、透明電極として形成される。前記電極は、拡散法により作り出され、この場合、先ず最初に、（１０¹³ 〜 １０¹⁶）／ｃｍ³ のドーズ量のパーティクルのインプランテーションが行われ、次いで活性化が行われる。電極５の厚さは、５μｍよりも薄い。拡散の方法は、以下において説明される。

電力半導体１のレイヤは、拡散法および／またはエピタキシャル成長により作り出されることが可能である。それに加えて、レイヤが、ボンディングにより、互いに接続されることが可能であり、レイヤの厚さは、カッティングにより、減少されることが可能である。それらの方法について、以下において簡単に説明される。

拡散法は、一つの電荷担体タイプでドープされたレイヤの中に、同じまたは他の電荷担体タイプのパーティクルを注入することにより、実施される。図２において、第一のストップ・レイヤ３を作り出すためのパーティクルが、例えば低ドープ・レイヤ６の中に、注入される。注入されたパーティクルは、参照符号９により表わされている。次いで、活性化が、レイヤを加熱することにより、注入されたパーティクル９が低ドープ・レイヤ６の中に所定の深さまで拡散されて、行われる。注入されたパーティクルの拡散は、図２の中で、参照符号１２が付された矢印により表わされている。高い温度が選択されるほど、また加熱プロセスが長く実行されるほど、パーティクルがより深くレイヤの中に送り込まれることになる。

第一のストップ・レイヤ３を作り出すために、典型的には、第一の電荷担体タイプ９のパーティクルは、長い加熱時間及び高い温度で、注入され、送り込まれる。第二のストップ・レイヤ４を作り出すために、第一の電荷担体タイプのパーティクルが、注入され、注入されたパーティクル１０は、典型的には、短い時間に渡って、且つ低い温度で送り込まれる。電極５が、第二の電荷担体タイプ１１のパーティクルのインプランテーション、及び非常に短い時間及び低い温度での拡散により、作り出される。

エピタキシャル成長は、半導体レイヤがガス雰囲気中で高い温度に曝される方法を意味していると理解されるべきである。パーティクルが、ガスからレイヤの表面上に堆積し、レイヤが形成される。

二つの半導体レイヤが、ボンディングの間に、前記レイヤが高い温度に曝されることにより互いに接続される。接着を改善するために、レイヤの間にバインダーを使用することも可能である。

半導体レイヤのカッティングの間、レイヤの厚さは、研磨、ポリッシングおよび／またはエッチングによって、典型的には、減少する。

以下の説明は、電力半導体１のストップ・レイヤ３，４が作り出される工程のみについて論ずることになる。電力半導体１を製造するための更なる工程、例えば、メタライゼイションまたはインシュレイションの取り付けなどについては、論じられない。

メタライゼイションの取り付けの後で、電力半導体は、例えば、メタライゼイションにダメージを与えるような高い温度に、最早曝されてはならない。それ故に、これらの工程は、電力半導体が、後続の工程において半導体にダメージを与える条件に最早曝されることがないような時点で、実施されるべきである。そのような条件とは、例えば、第一および／または第二のストップ・レイヤを形成するために拡散法の結果としての、過度に高い温度などである。

代替案として、ストップ・レイヤ３，４は、ドーパントを急速に拡散させることによって、作り出されることもまた可能である。その結果として、これらの二つのレイヤは、方法の最後に、低い温度で拡散されることが可能である。

電極の側とは、レイヤの、完成後の電力半導体１において電極５に向かい合う側の面を意味している。

図２は、電力半導体１を製造するための方法を示しており、この方法において、第一の電荷担体タイプの低ドープ・レイヤ６から始まって、ストップ・レイヤ３，４が、拡散法により作り出される。

第一のストップ・レイヤ３を形成するために、第一の電荷担体タイプ９のパーティクルが、電極の側で、第一の電荷担体タイプの低ドープ・レイヤ６の中に注入され、次いで、所定の深さまで送り込まれる。レイヤの中に注入されたパーティクルの拡散は、図面の中で参照符号１２を有する矢印により表されている。ミディアム・ドープ・レイヤ７が、その結果として作り出される。レイヤの、その後に残る低くドープされた部分は、完成後の電力半導体１において、ドリフト・レイヤ２を形成する。

第二のストップ・レイヤ４を形成するために、第一の電荷担体タイプ１０のパーティクルが、次いで、電極の側で、ミディアム・ドープ・レイヤ７の中に注入され、次いで、所定の深さまで送り込まれる。前記深さは、第一のストップ・レイヤ３を形成するために、パーティクル９が送り込まれる深さと比べて小さい。高ドープ・レイヤ８が、この送り込みにより作り出される。レイヤの、その後に残るミディアム・ドープ部分は、完成後の電力半導体１において、第一のストップ・レイヤ３を形成する。

第一の電荷担体タイプの厚い低ドープ・レイヤ６が、電力半導体１の製造において、好ましくは使用され、前記レイヤは、製造方法の個々のステップの間に、機械的な頑丈さをもたらす。この方法は、それ故に、高い阻止電圧で使用される電力半導体１を製造するために、好ましくも使用されることが可能である。その理由は、そのような電力半導体１は、高電圧を引き受けるための厚いドリフト・レイヤ２を有しているからである。この方法で製造される電力半導体１は、コスト効率良く、二つの拡散法により製造されることが可能である。

ストップ・レイヤ３，４が、図２に示され且つ先に説明された方法により形成される。ストップ・レイヤ３，４は、低い温度で、ドーパントを急速に拡散させることにより作り出される。レイヤ６の、その後に残る低くドープされた部分は、完成後の電力半導体１において、ドリフト・レイヤ２を形成する。ストップ・レイヤ３，４は、ドーパントを急速に拡散させることにより作り出される。その理由は、後者は、低ドープ・レイヤ６の中に拡散するために、高い温度を必要としないからである。ストップ・レイヤ３，４は、それ故に、ほぼ完成された電力半導体１を高い温度に曝す必要なく、作り出されることが可能である。

図３は、電力半導体１を製造するための方法を示しており、この方法において、低ドープ・レイヤ６から始まって、ストップ・レイヤ３，４が、エピタキシャル成長により作り出される。第一のストップ・レイヤ３は、低ドープ・レイヤ６上でのエピタキシャル成長により作り出され、これは、完成後の電力半導体１の中のドリフト・レイヤ２に対応している。エピタキシャル成長は、図面の中で参照符号１５を有する矢印により表されている。第二のストップ・レイヤ４を形成するために、高ドープ・レイヤ８が、次いで、電極の側で、第一のストップ・レイヤ３の上に、エピタキシャル成長により作り出される。

厚い低ドープ・レイヤ６が、この製造方法の間、好ましくも使用されることが可能である、その理由は、それが、製造方法の個々の工程の間、機械的な頑丈さをもたらすからである。

この方法は、それ故に、高い阻止電圧で使用される電力半導体１を製造するために、好ましくも、使用されることが可能である。その理由は、このタイプの電力半導体１が、高電圧を引き受けるための厚いドリフト・レイヤ２を必要とするからである。エピタキシャル成長により作り出されたストップ・レイヤ３，４は、全ての厚さに渡って、レイヤの境界まで且つそれを含んで、均一なドーピングを有している。

図４は、電力半導体１を製造するための方法を示しており、この方法において、低ドープ・レイヤ６から始まって、第一のストップ・レイヤ３が、拡散法により作り出され、第二のストップ・レイヤ４は、エピタキシャル成長により作り出される。ミディアム・ドープ・レイヤ７は、低ドープ・レイヤ６の上でのエピタキシャル成長１５により作り出され、それは、完成後の電力半導体１において、ドリフト・レイヤ２に対応している。

第二のストップ・レイヤ４を形成するために、次いで、電極の側で、第一の電荷担体タイプ１０のパーティクルが、ミディアム・ドープ・レイヤ７の中に注入され、次いで、所定の深さまで送り込まれる。前記深さ１３は、ミディアム・ドープ・レイヤ７の厚さと比べて小さい。高ドープ・レイヤ８が、この送り込みにより作り出される。レイヤの、その後に残るミディアム・ドープ部分が、完成後の電力半導体１において、第一のストップ・レイヤ３を形成する。

厚い低ドープ・レイヤ６が、この製造方法の間、好ましくも使用されることが可能である。その理由は、それが、製造方法の個々のステップの間、機械的な頑丈さをもたらすからである。この方法は、それ故に、高い阻止電圧で使用される電力半導体１を製造するために、好ましくも使用されることが可能である。その理由はそのような電力半導体１は、高電圧を引き受けるための、厚いドリフト・レイヤ２を必要とするからである。エピタキシャル成長により製造された第二のストップ・レイヤ４は、全ての厚さに渡り、レイヤの境界まで且つそれを含んで均一なドーピングを有している。

図５は、電力半導体１を製造するための方法を示しており、この方法において、低ドープ・レイヤ６から始まって、第一のストップ・レイヤ３が、拡散法により作り出される。第一のストップ・レイヤ３を形成するために、第一の電荷担体タイプ９のパーティクルが、電極の側で、第一の電荷担体タイプの低ドープ・レイヤ６の中に注入され、次いで、所定の深さまで送り込まれる。レイヤの中に注入されたパーティクルの拡散は、図５の中で参照符号１２を有する矢印により表されている。

第一のストップ・レイヤ３は、ミディアム・ドープされたレイヤであって、それにより作り出される。レイヤ６は、次いで、ボンディング１６により、高ドープ・レイヤ８に接続され、第一のストップ・レイヤ３が、低ドープ・レイヤ６と高ドープ・レイヤ８の間に埋め込まれる。低ドープ・レイヤ６の部分は、電極と反対側の面でトリムされ、レイヤの残された低くドープされた領域がドリフト・レイヤ２を形成する。

この方法の最後に、高ドープ・レイヤ８の部分が、電極の側でトリムされる。その理由は、機械的な安定性が最早必要とされないからである。好ましくは、厚い高ドープ・レイヤ８が使用され、それが、電力半導体１を製造するための方法の工程の間、十分な機械的な安定性をもたらす。

図６は、図２から５の内の一つに基づく製造方法からの最終プロダクトから、開始する。この場合には、第一の電荷担体タイプの低くドープされたドリフト・レイヤ２の上に、第一の電荷担体タイプの、より高くドープされた第一のストップ・レイヤ３が配置され、次にその上に、第一の電荷担体タイプの高ドープ・レイヤ８が配置される。電極５を形成するために、第二の電荷担体タイプ１１のパーティクルが、電極の側で、所定の深さまで高ドープ・レイヤ８の中に拡散される。第一の電荷担体タイプのレイヤの、その後に残る高くドープされた部分が、完成後の電力半導体１において、第二のストップ・レイヤ４を形成する。

図１は、本発明に基づく電力半導体の断面図を示す。 図２から５は、図１による電力半導体を以下の方法を用いて製造するための工程の、開始材料から、ドリフト・レイヤが第一及び第二のストップ・レイヤに接続される段階までを示していて、図２は、拡散の方法を示す。 図３は、エピタキシャル成長を示す。 図４は、エピタキシャル成長を示し、拡散法と結合されている。 図５は、拡散の方法を示し、ボンディング及びカッティングと結合されている。 図６は、図１による電力半導体を製造するための工程の、図２から５の内の一つに基づく最終段階から、電極が更に導入される段階までを示している。

符号の説明

１…電力半導体、２…ドリフト・レイヤ、３…第一のストップ・レイヤ、４…第二のストップ・レイヤ、５…電極、６…低ドープ・レイヤ、７…ミディアム・ドープ・レイヤ、
８…高ドープ・レイヤ、９…第一のストップ・レイヤを作り出すためのパーティクル、１０…第二のストップ・レイヤを作り出すためのパーティクル、１１…電極を作り出すためのパーティクル、１２…注入されたパーティクルの拡散、１３…パーティクルがレイヤの中に送り込まれる深さ、１４…カット・スルー半導体レイヤ、１５…エピタキシャル成長、１６…ボンディング。

Claims (3)

1. 高電圧電力半導体（１）を製造するための方法であって、
   １５０μｍを超える厚さを有し、且つ、５ｘ１０^１３／ｃｍ^３未満の第一の電荷担体タイプのドーピングを有するドリフト・レイヤ（２）と、
   第一の電荷担体タイプのドーピングを有する第一のストップ・レイヤ（３）と、
   第二の電荷担体タイプの電極（５）と、を有し、
   ここで、第一のストップ・レイヤ（３）のドーピングは、前記ドリフト・レイヤ（２）のドーピングよりも高く、
   当該方法の中で、第一の電荷担体タイプの低ドープ・レイヤ（６）から始まって、前記低ドープ・レイヤ（６）の内の、完成後の半導体の中に残る低ドーピングの部分が、前記ドリフト・レイヤ（２）を形成し、
   ミディアム・ドープ・レイヤ（７）が、前記低ドープ・レイヤの一方の側に作り出され、
   上記ミディアム・ドープ・レイヤ（７）の内の、完成後の半導体の中に残るミディアム・ドーピングの部分が、第一のストップ・レイヤ（３）を形成し、
   前記電極（５）が、その後に、第一の電荷担体タイプのレイヤの中で最も高いドーピングを有する第一の電荷担体タイプのレイヤの中に拡散される、
   方法において、
   前記ミディアム・ドープ・レイヤ（７）の製造の後、且つ、前記電極（５）の製造の前に、前記ミディアム・ドープ・レイヤ（７）の、前記低ドープ・レイヤ（６）と反対側の面に、高ドープ・レイヤ（８）が作り出され、
   前記高ドープ・レイヤ（８）の内の、完成後の半導体の中に残る高ドーピングの部分が、第二のストップ・レイヤ（４）を形成し、
   ここで、前記高ドープ・レイヤ（８）のドーピングは、前記ミディアム・ドープ・レイヤ（７）のドーピングよりも高く、且つ、
   メタライゼイションが、前記電極（５）の拡散の後に付けられること、
   前記第一のストップ・レイヤ（３）を形成するために、前記第一の電荷担体タイプのパーティクルが、前記低ドープ・レイヤ（６）の中に注入され、前記低ドープ・レイヤ（６）の厚さより浅い深さまで送り込まれること、
   前記第二のストップ・レイヤ（４）を形成するために、前記ミディアム・ドープ・レイヤ（７）と高ドープ・レイヤ（８）は、ボンディング（１６）により互いに接続されること、
   を特徴とする方法。
2. 高電圧電力半導体（１）を製造するための方法であって、
   １５０μｍを超える厚さを有し、且つ、５ｘ１０^１３／ｃｍ^３未満の第一の電荷担体タイプのドーピングを有するドリフト・レイヤ（２）と、
   第一の電荷担体タイプのドーピングを有する第一のストップ・レイヤ（３）と、
   第二の電荷担体タイプの電極（５）と、を有し、
   ここで、第一のストップ・レイヤ（３）のドーピングは、前記ドリフト・レイヤ（２）のドーピングよりも高く、
   当該方法の中で、第一の電荷担体タイプの低ドープ・レイヤ（６）から始まって、前記低ドープ・レイヤ（６）の内の、完成後の半導体の中に残る低ドーピングの部分が、前記ドリフト・レイヤ（２）を形成し、
   ミディアム・ドープ・レイヤ（７）が、前記低ドープ・レイヤの一方の側に作り出され、
   上記ミディアム・ドープ・レイヤ（７）の内の、完成後の半導体の中に残るミディアム・ドーピングの部分が、第一のストップ・レイヤ（３）を形成し、
   前記電極（５）が、その後に、第一の電荷担体タイプのレイヤの中で最も高いドーピングを有する第一の電荷担体タイプのレイヤの中に拡散される、
   方法において、
   前記ミディアム・ドープ・レイヤ（７）の製造の後、且つ、前記電極（５）の製造の前に、前記ミディアム・ドープ・レイヤ（７）の、前記低ドープ・レイヤ（６）と反対側の面に、高ドープ・レイヤ（８）が作り出され、
   前記高ドープ・レイヤ（８）の内の、完成後の半導体の中に残る高ドーピングの部分が、第二のストップ・レイヤ（４）を形成し、
   ここで、前記高ドープ・レイヤ（８）のドーピングは、前記ミディアム・ドープ・レイヤ（７）のドーピングよりも高く、且つ、
   メタライゼイションが、前記電極（５）の拡散の後に付けられること、
   前記低ドープ・レイヤ（６）の上に前記第一のストップ・レイヤ（３）を形成するために、前記ミディアム・ドープ・レイヤ（７）が、エピタキシャル成長により作り出されること、
   前記第二のストップ・レイヤ（４）を形成するために、前記ミディアム・ドープ・レイヤ（７）と高ドープ・レイヤ（８）は、ボンディング（１６）により互いに接続されること、
   を特徴とする方法。
3. 下記特徴を有する請求項１または２に記載の方法：
   前記高ドープ・レイヤ（８）は、第二のストップ・レイヤ（４）を形成するために、薄く加工される。

Images