JP2010045123A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010045123A
JP2010045123A JP2008207250A JP2008207250A JP2010045123A JP 2010045123 A JP2010045123 A JP 2010045123A JP 2008207250 A JP2008207250 A JP 2008207250A JP 2008207250 A JP2008207250 A JP 2008207250A JP 2010045123 A JP2010045123 A JP 2010045123A
Authority
JP
Japan
Prior art keywords
type region
electrode
region
forming
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008207250A
Other languages
English (en)
Other versions
JP2010045123A5 (ja
Inventor
Shinji Aono
眞司 青野
Junichi Moriya
純一 守谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008207250A priority Critical patent/JP2010045123A/ja
Priority to US12/344,947 priority patent/US20100032711A1/en
Priority to KR1020090027968A priority patent/KR101052498B1/ko
Priority to CN200910135466A priority patent/CN101651138A/zh
Priority to DE102009019234A priority patent/DE102009019234A1/de
Publication of JP2010045123A publication Critical patent/JP2010045123A/ja
Publication of JP2010045123A5 publication Critical patent/JP2010045123A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ゲート電極型であって、かつ簡素な構造によりオン抵抗を抑制することができる半導体装置、およびその製造方法を提供する。
【解決手段】ｐ型領域２、４は第１のｎ型領域１上に設けられている。第２のｎ型領域３は、ｐ型領域２、４によって第１のｎ型領域１と隔てられ、ｐ型領域２、４上に設けられている。ゲート電極８は第１および第２のｎ型領域１、３の間にｎチャネルを形成するためのものである。第１の電極６は、ｐ型領域４と第２のｎ型領域３との各々に電気的に接続されている。第２の電極１１は、第１のｎ型領域１によってｐ型領域２と隔てられかつ少なくとも一部が第１のｎ型領域１に接するように第１のｎ型領域１上に設けられている。第２の電極１１は、金属および合金のいずれかからなり、第１のｎ型領域１にホールを注入するためのものである。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、特にゲート電極を有する半導体装置およびその製造方法に関するものである。
近年、家電製品や産業用電力装置などの分野でインバータ装置が用いられている。インバータ装置は、通常、順変換を行なうためのコンバータ部分と、逆変換を行なうためのインバータ部分とを有する。順変換においては、商用電源などから得られる交流電圧が直流電圧に変換される。この直流電圧は、逆変換によって所望の交流電圧に変換される。
インバータ部分の主パワー素子は、速いスイッチング速度を有することが望ましい。このため、バイポーラトランジスタではなく、ゲート電極により制御が行なわれるＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)またはＩＧＢＴ(Insulated Gate Bipolar Transistor)が主に用いられている。スイッチングをより高速化するために、たとえば非特許文献１に開示されているように、電子線照射が行なわれることがある。
ＩＧＢＴはＭＯＳＦＥＴに比してオン抵抗を抑制することができる。よってＩＧＢＴは、より大容量のインバータ装置に用いることができる。この特徴を得るために、たとえば特開２００８−５３７５２号公報（特許文献１）に示されているように、ＩＧＢＴはＭＯＳＦＥＴとバイポーラトランジスタとが複合化された構造を有している。
特開２００８−５３７５２号公報 B. J. Baliga, "Switching Speed Enhancement in Insulated Gate Transistors by Electron Irradiation", IEEE Transaction of Electron Devices, Vol. ED-31, No. 12 (1984), pp. 1790-1795
上記のようにＩＧＢＴは、ＭＯＳＦＥＴに比して、オン抵抗を抑制することができるものの、より複雑な構造を有するという問題があった。
本発明は、上記の問題に鑑みてなされたものであり、その目的は、ゲート電極型であって、かつ簡素な構造によりオン抵抗を抑制することができる半導体装置、およびその製造方法を提供することである。
本発明の半導体装置は、第１および第２のｎ型領域と、ｐ型領域と、ゲート電極と、第１および第２の電極とを有する。ｐ型領域は第１のｎ型領域上に設けられている。第２のｎ型領域は、ｐ型領域によって第１のｎ型領域と隔てられ、ｐ型領域上に設けられている。ゲート電極はｐ型領域上にゲート絶縁膜を介して設けられている。ゲート電極は第１および第２のｎ型領域の間にｎチャネルを形成するためのものである。第１の電極は、ｐ型領域と第２のｎ型領域との各々に電気的に接続されている。第２の電極は、第１のｎ型領域によってｐ型領域と隔てられかつ少なくとも一部が第１のｎ型領域に接するように第１のｎ型領域上に設けられている。第２の電極は、金属および合金のいずれかからなり、第１のｎ型領域にホールを注入するためのものである。
本発明の半導体装置の製造方法は以下の工程を備えている。
まず、第１のｎ型領域を有する半導体基板が準備される。第１のｎ型領域上にｐ型領域が形成される。ｐ型領域によって第１のｎ型領域と隔てられるように、ｐ型領域上に第２のｎ型領域が形成される。ｐ型領域上にゲート絶縁膜を介して、第１および第２のｎ型領域の間にｎチャネルを形成するためのゲート電極が形成される。ｐ型領域と第２のｎ型領域との各々に電気的に接続されるように第１の電極が形成される。金属および合金のいずれかからなる、第１のｎ型領域にホールを注入するための第２の電極が、第１のｎ型領域によってｐ型領域と隔てられかつ少なくとも一部が第１のｎ型領域に接するように第１のｎ型領域上に形成される。
本発明の半導体装置およびその製造方法によれば、ホールを注入するためのｐ型領域が設けられなくても、第２の電極によって第１のｎ型領域にホールを注入することができる。よって、簡素な構造によりオン抵抗を抑制することができる。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を概略的に示す部分断面図である。図１を参照して、本実施の形態の半導体装置は、絶縁ゲート型トランジスタＴＲである。絶縁ゲート型トランジスタＴＲは、ｎ−領域１（第１のｎ型領域）と、ｎ型エミッタ領域３（第２のｎ型領域）と、ｐベース領域２と、ｐ＋コンタクト領域４と、ゲート絶縁膜７と、ゲート電極８と、エミッタ電極６（第１の電極）と、コレクタ電極１１（第２の電極）と、層間絶縁膜５とを有する。
ｎ−領域１は、ｎ型シリコン基板である。このｎ−領域１に対しては、キャリアライフタイム低減のための電子線照射は行なわれていない。
ｐベース領域２およびｐ＋コンタクト領域４からなるｐ型領域は、ｎ−領域１上に設けられている。このｐ型領域においてｐベース領域２およびｐ＋コンタクト領域４のそれぞれはｎ−領域１側およびエミッタ電極６側に位置している。ｐ＋コンタクト領域４は、ｐベース領域２よりも高濃度の不純物領域である。
ｎ型エミッタ領域３は、ｐベース領域２によってｎ−領域１と隔てられ、ｐベース領域２上に設けられている。
ゲート電極８は、ｎ−領域１およびｎ型エミッタ領域３の間にｎチャネルを形成することができるように、ゲート絶縁膜７を介して、ｎ−領域１と、ｐベース領域２と、ｎ型エミッタ領域３との上に設けられている。ゲート電極８は、たとえばポリシリコンからなる。また本実施の形態のゲート電極はトレンチゲート構造を有する。すなわちゲート電極８は、ゲート絶縁膜７を介してトレンチ内に形成されている。このトレンチは、ｎ型エミッタ領域３およびｐベース領域２を貫通してｎ−領域１に到達している。
エミッタ電極６は、ｐ＋コンタクト領域４およびｎ型エミッタ領域３の各々に電気的に接続されている。
コレクタ電極１１は、ｎ−領域１によってｐベース領域２と隔てられかつ少なくとも一部がｎ−領域１に接するように、ｎ−領域１上に設けられている。好ましくは、コレクタ電極１１とｎ−領域１との間にｐ型半導体からなる領域が設けられていない。
コレクタ電極１１は、金属および合金のいずれかからなり、ｎ−領域１にホールを注入する機能を有する。ホールの注入を十分に行なうために、コレクタ電極１１は４．８ｅＶ以上の仕事関数を有する。また好ましくはコレクタ電極１１は５．３ｅＶ未満の仕事関数を有する。
４．８ｅＶ以上５．３ｅＶ未満の仕事関数を有する材料として、たとえば白金シリサイド（ＰｔＳｉ）を用いることができる。なおｎ−領域１上に白金シリサイド層が設けられ、さらにこの白金シリサイド層上に別の層が設けられてもよい。このような層の材質としては、たとえばＴｉ／Ｎｉ／Ａｕなどの積層材などがある。
層間絶縁膜５はエミッタ電極６とゲート電極８との間を絶縁している。
なお絶縁ゲート型トランジスタＴＲにおいて、ｐ型およびｎ型のそれぞれの導電型を得るための不純物としては、たとえばボロンおよび砒素を用いることができる。
次に絶縁ゲート型トランジスタＴＲの基本動作について説明する。
第１に、ターンオン動作について説明する。コレクタ電極１１の電位がエミッタ電極６の電位よりも高くなるように、エミッタ電極６とコレクタ電極１１との間に所定の電圧が印加される。この状態で、ゲート電極８に閾値以上の正バイアスが印加される。これにより絶縁ゲート型トランジスタＴＲは順方向に導通する。
第２に、ターンオフ動作について説明する。ゲート電極８に負バイアスが印加される。するとｐベース領域２からｎ−領域に向かって空乏層が伸びることで、耐圧が保持される。
図２は、図１の半導体装置を用いたインバータ回路の例を示す図である。図２を参照して、このインバータ回路は、フルブリッジ回路であり、絶縁ゲート型トランジスタＴＲと還流ダイオードＤＤと誘導性負荷ＬＤとを有する。誘導性負荷ＬＤは、上下アームの中間電位点に接続されており、正方向および負方向の両方向に電流が流される。このため誘導性負荷ＬＤに流れる電流は負荷接続端から、高電位の電源側へ戻されたり、接地側に流されたりする。よって誘導性負荷ＬＤに流れる大電流を誘導性負荷ＬＤとアームの閉回路とで還流させるための還流ダイオードＤＤが接続されている。
図３は、比較例における半導体装置の構成を概略的に示す部分断面図である。図３を参照して、本比較例の半導体装置は、絶縁ゲート型バイポーラトランジスタＴＲＺである。絶縁ゲート型バイポーラトランジスタＴＲＺは、ｎ−領域１上に、ｎ型バッファ領域９１と、ｐ型コレクタ領域９２と、コレクタ電極１１Ｚとを有する。ｐ型コレクタ領域９２はｎ−領域へのホールの供給源としての機能を有する。
図４は、比較例における半導体装置のオン電圧と遮断速度との関係を模式的に示す図である。図４を参照して、オン電圧Ｖｃｅ（ｓａｔ）と遮断速度Ｔｆとはおおよそ反比例の関係にある。絶縁ゲート型バイポーラトランジスタＴＲＺの遮断速度Ｔｆを抑制するためには、たとえばキャリアライフタイム低減のためのｎ−領域１への電子線照射が行なわれる。
本実施の形態によれば、絶縁ゲート型トランジスタＴＲ（図１）は、絶縁ゲート型バイポーラトランジスタＴＲＺ（図３）と異なり、ｐ型コレクタ領域９２（図４）が設けられる必要がない。よって構造が簡素化される。
またターンオンにおいてコレクタ電極１１（図１）からｎ−領域１へ、ｎ−領域１の伝導度変調のためにホールが注入される。これによりｎ−領域１の電気抵抗が低減されるので、絶縁ゲート型トランジスタＴＲのオン抵抗を抑制することができる。
またコレクタ電極１１は４．８ｅＶ以上の仕事関数を有するので、ｎ−領域１へのホールの注入が十分に行なわれる。これにより絶縁ゲート型トランジスタＴＲのオン抵抗を十分に抑制することができる。
またコレクタ電極１１は５．３ｅＶ未満の仕事関数を有する。これにより、キャリアライフタイム低減のためのｎ−領域１への電子線照射が行なわれなくても、遮断速度を速くすることができる。すなわちターンオフ動作を高速で行なうことができる。よって電子線照射がおこなわれない分だけ工程が簡素化される。
またコレクタ電極１１の材質として白金シリサイドが用いられる。これにより４．８ｅＶ以上５．３ｅＶ未満の仕事関数を有するコレクタ電極１１を形成することができる。
またゲート電極８はトレンチゲート構造を有するので、平面ゲート構造に比して、オン抵抗を低減することができる。
またエミッタ電極６とｐベース領域２との間に、ｐベース領域２よりも高濃度のｐ＋コンタクト領域４が設けられている。これによりエミッタ電極６のコンタクト抵抗が低くなるので、オン抵抗を低減することができる。
また好ましくは、コレクタ電極１１とｎ−領域１との間にｐ型半導体からなる領域が設けられていない。これによりｎ−領域１上のコレクタ電極１１側にｐ型半導体からなる領域を形成する工程が不必要となる。これによりｎ−領域１のコレクタ電極１１側にｐ型の導電型不純物を注入・拡散する工程が不要となるので、製造工程が簡素化される。
（実施の形態２）
図５は、本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。図５を参照して、本実施の形態の半導体装置は、絶縁ゲート型トランジスタＴＲＶであり、実施の形態１の絶縁ゲート型トランジスタＴＲ（図１）とほとんど同様の構成を有する。また絶縁ゲート型トランジスタＴＲＶは、絶縁膜７７Ｖおよび層間絶縁膜５５ｖの積層膜を有する。この積層膜はｎ−領域１とエミッタ電極６とを絶縁している。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図６〜図１６は、本発明の実施の形態２における半導体装置の製造工程を工程順に概略的に示す断面図である。
図６を参照して、ｎ−領域１を有するｎ型シリコン基板が準備される。
図７を参照して、ｎ−領域１上にレジストパターン２１が形成される。レジストパターン２１をマスクとして用いた不純物注入Ｉ１により、ｎ−領域１上にｐ型の導電型不純物（図中Ｘ）が選択的に注入される。この不純物は、たとえばボロン（Ｂ）である。次にレジストパターン２１が除去される。
図８を参照して、上記の不純物が拡散されることで、ｎ−領域１上にｐベース領域２が形成される。
図９を参照して、ｎ−領域１およびｐベース領域２の上にレジストパターン２２が形成される。レジストパターン２２をマスクとして用いた不純物注入Ｉ２により、ｐベース領域２上にｎ型の導電型不純物（図中Ｘ）が選択的に注入される。この不純物は、たとえば砒素（Ａｓ）である。次にレジストパターン２２が除去される。
図１０を参照して、上記の不純物が拡散および活性化されることで、ｐベース領域２上にｎ型エミッタ領域３が形成される。
図１１を参照して、ｎ−領域１とｐベース領域２とｎ型エミッタ領域３とからなる表面上に、ｐベース領域２およびｎ型エミッタ領域３の各々を貫通してｎ−領域１に至るトレンチが形成される。次にこの表面およびトレンチ内面を覆う絶縁膜７７が形成される。
図１２を参照して、トレンチ内に絶縁膜７７を介して導電体のポリシリコンが充填されることで、ゲート電極８が形成される。次に層間絶縁膜（図１２において図示せず）が形成される。この層間絶縁膜と絶縁膜７７との積層膜がパターニングされる。
図１３を参照して、上記パターニングによって、ｐベース領域２とｎ型エミッタ領域３とを露出し、かつゲート電極８を覆う、層間絶縁膜５５ｖが形成される。また絶縁膜７７から、ゲート絶縁膜７と、絶縁膜７７ｖとが形成される。
図１４を参照して、ｐベース領域２を露出するレジストパターン２３をマスクとして用いた不純物注入Ｉ３により、ｐベース領域２上にｐ型の導電型不純物（図中Ｘ）が選択的に注入される。この不純物は、たとえばボロン（Ｂ）である。次にレジストパターン２３が除去される。
図１５を参照して、上記の不純物が活性化されることで、ｐベース領域２上にｐ＋コンタクト領域４が形成される。
図１６を参照して、ｎ型エミッタ領域３およびｐ＋コンタクト領域４の各々に電気的に接続されるように、エミッタ電極６が形成される。
再び図５を参照して、ｎ−領域１によってｐベース領域２と隔てられるように、コレクタ電極１１が形成される。具体的には、まずｎ−領域上にスパッタ法により白金（Ｐｔ）層が形成される。次に熱処理が行なわれることで、スパッタ法により形成された白金と、ｎ−領域１が含むシリコンとでシリサイド化が生じるので、白金シリサイド層が形成される。
なお上記のように熱処理によりシリサイド化を行なう方法の代わりに、白金シリサイド層をスパッタ法または蒸着法により直接成膜することもできる。
以上により本実施の形態の絶縁ゲート型トランジスタＴＲＶが得られる。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
本発明の実施例として、絶縁ゲート型トランジスタＴＲ（図１）のコレクタ電極１１の仕事関数ＷＦが４．８〜５．２ｅＶの場合のシミュレーション結果ついて説明する。また比較例として、絶縁ゲート型トランジスタＴＲ（図１）のコレクタ電極１１の仕事関数ＷＦが４．２〜４．６ｅＶの場合、および絶縁ゲート型バイポーラトランジスタＴＲＺ（図３）の場合のシミュレーション結果ついて説明する。
図１７は、本発明の実施例および比較例におけるコレクタ・エミッタ間電圧とコレクタ電流密度との関係を概略的に示す図である。
図１７を参照して、絶縁ゲート型トランジスタＴＲ（図１）のコレクタ電極１１の仕事関数ＷＦが４．２ｅＶ〜５．２ｅＶの範囲で変更された場合について、コレクタ・エミッタ間電圧Ｖｃとコレクタ電流密度Ｊｃとの関係がシミュレーションされた。仕事関数ＷＦが４．２ｅＶから４．６ｅＶに増加された場合、コレクタ電流密度Ｊｃの変化はみられなかった。仕事関数ＷＦが４．６ｅＶから４．８ｅＶに増加された場合、コレクタ電流密度Ｊｃの顕著な増大がみられた。仕事関数ＷＦが４．８ｅＶから４．９ｅＶに増加された場合、コレクタ電流密度Ｊｃのより顕著な増大がみられた。さらに仕事関数ＷＦを５．２ｅＶまで増大させるにつれて、コレクタ電流密度Ｊｃが増大した。すなわち、仕事関数ＷＦが４．８ｅＶ以上とされることで絶縁ゲート型トランジスタＴＲのオン抵抗が顕著に抑制され、４．９ｅＶ以上でより顕著に抑制された。
図１８は、本発明の実施例において仕事関数ＷＦが５．２ｅＶの場合におけるコレクタ電流およびコレクタ・エミッタ間電圧の各々のターンオフ波形を概略的に示す図である。また図１９は、本発明の実施例において仕事関数ＷＦが５．０ｅＶの場合におけるコレクタ電流およびコレクタ・エミッタ間電圧の各々のターンオフ波形を概略的に示す図である。
図１８および図１９を参照して、仕事関数ＷＦが５．２ｅＶ（図１８）および５．０ｅＶ（図１９）のそれぞれの場合について、キャリアライフタイムが１０μｓの設定で遮断時間のシミュレーションが行なわれた。キャリアライフタイムが１０μｓに設定されることで、電子線照射のようなライフタイム制御が行なわれない場合が想定された。シミュレーションの結果によれば、仕事関数ＷＦが５．２ｅＶおよび５．０ｅＶのそれぞれの場合、遮断時間は２μｓおよび０．２μｓであった。
図２０は、比較例においてキャリアライフタイムが１０μｓから０．２μｓの範囲で変更された場合のコレクタ・エミッタ間電圧とコレクタ電流密度との関係を概略的に示す図である。主に図２０を参照して、比較例である絶縁ゲート型バイポーラトランジスタＴＲＺ（図３）のｎ−領域１のキャリアライフタイムが４．２ｅＶ〜５．２ｅＶの範囲で変更された場合について、コレクタ・エミッタ間電圧Ｖｃとコレクタ電流密度Ｊｃとの関係がシミュレーションされた。電子線照射などによりキャリアライフタイムが１０μｓから０．２μｓへ低減されると、コレクタ電流密度Ｊｃは低下した。
図２１は、比較例においてキャリアライフタイムが１０μｓの場合におけるコレクタ電流およびコレクタ・エミッタ間電圧の各々のターンオフ波形を概略的に示す図である。また図２２は、比較例においてキャリアライフタイムが０．２μｓの場合におけるコレクタ電流およびコレクタ・エミッタ間電圧の各々のターンオフ波形を概略的に示す図である。
図２０〜図２２を参照して、比較例である絶縁ゲート型バイポーラトランジスタＴＲＺ（図３）のキャリアライフタイムが１０μｓ（図２１）および０．２μｓ（図２２）のそれぞれの場合について、遮断時間のシミュレーションが行なわれた。シミュレーションの結果によれば、キャリアライフタイムが１０μｓの場合、コレクタ電流密度Ｊｃ＝１００Ａ／平方ｃｍのもとでコレクタ・エミッタ間電圧Ｖｃ＝０．８Ｖ程度（図２０）であり、遮断時間は５μｓ程度（図２１）であった。また電子線照射などによりキャリアライフタイムが１０μＳから０．２μｓに低減された場合、コレクタ電流密度Ｊｃ＝１００Ａ／平方ｃｍのもとでコレクタ・エミッタ間電圧Ｖ＝２．７Ｖ程度（図２０）であり、遮断時間は０．２μｓ程度（図２２）であった。
よって電子線照射などによるキャリアライフタイムの抑制処理がなされない場合、比較例の絶縁ゲート型バイポーラトランジスタＴＲＺ（図３）の遮断時間は５μｓ（図２１）であり、本実施例に比して遮断に長時間を要した。このため、本実施例における遮断時間と同程度の遮断時間を絶縁ゲート型バイポーラトランジスタＴＲＺ（図３）で実現するためには、その製造工程においてキャリアライフタイムの抑制処理を必要とした。この処理により製造工程がより複雑となった。
次に、図２３〜図３４を用いて、絶縁ゲート型トランジスタＴＲ（図１）の仕事関数ＷＦとキャリア分布との関係について説明する。
図２３、図２５、図２７、図２９、および図３１のそれぞれは、本発明の実施例において仕事関数が５．２ｅＶ、５．１ｅＶ、５．０ｅＶ、４．９ｅＶ、および４．８ｅＶの場合におけるキャリア状態を概略的に示す図である。また図３３は、比較例において仕事関数が４．７ｅＶの場合におけるキャリア状態を概略的に示す図である。また図２４、図２６、図２８、図３０、図３２、および図３４のそれぞれは、図２３、図２５、図２７、図２９、図３１、および図３３の右端の拡大図である。
図中、界面Ｓ１と界面Ｓ２とのそれぞれは、絶縁ゲート型トランジスタＴＲ（図１）の半導体領域のエミッタ電極６との界面位置とコレクタ電極１１との界面位置とを示している。また縦軸のｌｏｇ ｎは、ホール濃度、電子濃度、および不純物濃度の各々を対数目盛で示している。ホール濃度、電子濃度、および不純物濃度のそれぞれは、図中、実線、破線、および一点鎖線で表されている。
図２３から図３２を参照して、本実施例の場合、すなわち仕事関数ＷＦが４．８ｅＶ〜５．２ｅＶの場合、界面Ｓ２からｎ−領域１の内部までホール（図中実線ｈ）が発生した。このホールがｎ−領域１の伝導度変調に寄与したと考えられる。
図３３および図３４を参照して、比較例の場合、すなわち仕事関数ＷＦが４．７ｅＶの場合、界面Ｓ２からｎ−領域１の内部までホール（図中実線ｈ）が発生しなかった。このためｎ−領域１において伝導度変調が生じなかったと考えられる。
上記の絶縁ゲート型トランジスタＴＲのキャリア分布のシミュレーション結果から、仕事関数ＷＦ＝４．８ｅＶの値が、ｎ−領域１内にホールが存在するか否かの臨界点となることがわかった。言い換えると、仕事関数ＷＦ＝４．８ｅＶは、絶縁ゲート型トランジスタＴＲがホールをキャリアとして利用することで低いオン抵抗を実現する上での臨界点であることがわかった。
次に、本実施例の現象について理解するために、絶縁ゲート型トランジスタＴＲよりも簡易な構造を有するダイオードに関して行なわれたシミュレーションの結果について説明する。
図３５は、本発明の実施例における現象について検討するために用いられたダイオードの構造を概略的に示す断面図である。主に図３５を参照して、このダイオードは、ｎ−領域１ｓと、ショットキー電極１１ｓと、ｎ＋層３ｓとを有する。ショットキー電極１１ｓおよびｎ＋層３ｓのそれぞれは、ｎ−領域１ｓの両端上に形成されている。ショットキー電極１１ｓは、コレクタ電極１１（図１）と同様の材質からなり、アノード電極としての機能を有する。またｎ＋層３ｓはカソード電極としての機能を有する。
図３６は、本発明の実施例における現象について検討するために用いられたダイオードにおいて、仕事関数が５．２ｅＶ、５．１ｅＶ、５．０ｅＶ、４．９ｅＶ、４．８ｅＶ、および４．７ｅＶの場合におけるアノード電圧とアノード電流との関係を概略的に示す図である。
図３６を参照して、ショットキー電極１１ｓの仕事関数ＷＦが４．７ｅＶ〜５．２ｅＶの範囲で変更された場合について、アノード電圧Ｖａとアノード電流密度Ｊａとの関係がシミュレーションされた。仕事関数ＷＦが４．７ｅＶから４．８ｅＶに増加された場合、アノード電流密度Ｊａの顕著な増大がみられた。仕事関数ＷＦが４．８ｅＶから４．９ｅＶに増加された場合、アノード電流密度Ｊａのより顕著な増大がみられた。さらに仕事関数ＷＦを５．２ｅＶまで増大させるにつれて、アノード電流密度Ｊａが増大した。すなわち、仕事関数ＷＦが４．８ｅＶ以上とされることで順方向の電圧降下が顕著に抑制され、４．９ｅＶ以上でより顕著に抑制された。この電圧降下の抑制は、伝導度変調により生じたと考えられる。
次に、図３７〜図４８を参照して、上記ダイオードの仕事関数ＷＦとキャリア分布との関係について説明する。
図３７、図３９、図４１、図４３、図４５、および図４７のそれぞれは、本発明の実施例における現象について検討するために用いられたダイオードのショットキー電極の仕事関数が５．２ｅＶ、５．１ｅＶ、５．０ｅＶ、４．９ｅＶ、４．８ｅＶ、および４．７ｅＶの場合におけるキャリア状態を概略的に示す図である。また図３８、図４０、図４２、図４４、図４６、および図４８のそれぞれは、図３７、図３９、図４１、図４３、図４５、および図４７の左端の拡大図である。
図中、位置Ａと位置Ｂとのそれぞれは、ダイオード（図３５）の位置Ａおよび位置Ｂに対応している。また縦軸のｌｏｇ ｎは、ホール濃度、電子濃度、および不純物濃度の各々を対数目盛で示している。ホール濃度、電子濃度、および不純物濃度のそれぞれは、図中、実線、破線、および一点鎖線で表されている。
図３７〜図４６を参照して、仕事関数ＷＦが４．８ｅＶ〜５．２ｅＶの場合、ショットキー電極１１ｓのショットキー障壁の箇所でｎ−領域１ｓがｎ型からｐ型に反転し、位置Ａからｎ−領域１ｓの内部までホール（図中実線ｈ）が発生した。このホールが伝導度変調に寄与したと考えられる。
図４７および図４８を参照して、仕事関数ＷＦが４．７ｅＶの場合、位置Ａからｎ−領域１ｓの内部までホール（図中実線ｈ）が発生しなかった。このためｎ−領域１ｓにおいて伝導度変調が生じなかったと考えられる。
今回開示された各実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
本発明は、ゲート電極を有する半導体装置およびその製造方法に特に有利に適用され得る。
本発明の実施の形態１における半導体装置の構成を概略的に示す部分断面図である。 図１の半導体装置を用いたインバータ回路の例を示す図である。 比較例における半導体装置の構成を概略的に示す部分断面図である。 比較例における半導体装置のオン電圧と遮断速度との関係を模式的に示す図である。 本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造工程の第１工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造工程の第２工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造工程の第３工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造工程の第４工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造工程の第５工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造工程の第６工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造工程の第７工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造工程の第８工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造工程の第９工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造工程の第１０工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造工程の第１１工程を概略的に示す断面図である。 本発明の実施例および比較例におけるコレクタ・エミッタ間電圧とコレクタ電流密度との関係を概略的に示す図である。 本発明の実施例において仕事関数ＷＦが５．２ｅＶの場合におけるコレクタ電流およびコレクタ・エミッタ間電圧の各々のターンオフ波形を概略的に示す図である。 本発明の実施例において仕事関数ＷＦが５．０ｅＶの場合におけるコレクタ電流およびコレクタ・エミッタ間電圧の各々のターンオフ波形を概略的に示す図である。 比較例においてキャリアライフタイムが１０μｓから０．２μｓの範囲で変更された場合のコレクタ・エミッタ間電圧とコレクタ電流密度との関係を概略的に示す図である。 比較例においてキャリアライフタイムが１０μｓの場合におけるコレクタ電流およびコレクタ・エミッタ間電圧の各々のターンオフ波形を概略的に示す図である。 比較例においてキャリアライフタイムが０．２μｓの場合におけるコレクタ電流およびコレクタ・エミッタ間電圧の各々のターンオフ波形を概略的に示す図である。 本発明の実施例において仕事関数が５．２ｅＶの場合におけるキャリア状態を概略的に示す図である。 図２３の右端の拡大図である。 本発明の実施例において仕事関数が５．１ｅＶの場合におけるキャリア状態を概略的に示す図である。 図２５の右端の拡大図である。 本発明の実施例において仕事関数が５．０ｅＶの場合におけるキャリア状態を概略的に示す図である。 図２７の右端の拡大図である。 本発明の実施例において仕事関数が４．９ｅＶの場合におけるキャリア状態を概略的に示す図である。 図２９の右端の拡大図である。 本発明の実施例において仕事関数が４．８ｅＶの場合におけるキャリア状態を概略的に示す図である。 図３１の右端の拡大図である。 本発明の実施例において仕事関数が４．７ｅＶの場合におけるキャリア状態を概略的に示す図である。 図３３の右端の拡大図である。 本発明の実施例における現象について検討するために用いられたダイオードの構造を概略的に示す断面図である。 本発明の実施例における現象について検討するために用いられたダイオードにおいて、仕事関数が５．２ｅＶ、５．１ｅＶ、５．０ｅＶ、４．９ｅＶ、４．８ｅＶ、および４．７ｅＶの場合におけるアノード電圧とアノード電流との関係を概略的に示す図である。 本発明の実施例における現象について検討するために用いられたダイオードのショットキー電極の仕事関数が５．２ｅＶの場合におけるキャリア状態を概略的に示す図である。 図３７の左端の拡大図である。 本発明の実施例における現象について検討するために用いられたダイオードのショットキー電極の仕事関数が５．１ｅＶの場合におけるキャリア状態を概略的に示す図である。 図３９の左端の拡大図である。 本発明の実施例における現象について検討するために用いられたダイオードのショットキー電極の仕事関数が５．０ｅＶの場合におけるキャリア状態を概略的に示す図である。 図４１の左端の拡大図である。 本発明の実施例における現象について検討するために用いられたダイオードのショットキー電極の仕事関数が４．９ｅＶの場合におけるキャリア状態を概略的に示す図である。 図４３の左端の拡大図である。 本発明の実施例における現象について検討するために用いられたダイオードのショットキー電極の仕事関数が４．８ｅＶの場合におけるキャリア状態を概略的に示す図である。 図４５の左端の拡大図である。 本発明の実施例における現象について検討するために用いられたダイオードのショットキー電極の仕事関数が４．７ｅＶの場合におけるキャリア状態を概略的に示す図である。 図４７の左端の拡大図である。
符号の説明
ＴＲ，ＴＲＶ 絶縁ゲート型トランジスタ（半導体装置）、１ ｎ−領域（第１のｎ型領域）、２ ｐベース領域、３ ｎ型エミッタ領域（第２のｎ型領域）、４ ｐ＋コンタクト領域、５ 層間絶縁膜、６ エミッタ電極（第１の電極）、７ ゲート絶縁膜、８ ゲート電極、１１ コレクタ電極（第２の電極）。

Claims (14)

  1. 第１のｎ型領域と、
    前記第１のｎ型領域上に設けられたｐ型領域と、
    前記ｐ型領域によって前記第１のｎ型領域と隔てられ、前記ｐ型領域上に設けられた第２のｎ型領域と、
    前記ｐ型領域上にゲート絶縁膜を介して設けられた、前記第１および第２のｎ型領域の間にｎチャネルを形成するためのゲート電極と、
    前記ｐ型領域と前記第２のｎ型領域との各々に電気的に接続された第１の電極と、
    前記第１のｎ型領域によって前記ｐ型領域と隔てられかつ少なくとも一部が前記第１のｎ型領域に接するように前記第１のｎ型領域上に設けられ、金属および合金のいずれかからなる、前記第１のｎ型領域にホールを注入するための第２の電極とを備えた、半導体装置。
  2. 前記第２の電極は４．８ｅＶ以上の仕事関数を有する、請求項１に記載の半導体装置。
  3. 前記第２の電極は白金シリサイド層を含む、請求項１または２に記載の半導体装置。
  4. 前記第２の電極と前記第１のｎ型領域との間にｐ型半導体からなる領域が設けられていない、請求項１〜３のいずれかに記載の半導体装置。
  5. 前記ゲート電極はトレンチゲート構造を有する、請求項１〜４のいずれかに記載の半導体装置。
  6. 前記ｐ型領域は、
    前記第１のｎ型領域側に位置する第１のｐ型領域と、
    前記第１の電極側に位置し、かつ前記第１のｐ型領域よりも高濃度の第２のｐ型領域とを含む、請求項１〜５のいずれかに記載の半導体装置。
  7. 第１のｎ型領域を有する半導体基板を準備する工程と、
    前記第１のｎ型領域上にｐ型領域を形成する工程と、
    前記ｐ型領域によって前記第１のｎ型領域と隔てられるように、前記ｐ型領域上に第２のｎ型領域を形成する工程と、
    前記ｐ型領域上にゲート絶縁膜を介して、前記第１および第２のｎ型領域の間にｎチャネルを形成するためのゲート電極を形成する工程と、
    前記ｐ型領域と前記第２のｎ型領域との各々に電気的に接続されるように第１の電極を形成する工程と、
    金属および合金のいずれかからなる、前記第１のｎ型領域にホールを注入するための第２の電極を、前記第１のｎ型領域によって前記ｐ型領域と隔てられかつ少なくとも一部が前記第１のｎ型領域に接するように前記第１のｎ型領域上に形成する工程とを備えた、半導体装置の製造方法。
  8. 前記第２の電極は４．８ｅＶ以上の仕事関数を有する、請求項７に記載の半導体装置の製造方法。
  9. 前記第２の電極は白金シリサイド層を含む、請求項７または８に記載の半導体装置の製造方法。
  10. 前記第１のｎ型領域はシリコンを含み、
    前記第２の電極を形成する工程は、前記第１のｎ型領域上に白金を含む金属層を形成する工程と、前記金属層が含む白金と前記ｎ型領域が含むシリコンとを反応させることで前記白金シリサイド層を形成する工程とを含む、請求項９に記載の半導体装置の製造方法。
  11. 前記第２の電極を形成する工程は、前記第１のｎ型領域上に蒸着法およびスパッタ法のいずれかにより前記白金シリサイド層を成膜する工程を含む、請求項９に記載の半導体装置の製造方法。
  12. 前記第２の電極と前記第１のｎ型領域との間にｐ型領域を形成しない、請求項７〜１１のいずれかに記載の半導体装置の製造方法。
  13. 前記ゲート電極を形成する工程は、
    前記第１および第２のｎ型領域と前記ｐ型領域との各々を露出する内面を有するトレンチを形成する工程と、
    前記内面を覆うように前記ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程とを含む、請求項７〜１２のいずれかに記載の半導体装置の製造方法。
  14. 前記ｐ型領域を形成する工程は、前記第１のｎ型領域上に第１のｐ型領域を形成する工程と、前記第１のｎ型領域上に前記第１のｐ型領域よりも高濃度の第２のｐ型領域を形成する工程と含み、
    前記第１の電極を形成する工程は、前記第２のｐ型領域と前記第２のｎ型領域との各々に電気的に接続されるように前記第１の電極を形成することにより行なわれる、請求項７〜１３のいずれかに記載の半導体装置の製造方法。
JP2008207250A 2008-08-11 2008-08-11 半導体装置およびその製造方法 Pending JP2010045123A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008207250A JP2010045123A (ja) 2008-08-11 2008-08-11 半導体装置およびその製造方法
US12/344,947 US20100032711A1 (en) 2008-08-11 2008-12-29 Semiconductor device and method of manufacturing the same
KR1020090027968A KR101052498B1 (ko) 2008-08-11 2009-04-01 반도체장치 및 그 제조방법
CN200910135466A CN101651138A (zh) 2008-08-11 2009-04-28 半导体装置及其制造方法
DE102009019234A DE102009019234A1 (de) 2008-08-11 2009-04-28 Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008207250A JP2010045123A (ja) 2008-08-11 2008-08-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010045123A true JP2010045123A (ja) 2010-02-25
JP2010045123A5 JP2010045123A5 (ja) 2011-01-06

Family

ID=41606278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008207250A Pending JP2010045123A (ja) 2008-08-11 2008-08-11 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20100032711A1 (ja)
JP (1) JP2010045123A (ja)
KR (1) KR101052498B1 (ja)
CN (1) CN101651138A (ja)
DE (1) DE102009019234A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030457A1 (ja) * 2012-08-22 2014-02-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US9337185B2 (en) 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor devices
US9337270B2 (en) 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor device
WO2023233262A1 (en) * 2022-05-29 2023-12-07 Soreq Nuclear Research Center Silicon controlled rectifier with schottky anode contact

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155677A (ja) * 1989-08-19 1991-07-03 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JPH0677489A (ja) * 1992-06-26 1994-03-18 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JP2003133553A (ja) * 2001-10-26 2003-05-09 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2003257888A (ja) * 2002-03-06 2003-09-12 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法、ショットキーバリアダイオードの製造方法及び絶縁ゲート型バイポーラトランジスタの製造方法並びに半導体装置
JP2004253416A (ja) * 2003-02-18 2004-09-09 Shindengen Electric Mfg Co Ltd ショットキーバリアダイオードの製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397716A (en) * 1993-05-03 1995-03-14 Motorola, Inc. Method of forming an insulated gate semiconductor device
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4090516B2 (ja) * 1998-01-22 2008-05-28 三菱電機株式会社 絶縁ゲート型バイポーラ半導体装置
JP2000058819A (ja) * 1998-08-06 2000-02-25 Mitsubishi Electric Corp 電力用半導体装置
US6635535B2 (en) * 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6974743B2 (en) * 2004-02-02 2005-12-13 Infineon Technologies Ag Method of making encapsulated spacers in vertical pass gate DRAM and damascene logic gates
JP4176734B2 (ja) * 2004-05-14 2008-11-05 株式会社東芝 トレンチｍｏｓｆｅｔ
US7417266B1 (en) * 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7667264B2 (en) * 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置
JP5008046B2 (ja) * 2005-06-14 2012-08-22 ローム株式会社 半導体デバイス
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5222466B2 (ja) * 2006-08-09 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5303839B2 (ja) * 2007-01-29 2013-10-02 富士電機株式会社 絶縁ゲート炭化珪素半導体装置とその製造方法
JP5767430B2 (ja) * 2007-08-10 2015-08-19 ローム株式会社 半導体装置および半導体装置の製造方法
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
JP2008053752A (ja) 2007-11-08 2008-03-06 Mitsubishi Electric Corp 電力用半導体装置
US8294208B2 (en) * 2008-03-04 2012-10-23 International Rectifier Corporation Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface
WO2009151657A1 (en) * 2008-06-11 2009-12-17 Maxpower Semiconductor Inc. Super self-aligned trench mosfet devices, methods and systems
WO2010008617A1 (en) * 2008-07-15 2010-01-21 Maxpower Semiconductor Inc. Mosfet switch with embedded electrostatic charge

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155677A (ja) * 1989-08-19 1991-07-03 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JPH0677489A (ja) * 1992-06-26 1994-03-18 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JP2003133553A (ja) * 2001-10-26 2003-05-09 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2003257888A (ja) * 2002-03-06 2003-09-12 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法、ショットキーバリアダイオードの製造方法及び絶縁ゲート型バイポーラトランジスタの製造方法並びに半導体装置
JP2004253416A (ja) * 2003-02-18 2004-09-09 Shindengen Electric Mfg Co Ltd ショットキーバリアダイオードの製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び半導体装置

Also Published As

Publication number Publication date
US20100032711A1 (en) 2010-02-11
KR101052498B1 (ko) 2011-08-01
KR20100019944A (ko) 2010-02-19
CN101651138A (zh) 2010-02-17
DE102009019234A1 (de) 2010-03-04

Similar Documents

Publication Publication Date Title
CN103986447B (zh) 双极半导体开关及其制造方法
US9882037B2 (en) IGBT-free wheeling diode combination with field stop layer in drift region
US12021118B2 (en) Semiconductor device
JP6144510B2 (ja) 半導体装置の製造方法
US9362349B2 (en) Semiconductor device with charge carrier lifetime reduction means
JP2017147431A (ja) 半導体装置
JP2012227335A (ja) 半導体装置
JP2005317751A (ja) 逆導通型半導体素子とその製造方法
CN110610981A (zh) 功率半导体器件及其形成方法
US20150187877A1 (en) Power semiconductor device
JP6245087B2 (ja) 逆阻止ｉｇｂｔおよびその製造方法
CN112563321A (zh) 半导体装置及其制造方法
KR20150051067A (ko) 전력 반도체 소자 및 그의 제조 방법
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JP6353804B2 (ja) 半導体装置及びそれを用いた電力変換装置
WO2021220965A1 (ja) 半導体装置
JP2010045123A (ja) 半導体装置およびその製造方法
JP2017092378A (ja) 半導体装置
JP2007116160A (ja) 大容量性負荷のためのトレンチｉｇｂｔ
CN109616518B (zh) 一种mos栅控晶闸管
JPH023980A (ja) 縦型電界効果トランジスタ
EP2761661A2 (en) Mct device with base-width-determined latching and non-latching states
US8878238B2 (en) MCT device with base-width-determined latching and non-latching states
JPWO2015107614A1 (ja) 電力用半導体装置
JP2017157673A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806