JP2017092378A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017092378A JP2017092378A JP2015223872A JP2015223872A JP2017092378A JP 2017092378 A JP2017092378 A JP 2017092378A JP 2015223872 A JP2015223872 A JP 2015223872A JP 2015223872 A JP2015223872 A JP 2015223872A JP 2017092378 A JP2017092378 A JP 2017092378A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- semiconductor region
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 448
- 238000009413 insulation Methods 0.000 claims abstract description 6
- 230000004048 modification Effects 0.000 description 54
- 238000012986 modification Methods 0.000 description 54
- 239000012535 impurity Substances 0.000 description 38
- 108091006146 Channels Proteins 0.000 description 30
- 230000015556 catabolic process Effects 0.000 description 17
- 230000007423 decrease Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】実施形態に係る半導体装置は、第1電極と、第1導電形の第1半導体領域と、第2導電形の第2半導体領域と、第1導電形の第3半導体領域と、第2導電形の第4半導体領域と、第2導電形の第5半導体領域と、絶縁部と、第1導電形の第6半導体領域と、第2導電形の第7半導体領域と、ゲート電極と、ゲート絶縁層と、第2電極と、第3電極と、を有する。前記絶縁部は、前記第2半導体領域と前記第5半導体領域との間および前記第3半導体領域と前記第5半導体領域との間に設けられている。前記第2電極は、前記第7半導体領域の上に設けられ、前記第7半導体領域と電気的に接続されている。前記第3電極は、前記第3半導体領域の上に設けられ、前記第3半導体領域および前記ゲート電極と電気的に接続されている。
【選択図】図1
Description
前記第1半導体領域は、前記第1電極の一部の上に設けられている。
前記第2半導体領域は、前記第1半導体領域の上に設けられている。
前記第3半導体領域は、前記第2半導体領域の上に設けられている。
前記第4半導体領域の少なくとも一部は、前記第1電極の他の一部の上に設けられている。
前記第5半導体領域は、前記第4半導体領域の上に設けられている。
前記絶縁部は、前記第2半導体領域と前記第5半導体領域との間および前記第3半導体領域と前記第5半導体領域との間に設けられている。
前記第6半導体領域は、前記第5半導体領域の上に設けられている。
前記第7半導体領域は、前記第6半導体領域の上に選択的に設けられている。
前記ゲート絶縁層は、前記ゲート電極と、前記第5半導体領域、前記第6半導体領域、および前記第7半導体領域のそれぞれと、の間に設けられている。
前記第2電極は、前記第7半導体領域の上に設けられ、前記第7半導体領域と電気的に接続されている。
前記第3電極は、前記第3半導体領域の上に設けられ、前記第3半導体領域および前記ゲート電極と電気的に接続されている。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、XYZ直交座標系を用いる。ドレイン電極41からソース電極42に向かう方向をZ方向(第1方向)とする。Z方向に対して垂直であり、相互に直交する2方向をX方向(第2方向)及びY方向とする。
以下の説明において、n+、n、n−、n−−及び、p+、p、p−の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、「+」が付されている表記は、「+」および「−」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「−」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。また、「−」が付されている表記は、その数が多くなるほど、不純物濃度が低いことを示す。
以下で説明する各実施形態について、各半導体領域のp形とn形を反転させて各実施形態を実施してもよい。
図1は、第1実施形態に係る半導体装置100の一部を表す断面図である。
半導体装置100は、例えば、縦型のMOSFETである。
図1に表すように、半導体装置100は、p+形(第1導電形)ドレイン領域1(第1半導体領域)、n形(第2導電形)バッファ領域(第2半導体領域)、p−形ピラー領域3(第3半導体領域)、n+形ドレイン領域4(第4半導体領域)、n−形ピラー領域5(第5半導体領域)、p形ベース領域6(第6半導体領域)、n+形ソース領域7(第7半導体領域)、絶縁部20、ゲート電極30、ゲート絶縁層31、ドレイン電極41(第1電極)、ソース電極42(第2電極)、および電極43(第3電極)を有する。
p+形ドレイン領域1は、ドレイン電極41の一部の上に設けられ、ドレイン電極41と電気的に接続されている。
n形バッファ領域2は、p+形ドレイン領域1の上に設けられている。
p−形ピラー領域3は、n形バッファ領域2の上に設けられている。
n−形ピラー領域5は、n+形ドレイン領域4の上に設けられている。n−形ピラー領域5の少なくとも一部は、X方向において、p−形ピラー領域3の少なくとも一部と並んでいる。
p形ベース領域6は、n−形ピラー領域5の上に設けられている。
n+形ソース領域7は、p形ベース領域6の上に選択的に設けられている。
ゲート電極30は、X方向においてp形ベース領域6と並んでいる。
ゲート絶縁層31は、ゲート電極30と、n−形ピラー領域5、p形ベース領域6、およびn+形ソース領域7のそれぞれと、の間に設けられている。
絶縁部20のX方向における厚みは、例えば、ゲート絶縁層31の膜厚よりも厚い。
n−形ピラー領域5とp−形ピラー領域3はX方向において交互に設けられ、各絶縁部20はこれらの半導体領域の間に設けられている。
ドレイン電極41に、ソース電極42に対して正の電圧が印加された状態で、ゲート電極30に閾値以上の電圧が印加されると、p形ベース領域6のゲート絶縁層31近傍の領域に反転チャネルが形成され、MOSFETがオン状態となる。
このとき、ゲート電極30と電気的に接続されているp−形ピラー領域3にも電圧が印加される。p−形ピラー領域3に電圧が印加されることで、n−形ピラー領域5の絶縁部20近傍の領域に電子が引き寄せられ、電子の蓄積チャネルが形成される。
p+形ドレイン領域1、n形バッファ領域2、p−形ピラー領域3、n+形ドレイン領域4、n−形ピラー領域5、p形ベース領域6、n+形ソース領域7は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。
半導体材料に添加されるn形不純物としては、ヒ素、リン、またはアンチモンを用いることができる。p形不純物としては、ボロンを用いることができる。
ゲート電極30は、ポリシリコンなどの導電材料を含む。
絶縁部20およびゲート絶縁層31は、酸化シリコンなどの絶縁材料を含む。
ドレイン電極41、ソース電極42、および電極43は、アルミニウムなどの金属を含む。
図2〜図4は、第1実施形態に係る半導体装置100の製造工程を表す工程断面図である。
図5は、半導体装置のオン抵抗と飽和ドレイン電流密度との関係を表すグラフである。
図5において、横軸はオン抵抗RONを表し、縦軸は飽和ドレイン電流密度IDを表している。また、黒い丸は従来技術に係る半導体装置の特性を表し、白い丸は本実施形態に係る半導体装置の特性を表している。破線に挟まれた領域は、製品トレンドを表している。すなわち、製品トレンドとして、オン抵抗の低減に伴い飽和ドレイン電流密度が増加する傾向にある。
これに対して、本実施形態に係る半導体装置100では、p−形ピラー領域3がゲート電極30と電気的に接続されている。この構成によれば、従来技術に係る半導体装置に比べて、ゲート・ドレイン間容量が大きくなる。このため、外部のゲート抵抗によるスイッチング時のドレイン電圧速度の制御性が向上し、スイッチングノイズの抑制を容易に行うことが可能となる。
ここで、n形バッファ領域2のn形不純物濃度を高め、例えばn−形ピラー領域5のn形不純物濃度以上とすることで、n形バッファ領域2にp形チャネルが形成され難くなる。このため、寄生p形MOSFETが動作する可能性を低減し、半導体装置100の動作を安定させることができる。
図6は、第1実施形態の第1変形例に係る半導体装置110の一部を表す断面図である。
半導体装置110は、p形半導体領域8をさらに有する点で、半導体装置100と異なる。
図7は、第1実施形態の第2変形例に係る半導体装置120の一部を表す断面図である。
半導体装置120は、n形半導体領域9をさらに有する点で、半導体装置100と異なる。
n形半導体領域9は、n+形ドレイン領域4とn−形ピラー領域5との間に設けられている。また、n形半導体領域9は、X方向においてn形バッファ領域2と並んでいる。
図8は、第1実施形態の第3変形例に係る半導体装置130の一部を表す断面図である。
半導体装置130は、半導体装置100との比較において、絶縁部20の構造に差異を有する。
図9は、半導体装置のオン抵抗と飽和ドレイン電流密度との関係を表すグラフである。
図9において、横軸はオン抵抗RONを表し、縦軸は飽和ドレイン電流密度IDを表している。破線に挟まれた領域は、図5と同様に、製品トレンドを表している。また、矢印の方向に向かうほど、絶縁部20の厚みが薄いことを示している。なお、図9では、絶縁部20の厚みがZ方向において一様である場合の特性を表している。
すなわち、本変形例によれば、第1絶縁部分20aの厚みを相対的に薄くすることで、オン抵抗の低減し、飽和ドレイン電流密度を増加させ、第2絶縁部分20bの厚みを相対的に厚くすることで、寄生p形MOSFETが動作する可能性を低減することができる。
図10〜図12を参照しつつ、第1実施形態の第4変形例について説明する。
図10は、第1実施形態の第4変形例の一例に係る半導体装置140の一部を表す断面図である。
図11は、第1実施形態の第4変形例の他の一例に係る半導体装置141の一部を表す断面図である。
図12は、第1実施形態の第4変形例の他の一例に係る半導体装置142の一部を表す断面図である。
このような構造の半導体装置は、例えば、以下の方法により作製される。
まず、n+形半導体層を用意し、その表面に選択的にp形不純物をイオン注入し、p+形ドレイン領域1を形成する。次に、n+形半導体層の上に、p+形ドレイン領域1を覆うn−形半導体層を形成する。その後、図2(a)〜図4(a)に表す工程と同様の工程を実行し、最後に、n+形半導体層の裏面にドレイン電極を形成する。
すなわち、本変形例によれば、半導体装置100に比べて、製造が容易であり、特性のばらつきが小さい半導体装置が提供される。
また、図12に表すように、絶縁部20が−Z方向に延び、絶縁部20の下端がp+形ドレイン領域1の下面よりもドレイン電極41側(−Z方向側)に位置していてもよい。
図13は、第2実施形態に係る半導体装置200の一部を表す断面図である。
半導体装置200では、複数のp形ベース領域6の一部の上にn+形ソース領域7が設けられていない。また、複数のp−形ピラー領域3の一部の上には、ソース電極42と電気的に接続された電極44が設けられ、当該p−形ピラー領域3は、電極44を介してソース電極42と電気的に接続されている。
図14は、第2実施形態の第1変形例に係る半導体装置210の一部を表す断面図である。
半導体装置210は、複数のp−形ピラー領域3の一部に代えて、p形半導体領域10が設けられている点で、半導体装置200と異なる。
図15は、第3実施形態に係る半導体装置300の一部を表す断面図である。
半導体装置300は、電極43に代えてゲート電極30がp−形ピラー領域3の上に設けられている点で、半導体装置100と異なる。ゲート電極30は、p−形ピラー領域3と電気的に接続されている。また、半導体装置300では、p形ベース領域6の上に、n+形ソース領域7が絶縁部20に接するように選択的に設けられている。
図16は、第3実施形態の第1変形例に係る半導体装置310の一部を表す断面図である。
図16は、半導体装置300との比較において、絶縁部20の構造に差異を有する。
図17は、第3実施形態の第2変形例に係る半導体装置320の一部を表す断面図である。
半導体装置320は、複数のp−形ピラー領域3の一部に代えて、p形半導体領域10が設けられている点で、半導体装置300と異なる。
このため、本変形例によれば、半導体装置300に比べてゲート・ドレイン間容量を小さくできるため、スイッチング損失を低減することが可能である。
図18は、第4実施形態に係る半導体装置400の一部を表す断面図である。
半導体装置400は、ゲート電極30およびゲート絶縁層31が、絶縁部20の上に設けられている点で、半導体装置100と異なる。
ゲート電極30は、p−形ピラー領域3とp形ベース領域6との間に位置している。
このため、本実施形態によれば、半導体装置100に比べて、半導体装置のオン抵抗を低減することができる。
図19は、第4実施形態の第1変形例に係る半導体装置410の一部を表す断面図である。
半導体装置410は、複数のp−形ピラー領域3の一部に代えて、p形半導体領域10が設けられている点で、半導体装置400と異なる。
このため、本変形例によれば、半導体装置400に比べてゲート・ドレイン間容量を小さくできるため、スイッチング損失を低減することが可能である。
図20は、第5実施形態に係る半導体装置500の一部を表す平面図である。
図21は、第5実施形態に係る半導体装置500の一部を表す断面図である。具体的には、図21(a)は、図20のA−A´断面図である。図21(b)は、図20のB−B´断面図である。図21(c)は、図20のC−C´断面図である。
なお、図20では、ゲート絶縁層31は省略されている。また、図20では、絶縁部22が有する第5絶縁部分22eおよび第6絶縁部分22fを破線で表している。
図20および図21に表すように、半導体装置500は、基板S、p+形ドレイン領域1(第1半導体領域)、n形バッファ領域(第2半導体領域)、p−形ピラー領域3(第3半導体領域)、n+形ドレイン領域4、n−形ピラー領域5(第5半導体領域)、p形ベース領域6(第6半導体領域)、n+形ソース領域7(第7半導体領域)、p+形コンタクト領域11、絶縁部20(第1絶縁部)、絶縁部22(第2絶縁部)、ゲート電極30、ゲート絶縁層31、ドレイン電極41(第1電極)、ソース電極42(第2電極)、および電極43(第3電極)を有する。
n形バッファ領域2は、第5絶縁部分22eの一部の上に設けられている。
p−形ピラー領域3は、第5絶縁部分22eの他の一部の上に設けられている。
n形バッファ領域2とp−形ピラー領域3とは、X方向において並んでいる。
p+形コンタクト領域11は、n形バッファ領域2と離間して、p−形ピラー領域3の上に選択的に設けられている。
n+形ドレイン領域4は、n−形ピラー領域5の上に選択的に設けられている。
p形ベース領域6は、n+形ドレイン領域4と離間して、n−形ピラー領域5の上に選択的に設けられている。
n+形ソース領域7は、p形ベース領域6の上に選択的に設けられている。
絶縁部20は、n形バッファ領域2とn−形ピラー領域5との間およびp−形ピラー領域3とn−形ピラー領域5との間に設けられ、第5絶縁部分22eの上に設けられた半導体領域と、第6絶縁部分22fの上に設けられた半導体領域と、をY方向に分断している。
ドレイン電極41は、p+形ドレイン領域1およびn+形ドレイン領域4の上に設けられ、これらの半導体領域と電気的に接続されている。
ソース電極42は、n+形ソース領域7の上に設けられ、n+形ソース領域7と電気的に接続されている。
電極43は、p+形コンタクト領域11の上に設けられ、p+形コンタクト領域11およびゲート電極30と電気的に接続されている。p−形ピラー領域3は、p+形コンタクト領域11を介して、電極43と電気的に接続されている。
基本的な動作原理は、半導体装置100と同様である。すなわち、ドレイン電極41に、ソース電極42に対して正の電圧が印加された状態で、ゲート電極30に閾値以上の電圧が加えられると、ゲート電極30直下のp形ベース領域6の表面に反転チャネルが形成される。同時に、n−形ピラー領域5の絶縁部20近傍の領域に電子の蓄積チャネルが形成される。その後、ゲート電極30に印加される電圧が閾値未満になると、MOSFETがオフ状態となり、反転チャネルおよび蓄積チャネルが消滅する。
すなわち、本実施形態によれば、第1実施形態と同様に、半導体装置の耐圧の低下および飽和ドレイン電流密度の低下を抑制しつつ、オン抵抗の低下およびスイッチングノイズの低減が可能となる。
図22は、第5実施形態の第1変形例に係る半導体装置510の一部を表す断面図である。半導体装置510の平面図は、図20と同様である。図22(a)は、図20のA−A´断面に相当する。図22(b)は、図20のB−B´断面に相当する。図22(c)は、図20のC−C´断面に相当する。
半導体装置510は、p−形半導体領域12をさらに有する点で、半導体装置500と異なる。
図23は、第5実施形態の第2変形例に係る半導体装置520の一部を表す断面図である。半導体装置520の平面図は、図20と同様である。図23(a)は、図20のA−A´断面に相当する。図23(b)は、図20のB−B´断面に相当する。図23(c)は、図20のC−C´断面に相当する。
半導体装置520は、半導体領域25をさらに有する点で、半導体装置500と異なる。
基板Sと絶縁部22との間に半導体領域25を設けることで、絶縁部22の上に設けられた各半導体領域と、基板Sと、の間の距離を大きくすることができ、半導体装置の耐圧を向上させることができる。
あるいは、半導体領域25を設けることで、半導体装置の耐圧の低下を抑制しつつ、絶縁部22の厚みを薄くすることができる。厚い絶縁層は形成に時間を要するため、絶縁部22を薄くすることで、半導体装置の生産性を向上させることが可能になる。また、絶縁部22を薄くすることで、半導体装置の反りを小さくすることができ、半導体装置の歩留まりを向上させることが可能となる。
図24は、第6実施形態に係る半導体装置600の一部を表す平面図である。
図25は、第6実施形態に係る半導体装置600の一部を表す断面図である。具体的には、図25(a)は、図24のA−A´断面図である。図25(b)は、図24のB−B´断面図である。図25(c)は、図24のC−C´断面図である。
なお、図24では、絶縁層31は省略されている。
半導体装置600をターンオンさせる場合、ゲート電極30を介してp−形ピラー領域3に閾値以上の電圧を印加する。p−形ピラー領域3に電圧が印加されると、p形ベース領域6の絶縁部20近傍の領域に反転チャネルが形成されるととともに、n−形ピラー領域5の絶縁部20近傍の領域に蓄積チャネルが形成される。
図26は、第7実施形態に係る半導体装置700の平面図である。
図27は、図26の部分Aを拡大した平面図である。
図28は、図27のB−B´断面図である。
なお、図26および図27では、絶縁層26、ゲート絶縁層31、ソース電極42、および電極43は、省略されている。
素子領域R1には、図10に表す半導体装置140と同様の構造が設けられている。すなわち、素子領域R1は、p+形ドレイン領域1、n形バッファ領域2、p−形ピラー領域3、n−形ピラー領域5、p形ベース領域6、n+形ソース領域7、絶縁部20、ゲート電極30、ゲート絶縁層31、および電極43を有する。
終端領域R2は、n−形半導体領域14、p−形半導体領域15、p形半導体領域16、および絶縁層26を有する。
ドレイン電極41、n+形ドレイン領域4、およびソース電極42は、素子領域R1および終端領域R2の両方に設けられている。
n−形半導体領域14は、n+形ドレイン領域4の上であって、絶縁部20の周りに設けられている。
p−形半導体領域15は、n−形半導体領域14の上に選択的に設けられている。p−形半導体領域15は、X方向において、互いに離間して複数設けられている。n−形半導体領域14の一部と、それぞれのp−形半導体領域15と、はX方向において交互に設けられている。また、複数のp−形半導体領域15の一部は、Y方向においてp−形ピラー領域3と並んでいる。
絶縁層26は、p形半導体領域16の周りのn−形半導体領域14の表面およびp−形半導体領域15の表面を覆っている。
また、本実施形態によれば、終端領域R2において絶縁部20が設けられておらず、n−形半導体領域14の一部とp−形半導体領域15が互いに接して、交互に設けられている。このような構造を採用した場合、n−形半導体領域14およびp−形半導体領域15を形成した際に、不純物の拡散が相互に生じる。これにより、n−形半導体領域14のn形不純物濃度およびp−形半導体領域15のp形不純物濃度がそれぞれ低下し、半導体装置がオフ状態のときに、これらの半導体領域が空乏化しやすくなる。すなわち、終端領域R2における耐圧を向上させることが可能となる。
図29は、第7実施形態の第1変形例に係る半導体装置710の断面図である。
半導体装置710の平面図は、図26および図27と同様である。図29は、図27のB−B´断面図に相当する。
p+形半導体領域18は、終端領域R2において、n+形ドレイン領域4とn−形半導体領域14との間に設けられている。
図30は、第7実施形態の第2変形例に係る半導体装置720の断面図である。
半導体装置710の平面図は、図26および図27と同様である。図30は、図27のB−B´断面図に相当する。
半導体装置720は、n−形半導体領域14の一部および複数のp−形半導体領域15の一部に代えて、p+形半導体領域19およびn−−形半導体領域28をさらに有する点で、半導体装置700と異なる。
n−−形半導体領域28の上には、複数のp+形半導体領域19が設けられている。各p+形半導体領域19は、互いに離間して設けられている。また、それぞれのp+形半導体領域19は、p形半導体領域16を囲むように、環状に設けられている。
本変形例によれば、半導体装置700と同様に、終端領域R2における耐圧を向上させることが可能である。
図31は、第7実施形態の第3変形例に係る半導体装置730の断面図である。
半導体装置730の平面図は、図26および図27と同様である。図31は、図27のB−B´断面図に相当する。
また、各半導体領域における不純物濃度については、例えば、SIMS(二次イオン質量分析法)により測定することが可能である。
Claims (8)
- 第1電極と、
前記第1電極の一部の上に設けられた第1導電形の第1半導体領域と、
前記第1半導体領域の上に設けられた第2導電形の第2半導体領域と、
前記第2半導体領域の上に設けられた第1導電形の第3半導体領域と、
少なくとも一部が前記第1電極の他の一部の上に設けられた第2導電形の第4半導体領域と、
前記第4半導体領域の上に設けられた第2導電形の第5半導体領域と、
前記第2半導体領域と前記第5半導体領域との間および前記第3半導体領域と前記第5半導体領域との間に設けられた絶縁部と、
前記第5半導体領域の上に設けられた第1導電形の第6半導体領域と、
前記第6半導体領域の上に選択的に設けられた第2導電形の第7半導体領域と、
ゲート電極と、
前記ゲート電極と、前記第5半導体領域、前記第6半導体領域、および前記第7半導体領域のそれぞれと、の間に設けられたゲート絶縁層と、
前記第7半導体領域の上に設けられ、前記第7半導体領域と電気的に接続された第2電極と、
前記第3半導体領域の上に設けられ、前記第3半導体領域および前記ゲート電極と電気的に接続された第3電極と、
を備えた半導体装置。 - 前記絶縁部は、
前記第1電極から前記第2電極に向かう第1方向に対して垂直な第2方向において、前記第3半導体領域と並ぶ第1絶縁部分と、
前記第2方向において前記第2半導体領域と並ぶ第2絶縁部分と、
を有し、
前記第2絶縁部分の前記第2方向における厚みは、前記第1絶縁部分の前記第2方向における厚みよりも厚い請求項1記載の半導体装置。 - 前記第4半導体領域の一部は、前記第1電極の前記一部と前記第1半導体領域との間に設けられた請求項1または2に記載の半導体装置。
- 前記第2半導体領域の第2導電形のキャリア濃度は、前記第5半導体領域の第2導電形のキャリア濃度よりも高い請求項1〜3のいずれか1つに記載の半導体装置。
- 前記ゲート電極および前記ゲート絶縁層は、前記絶縁部の上に設けられた請求項1〜4のいずれか1つに記載の半導体装置。
- 第1電極と、
前記第1電極の一部の上に設けられた第1導電形の第1半導体領域と、
前記第1半導体領域の上に設けられた第2導電形の第2半導体領域と、
前記第2半導体領域の上に設けられた第1導電形の第3半導体領域と、
少なくとも一部が前記第1電極の他の一部の上に設けられた第2導電形の第4半導体領域と、
前記第4半導体領域の上に設けられた第2導電形の第5半導体領域と、
前記第5半導体領域の上に設けられた第1導電形の第6半導体領域と、
前記第2半導体領域と前記第5半導体領域との間、前記第3半導体領域と前記第5半導体領域との間、および前記第3半導体領域と前記第6半導体領域との間に設けられた絶縁部と、
前記第6半導体領域の上に選択的に設けられ、前記絶縁部に接する第2導電形の第7半導体領域と、
前記第7半導体領域の上に設けられ、前記第7半導体領域と電気的に接続された第2電極と、
前記第3半導体領域の上に設けられ、前記第3半導体領域と電気的に接続されたゲート電極と、
を備えた半導体装置。 - 前記絶縁部は、
前記第1電極から前記第2電極に向かう第1方向に対して垂直な第2方向において、前記第6半導体領域と並ぶ第3絶縁部分と、
前記第2方向において前記第5半導体領域と並ぶ第4絶縁部分と、
を有し、
前記第4絶縁部分の前記第2方向における厚みは、前記第3絶縁部分の前記第2方向における厚みよりも厚い請求項6記載の半導体装置。 - 第1絶縁部と、
前記第1絶縁部の一部の上に設けられた第1導電形の第3半導体領域と、
前記第1絶縁部の他の一部の上に設けられた第2導電形の第2半導体領域と、
前記第2半導体領域の上に前記第1半導体領域と離間して設けられた第1導電形の第1半導体領域と、
前記第1絶縁部の上に、前記第2半導体領域および前記第3半導体領域と離間して設けられた第2導電形の第5半導体領域と、
前記第2半導体領域と前記第5半導体領域との間および前記第3半導体領域と前記第5半導体領域との間に設けられた第2絶縁部と、
前記第5半導体領域の上に選択的に設けられた第1導電形の第6半導体領域と、
前記第6半導体領域の上に選択的に設けられた第2導電形の第7半導体領域と、
前記第6半導体領域の上にゲート絶縁層を介して設けられたゲート電極と、
前記第1半導体領域の上および前記第5半導体領域の上に設けられ、前記第1半導体領域および前記第5半導体領域と電気的に接続された第1電極と、
前記第7半導体領域の上に設けられ、前記第7半導体領域と電気的に接続された第2電極と、
前記第3半導体領域の上に設けられ、前記第3半導体領域および前記ゲート電極と電気的に接続された第3電極と、
を備えた半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015223872A JP6448513B2 (ja) | 2015-11-16 | 2015-11-16 | 半導体装置 |
US15/260,774 US9905689B2 (en) | 2015-11-16 | 2016-09-09 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015223872A JP6448513B2 (ja) | 2015-11-16 | 2015-11-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017092378A true JP2017092378A (ja) | 2017-05-25 |
JP6448513B2 JP6448513B2 (ja) | 2019-01-09 |
Family
ID=58692153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015223872A Active JP6448513B2 (ja) | 2015-11-16 | 2015-11-16 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9905689B2 (ja) |
JP (1) | JP6448513B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018108178A1 (de) * | 2018-04-06 | 2019-10-10 | Infineon Technologies Ag | Halbleiterbauelement mit Grabenstruktur und Herstellungsverfahren |
US20200098857A1 (en) * | 2018-09-25 | 2020-03-26 | Semiconductor Components Industries, Llc | Narrow-mesa super-junction mosfet |
CN111180518B (zh) * | 2020-01-03 | 2021-03-16 | 电子科技大学 | 一种具有两种导电模式的超结mosfet |
CN111969062B (zh) * | 2020-09-21 | 2021-06-04 | 电子科技大学 | 一种改善反向恢复特性的超结mosfet |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010087509A (ja) * | 2008-09-30 | 2010-04-15 | Infineon Technologies Austria Ag | 縦型の誘電体層を有する半導体素子構造 |
JP2012186479A (ja) * | 2005-07-27 | 2012-09-27 | Infineon Technologies Austria Ag | ドリフト領域とドリフト制御領域とを有する半導体素子 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1019720B (zh) | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
JP3908572B2 (ja) | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
JP4212288B2 (ja) | 2002-04-01 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP4470454B2 (ja) | 2003-11-04 | 2010-06-02 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
US8461648B2 (en) | 2005-07-27 | 2013-06-11 | Infineon Technologies Austria Ag | Semiconductor component with a drift region and a drift control region |
JP2013175655A (ja) | 2012-02-27 | 2013-09-05 | Toshiba Corp | 電力用半導体装置及びその製造方法 |
US9287371B2 (en) * | 2012-10-05 | 2016-03-15 | Semiconductor Components Industries, Llc | Semiconductor device having localized charge balance structure and method |
US8860098B2 (en) * | 2013-03-15 | 2014-10-14 | United Silicon Carbide, Inc. | Vjfet devices |
US9543396B2 (en) * | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
-
2015
- 2015-11-16 JP JP2015223872A patent/JP6448513B2/ja active Active
-
2016
- 2016-09-09 US US15/260,774 patent/US9905689B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012186479A (ja) * | 2005-07-27 | 2012-09-27 | Infineon Technologies Austria Ag | ドリフト領域とドリフト制御領域とを有する半導体素子 |
JP2010087509A (ja) * | 2008-09-30 | 2010-04-15 | Infineon Technologies Austria Ag | 縦型の誘電体層を有する半導体素子構造 |
Also Published As
Publication number | Publication date |
---|---|
JP6448513B2 (ja) | 2019-01-09 |
US9905689B2 (en) | 2018-02-27 |
US20170141224A1 (en) | 2017-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7182594B2 (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
JP6416142B2 (ja) | 半導体装置 | |
JP7190144B2 (ja) | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 | |
JP5787853B2 (ja) | 電力用半導体装置 | |
US8829608B2 (en) | Semiconductor device | |
JP6445952B2 (ja) | 半導体装置 | |
US9082815B2 (en) | Semiconductor device having carrier extraction in electric field alleviating layer | |
JP6958093B2 (ja) | 半導体装置 | |
JP5865618B2 (ja) | 半導体装置 | |
US20180308972A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP6958011B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013201360A (ja) | 半導体装置 | |
JP6640691B2 (ja) | 半導体装置及びその製造方法 | |
JP6448513B2 (ja) | 半導体装置 | |
US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
JP2017103456A (ja) | 半導体装置 | |
JP2012238898A (ja) | ワイドバンドギャップ半導体縦型mosfet | |
US10269952B2 (en) | Semiconductor device having steps in a termination region and manufacturing method thereof | |
JP2014187200A (ja) | 半導体装置の製造方法 | |
JP2014154739A (ja) | 半導体装置 | |
JP2016062975A (ja) | 半導体装置およびその製造方法 | |
KR20150061201A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
JP2017017145A (ja) | 半導体装置 | |
JP2016207829A (ja) | 絶縁ゲート型スイッチング素子 | |
JP2017045874A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170913 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20171116 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20171117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6448513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |