CN114783873B - 具有两层外延的碳化硅凹槽mos栅控晶闸管的制造方法 - Google Patents
具有两层外延的碳化硅凹槽mos栅控晶闸管的制造方法 Download PDFInfo
- Publication number
- CN114783873B CN114783873B CN202210710837.XA CN202210710837A CN114783873B CN 114783873 B CN114783873 B CN 114783873B CN 202210710837 A CN202210710837 A CN 202210710837A CN 114783873 B CN114783873 B CN 114783873B
- Authority
- CN
- China
- Prior art keywords
- region
- mask
- etching
- type
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000407 epitaxy Methods 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 238000001259 photo etching Methods 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法，包括在碳化硅两层外延晶圆正面淀积形成掩膜，使用相应光刻版对掩膜进行刻蚀开孔；通过掩膜阻挡对N‑型基区进行凹槽刻蚀，刻穿N‑型基区露出P‑型漂移区，去除掩膜层；通过重新淀积掩膜，使用相应光刻版对掩膜进行刻蚀开孔，形成P+发射区、N+区、栅氧化层以及多晶硅栅电极；在晶圆表面生长金属电极，使用相应光刻版对金属电极进行刻蚀开孔，保留P+发射区以及两个N+区上方金属电极作为器件的阳极金属电极；在晶圆背面生长金属电极作为器件的阴极金属电极；用外延层刻蚀形成器件结构来替代扩散MCT中的掺杂结构，便于制造。
Description
技术领域
本发明涉及一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法。
背景技术
MOS栅控晶闸管（MCT）作为复合化及功率集成方向的电力电子器件近年来受到大量的关注。它结构上结合了四层PNPN晶闸管和能够控制器件开通与关断的MOSFET。将MOSFET的高输入阻抗、低驱动功率及快速开关过程与晶闸管的大电流、高耐压及低的导通压降等诸多优点相结合。MCT导通即进入擎住状态，电导调制效应明显，在高压应用中能够有效的降低通态电阻，从而降低通态压降、可以快速的开通关断伴随低的开关损耗且驱动电路简单。
4H SIC作为宽禁带半导体具有高临界击穿电场，高饱和漂移速度及高热导率等优点，能够采用比硅器件更薄的漂移区来承受高压，同时可以通过适当调整漂移区浓度来进一步降低通态压降。适合工作在高压高频及高温的环境下，应用于高压集成功率领域中，碳化硅MCT应运而生。
按制备工艺来讲，常见的MCT器件主要分为两大类，一类是扩散杂质MCT，另一类是外延MCT。对于碳化硅材料，扩散掺杂需要极高的温度，所以碳化硅器件掺杂一般采用高温离子注入方式，而高温离子注入会破坏材料原本的晶格结构，需要1600℃以上的退火温度来修复激活，而且使注入结深达到2um及以上需要很高的注入能量，这对于设备与工艺是一个巨大的挑战。
发明内容
本发明要解决的技术问题，在于提供一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法，用外延层刻蚀形成器件结构来替代扩散MCT中的掺杂结构。
本发明是这样实现的：一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法，包括如下步骤：
步骤1、采用碳化硅两层外延晶圆，所述碳化硅两层外延晶圆为从下至上以此层叠的设置的N+型衬底、P型缓冲区、P-型漂移区以及N-型基区，在晶圆正面淀积形成掩膜，使用相应光刻版对掩膜进行刻蚀开孔；通过掩膜阻挡对N-型基区进行凹槽刻蚀，刻穿N-型基区露出P-型漂移区，去除掩膜层；
步骤2、重新淀积掩膜，使用相应光刻版对掩膜进行刻蚀开孔，通过掩膜阻挡在N-型基区进行P阱注入，形成P+发射区，去除掩膜；
步骤3、重新淀积掩膜，使用相应光刻版进行刻蚀开孔，通过掩膜阻挡在P+发射区中进行N阱注入，形成N+区，去除掩膜；
步骤4、在晶圆表面生长栅氧，使用相应光刻版对栅氧进行刻蚀开孔，保留凹槽外侧栅氧及P-型漂移区、N-型基区、P+发射区以及N+区上的栅氧，形成栅氧化层；
步骤5、在晶圆表面生长多晶硅，使用相应光刻版对多晶硅进行刻蚀开孔，保留栅氧上方多晶硅，形成多晶硅栅电极；
步骤6、在晶圆表面生长金属电极，使用相应光刻版对金属电极进行刻蚀开孔，保留P+发射区以及两个N+区上方金属电极作为器件的阳极金属电极；
步骤7、在晶圆背面生长金属电极作为器件的阴极金属电极。
进一步地，所述N-型基区厚度为2-5微米。
进一步地，所述 P-漂移区的厚度为50-100微米。
本发明的优点在于：通过使用两层外延生长的晶圆刻蚀形成凹槽结构来代替高能离子注入形成MCT阱结构，避免了多次离子注入的复杂工艺及对离子注入机的本身的高性能要求，同时避免了高能离子注入造成的晶格损伤，提高了MOS的沟道迁移率。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法的流程图。
图2是本发明一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法的示意图一。
图3是本发明一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法的示意图二。
图4是本发明一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法的示意图三。
图5是本发明一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法的示意图四。
图6是本发明一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法的示意图五。
图7是本发明一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法的示意图六。
图8是本发明一制造方法得到的晶闸管示意图。
具体实施方式
本发明所要解决的是，针对传统掺杂形成的MCT结构对设备及工艺上带来的苛刻要求，通过使用SIC多层外延作为晶圆材料，经过干法刻蚀凹槽实现SIC MCT结构；
如图1至8所示，本发明一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法，包括如下步骤：
步骤1、采用碳化硅两层外延晶圆，所述碳化硅两层外延晶圆为从下至上以此层叠的设置的N+型衬底2、P型缓冲区3、P-型漂移区4以及N-型基区5，碳化硅两层外延为P-型漂移区4以及N-型基区5；在碳化硅两层外延晶圆正面淀积形成掩膜，使用相应光刻版对掩膜进行刻蚀开孔；通过掩膜阻挡对N-型基区5进行凹槽刻蚀，刻穿N-型基区5露出P-型漂移区4，去除掩膜层；
步骤2、重新淀积掩膜，使用相应光刻版对掩膜进行刻蚀开孔，通过掩膜阻挡在N-型基区5进行P阱注入，形成P+发射区6，去除掩膜；
步骤3、重新淀积掩膜，使用相应光刻版进行刻蚀开孔，通过掩膜阻挡在P+发射区6中进行N阱注入，形成N+区7，去除掩膜；
步骤4、在晶圆表面生长栅氧，使用相应光刻版对栅氧进行刻蚀开孔，保留凹槽外侧栅氧及P-型漂移区4、N-型基区5、P+发射区6以及N+区7上的栅氧，形成栅氧化层8；
步骤5、在晶圆表面生长多晶硅，使用相应光刻版对多晶硅进行刻蚀开孔，保留栅氧上方多晶硅，形成多晶硅栅电极9；
步骤6、在晶圆表面生长金属电极，使用相应光刻版对金属电极进行刻蚀开孔，保留P+发射区6以及两个N+区7上方金属电极作为器件的阳极金属电极10；
步骤7、在晶圆背面生长金属电极作为器件的阴极金属电极1。
如图8所示，本发明制造方法得到的MOS栅控晶闸管，其元胞结构包括阴极金属电极1，设置在阴极金属电极1上的N+型衬底2，设置在N+衬底2上的P型缓冲区3，设置在P型缓冲区3上的P-型漂移区4，与SI器件相比，SIC器件可以使用很薄的漂移区来实现很高的耐压，同时可以适当的增加漂移区浓度来进一步减小正向压降，设置在P-型漂移区4上的N-型基区5，设置在N-型基区5上的P+发射区6，设置在P+发射区6上的N+区7，覆盖P-型漂移区4、N-型基区5、P+发射区6、N+区7的栅氧化层8，设置在栅氧化层8外侧的多晶硅栅电极9，设置在P+发射区6、两个N+区7上侧的阳极金属电极10；SIC器件N-型基区5为外延生长形成，通过干法刻蚀形成沟槽结构，便于连接电极，再通过离子注入形成P+发射区6、N+区7，器件两侧多晶硅栅电极9与栅氧化层8、P发射极6、N-型基区5与P-漂移区4构成了导通MOSFET，通过在多晶硅栅电极9施加负压在N-型基区5侧向表面形成P型沟道，当阳极金属电极10施加正压时，P+区6的空穴通过P型沟道注入到P-漂移区4（NPN的基区）中形成正反馈使器件开启；通过在多晶硅栅电极9施加正压，使N-型基区5与P+发射区6短路破坏擎住效应使器件关断。
所述N-型基区5厚度为2-5微米，所P-漂移区4厚度为50-100微米。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (3)
1.一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法，其特征在于，包括如下步骤：
步骤1、采用碳化硅两层外延晶圆，所述碳化硅两层外延晶圆为从下至上以此层叠的设置的N+型衬底、P型缓冲区、P-型漂移区以及N-型基区，在晶圆正面淀积形成掩膜，使用相应光刻版对掩膜进行刻蚀开孔；通过掩膜阻挡对N-型基区进行凹槽刻蚀，刻穿N-型基区露出P-型漂移区，去除掩膜层；
步骤2、重新淀积掩膜，使用相应光刻版对掩膜进行刻蚀开孔，通过掩膜阻挡在N-型基区进行P阱注入，形成P+发射区，去除掩膜；
步骤3、重新淀积掩膜，使用相应光刻版进行刻蚀开孔，通过掩膜阻挡在P+发射区中进行N阱注入，形成N+区，去除掩膜；
步骤4、在晶圆表面生长栅氧，使用相应光刻版对栅氧进行刻蚀开孔，保留凹槽外侧栅氧及P-型漂移区、N-型基区、P+发射区以及N+区上的栅氧，形成栅氧化层；
步骤5、在晶圆表面生长多晶硅，使用相应光刻版对多晶硅进行刻蚀开孔，保留栅氧上方多晶硅，形成多晶硅栅电极；
步骤6、在晶圆表面生长金属电极，使用相应光刻版对金属电极进行刻蚀开孔，保留P+发射区以及两个N+区上方金属电极作为器件的阳极金属电极；
步骤7、在晶圆背面生长金属电极作为器件的阴极金属电极；
上述制造方法得到的MOS栅控晶闸管的元胞结构包括：
阴极金属电极，
N+型衬底，所述N+型衬底设于所述阴极金属电极上；
P型缓冲区，所述P型缓冲区设于所述N+型 衬底上；
P-型漂移区，所述P-型漂移区设于所述P型缓冲区上；
N-型基区，所述N-型基区 设于所述P-型漂移区上，所述N-型基区上设有两个P+发射区；每个P+发射区上设有两个N+区；
栅氧化层，所述栅氧化层覆盖设定位置的P-型漂移区、N-型基区、P+发射区以及N+区；
多晶硅栅电极，所述多晶硅栅电极设于所述栅氧化层外侧；
以及，阳极金属电极，所述阳极金属电极设于所述P+发射区以及两个N+区上侧。
2.根据权利要求1所述的一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法，其特征在于，所述N-型基区厚度为2-5微米。
3.根据权利要求1所述的一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法，其特征在于，所述P-型 漂移区的厚度为50-100微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210710837.XA CN114783873B (zh) | 2022-06-22 | 2022-06-22 | 具有两层外延的碳化硅凹槽mos栅控晶闸管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210710837.XA CN114783873B (zh) | 2022-06-22 | 2022-06-22 | 具有两层外延的碳化硅凹槽mos栅控晶闸管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114783873A CN114783873A (zh) | 2022-07-22 |
| CN114783873B true CN114783873B (zh) | 2022-10-14 |
Family
ID=82422407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210710837.XA Active CN114783873B (zh) | 2022-06-22 | 2022-06-22 | 具有两层外延的碳化硅凹槽mos栅控晶闸管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114783873B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1027899A (ja) * | 1996-07-11 | 1998-01-27 | Fuji Electric Co Ltd | 電圧駆動型炭化ケイ素サイリスタ |
| US6002143A (en) * | 1995-02-08 | 1999-12-14 | Ngk Insulators, Ltd. | Hybrid vertical type power semiconductor device |
| CN107430993A (zh) * | 2015-10-30 | 2017-12-01 | 富士电机株式会社 | 外延晶片的制造方法、外延晶片、半导体装置的制造方法以及半导体装置 |
| CN110783400A (zh) * | 2019-11-04 | 2020-02-11 | 西安电子科技大学 | 一种基于双mos栅控的p型碳化硅晶闸管及其制备方法 |
| CN113892189A (zh) * | 2019-07-11 | 2022-01-04 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
-
2022
- 2022-06-22 CN CN202210710837.XA patent/CN114783873B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002143A (en) * | 1995-02-08 | 1999-12-14 | Ngk Insulators, Ltd. | Hybrid vertical type power semiconductor device |
| JPH1027899A (ja) * | 1996-07-11 | 1998-01-27 | Fuji Electric Co Ltd | 電圧駆動型炭化ケイ素サイリスタ |
| CN107430993A (zh) * | 2015-10-30 | 2017-12-01 | 富士电机株式会社 | 外延晶片的制造方法、外延晶片、半导体装置的制造方法以及半导体装置 |
| CN113892189A (zh) * | 2019-07-11 | 2022-01-04 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
| CN110783400A (zh) * | 2019-11-04 | 2020-02-11 | 西安电子科技大学 | 一种基于双mos栅控的p型碳化硅晶闸管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114783873A (zh) | 2022-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8563986B2 (en) | Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices | |
| JP3259485B2 (ja) | 炭化けい素たて型ｍｏｓｆｅｔ | |
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| US10692995B2 (en) | Insulated-gate bipolar transistor structure and method for manufacturing the same | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN112951905B (zh) | 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法 | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| WO2021005903A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN109087946B (zh) | 一种沟槽栅mos控制晶闸管及其制作方法 | |
| CN108598159B (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 | |
| CN108258040B (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
| CN114783873B (zh) | 具有两层外延的碳化硅凹槽mos栅控晶闸管的制造方法 | |
| CN217719610U (zh) | 一种具有两层外延的碳化硅凹槽mos栅控晶闸管 | |
| CN114023815B (zh) | 一种半垂直GaN基逆导型IGBT器件及其制备方法 | |
| CN114783875B (zh) | 具有四层外延的碳化硅凹槽mos栅控晶闸管的制造方法 | |
| CN217719612U (zh) | 一种具有四层外延的碳化硅凹槽mos栅控晶闸管 | |
| CN113838914B (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| CN217719611U (zh) | 一种具有三层外延的碳化硅凹槽mos栅控晶闸管 | |
| JP4573490B2 (ja) | 逆阻止型ｉｇｂｔおよびその製造方法 | |
| CN114628507A (zh) | 具有沟槽-平面柵的发射极开关晶闸管及其制造方法 | |
| CN114783874A (zh) | 具有三层外延的碳化硅凹槽mos栅控晶闸管的制造方法 | |
| JP2023529342A (ja) | 段階的な横方向ドーピングを有する半導体パワーデバイスおよびそのようなデバイスを形成する方法 | |
| JP2003264288A (ja) | 半導体装置 | |
| KR100977413B1 (ko) | 플레이너형 절연게이트 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |