CN107611165A - 分压环的制备方法、分压环和功率晶体管 - Google Patents
分压环的制备方法、分压环和功率晶体管 Download PDFInfo
- Publication number
- CN107611165A CN107611165A CN201610547316.1A CN201610547316A CN107611165A CN 107611165 A CN107611165 A CN 107611165A CN 201610547316 A CN201610547316 A CN 201610547316A CN 107611165 A CN107611165 A CN 107611165A
- Authority
- CN
- China
- Prior art keywords
- type
- type doped
- area
- doped region
- depletion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
本发明提供了一种分压环的制备方法、分压环和功率晶体管，其中，制备方法包括：将有源区和划片区之间的区域确定为分压区，在分压区的N型衬底上形成有N型外延层后，对N型外延层进行光刻处理，以形成靠近有源区的多个注入窗口，以及形成靠近划片区的一个注入窗口；在完成光刻处理后，对分压区进行P型离子注入和退火，以在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，任两个相邻的第一类P型掺杂区的耗尽层之间是连通的，第二类P型掺杂区的耗尽层与第一类P型掺杂区的耗尽层之间不连通。通过本发明的技术方案，改变了分压环的耗尽层的分布形状，提高了器件的击穿电压。
Description
技术领域
本发明涉及半导体芯片制造技术领域，具体而言，涉及一种分压环的制备方法、一种分压环和一种功率晶体管。
背景技术
目前，功率器件的最重要性能就是阻断高压，器件经过设计可以在PN结、金属-半导体接触、MOS界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(元胞区)边缘PN、结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。
场限环技术是目前功率器件中最为普遍采用的分压结构之一。它的工艺非常简单，可以与有源区一起扩散形成，无须增加工艺步骤。主结与场限环的间距、结深、环的宽度及环的个数都会影响到击穿电压的大小。如果间距选取的合适，使得主结与环结的电场强度同时达到临界击穿场强，则可以获得最高的击穿电压。一般情况下击穿电压随着环的个数的增加而增大，但并非线性增加。环的个数越多，占用芯片面积越大，设计时应考虑环个数与击穿电压大小。
相关技术中，场限环结构如图1所示：衬底102上形成有外延层104，外延层104中形成有有源区C和划片区T，有源区C和划片区T之间为分压区，分压区中通过离子注入工艺形成有多个P型分压环(如图1中所示的1062、1064、1066和1068等，并不限于四个)，和N型分压环108，反向偏压时P型注入区(即P型分压环)形成耗尽层110逐渐缓解有源区的电场集中现象，提高击穿电压。如果P型注入区(即P型分压环)的耗尽层110延伸到划片区T，由于该区域的表面缺陷较多，会出现提前击穿的现象。另外，P型注入区(即P型分压环)的耗尽层110和器件表面相交处会出现电场集中现象。
因此，如何进一步地优化分压环的耐压特性成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种分压环的制备方法的方案，通过在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，并且确保任两个相邻的第一类P型掺杂区的耗尽层之间是连通的，第二类P型掺杂区的耗尽层与第一类P型掺杂区的耗尽层之间不连通，一方面，可以改善了耗尽层的电场分布形状，进而提高分压环的耐压特性，另一方面，解决了P型掺杂区的耗尽层的边缘电场集中的问题。
实现上述目的，根据本发明的第一方面的实施例，提供了一种分压环的制备方法，包括：将有源区和划片区之间的区域确定为分压区，在分压区的N型衬底上形成有N型外延层后，对N型外延层进行光刻处理，以形成靠近有源区的多个注入窗口，以及形成靠近划片区的一个注入窗口；在完成光刻处理后，对分压区进行P型离子注入和退火，以在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，其中，任两个相邻的第一类P型掺杂区的耗尽层之间是连通的，第二类P型掺杂区的耗尽层与第一类P型掺杂区的耗尽层之间不连通。
在该技术方案中，通过在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，并且确保任两个相邻的第一类P型掺杂区的耗尽层之间是连通的，第二类P型掺杂区的耗尽层与第一类P型掺杂区的耗尽层之间不连通，一方面，可以改善了耗尽层的电场分布形状，进而提高分压环的耐压特性，另一方面，解决了P型掺杂区的耗尽层的边缘电场集中的问题。
具体地，在反向偏压时，第一类P型掺杂区的耗尽层是连续的，共同对有源区进行分压，第二类P型掺杂区的耗尽层和第一类P型掺杂区的耗尽层是不连通的，避免了第一类P型掺杂区的耗尽层在靠近划片区时发生漏电，同时，改变了第一类P型掺杂区的耗尽层的分布形状，尤其是耗尽层的边界向划片区平缓地延伸，解决了相关技术中耗尽层边界的电场集中的问题。
在上述技术方案中，优选地，在完成光刻处理后，对分压区进行P型离子注入和退火，以在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，具体包括以下步骤：在完成光刻处理后，对分压区进行P型离子注入的能量范围为60～200keV。
在该技术方案中，通过在完成光刻处理后，对分压区进行P型离子注入的能量范围为60～200keV，根据主结的结深确定P型离子注入的能量，从而确定P型掺杂区的结深，以保证主结和分压环同时被击穿，并获得最佳的耐压特性。
在上述技术方案中，优选地，在完成光刻处理后，对分压区进行P型离子注入和退火，以在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，具体还包括以下步骤：在完成光刻处理后，对分压区进行P型离子注入的剂量范围为1013～1015/cm2。
在该技术方案中，通过在完成光刻处理后，对分压区进行P型离子注入的剂量范围为1013～1015/cm2，根据主结的结深确定P型离子注入的剂量，同样可以保证主结和分压环同时被击穿，以获得最佳的耐压特性。
在上述技术方案中，优选地，在完成光刻处理后，对分压区进行P型离子注入和退火，以在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，具体还包括以下步骤：在完成光刻处理后，对分压区进行P型离子注入的离子为硼。
根据本发明的第二方面，还提出了一种分压环，采用如上述任一项技术方案的分压环的制备方法制造而成。
在该技术方案中，通过在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，并且确保任两个相邻的第一类P型掺杂区的耗尽层之间是连通的，第二类P型掺杂区的耗尽层与第一类P型掺杂区的耗尽层之间不连通，一方面，可以改善了耗尽层的电场分布形状，进而提高分压环的耐压特性，另一方面，解决了P型掺杂区的耗尽层的边缘电场集中的问题。
具体地，在反向偏压时，第一类P型掺杂区的耗尽层是连续的，共同对有源区进行分压，第二类P型掺杂区的耗尽层和第一类P型掺杂区的耗尽层是不连通的，避免了第一类P型掺杂区的耗尽层在靠近划片区时发生漏电，同时，改变了第一类P型掺杂区的耗尽层的分布形状，尤其是耗尽层的边界向划片区平缓地延伸，解决了相关技术中耗尽层边界的电场集中的问题。
根据本发明的第三方面，还提出了一种功率晶体管，包括：N型衬底；N型外延层，形成于N型衬底上，包括：有源区，设有功率晶体管的电路单元和/或电路阵列；划片区，设于有源区外侧的指定区域；分压区，设于有源区和划片区之间，设有如权利要5的分压环，分压环包括第一类P型掺杂区和第二类P型掺杂区，其中，任两个相邻的第一类P型掺杂区的耗尽层之间是连通的，第二类P型掺杂区的耗尽层与第一类P型掺杂区的耗尽层之间不连通。
在该技术方案中，通过在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，并且确保任两个相邻的第一类P型掺杂区的耗尽层之间是连通的，第二类P型掺杂区的耗尽层与第一类P型掺杂区的耗尽层之间不连通，一方面，可以改善了耗尽层的电场分布形状，进而提高分压环的耐压特性，另一方面，解决了P型掺杂区的耗尽层的边缘电场集中的问题。
具体地，在反向偏压时，第一类P型掺杂区的耗尽层是连续的，共同对有源区进行分压，第二类P型掺杂区的耗尽层和第一类P型掺杂区的耗尽层是不连通的，避免了第一类P型掺杂区的耗尽层在靠近划片区时发生漏电，同时，改变了第一类P型掺杂区的耗尽层的分布形状，尤其是耗尽层的边界向划片区平缓地延伸，解决了相关技术中耗尽层边界的电场集中的问题。
在上述技术方案中，优选地，任两个相邻的第一类P型掺杂区之间的非掺杂区的宽度记作第一间距，靠近有源区的第一间距小于或等于远离有源区的第一间距，其中，最靠近划片区的两个相邻的第一类P型掺杂区之间的第一间距为最大分压间距。
在该技术方案中，通过设计靠近有源区的第一间距小于或等于远离有源区的第一间距，实现了耗尽层的水平延伸，耗尽层从有源区向划片区分散，并逐渐缓解有源区的电场集中分布。
在上述技术方案中，优选地，第一间距的范围为1～20微米。
在该技术方案中，通过设计第一间距的范围为1～20微米，进一步地，通过调整第一间距，可以实现有源区的主结与第一类P型掺杂区同时被击穿，从而获得最大的耐压特性。
在上述技术方案中，优选地，第二类P型掺杂区与最靠近的一个第一类P型掺杂区之间的非掺杂区的宽度记作第二间距，第二间距大于或等于最大分压间距的两倍。
在该技术方案中，通过设计第二间距大于或等于最大分压间距的两倍，可以保证第一类P型掺杂区的耗尽层与第二类P型掺杂区的耗尽层不连通，进而避免了第一类P型掺杂区的耗尽层延伸至划片区，并降低了划片区附件的表面结构缺陷导致分压环提前被击穿的问题。
在上述技术方案中，优选地，划片区的内侧边界与有源区的外侧边界之间的间距大于或等于100微米。
在该技术方案中，通过设计划片区的内侧边界与有源区的外侧边界之间的间距大于或等于100微米，提高了划片工艺的可靠性，降低了分压区的表面缺陷的可能性。
通过以上技术方案，通过在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，并且确保任两个相邻的第一类P型掺杂区的耗尽层之间是连通的，第二类P型掺杂区的耗尽层与第一类P型掺杂区的耗尽层之间不连通，一方面，可以改善了耗尽层的电场分布形状，进而提高分压环的耐压特性，另一方面，解决了P型掺杂区的耗尽层的边缘电场集中的问题。
附图说明
图1示出了相关技术中分压环的局部示意图；
图2示出了根据本发明的实施例的分压环的制备方法的示意流程图；
图3示出了根据本发明的实施例的分压环的局部示意图，其中，图3与图2的截图位置相同。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图2示出了根据本发明的实施例的分压环的制备方法的示意流程图。
如图2所示，根据本发明的实施例的分压环的制备方法，包括：步骤202，将有源区和划片区之间的区域确定为分压区，在分压区的N型衬底上形成有N型外延层后，对N型外延层进行光刻处理，以形成靠近有源区的多个注入窗口，以及形成靠近划片区的一个注入窗口；步骤204，在完成光刻处理后，对分压区进行P型离子注入和退火，以在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，其中，任两个相邻的第一类P型掺杂区的耗尽层之间是连通的，第二类P型掺杂区的耗尽层与第一类P型掺杂区的耗尽层之间不连通。
在该技术方案中，通过在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，并且确保任两个相邻的第一类P型掺杂区的耗尽层之间是连通的，第二类P型掺杂区的耗尽层与第一类P型掺杂区的耗尽层之间不连通，一方面，可以改善了耗尽层的电场分布形状，进而提高分压环的耐压特性，另一方面，解决了P型掺杂区的耗尽层的边缘电场集中的问题。
具体地，在反向偏压时，第一类P型掺杂区的耗尽层是连续的，共同对有源区进行分压，第二类P型掺杂区的耗尽层和第一类P型掺杂区的耗尽层是不连通的，避免了第一类P型掺杂区的耗尽层在靠近划片区时发生漏电，同时，改变了第一类P型掺杂区的耗尽层的分布形状，尤其是耗尽层的边界向划片区平缓地延伸，解决了相关技术中耗尽层边界的电场集中的问题。
在上述技术方案中，优选地，在完成光刻处理后，对分压区进行P型离子注入和退火，以在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，具体包括以下步骤：在完成光刻处理后，对分压区进行P型离子注入的能量范围为60～200keV。
在该技术方案中，通过在完成光刻处理后，对分压区进行P型离子注入的能量范围为60～200keV，根据主结的结深确定P型离子注入的能量，从而确定P型掺杂区的结深，以保证主结和分压环同时被击穿，并获得最佳的耐压特性。
在上述技术方案中，优选地，在完成光刻处理后，对分压区进行P型离子注入和退火，以在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，具体还包括以下步骤：在完成光刻处理后，对分压区进行P型离子注入的剂量范围为1013～1015/cm2。
在该技术方案中，通过在完成光刻处理后，对分压区进行P型离子注入的剂量范围为1013～1015/cm2，根据主结的结深确定P型离子注入的剂量，同样可以保证主结和分压环同时被击穿，以获得最佳的耐压特性。
在上述技术方案中，优选地，在完成光刻处理后，对分压区进行P型离子注入和退火，以在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，具体还包括以下步骤：在完成光刻处理后，对分压区进行P型离子注入的离子为硼。
图3示出了根据本发明的实施例的分压环的局部示意图。
如图3所示，根据本发明的实施例的分压环，采用如上述任一项技术方案的分压环的制备方法制造而成。
在该技术方案中，通过在多个注入窗口下方的N型外延层304中形成多个第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)，以及在一个注入窗口下方的N型外延层304中形成第二类P型掺杂区，并且确保任两个相邻的第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310之间是连通的，第二类P型掺杂区的耗尽层312与第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310之间不连通，一方面，可以改善了耗尽层310的电场分布形状，进而提高分压环的耐压特性，另一方面，解决了第一类P型掺杂区的耗尽层310的边缘电场集中的问题。
具体地，在反向偏压时，第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310是连续的，共同对有源区C进行分压，第二类P型掺杂区的耗尽层312和第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310是不连通的，避免了第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310在靠近划片区T时发生漏电，同时，改变了第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310的分布形状，尤其是耗尽层310的边界向划片区T平缓地延伸，解决了相关技术中耗尽层边界的电场集中的问题。
如图3所示，还提出了一种功率晶体管，包括：N型衬底302；N型外延层304，形成于N型衬底302上，包括：有源区C，设有功率晶体管的电路单元和/或电路阵列；划片区T，设于有源区C外侧的指定区域；分压区，设于有源区C和划片区T之间，设有如权利要5的分压环，分压环包括第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)和第二类P型掺杂区，其中，任两个相邻的第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310之间是连通的，第二类P型掺杂区的耗尽层312与第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310之间不连通。
在该技术方案中，通过在多个注入窗口下方的N型外延层304中形成多个第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)，以及在一个注入窗口下方的N型外延层304中形成第二类P型掺杂区，并且确保任两个相邻的第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310之间是连通的，第二类P型掺杂区的耗尽层312与第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310之间不连通，一方面，可以改善了耗尽层310的电场分布形状，进而提高分压环的耐压特性，另一方面，解决了第一类P型掺杂区的耗尽层310的边缘电场集中的问题。
具体地，在反向偏压时，第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310是连续的，共同对有源区C进行分压，第二类P型掺杂区的耗尽层312和第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层312是不连通的，避免了第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310在靠近划片区T时发生漏电，同时，改变了第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310的分布形状，尤其是耗尽层310的边界向划片区T平缓地延伸，解决了相关技术中耗尽层边界的电场集中的问题。
在上述技术方案中，优选地，任两个相邻的第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)之间的非掺杂区的宽度记作第一间距(如图3中所示的S1、S2和S3等，并不限于三个第一间距)，靠近有源区C的第一间距小于或等于远离有源区C的第一间距，其中，最靠近划片区T的两个相邻的第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)之间的第一间距为最大分压间距(如图3中所示的S3)。
在该技术方案中，通过设计靠近有源区C的第一间距小于或等于远离有源区C的第一间距，实现了耗尽层310的水平延伸，耗尽层310从有源区C向划片区T分散，并逐渐缓解有源区C的电场集中分布。
在上述技术方案中，优选地，第一间距(如图3中所示的S1、S2和S3等，并不限于三个第一间距)的范围为1～20微米。
在该技术方案中，通过设计第一间距(如图3中所示的S1、S2和S3等，并不限于三个第一间距)的范围为1～20微米，进一步地，通过调整第一间距(如图3中所示的S1、S2和S3等，并不限于三个第一间距)，可以实现有源区C的主结与第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)同时被击穿，从而获得最大的耐压特性。
在上述技术方案中，优选地，第二类P型掺杂区与最靠近的一个第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)之间的非掺杂区的宽度记作第二间距S4，第二间距S4大于或等于最大分压间距S3的两倍。
在该技术方案中，通过设计第二间距S4大于或等于最大分压间距S3的两倍，可以保证第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310与第二类P型掺杂区的耗尽层312不连通，进而避免了第一类P型掺杂区(如图3中所示的3062、3064、3066和3068等，并不限于四个第一类P型掺杂区)的耗尽层310延伸至划片区T，并降低了划片区T附件的表面结构缺陷导致分压环提前被击穿的问题。
在上述技术方案中，优选地，划片区T的内侧边界与有源区C的外侧边界之间的间距大于或等于100微米。
在该技术方案中，通过设计划片区T的内侧边界与有源区C的外侧边界之间的间距大于或等于100微米，提高了划片工艺的可靠性，降低了分压区的表面缺陷的可能性。
以上结合附图详细说明了本发明的技术方案，本发明提出了一种分压环的制备方法、一种分压环和一种功率晶体管，通过在多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在一个注入窗口下方的N型外延层中形成第二类P型掺杂区，并且确保任两个相邻的第一类P型掺杂区的耗尽层之间是连通的，第二类P型掺杂区的耗尽层与第一类P型掺杂区的耗尽层之间不连通，一方面，可以改善了耗尽层的电场分布形状，进而提高分压环的耐压特性，另一方面，解决了P型掺杂区的耗尽层的边缘电场集中的问题。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种分压环的制备方法，其特征在于，包括：
将有源区和划片区之间的区域确定为分压区，在所述分压区的N型衬底上形成有N型外延层后，对所述N型外延层进行光刻处理，以形成靠近所述有源区的多个注入窗口，以及形成靠近所述划片区的一个注入窗口；
在完成所述光刻处理后，对所述分压区进行P型离子注入和退火，以在所述多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在所述一个注入窗口下方的N型外延层中形成第二类P型掺杂区，
其中，任两个相邻的所述第一类P型掺杂区的耗尽层之间是连通的，所述第二类P型掺杂区的耗尽层与所述第一类P型掺杂区的耗尽层之间不连通。
2.根据权利要求1所述的分压环的制备方法，其特征在于，在完成所述光刻处理后，对所述分压区进行P型离子注入和退火，以在所述多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在所述一个注入窗口下方的N型外延层中形成第二类P型掺杂区，具体包括以下步骤：
在完成所述光刻处理后，对所述分压区进行P型离子注入的能量范围为60～200keV。
3.根据权利要求1所述的分压环的制备方法，其特征在于，在完成所述光刻处理后，对所述分压区进行P型离子注入和退火，以在所述多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在所述一个注入窗口下方的N型外延层中形成第二类P型掺杂区，具体还包括以下步骤：
在完成所述光刻处理后，对所述分压区进行P型离子注入的剂量范围为1013～1015/cm2。
4.根据权利要求1至3中任一项所述的分压环的制备方法，其特征在于，在完成所述光刻处理后，对所述分压区进行P型离子注入和退火，以在所述多个注入窗口下方的N型外延层中形成多个第一类P型掺杂区，以及在所述一个注入窗口下方的N型外延层中形成第二类P型掺杂区，具体还包括以下步骤：
在完成所述光刻处理后，对所述分压区进行P型离子注入的离子为硼。
5.一种分压环，其特征在于，采用如权利要求1至4中任一项所述的分压环的制备方法制备而成。
6.一种功率晶体管，其特征在于，包括：
N型衬底；
N型外延层，形成于所述N型衬底上，包括：
有源区，设有所述功率晶体管的电路单元和/或电路阵列；
划片区，设于所述有源区外侧的指定区域；
分压区，设于所述有源区和所述划片区之间，设有如权利要求5所述的分压环，所述分压环包括第一类P型掺杂区和第二类P型掺杂区，
其中，任两个相邻的所述第一类P型掺杂区的耗尽层之间是连通的，所述第二类P型掺杂区的耗尽层与所述第一类P型掺杂区的耗尽层之间不连通。
7.根据权利要求6所述的功率晶体管，其特征在于，任两个相邻的所述第一类P型掺杂区之间的非掺杂区的宽度记作第一间距，靠近所述有源区的第一间距小于或等于远离所述有源区的第一间距，
其中，最靠近所述划片区的两个相邻的所述第一类P型掺杂区之间的第一间距为最大分压间距。
8.根据权利要求7所述的功率晶体管，其特征在于，所述第一间距的范围为1～20微米。
9.根据权利要求8所述的功率晶体管，其特征在于，所述第二类P型掺杂区与最靠近的一个所述第一类P型掺杂区之间的非掺杂区的宽度记作第二间距，所述第二间距大于或等于所述最大分压间距的两倍。
10.根据权利要求6至9中任一项所述的功率晶体管，其特征在于，所述划片区的内侧边界与所述有源区的外侧边界之间的间距大于或等于100微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610547316.1A CN107611165A (zh) | 2016-07-12 | 2016-07-12 | 分压环的制备方法、分压环和功率晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610547316.1A CN107611165A (zh) | 2016-07-12 | 2016-07-12 | 分压环的制备方法、分压环和功率晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107611165A true CN107611165A (zh) | 2018-01-19 |
Family
ID=61055401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610547316.1A Pending CN107611165A (zh) | 2016-07-12 | 2016-07-12 | 分压环的制备方法、分压环和功率晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107611165A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473471A (zh) * | 2018-12-26 | 2019-03-15 | 上海昱率科技有限公司 | 功率器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028548A (en) * | 1985-04-26 | 1991-07-02 | U.S. Philips Corp. | Method of manufacturing a planar semiconductor device having a guard ring structure |
| US6441455B1 (en) * | 1997-03-06 | 2002-08-27 | International Rectifier Corporation | Low dosage field rings for high voltage semiconductor device |
| US20060267091A1 (en) * | 2005-05-13 | 2006-11-30 | Sanken Electric Co., Ltd. | IGBT or like semiconductor device of high voltage-withstanding capability |
| CN101777556A (zh) * | 2010-01-15 | 2010-07-14 | 无锡新洁能功率半导体有限公司 | 一种沟槽型大功率mos器件及其制造方法 |
| CN103887331A (zh) * | 2012-12-21 | 2014-06-25 | 微机电科技香港有限公司 | 高压igbt器件的vld终端及其制备方法 |
-
2016
- 2016-07-12 CN CN201610547316.1A patent/CN107611165A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028548A (en) * | 1985-04-26 | 1991-07-02 | U.S. Philips Corp. | Method of manufacturing a planar semiconductor device having a guard ring structure |
| US6441455B1 (en) * | 1997-03-06 | 2002-08-27 | International Rectifier Corporation | Low dosage field rings for high voltage semiconductor device |
| US20060267091A1 (en) * | 2005-05-13 | 2006-11-30 | Sanken Electric Co., Ltd. | IGBT or like semiconductor device of high voltage-withstanding capability |
| CN101777556A (zh) * | 2010-01-15 | 2010-07-14 | 无锡新洁能功率半导体有限公司 | 一种沟槽型大功率mos器件及其制造方法 |
| CN103887331A (zh) * | 2012-12-21 | 2014-06-25 | 微机电科技香港有限公司 | 高压igbt器件的vld终端及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473471A (zh) * | 2018-12-26 | 2019-03-15 | 上海昱率科技有限公司 | 功率器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102332470B (zh) | 半导体器件及其制造方法 | |
| CN105185829B (zh) | 功率晶体管及其制备方法 | |
| KR101745437B1 (ko) | 바이폴라 넌-펀치-쓰루 전력 반도체 디바이스 | |
| CN105304696A (zh) | 半导体器件的横向变掺杂结终端结构及其制造方法 | |
| CN102446912B (zh) | 金属氧化物半导体晶体管esd保护结构及其制备方法 | |
| WO2016058277A1 (zh) | 一种浅沟槽半超结vdmos器件及其制造方法 | |
| CN113964188A (zh) | 横向双扩散金属氧化物半导体场效应管及其制作方法 | |
| JP6770177B2 (ja) | デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法 | |
| CN104134687A (zh) | 一种半导体器件终端环的拐角结构、制造工艺及光掩膜板 | |
| CN103560086A (zh) | 可改善雪崩能力的超结半导体器件的制备方法 | |
| CN107611165A (zh) | 分压环的制备方法、分压环和功率晶体管 | |
| CN103456783B (zh) | 高击穿电压p型ldmos器件及制造方法 | |
| CN102709190A (zh) | Ldmos场效应晶体管及其制作方法 | |
| CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN111146270B (zh) | 一种tvs器件及其制造方法 | |
| CN108054194B (zh) | 一种具有三维横向变掺杂的半导体器件耐压层 | |
| CN102420245A (zh) | 用于esd防护的低电压触发硅控整流器及其制造方法 | |
| CN106340534A (zh) | 场限环和结终端扩展复合分压结构及该结构的制造方法 | |
| KR20110078861A (ko) | 수평형 디모스 트랜지스터 | |
| CN201749852U (zh) | 快速超结纵向双扩散金属氧化物半导体管 | |
| CN106486474B (zh) | 瞬时电压抑制元件及其制造方法 | |
| CN103311293B (zh) | 高压晶体管 | |
| WO2011066802A1 (en) | N type lateral double diffused metal oxide semiconductor device and manufacturing method thereof | |
| CN103811545A (zh) | 一种改善扩散区域形貌的功率器件及其制造方法 | |
| CN102969315B (zh) | 一种逆导型集成门极换流晶闸管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180119 |