CN102420245A - 用于esd防护的低电压触发硅控整流器及其制造方法 - Google Patents
用于esd防护的低电压触发硅控整流器及其制造方法 Download PDFInfo
- Publication number
- CN102420245A CN102420245A CN2010102948829A CN201010294882A CN102420245A CN 102420245 A CN102420245 A CN 102420245A CN 2010102948829 A CN2010102948829 A CN 2010102948829A CN 201010294882 A CN201010294882 A CN 201010294882A CN 102420245 A CN102420245 A CN 102420245A
- Authority
- CN
- China
- Prior art keywords
- doped region
- conductivity type
- type
- low
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 16
- 229910052710 silicon Inorganic materials 0.000 title abstract description 16
- 239000010703 silicon Substances 0.000 title abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 40
- 239000002019 doping agent Substances 0.000 claims description 30
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000013459 approach Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 41
- 238000009792 diffusion process Methods 0.000 description 25
- 239000002184 metal Substances 0.000 description 20
- 230000001681 protective effect Effects 0.000 description 20
- 229910021332 silicide Inorganic materials 0.000 description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种用于ESD防护的低电压触发硅控整流器，属于ESD防护硅控整流器领域。该低电压触发硅控整流器在现有低电压触发硅控整流器的基础上，在栅氧化层与漏极N型掺杂区之间加入一个场氧结构，消除了硅控整流器漏极的LDD结构。另外，本发明还提供了一种用于ESD防护的低电压触发硅控整流器的制造方法。本发明的低电压触发硅控整流器在不增加工艺步骤的前提下，消除了硅控整流器漏极的LDD结构，达到了提高ESD防护能力的目的。同时在ESD防护过程中功耗较低、发热量小。
Description
技术领域
本发明属于ESD（Electro-Static discharge，静电释放）防护整流器领域，尤其涉及一种用于ESD防护的低电压触发硅控整流器（low voltage triggering silicon controlled rectifier，LVTSCR）。
背景技术
在先进的CMOS制程中，MOS元件都做有LDD(Lightly Doped Drain，轻掺杂漏区)结构，此LDD结构用来减低MOS之漏极在通道下的电场强度分布，以克服因热载流子效应所造成的I-V特性因长时间漂移的问题。这等效在漏极与源极的两端形成了两个“尖端”，MOS元件很容易因LDD结构做 “尖端放电”而被破坏。从而降低了ESD的防护能力。
在0.35um及以下工艺的CMOS制程中，金属硅化物扩散(silicided diffusion)技术属标准配备。金属硅化物扩散的主要目的是降低MOS元件在漏极与源极的串联杂散电阻，使MOS元件的速度可以有效地提升，因而使CMOS技术可以做到更高频率的应用。但用来做输出级的元件时，由于其串联杂散电阻很小，ESD电流瞬间就因LDD做“尖端放电”而把MOS元件破坏掉了，其ESD防护能力大幅度下滑。
为了克服ESD防护能力下降的问题，发展出了二种制程技术以应用于量产制程中。
其中一种制程为ESD注入制程 (ESD Implant Process)。如图1所示，为次微米制程下的标准NMOS元件结构，拥有LDD的源极和漏极。在同一CMOS制程中，做出两种不同的NMOS元件，一种具有LDD结构，给内部电路用；另一种不具有LDD结构，如图2所示，给I/O（输入/输出）使用。要把这两种元件结合在同一制程中，便需要在原先的制程中在加入一层ESD注入制程用的光罩（Mask），利用此ESD注入制程光罩（ESD Implant Process Mask）再加上一些额外的制程处理步骤，便可做出不具有LDD结构的NMOS元件。由于用ESD注入制程光罩做出的元件不具有LDD的结构，其结构就像传统的长沟道（Long channel）制程所做出的元件，故其像早期的NMOS元件一样，能拥有较高的ESD防护能力。ESD注入制程的结构图如图2所示，利用ESD注入制程做出来的NMOS元件拥有较深的接面深度，故其有较严重的横向扩散作用，这导致利用ESD注入制程做出的NMOS元件不能用太短的沟道长度。而且用ESD注入制程做的NMOS元件与LDD结构的NMOS元件不同，故需要额外的处理及设计来抽取这种ESD注入制程 NMOS元件的SPICE参数。这种技术无疑增加了制造成本。
ESD注入制程是在同一CMOS制程中，做出两种不同的NMOS元件，一种具有LDD结构的NMOS元件，给内部电路用；另一种是不具有LDD结构的NMOS元件，给I/O（输入/输出）用。要把这两种元件结构合并在同一制程中，便需要在原来的制程中加入一层ESD注入制程用的光罩。由于用ESD注入制程光罩做出的元件不具有LDD的结构，故能拥有较高的ESD防护能力。
另一种制程为金属硅化物扩散层分隔制程（Silicided —Diffusion Blocking），金属硅化物扩散（silicided diffusion）结构图如图3所示。在金属硅化物扩散层分隔的CMOS制程下，N+扩散（diffusion）的阻值约30—40欧姆/方，但在金属硅化物扩散的先进制程下，其阻值下降到约1—3欧姆/方，当金属硅化物扩散制程的MOS元件被用做输出级的元件时，由于串联杂散电阻都很小，ESD电流很容易便经由焊盘（PAD）传导到MOS元件的LDD结构，一下子就因LDD做“尖端放电”而把MOS元件破坏掉。由于串联杂散电阻可以有效的提升MOS元件对ESD的防护能力，制程上发展出了金属硅化物扩散层分隔制程，其结构有一组实验数据显示，沟道宽度（channel width） W为300um、含LDD结构的NMOS元件在金属硅化物扩散制程下，其HBM（ESD人体模型）的ESD耐压度低于1000V，但若使用金属硅化物扩散层分隔制程技术，在相同的沟道宽度下，其ESD耐压度可提升到约4000V，这显示了金属硅化物扩散层分隔制程用在I/O元件上对ESD防护能力的提升作用。利用金属硅化物扩散层分隔制程消除LDD结构的NMOS元件结构如图4所示，标号1为金属硅化物扩散层分隔区。虽然金属硅化物扩散层分隔制程技术对ESD防护能力有所提升，但除了增加制程复杂度之外，亦会因金属硅化物扩散层的分割处理过程而容易造成污染，这会造NMOS元件低良率的问题。
由于较大的串联杂散电阻可以有效的提升MOS元件对ESD的防护能力，金属硅化物扩散层分隔制程为了去除输出极用的NMOS元件中的金属硅化物扩散，使其漏极与源极的串联杂散电阻恢复到30—40欧姆/方的阻值，在制程上需要多用一层光罩来定义出金属硅化物扩散层分隔的区域。
现有技术还提供了一种LVTSCR（Low Voltage Triggering redients Silicon Controlled Rectifier，低电压触发硅控整流器）元件，具有好的ESD防护特性。如图5所示，为SCR（Silicon Controlled Rectifier，硅控整流器）结构。具有P型衬底P-sub、N型阱Nwell、及N+型掺杂半导体区、P+型掺杂半导体区。如图6所示为LVTSCR元件结构，LVTSCR元件是在SCR元件结构中结合了一个浅沟道（short-channel）的NMOS元件构成的，利用一个NMOS的漏极横跨做在N型阱Nwell与P型衬底P-sub的接面上。这可以使SCR元件的起始导通电压下降到等效于浅沟道NMOS元件的聚回崩溃电压，这使得LVTSCR元件不需要额外的第二级ESD防护电路便可以有效的保护内部电路。LVTSCR元件的导通乃是利用其内嵌的浅沟道NMOS元件发生聚回崩溃时，引发电流自其漏极流向P型衬底P-sub，这会引起电流自N型阱N-well流向P型衬底P-sub，因而触发SCR元件的导通，提高了ESD的防护能力。但同时引入了LDD结构，LDD结构做在MOS元件通道的两端，LDD的深度只有约0.02um，这等效在漏极与源极的两端形成了两个“尖端”，“尖端放电”的现象便容易发生在LDD这个尖端结构上，NMOS元件很容易便被ESD所破坏，而降低了ESD的防护能力。
发明内容
本发明为解决现有LVTSCR的LDD结构“尖端放电”而导致的ESD防护能力下降的技术问题，在不需要额外增加工艺步骤的情况下，提供一种具有较好ESD防护效果的低电压触发硅控整流器及其制造方法。
一种用于ESD防护的低电压触发硅控整流器，包括：
第一导电型半导体衬底；在所述第一导电型半导体衬底上面设置的第二导电型掺杂阱；在所述第二导电型掺杂阱上设置的第二导电型第一掺杂区和第一导电型第二掺杂区；在所述第一导电型半导体衬底和第二导电型掺杂阱交界处设置的第二导电型第三掺杂区；在第一导电型半导体衬底上还设置了第二导电型第四掺杂区和第一导电型第五掺杂区；第二导电型第三掺杂区和第二导电型第四掺杂区之间设有栅氧化层，栅氧化层上设有多晶硅层；在第二导电型第三掺杂区和栅氧化层之间设有第一场氧结构，在第一导电型半导体衬底和第二导电型掺杂阱上设置将掺杂区隔离开的第二场氧结构；
其中所述第二导电型第一掺杂区和第一导电型第二掺杂区并联于阳极，所述多晶硅层、第二导电型第四掺杂区和第一导电型第五掺杂区并联于阴极。
另外，本发明还提供了一种用于ESD防护的低电压触发硅控整流器的制造方法。该方法包括如下步骤：
A、在第一导电型半导体衬底上注入第二导电型掺杂阱；
B、在所述第二导电型掺杂阱上确定第二导电型第一掺杂区和第一导电型第二掺杂区的位置；在所述第一导电型半导体衬底和第二导电型掺杂阱交界处确定第二导电型第三掺杂区的位置；在所述第一导电型半导体衬底上确定第二导电型第四掺杂区和第一导电型第五掺杂区的位置；确定所述第二导电型第三掺杂区和第二导电型第四掺杂区之间的第一场氧结构区的位置；在所述第一导电型半导体衬底和第二导电型掺杂阱上确定将掺杂区隔离开的第二场氧结构区的位置；
C、在第一场氧结构区的位置和第二导电型第四掺杂区的位置之间的第一导电型掺杂半导体衬底上生长栅氧化层，再在栅氧化层上淀积多晶硅；
D、在第二半导体型第三掺杂区、第二半导体型第四掺杂区的位置上进行轻掺杂漏注入工艺；
E、对第二半导体型第四掺杂区的位置进行侧墙的形成；
F、对第二半导体型第一掺杂区、第一半导体型第二掺杂区、第二半导体型第三掺杂区、第二半导体型第四掺杂区、第一半导体型第五掺杂区的位置实施源漏注入工艺。
本发明在低电压触发硅控整流器的第二导电型第三掺杂区与栅氧化层之间加入了第一场氧结构，消除了低电压触发硅控整流器漏极的LDD结构，从而降低了雪崩击穿电压，提高了ESD防护能力。制造该低电压触发硅控整流器时，只需要在确定场氧结构时在N型第三掺杂区和N型第四掺杂区之间加入一个第一场氧结构，不需要额外增加工艺步骤，制成的低电压触发硅控整流器ESD防护能力较强。本发明的低电压触发硅控整流器ESD防护能力强，制造工艺简单，同时在ESD防护过程中功耗较低、发热量小。
附图说明
图1是现有技术提供的带LDD结构的NMOS元件结构图。
图2是现有技术提供的利用ESD注入制程光罩消除LDD结构的NMOS元件结构图。
图3是现有技术提供的在金属硅化物扩散制程下制造的带LDD结构的NMOS元件结构图。
图4是现有技术提供的在金属硅化物扩散分割制程下消除LDD结构的NMOS元件结构图。
图5是现有技术提供的硅控整流器结构示意图。
图6是现有技术提供的低电压触发硅控整流器结构示意图。
图7是本发明实施例提供的用于ESD防护的低电压触发硅控整流器结构示意图。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为了解决现有LVTSCR的LDD结构“尖端放电”而导致的ESD防护能力下降的技术问题，本发明提供了一种用于ESD防护的低电压触发硅控整流器。如图7所示，该低电压触发硅控整流器包括：P型掺杂半导体衬底70；在所述P型掺杂半导体衬底70上面设置的N型掺杂阱71；在所述N型掺杂阱71上设置的N型第一掺杂区72和P型第二掺杂区73；在所述P型掺杂半导体衬底70和N型掺杂阱71交界处设置的N型第三掺杂区74；在P型掺杂半导体衬底70上还设置了N型第四掺杂区75和P型第五掺杂区76；N型第三掺杂区74和N型第四掺杂区75之间设有栅氧化层771，栅氧化层上设有多晶硅层772；在N型第三掺杂区74和栅氧化层77之间设有第一场氧结构78，在第一导电型半导体衬底70和第二导电型掺杂阱71上设置将掺杂区隔离开的第二场氧结构79；其中所述N型第一掺杂区72和P型第二掺杂区73并联于阳极，所述多晶硅层772、第四掺杂区75和P型第五掺杂区76并联于阴极。应用时，将阳极接于待被保护电路，阴极接地。
上述P型第二掺杂区73的阻值可通过改变制程中的离子掺杂浓度来调整，离子掺杂浓度越低，其阻值越大。其阻值还和P型第二掺杂区73的几何形状相关，例如所述第二掺杂区的掺杂深度D、宽度W或长度L。所述P型第二掺杂区73的长度L和宽度W在设计时即可确定，而等效宽度W’是指接触点A到P型第二掺杂区73边缘的距离。所述等效宽度W’可在硅控整流管的CMOS制程完成后再进行调整。
本发明在低电压触发硅控整流器的N型第三掺杂区与栅氧化层之间加入了第一场氧结构区，消除了低电压触发硅控整流器漏极的LDD结构，从而降低了雪崩击穿电压，提高了ESD防护能力。
另外，本发明还提供了一种用于ESD防护的低电压触发硅控整流器的制造方法，包括如下步骤：
A、在第一导电型半导体衬底上注入第二导电型掺杂阱；
B、在所述第二导电型掺杂阱上确定第二导电型第一掺杂区和第一导电型第二掺杂区的位置；在所述第一导电型半导体衬底和第二导电型掺杂阱交界处确定第二导电型第三掺杂区的位置；在所述第一导电型半导体衬底上确定第二导电型第四掺杂区和第一导电型第五掺杂区的位置；确定所述第二导电型第三掺杂区和第二导电型第四掺杂区之间的第一场氧结构区的位置；在所述第一导电型半导体衬底和第二导电型掺杂阱上确定将掺杂区隔离开的第二场氧结构区的位置；
C、在第一场氧结构区的位置和第二导电型第四掺杂区的位置之间的第一导电型掺杂半导体衬底上生长栅氧化层，再在栅氧化层上淀积多晶硅；
D、在第二半导体型第三掺杂区、第二半导体型第四掺杂区的位置上进行轻掺杂漏注入工艺；
E、对第二半导体型第四掺杂区的位置进行侧墙的形成；
F、对第二半导体型第一掺杂区、第一半导体型第二掺杂区、第二半导体型第三掺杂区、第二半导体型第四掺杂区、第一半导体型第五掺杂区的位置实施源漏注入工艺。
进一步的，上述第一导电型为P型，第二导电型为N型。对应的，第一导电型半导体衬底为P型掺杂半导体衬底。第二导电型掺杂阱为N型掺杂阱，第二导电型第一掺杂区、第二导电型第三掺杂区、第二导电型第四掺杂区均为N型掺杂区；第一导电型第二掺杂区、第一导电型第五掺杂区均为P型掺杂区。
上述方法在的每个步骤前，均需要涂光刻胶、光刻、清洗，得到所需要的图形。然后进行相应的处理。
上述步骤D中的轻掺杂注入要比步骤F中的源漏注入时的离子计量少，能量低。注入深度浅，形成低电压触发硅控整流器源极的LDD结构。
步骤E中对N型第四掺杂区进行侧墙的形成；侧墙用来环绕多晶硅栅，防止更大剂量的源漏注入过于接近沟道以致可能发生源漏穿通。
该方法在确定场氧结构时在N型第三掺杂区和N型第四掺杂区之间加入一个第一场氧结构，不需要额外增加工艺步骤，但制造出的低电压触发硅控整流器的没有LDD结构，从而提高了低电压触发硅控整流器的ESD防护能力。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种用于ESD防护的低电压触发硅控整流器，其特征在于，包括：
第一导电型半导体衬底；在所述第一导电型半导体衬底上面设置的第二导电型掺杂阱；在所述第二导电型掺杂阱上设置的第二导电型第一掺杂区和第一导电型第二掺杂区；在所述第一导电型半导体衬底和第二导电型掺杂阱交界处设置的第二导电型第三掺杂区；在所述第一导电型半导体衬底上还设置了第二导电型第四掺杂区和第一导电型第五掺杂区；第二导电型第三掺杂区和第二导电型第四掺杂区之间设有栅氧化层，栅氧化层上设有多晶硅层；在第二导电型第三掺杂区和栅氧化层之间设有第一场氧结构，在第一导电型半导体衬底和第二导电型掺杂阱上设置将掺杂区隔离开的第二场氧结构；
其中所述第二导电型第一掺杂区和第一导电型第二掺杂区并联于阳极，所述多晶硅层、第二导电型第四掺杂区和第一导电型第五掺杂区并联于阴极。
2.如权利要求1所述的用于ESD防护的低电压触发硅控整流器，其特征在于：所述第一导电型半导体衬底为P型掺杂半导体衬底，所述第二导电型掺杂阱为N型掺杂阱，所述第二导电型第一掺杂区、第二导电型第三掺杂区、第二导电型第四掺杂区均为N型掺杂区，所述第一导电型第二掺杂区、第一导电型第五掺杂区均为P型掺杂区。
3.如权利要求1所述的用于ESD防护的低电压触发硅控整流器，其特征在于：所述第一导电型第二掺杂区的电阻值由所述第一导电型第二掺杂区的掺杂浓度决定。
4.如权利要求1所述的用于ESD防护的低电压触发硅控整流器，其特征在于：所述第一导电型第二掺杂区的电阻值由所述第一导电型第二掺杂区的几何形状决定。
5.一种用于ESD防护的低电压触发硅控整流器的制造方法，其特征在于，该方法包括如下步骤：
A、在第一导电型半导体衬底上注入第二导电型掺杂阱；
B、在所述第二导电型掺杂阱上确定第二导电型第一掺杂区和第一导电型第二掺杂区的位置；在所述第一导电型半导体衬底和第二导电型掺杂阱交界处确定第二导电型第三掺杂区的位置；在所述第一导电型半导体衬底上确定第二导电型第四掺杂区和第一导电型第五掺杂区的位置；确定所述第二导电型第三掺杂区和第二导电型第四掺杂区之间的第一场氧结构区的位置；在所述第一导电型半导体衬底和第二导电型掺杂阱上确定将掺杂区隔离开的第二场氧结构区的位置；
C、在第一场氧结构区的位置和第二导电型第四掺杂区的位置之间的第一导电型掺杂半导体衬底上生长栅氧化层，再在栅氧化层上淀积多晶硅；
D、在第二半导体型第三掺杂区、第二半导体型第四掺杂区的位置上进行轻掺杂漏注入工艺；
E、对第二半导体型第四掺杂区的位置进行侧墙的形成；
F、对第二半导体型第一掺杂区、第一半导体型第二掺杂区、第二半导体型第三掺杂区、第二半导体型第四掺杂区、第一半导体型第五掺杂区的位置实施源漏注入工艺。
6.如权利要求5所述的用于ESD防护的低电压触发硅控整流器的制造方法，其特征在于：所述第一导电型半导体衬底为P型掺杂半导体衬底，所述第二导电型掺杂阱为N型掺杂阱，所述第二导电型第一掺杂区、第二导电型第三掺杂区、第二导电型第四掺杂区均为N型掺杂区，所述第一导电型第二掺杂区、第一导电型第五掺杂区均为P型掺杂区。
7.如权利要求5所述的用于ESD防护的低电压触发硅控整流器的制造方法，其特征在于：所述方法的每个步骤前，均需涂光刻胶、光刻、清洗，得到所需图形。
8.如权利要求5所述的用于ESD防护的低电压触发硅控整流器的制造方法，其特征在于：所述步骤D中轻掺杂注入要比所述步骤F中源漏注入时离子剂量少，能量低。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102948829A CN102420245A (zh) | 2010-09-28 | 2010-09-28 | 用于esd防护的低电压触发硅控整流器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102948829A CN102420245A (zh) | 2010-09-28 | 2010-09-28 | 用于esd防护的低电压触发硅控整流器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102420245A true CN102420245A (zh) | 2012-04-18 |
Family
ID=45944556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102948829A Pending CN102420245A (zh) | 2010-09-28 | 2010-09-28 | 用于esd防护的低电压触发硅控整流器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102420245A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856323A (zh) * | 2012-09-14 | 2013-01-02 | 浙江大学 | 一种瞬态电压抑制器及其应用 |
| CN103378087A (zh) * | 2012-04-28 | 2013-10-30 | 无锡华润上华半导体有限公司 | 静电释放保护结构及其制造方法 |
| CN114927574A (zh) * | 2022-05-24 | 2022-08-19 | 上海晶岳电子有限公司 | 一种纵向结构vdmos工艺lvtscr器件的结构及其制造方法 |
| CN117096153A (zh) * | 2023-10-18 | 2023-11-21 | 荣湃半导体（上海）有限公司 | 集成esd的mosfet器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
| CN1354516A (zh) * | 2000-11-16 | 2002-06-19 | 世界先进积体电路股份有限公司 | 静电放电防护元件及相关的电路 |
| CN1437258A (zh) * | 2002-02-09 | 2003-08-20 | 台湾积体电路制造股份有限公司 | 一种静电放电防护组件及静电放电防护电路 |
| CN1913174A (zh) * | 2005-08-09 | 2007-02-14 | 台湾积体电路制造股份有限公司 | 半导体装置及高压p型金属氧化物半导体装置 |
| CN101740392A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管、半导体器件及其制造方法 |
-
2010
- 2010-09-28 CN CN2010102948829A patent/CN102420245A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
| CN1354516A (zh) * | 2000-11-16 | 2002-06-19 | 世界先进积体电路股份有限公司 | 静电放电防护元件及相关的电路 |
| CN1437258A (zh) * | 2002-02-09 | 2003-08-20 | 台湾积体电路制造股份有限公司 | 一种静电放电防护组件及静电放电防护电路 |
| CN1913174A (zh) * | 2005-08-09 | 2007-02-14 | 台湾积体电路制造股份有限公司 | 半导体装置及高压p型金属氧化物半导体装置 |
| CN101740392A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管、半导体器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 伍国珏: "《半导体器件完全指南》", 31 July 2009 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378087A (zh) * | 2012-04-28 | 2013-10-30 | 无锡华润上华半导体有限公司 | 静电释放保护结构及其制造方法 |
| WO2013159746A1 (zh) * | 2012-04-28 | 2013-10-31 | 无锡华润上华半导体有限公司 | 静电释放保护结构及其制造方法 |
| EP2717317A1 (en) * | 2012-04-28 | 2014-04-09 | CSMC Technologies Fab1 Co., Ltd. | Electrostatic discharge protection structure and fabrication method therefor |
| EP2717317A4 (en) * | 2012-04-28 | 2014-12-03 | Csmc Technologies Fab1 Co Ltd | PROTECTIVE STRUCTURE AGAINST ELECTROSTATIC DISCHARGES AND METHOD OF MANUFACTURING THEREOF |
| CN103378087B (zh) * | 2012-04-28 | 2016-02-24 | 无锡华润上华半导体有限公司 | 静电释放保护结构及其制造方法 |
| CN102856323A (zh) * | 2012-09-14 | 2013-01-02 | 浙江大学 | 一种瞬态电压抑制器及其应用 |
| CN114927574A (zh) * | 2022-05-24 | 2022-08-19 | 上海晶岳电子有限公司 | 一种纵向结构vdmos工艺lvtscr器件的结构及其制造方法 |
| CN117096153A (zh) * | 2023-10-18 | 2023-11-21 | 荣湃半导体（上海）有限公司 | 集成esd的mosfet器件及其制备方法 |
| CN117096153B (zh) * | 2023-10-18 | 2024-01-19 | 荣湃半导体（上海）有限公司 | 集成esd的mosfet器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104752417B (zh) | 可控硅静电保护器件及其形成方法 | |
| US6498357B2 (en) | Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process | |
| CN102623454B (zh) | 具有电磁干扰滤波器的垂直瞬态电压抑制器 | |
| US7205612B2 (en) | Fully silicided NMOS device for electrostatic discharge protection | |
| CN101630683B (zh) | 集成静电放电器件 | |
| CN102969312B (zh) | 一种双向衬底触发的高压esd保护器件 | |
| CN107017248A (zh) | 一种基于浮空阱触发的低触发电压scr结构 | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN101924131B (zh) | 横向扩散mos器件及其制备方法 | |
| CN101937917B (zh) | 一种集成电路中静电放电防护结构 | |
| CN102544115A (zh) | 一种低触发电压高镇流电阻的scr esd保护器件 | |
| CN101752347B (zh) | 一种防静电保护结构及其制作方法 | |
| CN102420245A (zh) | 用于esd防护的低电压触发硅控整流器及其制造方法 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN103178058A (zh) | 一种基于pd soi 的二极管辅助触发esd 保护电路 | |
| CN101017822A (zh) | 半导体器件 | |
| CN103325839A (zh) | 一种mos超势垒整流器件及其制造方法 | |
| CN105489503A (zh) | 半导体结构及其形成方法、静电保护电路 | |
| CN101697355A (zh) | 一种esd用均匀触发半导体硅控整流控制器 | |
| CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN100423256C (zh) | 半导体集成电路中的静电放电保护电路 | |
| CN104538395A (zh) | 一种功率vdmos器件二极管并联式esd防护机构 | |
| CN106206750A (zh) | 三端自带防护功能的垂直型恒流器件及其制造方法 | |
| CN103035637B (zh) | Rfldmos工艺中的esd器件及制造方法 | |
| CN204966494U (zh) | 一种用于增强esd管放电能力的电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120418 |