CN117096153A - 集成esd的mosfet器件及其制备方法 - Google Patents
集成esd的mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN117096153A CN117096153A CN202311345410.5A CN202311345410A CN117096153A CN 117096153 A CN117096153 A CN 117096153A CN 202311345410 A CN202311345410 A CN 202311345410A CN 117096153 A CN117096153 A CN 117096153A
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- doped region
- type heavily
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 11
- 229910010271 silicon carbide Inorganic materials 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- -1 silicon carbide metal-oxide Chemical class 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种集成ESD的MOSFET器件及其制备方法，所述器件包括N型半导体衬底、N型外延层、漏极电极、源极电极和ESD保护结构，该ESD保护结构包括：第一P型阱，位于N型外延层中，包括第二N型重掺区的一部分和第三N型重掺区；第二N型重掺区跨接在第一P型阱和N型外延层；第三N型重掺区与第二N型重掺区相互间隔，第三N型重掺区与源极电极相连；第一P型重掺区，位于第二N型重掺区远离第三N型重掺区的一侧，与第二N型重掺区相互间隔；第一P型重掺区与漏极电极相连。本发明能够有效防护器件的漏端ESD事件，ESD结构泄放能量效率高，防护效果好，与器件的制备工艺兼容，成本低。
Description
技术领域
本发明涉及半导体技术领域，尤指一种集成ESD的MOSFET器件及其制备方法。
背景技术
SiC MOSFET（碳化硅 金属-氧化物半导体场效应晶体管）是一种高效的高压功率器件。相比于硅，碳化硅（SiC）材料具备击穿电场高的优势，这使得SiC MOSFET器件在相同电压规格下，单位面积导通电阻更小，而单位面积功率密度更大。因此最近五年，在新能源车主驱、电源管理系统、充电机等应用场景下，SiC MOSFET器件使用量呈现爆发式增长。
静电释放（ESD，Electrostatic Discharge）会对芯片中的器件产生破坏作用，甚至使器件失效。静电保护是指当带有静电的物体或人体接触芯片时能够迅速消除静电产生的电压或电流，达到保护芯片器件的目的。静电保护是器件设计中一项重要指标。
MOSFET器件的易击穿点包括栅氧层和PN结等部位。因SiC MOSFET的栅氧更容易击穿，目前对SiC MOSFET的ESD保护多集中在栅端的保护。在有从漏端到源端ESD防护需求的场景下，需要一种解决方案来对SiC MOSFET的漏端形成有效保护。
发明内容
本发明的目的是为了克服现有技术中存在的至少部分不足，提供一种集成ESD的MOSFET器件及其制备方法。
本发明提供的技术方案如下：
一种集成ESD的MOSFET器件，包括N型半导体衬底、位于所述N型半导体衬底上表面的N型外延层、位于所述N型半导体衬底下表面的漏极电极、位于所述N型外延层的上方的源极电极和ESD保护结构，所述ESD保护结构具体包括：
第一P型阱，位于所述N型外延层中；
所述第一P型阱包括第二N型重掺区的一部分和第三N型重掺区，所述第二N型重掺区跨接在所述第一P型阱和所述N型外延层，所述第二N型重掺区与所述第三N型重掺区相互间隔，所述第三N型重掺区与所述源极电极相连；
第一P型重掺区，位于所述N型外延层，且位于所述第二N型重掺区远离所述第三N型重掺区的一侧，与所述第二N型重掺区相互间隔；所述第一P型重掺区与所述漏极电极相连。
在一些实施例中，所述ESD保护结构还包括：
第一N型重掺区，位于所述N型外延层，且位于所述第一P型重掺区远离所述第二N型重掺区的一侧，与所述漏极电极相连。
在一些实施例中，所述N型外延层还包括相互间隔的第二P型阱和第三P型阱；
所述第二P型阱包括第四N型重掺区，所述第四N型重掺区与所述源极电极相连；
所述第三P型阱包括第五N型重掺区，所述第五N型重掺区与所述源极电极相连。
在一些实施例中，所述第一P型阱与所述第二P型阱连续。
在一些实施例中，所述第二P型阱还包括第二P型重掺区，所述第二P型重掺区与所述源极电极相连；
所述第三P型阱还包括第三P型重掺区，所述第三P型重掺区与所述源极电极相连。
本发明还提供一种集成ESD的MOSFET器件的制备方法，包括：
提供半导体基底，所述半导体基底包括N型半导体衬底和位于所述N型半导体衬底上表面的N型外延层；
形成ESD保护结构，具体包括：
在所述N型外延层中形成第一P型阱；
形成两个相互间隔的N型重掺区，分别是第二N型重掺区和第三N型重掺区，其中所述第二N型重掺区跨接在所述第一P型阱和所述N型外延层，所述第三N型重掺区位于所述第一P型阱中；
在所述N型外延层形成与所述第二N型重掺区间隔的第一P型重掺区，所述第一P型重掺区位于所述第二N型重掺区远离所述第三N型重掺区的一侧；
在所述N型半导体衬底的下表面形成漏极电极，在所述N型外延层的上方形成源极电极；
使所述第三N型重掺区与所述源极电极相连；
使所述第一P型重掺区与所述漏极电极相连。
在一些实施例中，还包括：在所述N型外延层形成第一N型重掺区，所述第一N型重掺区位于所述第一P型重掺区远离所述第二N型重掺区的一侧；
使所述第一N型重掺区与所述漏极电极相连。
在一些实施例中，还包括：在所述N型外延层还形成两个相互间隔的P型阱，分别是第二P型阱和第三P型阱；
在所述第二P型阱形成第四N型重掺区，在所述第三P型阱形成第五N型重掺区；
使所述第四N型重掺区和所述第五N型重掺区分别与所述源极电极相连。
在一些实施例中，还包括：在所述第二P型阱形成第二P型重掺区，在所述第三P型阱形成所述第三P型重掺区；
使所述第二P型重掺区和所述第三P型重掺区分别与所述源极电极相连。
本发明还提供一种集成ESD的MOSFET器件的制备方法，包括：
提供半导体基底，所述半导体基底包括N型半导体衬底和位于所述N型半导体衬底上表面的N型外延层；
在所述N型外延层形成两个相互间隔的P型阱，分别是第一P型阱和第三P型阱；
在所述第一P型阱形成三个相互间隔的N型重掺区，分别是第二N型重掺区、第三N型重掺区和第四N型重掺区，其中所述第二N型重掺区跨接所述第一P型阱和所述N型外延层；在所述第三P型阱形成第五N型重掺区；
在所述N型外延层形成与所述第二N型重掺区间隔的第一P型重掺区，所述第一P型重掺区位于所述第二N型重掺区远离所述第三N型重掺区的一侧；在所述第一P型阱，以及所述第三N型重掺区和所述第四N型重掺区之间形成第二P型重掺区；在所述第二P型阱，以及所述第五N型重掺区远离所述第四N型重掺区一侧形成第三P型重掺区；
在所述N型半导体衬底的下表面形成漏极电极，在所述N型外延层的上方形成源极电极；
使所述第三N型重掺区、所述第四N型重掺区、所述第五N型重掺区、所述第二P型重掺区和所述第三P型重掺区分别与所述源极电极相连；
使所述第一P型重掺区与所述漏极电极相连。
通过本发明提供的一种集成ESD的MOSFET器件及其制备方法，至少能够带来以下有益效果：
1、本发明的保护窗口高于击穿电压承诺值，且低于栅氧击穿值，能有效防护MOSFET器件的漏端ESD事件。
2、本发明提出的ESD结构在器件被触发后，电流随电压的变化斜率极大，使得ESD电流通过时压降低，有助于降低ESD功耗，提高ESD防护等级。
3、本发明提出的ESD结构泄放能量效率高，占用面积小，成本低，且ESD结构的形成是和形成MOSFET器件的工艺步骤同步进行，不会增加芯片制作成本。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对一种集成ESD的MOSFET器件及其制备方法的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明提供的集成ESD的MOSFET器件的一个实施例的结构示意图；
图2是本发明提供的集成ESD的MOSFET器件的原理图；
图3是本发明提供的ESD保护结构的电学表现示意图；
图4是本发明提供的集成ESD的MOSFET器件的制备方法的一个实施例的流程图；
图5~图10是本发明提供的集成ESD的MOSFET器件的制备方法的另一个实施例中部分阶段获得的器件结构示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘制了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
ESD保护电路并联于正常电路中，当电路正常工作时，它处于截止状态（高阻态），不影响线路正常工作，当电路出现异常过压并达到其击穿电压时，它迅速由高阻态变为低阻态，给瞬间电流提供低阻抗导通路径，同时把异常高压箝制在一个安全水平之内，从而保护被保护IC或线路；当异常过压消失，其恢复至高阻态，电路正常工作。
本发明通过在MOSFET器件的漏-源端并联PNPN结构的ESD保护电路，实现了MOSFET器件的漏端到源端的ESD保护，其中，MOSFET器件的结构原理图如图2所示。
下面进行具体阐述。
在本发明的一个实施例中，如图1所示，一种集成ESD的MOSFET器件，包括：
N型半导体衬底100、位于N型半导体衬底上表面的N型外延层110、位于N型半导体衬底下表面的漏极电极120、位于N型外延层的上方的源极电极130和ESD保护结构，特征在于，ESD保护结构包括：
第一P型阱140，位于N型外延层110中；
第一P型阱140包括第二N型重掺区150的一部分和与之间隔的第三N型重掺区141，第二N型重掺区跨接在第一P型阱和N型外延层；第三N型重掺区与源极电极相连；
第一P型重掺区160，位于N型外延层，且位于第二N型重掺区远离第三N型重掺区的一侧，与第二N型重掺区相互间隔；第一P型重掺区与漏极电极相连。
具体地，如图1所示，分成AA和BB两部分，其中BB部分与传统的MOSFET结构相同，BB部分包括N型半导体衬底100、N型外延层110、漏极电极120、源极电极130、栅极氧化层201和栅极202，N型外延层包括相互间隔的第二P型阱180和第三P型阱190，第二P型阱180包括第四N型重掺区181，第三P型阱包括第五N型重掺区191，第四N型重掺区181与源极电极相连，第五N型重掺区191与源极电极相连。
在有些实施例中，BB部分还包括：第二P型阱还包括第二P型重掺区182，第二P型重掺区与源极电极相连；第三P型阱还包括第三P型重掺区192，第三P型重掺区与源极电极相连。
为了实现漏-源端的ESD保护，在AA侧增加了ESD保护结构，该ESD保护结构包括第一P型阱、第二N型重掺区、第三N型重掺区和第一P型重掺区，提供了如图2所示的结构并联在MOSFET器件的漏-源端，提供了两条从漏端至源端的通路，分别是：
1）漏端->第一P型重掺区（P+）->N型外延层（N)->第二N型重掺区（N+）->第一P型阱(P)->第三N型重掺区（N+）->源端。
2）漏端->第一P型重掺区（P+）->N型外延层（N)->第一P型阱(P)->第三N型重掺区（N+）->源端。
其中，第二N型重掺区是跨接在第一P型阱和N型外延层，其第一端位于N型外延层中，第二端位于第一P型阱中；第一P型重掺区和第三N型重掺区设在第二N型重掺区的两侧，第一P型重掺区在第二N型重掺区的第一端侧，第三N型重掺区在第二N型重掺区的第二端侧。
该ESD保护结构的电学表现示意图如图3所示。该ESD保护结构的保护窗口高于击穿电压承诺值（即器件BV承诺值），且低于栅氧击穿值（即Oxide击穿值），能有效防护MOSFET器件的漏端ESD事件。器件BV承诺值是指保证器件正常工作的漏-源电压值的最大值。
当漏-源电压小于器件BV承诺值时，该ESD结构不被触发，这样对正常工作无影响。当漏-源电压大于器件BV承诺值时，该ESD结构被触发，被触发后电流随电压的变化斜率极大，使得ESD电流通过时压降低，有助于降低ESD功耗，提高ESD防护等级。该ESD结构泄放能量效率高，占用面积小，成本低。
图1中ESD保护结构是在传统MOSFET结构的左边，这只是一个示例，ESD保护结构也可以设计在传统MOSFET结构的右边。图1中BB部分是参照平面结构的SiC MOSFET器件的结构，栅极结构位于N型外延层之上，实际上BB部分也可以参照沟槽结构的SiC MOSFET器件的结构，栅极结构埋入到N型外延层中。
半导体衬底和外延层包括但不限于硅（Si）、碳化硅（SiC）等。
在有些实施例中，第一P型阱与第二P型阱连续。
图1中第一P型阱与第二P型阱是间隔的，第一P型阱与第二P型阱连续可参考图10。
第一P型阱和第二P型阱可间隔，也可以是一个连续的P型阱，如果是一个连续的P型阱，这样在制备时可以减少生产工序。
在有些实施例中，ESD保护结构还包括：
第一N型重掺区170，位于N型外延层，且位于第一P型重掺区远离第二N型重掺区的一侧，与漏极电极相连。
增加第一N型重掺区，是为了实现更好的欧姆接触。
在本发明的一个实施例中，如图4所示，一种集成ESD的SiC MOSFET器件的制备方法，包括：
步骤S100提供半导体基底，半导体基底包括N型半导体衬底和位于N型半导体衬底上表面的N型外延层；
步骤S200形成ESD保护结构，具体包括：
步骤S210在N型外延层中形成第一P型阱；
步骤S220形成两个相互间隔的N型重掺区，分别是第二N型重掺区和第三N型重掺区，其中第二N型重掺区跨接在第一P型阱和N型外延层，第三N型重掺区位于第一P型阱中；
步骤S230在N型外延层形成与第二N型重掺区间隔的第一P型重掺区，第一P型重掺区位于第二N型重掺区远离第三N型重掺区的一侧；
步骤S240在N型半导体衬底的下表面形成漏极电极，在N型外延层的上方形成源极电极，使第三N型重掺区与源极电极相连，使第一P型重掺区与漏极电极相连。
在一个实施例中，还包括：
步骤S250在N型外延层形成第一N型重掺区，第一N型重掺区位于第一P型重掺区远离第二N型重掺区的一侧；
步骤S251使第一N型重掺区与漏极电极相连。
在一个实施例中，还包括：
步骤S300在N型外延层还形成两个相互间隔的P型阱，分别是第二P型阱和第三P型阱；
步骤S310在第二P型阱形成第四N型重掺区，在第三P型阱形成第五N型重掺区；
步骤S320使第四N型重掺区和第五N型重掺区分别与源极电极相连。
在一个实施例中，还包括：
步骤S300在N型外延层还形成两个相互间隔的P型阱，分别是第二P型阱和第三P型阱；
步骤S310在第二P型阱形成第四N型重掺区，在第三P型阱形成第五N型重掺区；
步骤S320使第四N型重掺区和第五N型重掺区分别与源极电极相连；
步骤S330在第二P型阱形成第二P型重掺区，在第三P型阱形成第三P型重掺区；
步骤S340使第二P型重掺区和第三P型重掺区分别与源极电极相连。
本发明还提供一种集成ESD的 MOSFET器件的制备方法的一个具体应用实施例，包括：
参考图5，提供半导体基底，半导体基底包括N型半导体衬底100和位于N型半导体衬底上表面的N型外延层110。
参考图6，通过光刻定义图形，并注入P型掺杂元素，在N型外延层形成两个相互间隔的P型阱，分别是第一P型阱140和第三P型阱190。
参考图7，通过光刻定义图形，并注入N型掺杂元素，实现5个N型重掺区。其中，在N型外延层形成第一N型重掺区170，在第一P型阱140形成三个相互间隔的N型重掺区，分别是第二N型重掺区150、第三N型重掺区141和第四N型重掺区181，其中在第一P型阱的边缘形成第二N型重掺区150，使第二N型重掺区150跨接第一P型阱140和N型外延层110；在第三P型阱190形成第五N型重掺区191。其中，第一N型重掺区170可选，增加第一N型重掺区可以实现更好的欧姆接触。
参考图8，通过光刻定义图形，并注入P型掺杂元素，实现三个P型重掺区。在第一N型重掺区170与第二N型重掺区150之间形成第一P型重掺区160；在第三N型重掺区141和第四N型重掺区181之间，且紧邻第四N型重掺区181形成第二P型重掺区182；在第三P型阱190，以及第五N型重掺区191远离第四N型重掺区181一侧，且紧邻第五N型重掺区191形成第三P型重掺区192。
参考图9，在N型外延层的上方形成栅极结构，包括栅氧化层201和栅极202。
具体地，对注入后的样品进行退火激活处理，并通过氧化形成栅氧化层201。在栅氧化层的上表面淀积多晶硅，并通过光刻和刻蚀，形成栅条Gate202。
参考图10，淀积介质层203，并通过光刻形成穿过介质层203和栅氧化层201的多个通孔204；在介质层203的上表面淀积金属形成源极电极Drain120和漏极电极Source130，并通过通孔使第三N型重掺区141、第四N型重掺区181、第五N型重掺区191、第二P型重掺区182和第三P型重掺区192分别与源极电极相连；使第一N型重掺区170和第一P型重掺区分别与漏极电极相连。
通过研磨减薄衬底100的厚度，并通过在衬底100的背部金属淀积和合金化工艺，实现背部漏极电极端。
图10中ESD保护结构在AA侧，可以看出，ESD保护结构的形成是和MOSFET器件的制备工艺步骤同步进行，不会增加芯片制作成本。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种集成ESD的MOSFET器件，包括N型半导体衬底、位于所述N型半导体衬底上表面的N型外延层、位于所述N型半导体衬底下表面的漏极电极、位于所述N型外延层的上方的源极电极和ESD保护结构，特征在于，所述ESD保护结构包括：
第一P型阱，位于所述N型外延层中；
所述第一P型阱包括第二N型重掺区的一部分和第三N型重掺区，所述第二N型重掺区跨接在所述第一P型阱和所述N型外延层，所述第二N型重掺区与所述第三N型重掺区相互间隔，所述第三N型重掺区与所述源极电极相连；
第一P型重掺区，位于所述N型外延层，且位于所述第二N型重掺区远离所述第三N型重掺区的一侧，与所述第二N型重掺区相互间隔；所述第一P型重掺区与所述漏极电极相连。
2.根据权利要求1所述的集成ESD的MOSFET器件，其特征在于，所述ESD保护结构还包括：
第一N型重掺区，位于所述N型外延层，且位于所述第一P型重掺区远离所述第二N型重掺区的一侧，与所述漏极电极相连。
3.根据权利要求1-2任一项所述的集成ESD的MOSFET器件，其特征在于，
所述N型外延层还包括相互间隔的第二P型阱和第三P型阱；
所述第二P型阱包括第四N型重掺区，所述第四N型重掺区与所述源极电极相连；
所述第三P型阱包括第五N型重掺区，所述第五N型重掺区与所述源极电极相连。
4.根据权利要求3所述的集成ESD的MOSFET器件，其特征在于，
所述第一P型阱与所述第二P型阱连续。
5.根据权利要求3所述的集成ESD的MOSFET器件，其特征在于，
所述第二P型阱还包括第二P型重掺区，所述第二P型重掺区与所述源极电极相连；
所述第三P型阱还包括第三P型重掺区，所述第三P型重掺区与所述源极电极相连。
6.一种集成ESD的MOSFET器件的制备方法，其特征在于，包括：
提供半导体基底，所述半导体基底包括N型半导体衬底和位于所述N型半导体衬底上表面的N型外延层；
形成ESD保护结构，具体包括：
在所述N型外延层中形成第一P型阱；
形成两个相互间隔的N型重掺区，分别是第二N型重掺区和第三N型重掺区，其中所述第二N型重掺区跨接在所述第一P型阱和所述N型外延层，所述第三N型重掺区位于所述第一P型阱中；
在所述N型外延层形成与所述第二N型重掺区间隔的第一P型重掺区，所述第一P型重掺区位于所述第二N型重掺区远离所述第三N型重掺区的一侧；
在所述N型半导体衬底的下表面形成漏极电极，在所述N型外延层的上方形成源极电极；
使所述第三N型重掺区与所述源极电极相连；
使所述第一P型重掺区与所述漏极电极相连。
7.根据权利要求6所述的制备方法，其特征在于，还包括：
在所述N型外延层形成第一N型重掺区，所述第一N型重掺区位于所述第一P型重掺区远离所述第二N型重掺区的一侧；
使所述第一N型重掺区与所述漏极电极相连。
8.根据权利要求6所述的制备方法，其特征在于，还包括：
在所述N型外延层还形成两个相互间隔的P型阱，分别是第二P型阱和第三P型阱；
在所述第二P型阱形成第四N型重掺区，在所述第三P型阱形成第五N型重掺区；
使所述第四N型重掺区和所述第五N型重掺区分别与所述源极电极相连。
9.根据权利要求8所述的制备方法，其特征在于，还包括：
在所述第二P型阱形成第二P型重掺区，在所述第三P型阱形成所述第三P型重掺区；
使所述第二P型重掺区和所述第三P型重掺区分别与所述源极电极相连。
10.一种集成ESD的MOSFET器件的制备方法，其特征在于，包括：
提供半导体基底，所述半导体基底包括N型半导体衬底和位于所述N型半导体衬底上表面的N型外延层；
在所述N型外延层形成两个相互间隔的P型阱，分别是第一P型阱和第三P型阱；
在所述第一P型阱形成三个相互间隔的N型重掺区，分别是第二N型重掺区、第三N型重掺区和第四N型重掺区，其中所述第二N型重掺区跨接所述第一P型阱和所述N型外延层；在所述第三P型阱形成第五N型重掺区；
在所述N型外延层形成与所述第二N型重掺区间隔的第一P型重掺区，所述第一P型重掺区位于所述第二N型重掺区远离所述第三N型重掺区的一侧；在所述第一P型阱，以及所述第三N型重掺区和所述第四N型重掺区之间形成第二P型重掺区；在所述第二P型阱，以及所述第五N型重掺区远离所述第四N型重掺区一侧形成第三P型重掺区；
在所述N型半导体衬底的下表面形成漏极电极，在所述N型外延层的上方形成源极电极；
使所述第三N型重掺区、所述第四N型重掺区、所述第五N型重掺区、所述第二P型重掺区和所述第三P型重掺区分别与所述源极电极相连；
使所述第一P型重掺区与所述漏极电极相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311345410.5A CN117096153B (zh) | 2023-10-18 | 2023-10-18 | 集成esd的mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311345410.5A CN117096153B (zh) | 2023-10-18 | 2023-10-18 | 集成esd的mosfet器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117096153A true CN117096153A (zh) | 2023-11-21 |
| CN117096153B CN117096153B (zh) | 2024-01-19 |
Family
ID=88777597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311345410.5A Active CN117096153B (zh) | 2023-10-18 | 2023-10-18 | 集成esd的mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117096153B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072273A (en) * | 1990-05-04 | 1991-12-10 | David Sarnoff Research Center, Inc. | Low trigger voltage SCR protection device and structure |
| US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
| US5593911A (en) * | 1995-07-26 | 1997-01-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making ESD protection circuit with three stages |
| US20070278568A1 (en) * | 2006-05-31 | 2007-12-06 | Advanced Analogic Technologies, Inc. | High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same |
| CN102420245A (zh) * | 2010-09-28 | 2012-04-18 | 比亚迪股份有限公司 | 用于esd防护的低电压触发硅控整流器及其制造方法 |
| CN104637934A (zh) * | 2013-11-08 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | Esd保护器件 |
| CN104966735A (zh) * | 2015-05-26 | 2015-10-07 | 株洲南车时代电气股份有限公司 | 一种碳化硅mosfet器件及其制备方法 |
| CN109119483A (zh) * | 2018-11-05 | 2019-01-01 | 深圳市鹏朗贸易有限责任公司 | 一种晶体管及其制作方法 |
| CN110061055A (zh) * | 2018-01-19 | 2019-07-26 | 无锡华润微电子有限公司 | 碳化硅复合mos器件及碳化硅复合mos器件的制作方法 |
| CN113035940A (zh) * | 2021-02-08 | 2021-06-25 | 杰华特微电子股份有限公司 | 一种用于esd防护电路的栅极接地场效应管及其制备方法 |
| CN115566015A (zh) * | 2021-08-20 | 2023-01-03 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN116259613A (zh) * | 2022-12-27 | 2023-06-13 | 荣湃半导体（上海）有限公司 | 一种电容隔离器、半导体器件 |
-
2023
- 2023-10-18 CN CN202311345410.5A patent/CN117096153B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072273A (en) * | 1990-05-04 | 1991-12-10 | David Sarnoff Research Center, Inc. | Low trigger voltage SCR protection device and structure |
| US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
| US5593911A (en) * | 1995-07-26 | 1997-01-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making ESD protection circuit with three stages |
| US20070278568A1 (en) * | 2006-05-31 | 2007-12-06 | Advanced Analogic Technologies, Inc. | High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same |
| CN102420245A (zh) * | 2010-09-28 | 2012-04-18 | 比亚迪股份有限公司 | 用于esd防护的低电压触发硅控整流器及其制造方法 |
| CN104637934A (zh) * | 2013-11-08 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | Esd保护器件 |
| CN104966735A (zh) * | 2015-05-26 | 2015-10-07 | 株洲南车时代电气股份有限公司 | 一种碳化硅mosfet器件及其制备方法 |
| CN110061055A (zh) * | 2018-01-19 | 2019-07-26 | 无锡华润微电子有限公司 | 碳化硅复合mos器件及碳化硅复合mos器件的制作方法 |
| CN109119483A (zh) * | 2018-11-05 | 2019-01-01 | 深圳市鹏朗贸易有限责任公司 | 一种晶体管及其制作方法 |
| CN113035940A (zh) * | 2021-02-08 | 2021-06-25 | 杰华特微电子股份有限公司 | 一种用于esd防护电路的栅极接地场效应管及其制备方法 |
| CN115566015A (zh) * | 2021-08-20 | 2023-01-03 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US20230055721A1 (en) * | 2021-08-20 | 2023-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacturing the same |
| CN116259613A (zh) * | 2022-12-27 | 2023-06-13 | 荣湃半导体（上海）有限公司 | 一种电容隔离器、半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117096153B (zh) | 2024-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9129982B2 (en) | Semiconductor device and manufacturing method | |
| US7968936B2 (en) | Quasi-vertical gated NPN-PNP ESD protection device | |
| JP5781191B2 (ja) | 炭化珪素半導体装置 | |
| US8531005B2 (en) | Devices with zener triggered ESD protection | |
| WO2009088422A2 (en) | Reduced mask configuration for power mosfets with electrostatic discharge (esd) circuit protection | |
| CN104282686B (zh) | 宽带隙半导体装置 | |
| US10601413B2 (en) | Power switching devices with DV/DT capability and methods of making such devices | |
| US11652167B2 (en) | Semiconductor device having junction termination structure and method of formation | |
| US11798981B2 (en) | 4H—SiC electronic device with improved short-circuit performances, and manufacturing method thereof | |
| CN110739303A (zh) | 集成ESD防护的Trench VDMOS器件及制造方法 | |
| JP3869580B2 (ja) | 半導体装置 | |
| CN117096153B (zh) | 集成esd的mosfet器件及其制备方法 | |
| US8866228B2 (en) | Diode and electrostatic discharge protection circuit including the same | |
| US20230411446A1 (en) | Gate trench power semiconductor devices having trench shielding patterns formed during the well implant and related methods | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| JP2004273647A (ja) | 半導体素子及びその製造方法 | |
| CN214279985U (zh) | 一种提高防静电能力的mosfet器件 | |
| KR102670357B1 (ko) | SiC 기반 보호 디바이스를 위한 구조 및 방법 | |
| US20200395456A1 (en) | Semiconductor device | |
| CN117015852A (zh) | 具有传感器元件的宽带隙半导体器件 | |
| KR20240078639A (ko) | SiC 기반 보호 디바이스를 위한 구조 및 방법 | |
| CN115206962A (zh) | 一种esd防护结构及器件 | |
| CN117878058A (zh) | 自适应短路保护的晶体管结构和制造方法和晶体管结构 | |
| CN115579387A (zh) | 包括突出区的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |