CN102856323A - 一种瞬态电压抑制器及其应用 - Google Patents

Abstract

本发明公开了一种瞬态电压抑制器，包括P衬底；P衬底上嵌设有N阱、第一N+有源注入区和第一P+有源注入区；N阱上嵌设有第二N+有源注入区和第二P+有源注入区；P衬底与N阱的交界处嵌设有第三N+有源注入区；第一N+有源注入区与第三N+有源注入区之间的P衬底上设有栅区，第二N+有源注入区通过金属线引出作为瞬态电压抑制器的阳极，栅区通过金属线与第一N+有源注入区和第一P+有源注入区相连并引出作为瞬态电压抑制器的阴极。本发明瞬态电压抑制器具备相对较低的触发电压，相对较高的维持电压，回滞很小，ESD导通能力很强，具有较强的ESD防护能力。

Description

一种瞬态电压抑制器及其应用

技术领域

本发明属于片外集成电路静电防护技术领域，具体涉及一种瞬态电压抑制器及其应用。

背景技术

随着半导体集成电路产业的发展，ESD(Electrostatic Discharge，静电放电)问题一直是该领域令人困扰的难题。做好集成电路的静电防护对一个电子系统的可靠性极其重要。当前电子器件日益趋向小型化、高密度和多功能化，特别是像时尚消费电子和便携式产品等对主板面积要求比较严格的应用，很容易受到静电放电的影响。静电是时时刻刻到处存在的，在60年代，随着对静电非常敏感的MOS器件的出现，静电放电问题也应运而生，到70年代静电放电问题越来越来严重，80～90年代，随着集成电路的密度越来越大，一方面其二氧化硅膜的厚度越来越薄(微米变到纳米)，静电的承受能力越来越低；另一方面，产生和积累静电的材料如塑料，橡胶等大量使用，使得静电越来越普遍存在，仅美国电子工业每年因静电造成的损失达几百亿美元，因此静电破坏已成为电子工业的隐形杀手，是电子工业普遍存在的“硬病毒”，已引起了人们的广泛关注。

目前对于集成电路的ESD防护问题的解决方案，通常有两种，一是在集成电路内部的I/O(输入/输出)接口内制作一个静电放电防护器件；另一方面是在PCB(印刷电路板)上放置瞬态电压抑制器来增加系统的可靠性。对于一个可靠的电子系统，这两级的防护都是必要的。瞬态电压抑制器作为一种板级静电放电防护器件，要求它具有如下特点：较高的静电防护能力，较低的寄生电容值，合适的工作电压、触发电压和钳位电压等等。一般的瞬态电压抑制器的电流电压特性曲线如图1所示。在系统正常工作下对应的电流为漏电流，它的值要足够小。触发电压和最大钳位电压要在ESD窗口内。瞬态电压抑制器的ESD窗口是指系统的工作电压和系统失效时的电压所构成的一个电压范围。在最大钳位电压下达到的峰值电流体现了瞬态电压抑制器的ESD电流泄放能力，即它的鲁棒性。对于传统的瞬态电压抑制器，其结构由普通的齐纳二极管实现，这样导致它的寄生电阻较大，最大钳位电压偏高，难以满足系统的ESD窗口。

公开号为US7579632B2的美国专利公开了一种新颖的工艺，来制造瞬态电压抑制器，改进了传统的瞬态电压抑制器的寄生电阻较大的缺点。但是开发这样一种工艺需要耗费较大的资金。其提出的新型瞬态电压抑制器是基于CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺标准制作的，成本非常低。在标准的CMOS工艺中，主要的ESD防护器件有这样三大类：二极管、GGMOS(Gate Grounded Metal Oxide Semiconductor，栅接地金属氧化物半导体)器件和SCR(Silicon Controlled Rectifier，可控硅)器件。其中二极管触发电压过低，应用范围较小；SCR的防护能力非常好，但是它的维持电压较低，触发电压较高，它的特性曲线有较大的回滞现象，很难直接用于ESD防护。

GGMOS具有较低的触发电压和较高的维持电压，但是防护能力较差；其结构及等效电路如图2所示：GGMOS器件包括一个P衬底101，两个N+有源注入区102～103，一个P+有源注入区104，一个栅105，一个场氧隔离106。MOS管M即表示整个GGMOS器件，P衬底101和两个N+有源注入区102～103构成寄生三极管Q，R代表P衬底101上从N+有源注入区103到P+有源注入区104之间的寄生电阻。GGMOS器件的ESD防护能力主要由寄生三极管Q决定，当ESD脉冲来临时，N+有源注入区102和P衬底101构成的PN结发生雪崩击穿导致寄生三极管Q开启来泄放ESD电流。由于GGMOS器件的中寄生三极管本身比较脆弱，所以GGMOS器件的ESD防护能力较差；但是它有较高的维持电压，不容易发生栓锁，使得该器件广泛应用于集成电路ESD防护领域。

发明内容

针对现有技术所存在的上述技术缺陷，本发明提供了一种瞬态电压抑制器，在具备触发电压低，维持电压高的优良特性基础上，具有较强的ESD防护能力。

一种瞬态电压抑制器，包括：P衬底；

所述的P衬底上嵌设有N阱、第一N+有源注入区和第一P+有源注入区；所述的N阱上嵌设有第二N+有源注入区和第二P+有源注入区；P衬底与N阱的交界处嵌设有第三N+有源注入区；

所述的第二P+有源注入区与第二N+有源注入区和第三N+有源注入区左右相邻；所述的第一N+有源注入区与第三N+有源注入区和第一P+有源注入区左右相邻；

所述的第一N+有源注入区与第三N+有源注入区之间的P衬底上设有栅区，第一N+有源注入区与第一P+有源注入区通过场氧隔离；

所述的第二N+有源注入区通过金属线引出作为瞬态电压抑制器的阳极，所述的栅区通过金属线与第一N+有源注入区和第一P+有源注入区相连并引出作为瞬态电压抑制器的阴极。

优选地，所述的第二P+有源注入区的宽度为2～4um；能够兼顾三极管正常导通以及器件在芯片上占用的面积。

优选地，所述的第二N+有源注入区与第二P+有源注入区的间距为0～1um；能够较好地触发SCR工作。

优选地，所述的第二P+有源注入区与第三N+有源注入区的间距为1～3um；能够获得较低的导通电阻。

优选地，瞬态电压抑制器的阴阳两极间跨接有多条二极管导向支路；所述的二极管导向支路由两个二极管组成，其中，第一二极管的阴极接瞬态电压抑制器的阳极，第一二极管的阳极与第二二极管的阴极相连并作为I/O(输入/输出)接口，第二二极管的阳极接瞬态电压抑制器的阴极并接地；这样可以保护多条线路，减少了防护器件的使用量，既节省了成本，又提高了整个电子系统的稳定性。

本发明瞬态电压抑制器的等效电路由一MOS管M、三个三极管Q1～Q3和两个电阻R1～R2组成；其中，三极管Q1的发射极与电阻R1的一端、MOS管M的源极和栅极相连并构成瞬态电压抑制器的阴极，电阻R1的另一端与三极管Q2的集电极、MOS管M的阱电极和三极管Q1的基极相连，三极管Q1的集电极与MOS管M的漏极、电阻R2的一端、三极管Q3的发射极和三极管Q2的基极相连，三极管Q2的发射极与三极管Q3的基极相连，电阻R2的另一端与三极管Q3的集电极相连并构成瞬态电压抑制器的阳极。

MOS管M为NMOS管，三极管Q1和Q3为NPN型三极管，三极管Q2为PNP型三极管。

MOS管M由第一N+有源注入区(源极)、第一P+有源注入区(漏极)、第三N+有源注入区(阱电极)和栅区(栅极)构成；三极管Q1为MOS管M的寄生三极管，其由第三N+有源注入区(集电极)、第一N+有源注入区(发射极)和P衬底(基极)组成；三极管Q2由第二P+有源注入区(发射极)、N阱(基极)和P衬底(集电极)组成，三极管Q1和三极管Q2构成一个SCR，其为ESD电流主要的泄放通道；三极管Q3由第二P+有源注入区(基极)和N阱(发射极和集电极)组成，第二P+有源注入区左侧的N阱为Q3的集电极，右侧的N阱为Q3的发射极；电阻R1为P衬底中从第一N+有源注入区到第一P+有源注入区之间的等效电阻，电阻R2为N阱中从第二N+有源注入区到第三N+有源注入区之间的等效电阻。

一种插指式瞬态电压抑制器，包括多个上述瞬态电压抑制器；多个瞬态电压抑制器共用一个P衬底，多个瞬态电压抑制器阳极共连作为插指式瞬态电压抑制器的阳极，多个瞬态电压抑制器阴极共连作为插指式瞬态电压抑制器的阴极。

优选地，插指式瞬态电压抑制器的阴阳两极间跨接有多条二极管导向支路；所述的二极管导向支路由两个二极管组成，其中，第一二极管的阴极接插指式瞬态电压抑制器的阳极，第一二极管的阳极与第二二极管的阴极相连并作为I/O接口，第二二极管的阳极接插指式瞬态电压抑制器的阴极并接地；这样可以保护多条线路，减少了防护器件的使用量，既节省了成本，又提高了整个电子系统的稳定性。

本发明的工作原理为：当在器件的阳极有足够大的ESD脉冲电压时，N阱与P衬底构成的反偏PN结发生雪崩击穿，产生雪崩电流，该电流使器件内寄生的三极管先开启工作，即瞬态电压抑制器被触发。当器件的电流达到一定的数值时，器件内部的寄生SCR相继开启来导通ESD电流。这时寄生的SCR路径是主要的ESD电流导通路径，MOS管辅助导通ESD电流，而MOS管主要控制器件的触发电压和维持电压的作用。

本发明瞬态电压抑制器具备相对较低的触发电压，相对较高的维持电压，而且触发电压与维持电压相差不大，器件的回滞很小，这与GGMOS器件类似，故本发明器件的小回滞的特性可使其适合作为单独的ESD防护器件，用于板级防护。本发明器件的ESD导通能力很强，导通电阻很小，适合于防护水平要求高的板级ESD防护应用，显示了良好的ESD钳位特性，单位面积的ESD防护能力可与SCR器件相当。

附图说明

图1为传统瞬态电压抑制器的电流电压特性曲线示意图。

图2(a)为GGMOS器件的结构示意图。

图2(b)为GGMOS器件的等效电路图。

图3为本发明瞬态电压抑制器的结构示意图。

图4为本发明瞬态电压抑制器的等效电路图。

图5为本发明瞬态电压抑制器的版图。

图6为本发明瞬态电压抑制器与GGMOS器件和LVTSCR器件的电流电压特性曲线示意图。

图7为本发明插指型瞬态电压抑制器的版图。

图8为本发明单个瞬态电压抑制器与插指型瞬态电压抑制器的电流电压特性曲线示意图。

图9为本发明多接口型瞬态电压抑制器的等效电路图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案及其工作原理进行详细说明。

实施例1

如图3和图5所示，一种瞬态电压抑制器，包括P衬底10；

P衬底10上嵌设有N阱20、第一N+有源注入区31和第一P+有源注入区41；N阱20上嵌设有第二N+有源注入区32和第二P+有源注入区42；P衬底10与N阱20的交界处嵌设有第三N+有源注入区33；

第二P+有源注入区42与第二N+有源注入区32和第三N+有源注入区33左右相邻；第一N+有源注入区31与第三N+有源注入区33和第一P+有源注入区41左右相邻；

第一N+有源注入区31与第三N+有源注入区33之间的P衬底10上设有栅区5，第一N+有源注入区31与第一P+有源注入区41通过场氧6隔离；

第二N+有源注入区32通过金属线引出作为瞬态电压抑制器的阳极，栅区5通过金属线与第一N+有源注入区31和第一P+有源注入区41相连并引出作为瞬态电压抑制器的阴极。

本实施方式中，P衬底10的宽度为21.8um，长度为40um；N阱20的宽度为12um；

第二N+有源注入区32的宽度为4um，第二P+有源注入区42的宽度为4um，第二N+有源注入区32与第二P+有源注入区42的间距为1um；

第三N+有源注入区33的宽度为2um(且在N阱20和P衬底10上左右各占有1um)；第三N+有源注入区33与第二P+有源注入区42的间距为2um；

第一N+有源注入区31的宽度为4um，其与第三N+有源注入区33的间距为0.8um。

第一P+有源注入区41的宽度为2um，其与第一N+有源注入区31的间距为2um；

如图4所示，本实施方式的等效电路由一MOS管M、三个三极管Q1～Q3和两个电阻R1～R2组成；其中，三极管Q1的发射极与电阻R1的一端、MOS管M的源极和栅极相连并构成瞬态电压抑制器的阴极，电阻R1的另一端与三极管Q2的集电极、MOS管M的阱电极和三极管Q1的基极相连，三极管Q1的集电极与MOS管M的漏极、电阻R2的一端、三极管Q3的发射极和三极管Q2的基极相连，三极管Q2的发射极与三极管Q3的基极相连，电阻R2的另一端与三极管Q3的集电极相连并构成瞬态电压抑制器的阳极。MOS管M为NMOS管，三极管Q1和Q3为NPN型三极管，三极管Q2为PNP型三极管。

MOS管M由第一N+有源注入区(源极)、第一P+有源注入区(漏极)、第三N+有源注入区(阱电极)和栅区(栅极)构成；三极管Q1为MOS管M的寄生三极管，其由第三N+有源注入区(集电极)、第一N+有源注入区(发射极)和P衬底(基极)组成；三极管Q2由第二P+有源注入区(发射极)、N阱(基极)和P衬底(集电极)组成，三极管Q1和三极管Q2构成一个SCR，其为ESD电流主要的泄放通道；三极管Q3由第二P+有源注入区(基极)和N阱(发射极和集电极)组成，第二P+有源注入区左侧的N阱为Q3的集电极，右侧的N阱为Q3的发射极；电阻R1为P衬底中从第一N+有源注入区到第一P+有源注入区之间的等效电阻，电阻R2为N阱中从第二N+有源注入区到第三N+有源注入区之间的等效电阻。

当在器件的阳极有足够大的ESD脉冲电流时，由N阱与P衬底构成的反偏PN结发生雪崩击穿，产生雪崩电流。该雪崩电流使由P衬底与第一N+有源注入区构成的PN结正偏，寄生三极管Q1开启，从而器件能在较高的维持电压下泄放ESD电流。

本实施方式的等效电路中，与三极管Q1构成正反馈的三极管Q2的集电极不是直接接到器件的阳极，而是通过一个三极管Q3来连接到器件的阳极；故当寄生三极管Q1开启后，由于Q1的集电极是通过电阻R2来连接到阳极，所以只有当流过电阻R2上的电流足够大使得它上面的压降达到一定的数值才能使三极管Q3导通，从而从阳极到三极管Q2的集电极才能导通电流。所以只有当Q3导通时才能引发三极管Q1和三极管Q2构成的SCR结构的正反馈效应。因为从三极管Q3的集电极到它的基极有一定的压降，所以当器件进入SCR的工作状态后，能使器件的维持电压在一个较高的数值。因为器件最终进入SCR工作状态，所以有较强的ESD电流泄放能力，即较强的鲁棒性。

图6所示了本实施方式与LVTSCR器件、GGMOS器件的TLP(Transmission-Line Pulse，传输线脉冲)测试数据对比。从图中可以明显地看出，LVTSCR器件的维持电压过低，GGMOS器件的ESD电流导通能力较差，器件本身过早失效，而本发明则有较高的维持电压，较强的ESD电流导通能力，其曲线的大致轮廓与图1中的类似。

实施例2

如图7所示，一种插指式瞬态电压抑制器，包括两个如实施例1所述的瞬态电压抑制器；两个瞬态电压抑制器共用一个P衬底，两个瞬态电压抑制器阳极共连作为插指式瞬态电压抑制器的阳极，两个瞬态电压抑制器阴极共连作为插指式瞬态电压抑制器的阴极。

插指式瞬态电压抑制器能够进一步增强器件的ESD电流导通能力；在0.35um标准CMOS工艺下制造，通过图8中的实测实验数据可以看出两个插指瞬态电压抑制器的ESD电流导通能力相对单个瞬态电压抑制器更强，器件的触发电压和维持电压基本保持不变，电流导通能力更强。对于实际的ESD防护水平需求，可以将3个，甚至多个器件并联做成更多插指的瞬态电压抑制器。

为了可以对电子系统中的多条线路进行ESD防护，可使用一些导向二极管做成多接口的瞬态电压抑制器，其电路图如图9所示；该瞬态电压抑制器有两个I/O接口，其包括一个ESD电流泄放器件Z和两条二极管导向支路，ESD电流泄放器件Z可以为实施例1中的单个瞬态电压抑制器，也可以为实施例2中由两个或多个瞬态电压抑制器并联构成的插指式瞬态电压抑制器；

二极管导向支路由两个二极管组成，其中，第一二极管D1/D3的阴极接ESD电流泄放器件Z的阳极，第一二极管D1/D3的阳极与第二二极管D2/D4的阴极相连并作为I/O接口，第二二极管D2/D4的阳极接ESD电流泄放器件Z的阴极并接地。

对于I/O1端口，二极管D1的作用是将I/O1端口上的ESD电流引向ESD电流泄放器件Z，二极管D2的作用是泄放从地到I/O1端口的反向ESD电流；对于I/O2端口，二极管D3的作用是将I/O2端口上的ESD电流引向ESD电流泄放器件Z，二极管D4的作用是泄放从地到I/O2端口的反向ESD电流。

Claims (9)

1.一种瞬态电压抑制器，包括P衬底；其特征在于：

所述的P衬底上嵌设有N阱、第一N+有源注入区和第一P+有源注入区；所述的N阱上嵌设有第二N+有源注入区和第二P+有源注入区；P衬底与N阱的交界处嵌设有第三N+有源注入区；

所述的第二P+有源注入区与第二N+有源注入区和第三N+有源注入区左右相邻；所述的第一N+有源注入区与第三N+有源注入区和第一P+有源注入区左右相邻；

所述的第一N+有源注入区与第三N+有源注入区之间的P衬底上设有栅区，第一N+有源注入区与第一P+有源注入区通过场氧隔离；

所述的第二N+有源注入区通过金属线引出作为瞬态电压抑制器的阳极，所述的栅区通过金属线与第一N+有源注入区和第一P+有源注入区相连并引出作为瞬态电压抑制器的阴极。

2.根据权利要求1所述的瞬态电压抑制器，其特征在于：所述的第二P+有源注入区的宽度为2～4um。

3.根据权利要求1所述的瞬态电压抑制器，其特征在于：所述的第二N+有源注入区与第二P+有源注入区的间距为0～1um。

4.根据权利要求1所述的瞬态电压抑制器，其特征在于：所述的第二P+有源注入区与第三N+有源注入区的间距为1～3um。

5.根据权利要求1所述的瞬态电压抑制器，其特征在于：瞬态电压抑制器的阴阳两极间跨接有多条二极管导向支路。

6.根据权利要求5所述的瞬态电压抑制器，其特征在于：所述的二极管导向支路由两个二极管组成；其中，第一二极管的阴极接瞬态电压抑制器的阳极，第一二极管的阳极与第二二极管的阴极相连并作为I/O接口，第二二极管的阳极接瞬态电压抑制器的阴极并接地。

7.一种插指式瞬态电压抑制器，其特征在于：包括多个如权利要求1～6任一权利要求所述的瞬态电压抑制器；多个瞬态电压抑制器共用一个P衬底，多个瞬态电压抑制器阳极共连作为插指式瞬态电压抑制器的阳极，多个瞬态电压抑制器阴极共连作为插指式瞬态电压抑制器的阴极。

8.根据权利要求7所述的插指式瞬态电压抑制器，其特征在于：插指式瞬态电压抑制器的阴阳两极间跨接有多条二极管导向支路。

9.根据权利要求8所述的插指式瞬态电压抑制器，其特征在于：所述的二极管导向支路由两个二极管组成，其中，第一二极管的阴极接插指式瞬态电压抑制器的阳极，第一二极管的阳极与第二二极管的阴极相连并作为I/O接口，第二二极管的阳极接插指式瞬态电压抑制器的阴极并接地。

Images