CN114927535B - 具有双三维全包围保护环的x射线检测器及制备方法 - Google Patents
具有双三维全包围保护环的x射线检测器及制备方法 Download PDFInfo
- Publication number
- CN114927535B CN114927535B CN202210549577.2A CN202210549577A CN114927535B CN 114927535 B CN114927535 B CN 114927535B CN 202210549577 A CN202210549577 A CN 202210549577A CN 114927535 B CN114927535 B CN 114927535B
- Authority
- CN
- China
- Prior art keywords
- ring
- protection
- conductive type
- substrate
- type protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 164
- 238000005520 cutting process Methods 0.000 claims abstract description 15
- 230000005684 electric field Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000009977 dual effect Effects 0.000 claims 4
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 92
- 230000001681 protective effect Effects 0.000 description 16
- 230000002829 reductive effect Effects 0.000 description 11
- 238000001514 detection method Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
- H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明涉及一种具有双三维全包围保护环的X射线检测器及制备方法。其包括具有第一导电类型的衬底以及制备于所述衬底中心区的像素单元区，其中，所述像素单元区与所在衬底的正面对应；在所述衬底内设置用于吸收表面电流并降低电场梯度的第二导电类型保护内环以及用于隔离切割面漏电的第一导电类型保护外环，其中，所述第一导电类型保护外环以及第二导电类型保护内环均环绕包围像素单元区，第二导电类型保护内环位于第一导电类型保护外环所围合的区域内。本发明能有效减少保护环死区，提高击穿电压，降低机械划片切割的影响，提高制备的良率，降低制备成本，安全可靠。
Description
技术领域
本发明涉及一种X射线检测器及制备方法，尤其是一种具有双三维全包围保护环的X射线检测器及制备方法。
背景技术
目前，X射线像素阵列检测器大多数是基于平面保护环设计，通过多个平面保护环，一方面隔离切割道边缘的缺陷对检测器件体的影响，另一方面可平滑检测器边缘的电场强度，增大检测器的击穿电压。
对现有基于平面保护环的X射线检测器，平面保护环在工作时，会增大死区面积。此外，采用机械划片方式对X射线检测器切割分离时，切割时，容易损伤或影响到X射线检测器，导致制备X射线检测器的良率降低，制造成本增加。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具有双三维全包围保护环的X射线检测器及制备方法，其能有效减少保护环死区，提高击穿电压，降低机械划片切割的影响，提高制备的良率，降低制备成本，安全可靠。
按照本发明提供的技术方案，所述具有双三维全包围保护环的X射线检测器，包括具有第一导电类型的衬底以及制备于所述衬底中心区的像素单元区，其中，所述像素单元区与所在衬底的正面对应；
在所述衬底内设置用于吸收表面电流并降低电场梯度的第二导电类型保护内环以及用于隔离切割面漏电的第一导电类型保护外环，其中，所述第一导电类型保护外环以及第二导电类型保护内环均环绕包围像素单元区，第二导电类型保护内环位于第一导电类型保护外环所围合的区域内。
所述像素单元区包括若干相互独立的像素单元体，所述像素单元体包括制备于衬底内的第二导电类型像素块以及与所述第二导电类型像素块欧姆接触的像素单元体电极，其中，
在衬底内，第二导电类型像素块从所述衬底的正面向指向所述衬底背面的方向垂直延伸。
第二导电类型保护内环包括制备于衬底内的保护内环槽以及制备于所述保护内环槽内的第二导电类型保护槽内体，其中，
保护内环槽环绕包围像素单元区，保护内环槽从衬底的正面向指向所述衬底背面的方向垂直延伸，保护内环槽的槽底位于第二导电类型像素块的下方。
所述第二导电类型保护槽内体通过填充方式或离子注入方式制备于所述保护内环槽内，所述第二导电类型保护槽内体与衬底正面上的保护内环电极欧姆接触。
所述第一导电类型保护外环包括第一导电类型保护上环以及与所述第一导电类型保护上环所围合区域对应的第一导电类型保护下环，其中，
第一导电类型保护上环从衬底的正面向指向所述衬底的背面方向垂直延伸，保护内环槽位于第一导电类型保护上环所围合的区域内，第一导电类型保护上环的下端部位于保护内环槽的槽底下方；
第一导电类型保护下环从衬底的背面向指向所述衬底的正面方向垂直延伸，第一导电类型保护下环与第二导电类型保护内环对应，且第一导电类型保护下环的上端部与第一导电类型保护上环的下端部交叠。
所述第一导电类型保护上环包括制备于衬底内的保护外环槽以及制备于所述保护外环槽内的第一导电类型保护槽内体，其中，
第二导电类型保护内环以及像素单元区均位于保护外环槽的内圈，保护外环槽的槽底位于保护内环槽槽底的下方，第一导电类型保护槽内体与衬底正面上的保护外环上电极欧姆接触。
通过在衬底的背面制备背面环槽以及位于所述背面环槽内第一导电类型背面环槽内体，以在衬底内形成第一导电类型保护下环，其中，所述背面环槽与第二导电类型保护内环的保护内环槽环正对应。
在衬底的背面还设置第一导电类型背面接触层以及与所述第一导电类型背面接触层欧姆接触的背面金属层，且所述背面金属层与第一导电类型保护下环欧姆接触。
一种具有双三维全包围保护环的X射线检测器的制备方法，用于制备X射线检测器，所述制备方法包括如下步骤：
步骤1、提供第一导电类型的衬底，并在所述衬底正面的中心区制备所需的像素单元区；
步骤2、在上述衬底内制备所需的第一导电类型保护外环以及第二导电类型保护内环；
步骤3、对上述衬底，在所述第一导电类型保护外环的外侧进行所需的划片，以制备得到所需的X射线检测器。
步骤2中，先在衬底内制备得到第二导电类型保护内环，并在制备第二导电类型保护内环的衬底内制备所需的第一导电类型保护外环；
其中，所述第一导电类型保护外环包括第一导电类型保护上环以及与所述第一导电类型保护上环所围合区域对应的第一导电类型保护下环，其中，
第一导电类型保护上环从衬底的正面向指向所述衬底的背面方向垂直延伸，第二导电类型保护内环位于第一导电类型保护上环所围合的区域内，第一导电类型保护上环的下端部位于第二导电类型保护内环下端部的下方；
第一导电类型保护下环从衬底的背面向指向所述衬底的正面方向垂直延伸，第一导电类型保护下环与第二导电类型保护内环对应，且第一导电类型保护下环的上端部与第一导电类型保护上环的下端部交叠。
本发明的优点：利用第二导电类型保护内环能吸收整个检测器的表面电流并降低电场梯度，达到平滑电场分布的目的；利用第一导电类型保护外环能隔离切割面的漏电，从而能有效减少保护环死区，提高击穿电压，降低机械划片切割的影响，提高制备的良率以及检测器的检测性能，降低制备成本。
附图说明
图1为本发明X射线检测器的简化示意图。
图2～图11为本发明具体实施工艺步骤剖视图，其中
图2为本发明在衬底的正面制备得到绝缘氧化层后的剖视图。
图3为本发明在制备得到像素单元注入窗口后的剖视图。
图4为本发明制备得到P+像素块后的剖视图。
图5为本发明制备得到保护内环槽后的剖视图。
图6为本发明制备得到P+保护槽内体后的剖视图。
图7为本发明制备得到保护外环槽后的剖视图。
图8为本发明制备得到N+保护上环后的剖视图。
图9为本发明制备得到N+背面接触层后的剖视图。
图10为本发明制备得到N+保护下环后的剖视图。
图11为本发明制备得到正面金属层以及背面金属层后的剖视图。
附图标记说明：1-衬底、2-P+像素块、3-像素单元体电极、4-P+保护内环、5-保护内环电极、6-保护外环上电极、7-N+保护上环、8-划片道、9-N+背面接触层、10-N+保护下环、11-绝缘氧化层、12-像素单元注入窗口、13-第一掩膜层、14-保护环第一工艺窗口、15-保护内环槽、16-第二掩膜层、17-保护环第二工艺窗口、18-上环接触窗口、19-内环接触窗口、20-背面掩膜层、21-保护环第三工艺窗口、22-背面金属层、23-保护外环槽、24-P+保护槽内体以及25-N+保护槽内体。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1和图11所示：为了能有效减少保护环死区，提高击穿电压，降低机械划片切割的影响，提高制备的良率，降低制备成本，以第一导电类型为N型，第二导电类型为P型为例，本发明包括具有N型的衬底1以及制备于所述衬底1中心区的像素单元区，其中，所述像素单元区与所在衬底1的正面对应；
在所述衬底1内设置用于吸收表面电流并降低电场梯度的P+保护内环4以及用于隔离切割面漏电的N型保护外环，其中，所述N型保护外环以及P+保护内环4均环绕包围像素单元区，P+保护内环4位于N型保护外环所围合的区域内。
具体地，衬底1的导电类型为N型，衬底1可以采用现有常用的半导体材料，具体类型可以根据需要选择，以能满足实际的应用需求为准。采用本技术领域常用的技术手段，在衬底1的中心区制备像素单元区，像素单元区一般位于衬底1的正面，衬底1的正面与所述衬底1的背面正对应，正面与背面为衬底1相对应的两个表面，具体与现有相一致。利用所制备的像素单元区能实现X射线的检测，具体利用像素单元区实现X射线检测的原理以及方式均与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。
本发明实施例中，在衬底1内设置P+保护环4以及N型保护外环，具体地，N型保护外环以及P+保护内环4均环绕包围像素单元区，即P+保护内环4以及N型保护外环均位于像素保护区的外圈，P+保护内环4位于N型保护外环所围合的区域内。具体实施时，利用P+保护内环4能吸收整个检测器的表面电流并降低电场梯度，达到平滑电场分布的目的；利用N型保护外环能隔离切割面的漏电，从而能有效减少保护环死区，提高击穿电压，降低机械划片切割的影响，提高制备的良率以及检测器的检测性能，降低制备成本。
进一步地，所述像素单元区包括若干相互独立的像素单元体，所述像素单元体包括制备于衬底1内的P+像素块2以及与所述P+像素块2欧姆接触的像素单元体电极3，其中，
在衬底1内，P+像素块2从所述衬底1的正面向指向所述衬底1背面的方向垂直延伸。
本发明实施例中，像素单元区内包括若干像素单元体，像素单元体间相互独立，一般地，像素单元体在像素单元区内均匀阵列分布，具体以能满足对X射线检测的目的为准。具体实施时，对任一像素单元体，均包括一P+像素块2以及与所述P+像素块2欧姆接触的像素单元体电机3，P+像素块2可以在N型衬底1内通过离子注入方式得到，P+像素块2从所述衬底1的正面向指向所述衬底1背面的方向垂直延伸；但P+像素块2在衬底1内的深度远小于衬底1的厚度。具体实施时，像素单元区内的像素单元体还可以采用其他常用的形式，具体以能实现对X射线的检测为准，此处不再一一列举说明。
进一步地，P+保护内环4包括制备于衬底1内的保护内环槽15以及制备于所述保护内环槽15内的P+保护槽内体24，其中，
保护内环槽15环绕包围像素单元区，保护内环槽15从衬底1的正面向指向所述衬底1背面的方向垂直延伸，保护内环槽15的槽底位于P+像素块2的下方。
本发明实施例中，为了形成P+保护内环4，在衬底1内设置保护内环槽15，并在所述保护内环槽15内制备P+保护槽内体24，其中，保护内环槽15呈环形，且环绕包围像素单元区，即像素单元区位于保护内环槽15所围合的区域内。保护内环槽15的槽口与衬底1的正面对应，保护内环槽15在衬底1内垂直延伸，保护内环槽15的深度小于衬底1的厚度的，且保护内环槽15的深度大于P+像素块2在衬底1内的深度。
具体实施时，所述P+保护槽内体24通过填充方式或离子注入方式制备于所述保护内环槽15内，所述P+保护槽内体24与衬底1正面上的保护内环电极5欧姆接触。
本发明实施例中，通过填充方式得到P+保护槽内体24时，则所填充的P+保护槽内体24为P导电类型的导电多晶硅，P导电类型的导电多晶硅填满保护内环槽15内，填充导电多晶硅形成P+保护槽内体24的具体方式以及过程均与现有相一致。当然，在制备得到保护内环槽15后，还可对保护内环槽15的侧边采用离子注入方式形成所述P+保护槽内体24，具体采用离子注入方式形式P+保护槽内体24的具体方式以及工艺条件均可与现有相一致，为本技术领域人员所熟知，此处不再赘述。
具体实施时，在衬底1的正面上还设置保护内环电极5，保护内环电极5与P+保护槽内体24欧姆接触，且与衬底1绝缘隔离。具体工作时，保护内环电极5一般接地，以能满足表面电流的吸收，并降低电场梯度。
进一步地，所述N型保护外环包括N+保护上环7以及与所述N+保护上环7所围合区域对应的N+保护下环10，其中，
N+保护上环7从衬底1的正面向指向所述衬底1的背面方向垂直延伸，保护内环槽15位于N+保护上环7所围合的区域内，N+保护上环7的下端部位于保护内环槽15的槽底下方；
N+保护下环10从衬底1的背面向指向所述衬底1的正面方向垂直延伸，N+保护下环10与P+保护内环4对应，且N+保护下环10的上端部与N+保护上环7的下端部交叠。
本发明实施例中，N型保护环包括N+保护上环7以及N+保护下环10，N+保护上环7位于P+保护内环4的外圈，因此，P+保护内环4以及像素单元区均位于N+保护上环7的内圈，N+保护下环10位于P+保护内环4的下方。具体实施时，N+保护上环7从衬底1的正面向指向所述衬底1的背面方向垂直延伸，N+保护上环7的下端部位于保护内环槽15的槽底下方。
N+保护下环10从衬底1的背面向指向所述衬底1的正面方向垂直延伸，即N+保护下环10的下端部与衬底1的背面对应接触。N+保护下环10与N+保护上环7所围合的区域对应，具体是指N+保护下环10所围合的区域小于N+保护上环7所围合的区域，且在整个N型保护外环的俯视平面上，N+保护下环10位于N+保护上环7内，N+保护下环10的下部位于N+保护下环10的下端部外，但N+保护下环10仅上端部与N+保护上环7的下端部交叠；所述交叠具体是指沿垂直衬底1正面指向背面的方向上，N+保护下环10的上端与N+保护上环7的下端部相互重叠。
进一步地，所述N+保护上环7包括制备于衬底1内的保护外环槽23以及制备于所述保护外环槽内的N+保护槽内体25，其中，
P+保护内环4以及像素单元区均位于保护外环槽23的内圈，保护外环槽23的槽底位于保护内环槽15槽底的下方，N+保护槽内体25与衬底1正面上的保护外环上电极6欧姆接触。
由上述说明可知，N+保护上环7在衬底1内的深度大于P+保护内环4的深度，因此，为了能形成N+保护上环7，需要在衬底1内制备保护外环槽23以及N+保护槽内体25。
本发明实施例中，保护外环槽23呈环形，保护外环槽23的槽口与衬底1的正面正对应，P+保护内环4以及像素单元区均位于保护外环槽23的内圈，保护外环槽23的槽底位于保护内环槽15槽底的下方。具体实施时，N+保护槽内体25的具体方式可以参考上述P+保护槽内体24的具体说明，此处不再赘述；即N+保护槽内体25可以采用将N型导电多晶硅填充方式制备得到。N+保护槽内体25与保护外环上电极6欧姆接触，通过保护外环上电极6能向所述N+保护上环7施加一全耗尽电压，全耗尽电压的具体情况可以根据需要选择，以能在反向耐压时衬底1处于全耗尽状态为准。
具体实施时，全耗尽电压和衬底1的电阻率有关，V_fd＝d^2/(2εελ)，其中，V_fd为全耗尽电压，d为衬底1的厚度(也即为图1中的厚度d1)，ε为真空介电常数，ε为衬底1的介电常数，为衬底1的电阻率，λ为衬底1的电子迁移率。一般情况下，为真空介电常数ε为本技术领域人员已知的常数，衬底1的介电常数ε、衬底1的电阻率、衬底1的电子迁移率λ以及衬底1的厚度d均可以根据所实际选择的衬底1具体确定，具体为本技术领域人员所熟知。此外，检测器的工作电压为全耗尽电压的两倍以上，保证衬底1处于完全耗尽状态；检测器工作电压的具体情况与现有相一致，此处不再具体说明。
进一步地，通过在衬底1的背面制备背面环槽以及位于所述背面环槽内N+背面环槽内体，以在衬底内形成N+保护下环10，其中，所述背面环槽与P+保护内环4的保护内环槽环15正对应。
本发明实施例中，为了形成N+保护下环10，需要在衬底1的背面制备背面环槽，具体可以采用本技术领域常用的技术手段制备背面环槽，具体工艺方式以及工艺条件可以根据需要选择，此处不再赘述。N+保护下环10与N+保护上环7交叠，具体是指背面环槽的槽底与保护外环槽23的槽底空间交叠，N+背面环槽内体的具体情况，可以参考上述说明P+保护槽内体24说明，此处不再赘述。具体实施时，N+保护下环10在P+保护内环4的下方，且N+保护下环10与P+保护内环4正对应。所述正对应，具体是指在检测器的俯视平面上，P+保护内环4的中心与N+保护下环10的中心重叠，且背面环槽与P+保护内环4的保护内环槽环15正对应。背面环槽与保护内环槽15正对应，具体是指在截面上，背面环槽与上方的保护内环槽15呈同轴分布。
进一步地，在衬底1的背面还设置N+背面接触层9以及与所述N+背面接触层9欧姆接触的背面金属层22，且所述背面金属层22与N+保护下环10欧姆接触。
本发明实施例中，通过在衬底1的背面进行普注N型杂质离子，以能在衬底1的背面型层N+背面接触层9，N+背面接触层9的掺杂浓度大于N型衬底1的掺杂浓度。在衬底1的背面，N+保护下环10的下端部与N+背面接触层9接触。在制备得到N+背面接触层9后，在所述N+背面接触层9后制备背面金属层22，从而使得背面金属层22与N+保护下环10以及N+背面接触层9欧姆接触。
在具体工作时，通过背面金属层22能形成整个检测器的背面电极，通过背面电极与像素单元区配合，能实现所需的X射线检测，具体与现有相一致，此处不再赘述。
综上，对于上述的X射线检测器，可采用如下的制备过程制备得到，具体地，所述制备方法包括如下步骤：
步骤1、提供N型的衬底1，并在所述衬底1正面的中心区制备所需的像素单元区；
具体地，可以根据实际需要提供所需的衬底1，如衬底1的厚度d1为300um，电阻率为1kΩ·cm-10kΩ·cm，导电类型为N，具体情况可以根据需要选择，此处不再赘述。
制备像素单元区时，具体包括如下步骤：
步骤1.1、在衬底1的正面制备绝缘氧化层11；
具体地，在制备像素单元区时，需要先在衬底1的正面制备绝缘氧化层11，所述绝缘氧化层11可以对衬底1的正面进行热氧化方式制备得到，绝缘氧化层11的厚度可以根据实际需要选择，具体热氧化方式制备绝缘氧化层11的方式以及工艺条件均可以根据实际需要选择，以能制备得到所需绝缘氧化层11为准，如图2所示，此处不再赘述。
步骤1.2、选择性地掩蔽和刻蚀所述绝缘氧化层11，以得到若干贯通绝缘氧化层11的像素单元注入窗口12；
具体地，可以采用本技术领域常用的技术手段制备得到像素单元注入窗口12，像素单元注入窗口12的位置以及数量等可以根据需要选择。像素单元注入窗口12贯通绝缘氧化层11，且通过像素单元注入窗口12能使得衬底1的正面露出，如图3所示。
步骤1.3、利用上述像素单元注入窗口12，在衬底1正面上方进行P型杂质离子注入工艺，以在衬底1内制备得到若干P+像素块2；
具体地，由于衬底1的正面存在绝缘氧化层11，利用绝缘氧化层11的遮挡，使得P型杂质离子只会通过像素单元注入窗口12注入到衬底1内，即P+像素块2与像素单元注入窗口12正对应，如图4所示。在进行P型杂质离子注入时，具体注入的杂质离子类型，以及注入工艺条件等均可以根据实际选择选择，具体以能形成所需的P+像素块2为准，此处不再赘述。
步骤2、在上述衬底1内制备所需的N型保护外环以及P+保护内环4；
具体实施时，可以先制备P+保护内环4，在制备N型保护外环，当然，具体顺序还可以根据需要选择，具体以能满足制备所需的N型保护层以及P+保护层4为准。下面以先制备P+保护内环4，再制备得到N型保护外环的情况，对具体工艺过程进行具体解释说明。
步骤2.1、在上述绝缘氧化层12上设置第一掩膜层13，并对第一掩膜层13以及绝缘氧化层12进行选择性地掩蔽和刻蚀，以得到保护环第一工艺窗口14，通过保护环第一工艺窗口14能使得衬底1的正面露出；
具体地，第一掩膜层13具体可以采用现有常用的材料，第一掩膜层13支撑在绝缘氧化层12上，当然，第一掩膜层13还会填在像素单元注入窗口12内。采用本技术领域常用的技术手段，对第一掩膜层13以及绝缘氧化层12进行刻蚀，得到保护环第一工艺窗口14，保护环第一工艺窗口14呈环形。保护环第一工艺窗口14贯通第一掩膜层13以及绝缘氧化层12，即能使得与保护环第一工艺窗口14正对应衬底1的正面露出，从而通过保护环第一工艺窗口14能得到贯通绝缘氧化层12的内环接触窗口19。
步骤2.2、利用上述保护环第一工艺窗口14对衬底1的正面进行沟槽刻蚀，以在后衬底1内制备得到保护内环槽15，保护内环槽15在衬底1内从衬底1的正面垂直向下延伸；
具体地，可以采用现有常用的沟槽刻蚀工艺，在衬底1内制备得到保护内环槽15，具体制备得到保护内环槽15的工艺方式以及工艺条件均可以根据需要选择，以能制备得到所需的保护内环槽15为准。保护内环槽15的深度小于衬底1的厚度，如图5所示。具体实施时，保护内环槽15的深度可为50μm，保护内环槽15的槽口宽度为10μm，保护内环槽15的参数可以根据需要选择，此处不再赘述。
步骤2.3、在上述保护内环槽15内制备P+保护槽内体24；
如图6所示，在保护内环槽15内制备P+保护槽内体24后，即可制备得到P+保护内环，具体制备得到P+保护槽内体24的方式等均可以参考上述对应的说明，此处不再赘述。
步骤2.4、制备第二掩膜层16以及保护环第二工艺窗口17；
具体地，可以去除上述第一掩膜层13，然后在绝缘氧化层12上制备得到第二掩膜层16，或者直接利用上述第一掩膜层13作为第二掩膜层16，第二掩膜层16的具体情况，可以根据需要选择。
采用本技术领域常用的技术手段对第二掩膜层16进行刻蚀，以得到保护环第二工艺窗口17，通过保护环第二工艺窗口17能使得与保护环第二工艺窗口17正对应衬底1的正面露出。保护环第二工艺窗口17贯通第二掩膜层16以及绝缘氧化层11，即可得到贯通绝缘氧化层11的上环接触窗口18。
步骤2.6、利用上述保护环第二工艺窗口17对衬底1的正面进行沟槽刻蚀，以得到保护外环槽23；
具体实施时，可以采用本技术领域常用的技术手段可制备得到保护外环槽23，因此，当采用第一掩膜层13形成第二掩膜层16时，则保护环第二工艺窗口17位于保护环第一工艺窗口14的外圈。
制备得到保护外环槽23位于保护内环槽15的外圈，保护外环槽23的深度大于保护内环槽15的深度，如图7所示。具体实施时，保护外环槽23的深度也要小于衬底1的厚度，保护外环槽23的刻蚀深度可为200μm，开口直径为10μm，具体情况可根据需要选择，此处不再赘述。
步骤2.8、在上述保护外环槽23内制备得到N+保护槽内体25；
具体制备得到N+保护槽内体25的具体方式等均可以参考上述对应说明，在制备得到N+保护槽内体25后，即可制备得到N+保护上环7，如图8所示。
步骤2.9、在上述衬底1的背面制备N+背面接触层9；
如图9所示，可以采用本技术领域常用的技术手段，在衬底1的背面采用N型杂质离子普注的方式得到N+背面接触层9，N型杂质离子普注的具体方式以及工艺等可以根据需要选择，以能制备得到所需N+背面接触层9为准，如图9所示。当然，在制备N+背面接触层9前，需要去除上述第二掩膜层16，去除第二掩膜层16的方式可根据需要选择，以能去除第二掩膜层16为准。
步骤2.10、在上述N+背面接触层9上制备得到背面掩膜层20，并对所述背面掩膜层20选择性地掩蔽和刻蚀，以得到保护环第三工艺窗口23，保护环第三工艺窗口23贯通背面掩膜层20；
具体地，背面掩膜层20可以采用现有常用的形式，在制备得到背面掩膜层20后，可以采用本技术领域常用的技术手段制备得到保护环第三工艺窗口23，保护环第三工艺窗口23贯通背面掩膜层20，即通过保护第三工艺窗口23能使得相对应的N+背面接触层9露出。
步骤2.11、利用上述保护环第三工艺窗口23对衬底1的背面进行沟槽刻蚀，以制备得到背面环槽，所述背面环槽与上述保护内环槽15正对应。
具体地实施时，背面环槽的槽口与衬底1的背面正对应，背面环槽沿衬底1的背面指向正面的方向延伸，背面环槽的槽底与保护外环槽23的槽底交叠。
步骤2.12、在上述背面环槽内制备得到背面环槽内体，利用背面环槽内体以及背面环槽，以形成N+保护下环10；
具体地，背面环槽内体的具体情况可以参考上述P+保护槽内体24以及N+保护槽内体25的具体说明，此处不再赘述，如图10所示。
步骤2.13、去除上述背面掩膜层20，并制备所需的正面电极层以及背面电极层22，其中，背面电极层22与N+保护下环10以及N+背面接触层9欧姆接触，正面电极层包括像素单元体电极3、保护内环电极5以及保护外环上电极6；
具体地，正面电极层以及背面电极层22可以为铝电极，当然，也可以为其他常用的电极材料形式，具体可以根据需要选择。像素单元体电极3位于像素单元注入窗口12内，并与正对应的P+像素块2欧姆接触；保护内环电极5通过内环接触窗口19与P+保护槽内体24欧姆接触，保护外环上电极6通过上环接触窗口18与N+保护槽内体25欧姆接触。背面电极层22与N+保护下环10欧姆接触，具体是指背面电极层22与背面环槽内体欧姆接触。
如图11所述，像素单元体电极3间、限速单元体电极3与保护内环电极5、以及保护内环电极5与保护外环上电极6间均通过绝缘氧化层11间隔。
步骤3、对上述衬底1，在所述N型保护外环的外侧进行所需的划片，以制备得到所需的X射线检测器。
具体地，为了得到单个的检测器，需要进行划片切割，具体划片切割的作用以及方式均可以与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。
本发明实施例中，划片时，划片道8位于N型保护外环的外侧，具体位于N+保护上环7的外侧，从而利用整个N型保护外环能隔离切割面的漏电，避免划片切割对检测器内像素单元区的影响。在具体实施时，可以采用现有常用的机械划片，降低工艺的要求以及加工成本。
如图1所示，为现有制备X射线检测器的一种情况，具体地，P+保护内环4与邻近像素单元体的距离为a1，N型保护外环距离P+保护内环为a3，保护内环槽15的槽口宽度为a2，保护外环槽23的槽口直径为a4，则所述X射线检测器的单边死区约等于a1+a2+a3+a4。d1为衬底1的厚度，d2为N+保护上环7与N+保护下环10交叠的高度，a5为每个像素单元体的检测区域宽度。因此，具体实施时，通过选择相应的技术参数，可以减小检测器的保护环死区，提高击穿电压，降低机械划片切割的影响，提高制备的良率，降低制备成本。
Claims (6)
1.一种具有双三维全包围保护环的X射线检测器，包括具有第一导电类型的衬底以及制备于所述衬底中心区的像素单元区，其中，所述像素单元区与所在衬底的正面对应；其特征是：
在所述衬底内设置用于吸收表面电流并降低电场梯度的第二导电类型保护内环以及用于隔离切割面漏电的第一导电类型保护外环，其中，所述第一导电类型保护外环以及第二导电类型保护内环均环绕包围像素单元区，第二导电类型保护内环位于第一导电类型保护外环所围合的区域内；
所述像素单元区包括若干相互独立的像素单元体，所述像素单元体包括制备于衬底内的第二导电类型像素块以及与所述第二导电类型像素块欧姆接触的像素单元体电极，其中，
在衬底内，第二导电类型像素块从所述衬底的正面向指向所述衬底背面的方向垂直延伸；
第二导电类型保护内环包括制备于衬底内的保护内环槽以及制备于所述保护内环槽内的第二导电类型保护槽内体，其中，
保护内环槽环绕包围像素单元区，保护内环槽从衬底的正面向指向所述衬底背面的方向垂直延伸，保护内环槽的槽底位于第二导电类型像素块的下方；
所述第一导电类型保护外环包括第一导电类型保护上环以及与所述第一导电类型保护上环所围合区域对应的第一导电类型保护下环，其中，
第一导电类型保护上环从衬底的正面向指向所述衬底的背面方向垂直延伸，保护内环槽位于第一导电类型保护上环所围合的区域内，第一导电类型保护上环的下端部位于保护内环槽的槽底下方；
第一导电类型保护下环从衬底的背面向指向所述衬底的正面方向垂直延伸，第一导电类型保护下环与第二导电类型保护内环对应，且第一导电类型保护下环的上端部与第一导电类型保护上环的下端部交叠。
2.根据权利要求1所述具有双三维全包围保护环的X射线检测器，其特征是：所述第二导电类型保护槽内体通过填充方式或离子注入方式制备于所述保护内环槽内，所述第二导电类型保护槽内体与衬底正面上的保护内环电极欧姆接触。
3.根据权利要求1所述具有双三维全包围保护环的X射线检测器，其特征是：所述第一导电类型保护上环包括制备于衬底内的保护外环槽以及制备于所述保护外环槽内的第一导电类型保护槽内体，其中，
第二导电类型保护内环以及像素单元区均位于保护外环槽的内圈，保护外环槽的槽底位于保护内环槽槽底的下方，第一导电类型保护槽内体与衬底正面上的保护外环上电极欧姆接触。
4.根据权利要求1所述具有双三维全包围保护环的X射线检测器，其特征是：通过在衬底的背面制备背面环槽以及位于所述背面环槽内第一导电类型背面环槽内体，以在衬底内形成第一导电类型保护下环，其中，所述背面环槽与第二导电类型保护内环的保护内环槽环正对应。
5.根据权利要求1所述具有双三维全包围保护环的X射线检测器，其特征是：在衬底的背面还设置第一导电类型背面接触层以及与所述第一导电类型背面接触层欧姆接触的背面金属层，且所述背面金属层与第一导电类型保护下环欧姆接触。
6.一种具有双三维全包围保护环的X射线检测器的制备方法，其特征是，用于制备权利要求1所述的X射线检测器，所述制备方法包括如下步骤：
步骤1、提供第一导电类型的衬底，并在所述衬底正面的中心区制备所需的像素单元区；
步骤2、在上述衬底内制备所需的第一导电类型保护外环以及第二导电类型保护内环；
步骤3、对上述衬底，在所述第一导电类型保护外环的外侧进行所需的划片，以制备得到所需的X射线检测器；
步骤2中，先在衬底内制备得到第二导电类型保护内环，并在制备第二导电类型保护内环的衬底内制备所需的第一导电类型保护外环；
其中，所述第一导电类型保护外环包括第一导电类型保护上环以及与所述第一导电类型保护上环所围合区域对应的第一导电类型保护下环，其中，
第一导电类型保护上环从衬底的正面向指向所述衬底的背面方向垂直延伸，第二导电类型保护内环位于第一导电类型保护上环所围合的区域内，第一导电类型保护上环的下端部位于第二导电类型保护内环下端部的下方；
第一导电类型保护下环从衬底的背面向指向所述衬底的正面方向垂直延伸，第一导电类型保护下环与第二导电类型保护内环对应，且第一导电类型保护下环的上端部与第一导电类型保护上环的下端部交叠。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210549577.2A CN114927535B (zh) | 2022-05-20 | 2022-05-20 | 具有双三维全包围保护环的x射线检测器及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210549577.2A CN114927535B (zh) | 2022-05-20 | 2022-05-20 | 具有双三维全包围保护环的x射线检测器及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114927535A CN114927535A (zh) | 2022-08-19 |
| CN114927535B true CN114927535B (zh) | 2023-09-22 |
Family
ID=82809527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210549577.2A Active CN114927535B (zh) | 2022-05-20 | 2022-05-20 | 具有双三维全包围保护环的x射线检测器及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114927535B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771083A (zh) * | 2010-01-08 | 2010-07-07 | 无锡新洁能功率半导体有限公司 | 一种深沟槽功率mos器件及其制造方法 |
| CN205488135U (zh) * | 2016-03-23 | 2016-08-17 | 无锡新洁能股份有限公司 | 具有载流子存储结构的igbt器件 |
| CN106653836A (zh) * | 2016-12-01 | 2017-05-10 | 无锡新洁能股份有限公司 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
| CN113871509A (zh) * | 2021-09-16 | 2021-12-31 | 北京大学 | 双沟槽型窄边缘耐高压硅pin辐射探测器及其制备 |
| CN114156292A (zh) * | 2021-10-29 | 2022-03-08 | 中国科学院微电子研究所 | 一种硅像素探测器及其制备方法 |
| CN114447149A (zh) * | 2022-01-11 | 2022-05-06 | 上海奕瑞光电子科技股份有限公司 | 一种边缘入射探测器及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI20051236A0 (fi) * | 2005-12-01 | 2005-12-01 | Artto Mikael Aurola | Puolijohde apparaatti |
| JP2010103221A (ja) * | 2008-10-22 | 2010-05-06 | Panasonic Corp | 光半導体装置 |
| KR101634252B1 (ko) * | 2010-12-10 | 2016-07-08 | 삼성전자주식회사 | 웨이퍼 스케일의 엑스선 검출기 및 제조방법 |
| US8766396B2 (en) * | 2012-11-02 | 2014-07-01 | Moxtek, Inc. | Vibration noise shield in a semiconductor sensor |
| US8912615B2 (en) * | 2013-01-24 | 2014-12-16 | Osi Optoelectronics, Inc. | Shallow junction photodiode for detecting short wavelength light |
| US9613916B2 (en) * | 2015-03-12 | 2017-04-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Protection ring for image sensors |
| JP6745458B2 (ja) * | 2015-04-15 | 2020-08-26 | パナソニックＩｐマネジメント株式会社 | 半導体素子 |
| JP6975113B2 (ja) * | 2018-09-19 | 2021-12-01 | 株式会社東芝 | 光検出素子、光検出器、光検出システム、ライダー装置及び車 |
| US11862678B2 (en) * | 2020-06-18 | 2024-01-02 | Omnivision Technologies, Inc. | Electrical isolation in pixel-array substrates using combination of doped semiconductor guard rings and overlapping isolation trenches |
-
2022
- 2022-05-20 CN CN202210549577.2A patent/CN114927535B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771083A (zh) * | 2010-01-08 | 2010-07-07 | 无锡新洁能功率半导体有限公司 | 一种深沟槽功率mos器件及其制造方法 |
| CN205488135U (zh) * | 2016-03-23 | 2016-08-17 | 无锡新洁能股份有限公司 | 具有载流子存储结构的igbt器件 |
| CN106653836A (zh) * | 2016-12-01 | 2017-05-10 | 无锡新洁能股份有限公司 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
| CN113871509A (zh) * | 2021-09-16 | 2021-12-31 | 北京大学 | 双沟槽型窄边缘耐高压硅pin辐射探测器及其制备 |
| CN114156292A (zh) * | 2021-10-29 | 2022-03-08 | 中国科学院微电子研究所 | 一种硅像素探测器及其制备方法 |
| CN114447149A (zh) * | 2022-01-11 | 2022-05-06 | 上海奕瑞光电子科技股份有限公司 | 一种边缘入射探测器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114927535A (zh) | 2022-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111933710B (zh) | 碳化硅器件的元胞结构、其制备方法及碳化硅器件 | |
| US9214526B2 (en) | Semiconductor device | |
| US5446308A (en) | Deep-diffused planar avalanche photodiode | |
| US20140295625A1 (en) | Manufacturing method of semiconductor device | |
| EP3399552B1 (en) | Coplanar electrode photodiode array and manufacturing method therefor | |
| CN111081779B (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| EP3384523B1 (en) | Semiconductor device and method for manufacturing such a semiconductor device | |
| CN108701617B (zh) | 用于制造半导体装置的方法 | |
| CN111052323B (zh) | 半导体装置及其制造方法 | |
| CN113299786B (zh) | 半导体器件及其制造方法 | |
| US20180294332A1 (en) | Electronic device including a termination structure | |
| KR20170026185A (ko) | 반도체 장치 | |
| CN114927535B (zh) | 具有双三维全包围保护环的x射线检测器及制备方法 | |
| JP6052413B2 (ja) | 半導体装置 | |
| CN117080245A (zh) | 一种功率半导体器件及其制备方法 | |
| CN109671797B (zh) | 漂移探测器及其制作方法 | |
| CN114784121B (zh) | 三维沟槽电极硅探测器及其制备方法 | |
| CN114784122B (zh) | 双面漂浮环的三维沟槽电极探测器及其制备方法 | |
| JPH0469823B2 (zh) | ||
| CN114335147A (zh) | 终端结构及其制造方法、半导体器件 | |
| JPH0695571B2 (ja) | 光電変換装置 | |
| JP4116123B2 (ja) | 半導体放射線検出器 | |
| CN114582959B (zh) | 沟槽型功率mos器件及其制造方法 | |
| JP6368105B2 (ja) | トレンチ型ｍｏｓｆｅｔ半導体装置 | |
| CN115799324B (zh) | 分段屏蔽栅场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230303 Address after: 214028 306-7, Building F, Wuxi Information Industry Science Park, No. 21, Changjiang Road, Xinwu District, Wuxi City, Jiangsu Province Applicant after: Wuxi Jianwei Huaxin Technology Co.,Ltd. Address before: 214000 No.209, Zhangjing east section, Xigang Road, Xibei Town, Xishan District, Wuxi City, Jiangsu Province Applicant before: Wuxi Huaxin micro Exploration Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |