CN115799324B - 分段屏蔽栅场效应晶体管 - Google Patents
分段屏蔽栅场效应晶体管 Download PDFInfo
- Publication number
- CN115799324B CN115799324B CN202310086711.4A CN202310086711A CN115799324B CN 115799324 B CN115799324 B CN 115799324B CN 202310086711 A CN202310086711 A CN 202310086711A CN 115799324 B CN115799324 B CN 115799324B
- Authority
- CN
- China
- Prior art keywords
- gate
- source
- segmented
- groove
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体技术领域,公开了一种分段屏蔽栅场效应晶体管,该分段屏蔽栅场效应晶体管包括预设数目的电极结构,各电极结构均包括屏蔽栅、第一源极接触层、凹槽栅极、栅极沟槽以及横向栅极;屏蔽栅通过凹槽分段设置,且在各段屏蔽栅上方均设有第一源极接触层;在相邻的电极结构之间,各凹槽交错设置;凹槽栅极位于交错设置的凹槽中;栅极沟槽设于各相邻的电极结构之间;栅极沟槽与交错设置的凹槽栅极接触,且与屏蔽栅的方向垂直;横向栅极设置于栅极沟槽中。本发明通过在分段设置的屏蔽栅的各段上方均设有第一源极接触层,降低了寄生电阻,提高了屏蔽栅电位的均匀性,有效改善了雪崩能力。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种分段屏蔽栅场效应晶体管。
背景技术
传统的屏蔽栅场效应晶体管是在沟槽栅结构的基础上,引入了屏蔽栅,其相当于一个场板结构,可以提供横向的辅助耗尽,从而在漂移区实现二维电场耗尽,极大的降低漂移区EPI电阻。
但是,常规的屏蔽栅场效应晶体管的屏蔽栅处于栅极下方,屏蔽栅只能在两端通过接触层引出到源极金属,而屏蔽栅本身是多晶结构,所以就存在一个寄生电阻,造成整个屏蔽栅电位不均匀,这会导致整个芯片的电荷平衡效应不均匀,在雪崩发生时发生局部的提前击穿及电流集中,从而降低雪崩能力。
发明内容
本发明的主要目的在于提供了一种分段屏蔽栅场效应晶体管,旨在解决现有技术中屏蔽栅场效应晶体管的屏蔽栅只能在两端通过接触层引出,会产生寄生电阻而造成的整个芯片的电荷平衡效应不均匀,在雪崩发生时发生局部的提前击穿及电流集中,从而导致雪崩能力降低的技术问题。
为实现上述目的,本发明提供了一种分段屏蔽栅场效应晶体管,所述分段屏蔽栅场效应晶体管包括:预设数目的电极结构,各电极结构均包括:屏蔽栅、第一源极接触层、凹槽栅极、栅极沟槽以及横向栅极;
所述屏蔽栅通过凹槽分段设置,且在各段屏蔽栅上方均设有所述第一源极接触层;
在相邻的所述电极结构之间,各所述凹槽交错设置;
所述凹槽栅极位于交错设置的所述凹槽中;
所述栅极沟槽设于各相邻的所述电极结构之间;
所述栅极沟槽与交错设置的所述凹槽栅极接触,且与所述屏蔽栅的方向垂直;
所述横向栅极设置于所述栅极沟槽中。
可选地,所述分段屏蔽栅场效应晶体管还包括:屏蔽栅氧化层和栅极氧化层;
所述屏蔽栅氧化层设于所述电极结构中,且包覆所述屏蔽栅和所述凹槽栅极;
所述栅极氧化层设于所述栅极沟槽中,且与所述横向栅极接触。
可选地,所述分段屏蔽栅场效应晶体管还包括:隔离层;
所述隔离层设置于各所述电极结构的上方;
所述第一源极接触层设于所述隔离层中。
可选地,所述分段屏蔽栅场效应晶体管还包括:栅极接触层;
所述栅极接触层设置于各所述电极结构两端处的所述凹槽栅极上,且位于所述隔离层中。
可选地,所述分段屏蔽栅场效应晶体管还包括:体区;
在相邻的所述电极结构之间,所述体区设于除所述栅极沟槽之外的其他部分。
可选地,所述分段屏蔽栅场效应晶体管还包括:第二源极接触层;
所述第二源极接触层设于所述隔离层中,且延伸至所述体区内。
可选地,所述分段屏蔽栅场效应晶体管还包括:第一源区和第二源区;
所述第一源区设于所述体区中,且位于所述第二源极接触层的一侧;
所述第二源区设于所述体区中,且位于所述第二源极接触层的另一侧。
可选地,所述分段屏蔽栅场效应晶体管还包括:源极金属和栅极金属;
所述源极金属和所述栅极金属均设置在所述隔离层上方;
所述源极金属与所述第一源极接触层和所述第二源极接触层接触;
所述栅极金属与所述栅极接触层接触。
本发明提供了一种分段屏蔽栅场效应晶体管,该分段屏蔽栅场效应晶体管包括预设数目的电极结构,各电极结构均包括屏蔽栅、第一源极接触层、凹槽栅极、栅极沟槽以及横向栅极;屏蔽栅通过凹槽分段设置,且在各段屏蔽栅上方均设有第一源极接触层;在相邻的电极结构之间,各凹槽交错设置;凹槽栅极位于交错设置的凹槽中;栅极沟槽设于各相邻的电极结构之间;栅极沟槽与交错设置的凹槽栅极接触,且与屏蔽栅的方向垂直;横向栅极设置于栅极沟槽中。本发明通过在分段设置的屏蔽栅的各段上方均设有第一源极接触层,降低了现有的屏蔽栅场效应晶体管的屏蔽栅只能在两端通过接触层引出所产生寄生电阻,提高了电荷平衡效应的均匀性,进而提高了屏蔽栅电位的均匀性,有效改善了雪崩能力,避免了在雪崩发生时发生局部的提前击穿及电流集中的现象。
附图说明
图1为本发明分段屏蔽栅场效应晶体管实施例的结构示意图;
图2为本发明分段屏蔽栅场效应晶体管实施例中常规屏蔽栅场效应晶体管的结构示意图;
图3为本发明分段屏蔽栅场效应晶体管实施例中常规屏蔽栅场效应晶体管的顶视图;
图4为本发明分段屏蔽栅场效应晶体管实施例的平面结构示意图;
图5为本发明分段屏蔽栅场效应晶体管实施例的第一切面示意图;
图6为本发明分段屏蔽栅场效应晶体管实施例的第二切面示意图;
图7为本发明分段屏蔽栅场效应晶体管实施例的第三切面示意图。
附图标号说明:
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
下面将结合本发明实施例中的附图,对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例、基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有实施例,都属于本发明保护的范围。
需要说明的是,在本发明实施例中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征,另外各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
参照图1,图1为本发明分段屏蔽栅场效应晶体管实施例的结构示意图。
如图1所示,本实施例中,所述分段屏蔽栅场效应晶体管包括:预设数目的电极结构,各电极结构均包括:屏蔽栅10、第一源极接触层101、凹槽栅极21、栅极沟槽以及横向栅极22。
所述屏蔽栅10通过凹槽分段设置,且在各段屏蔽栅10上方均设有所述第一源极接触层101;在相邻的所述电极结构之间,各所述凹槽交错设置;所述凹槽栅极21位于交错设置的所述凹槽中;所述栅极沟槽设于各相邻的所述电极结构之间;所述栅极沟槽与交错设置的所述凹槽栅极21接触,且与所述屏蔽栅10的方向垂直;所述横向栅极22设置于所述栅极沟槽中。
需要说明的是,图1中的分段的屏蔽栅10的数量只是为了理解所示意,并不对本方案进行限定,可根据实际需求分为多段。
可理解的是,上述预设数目可根据芯片的具体要求设定,各电极结构均可按本实施例的方式进行设置,本实施例对此不再赘述。
为了便于理解,参考图2进行说明,但并不对本方案进行限定。图2为本发明分段屏蔽栅场效应晶体管实施例中常规屏蔽栅场效应晶体管的结构示意图,图2中,屏蔽栅10位于栅极20的下方,屏蔽栅10相当于一个场板结构,可以提供横向的辅助耗尽,从而在漂移区实现二维电场耗尽,这样使得原来的三角形电场分布变为一个近似矩形的电场分布,即电荷平衡效应,这样可以极大的降低漂移区EPI电阻,在提高耐压的同时降低导通电阻,所以在相同电阻的规格下,芯片的面积可以极大降低。
为了便于理解,参考图3进行说明,但并不对本方案进行限定。图3为本发明分段屏蔽栅场效应晶体管实施例中常规屏蔽栅场效应晶体管的顶视图,图3可为图2经过从上至下方向观察的顶视图,图3中,屏蔽栅10设置于栅极20的下方,由于栅极20在屏蔽栅10的上方,对屏蔽栅10起到了阻挡作用,造成屏蔽栅10只能在两端引出,由于屏蔽栅10为多晶结构,这就会存在一个较大的寄生电阻,造成整个屏蔽栅10的电位不均匀,导致整个芯片的电荷平衡效应不均匀,在雪崩发生时发生局部的提前击穿及电流集中,从而降低雪崩能力。
需要说明的是,上述第一源极接触层101可为在屏蔽栅10上,与源极金属进行接触的沟槽层,各段屏蔽栅10通过该第一源极接触层101便可引出到源极金属。
在具体实现中,各电极结构中的屏蔽栅10可通过凹槽形式分段,也即在常规屏蔽栅场效应晶体管的屏蔽栅10的上部分设定的位置开设凹槽,根据凹槽的数量便可将屏蔽栅10隔开,从而完成分段,并且在各段屏蔽栅10的上方均设有上述第一源极接触层101,从而各段屏蔽栅10均可通过该第一源极接触层101引出到源极金属,避免了常规屏蔽栅场效应晶体管结构中的屏蔽栅只能在两端引出产生寄生电阻,有效改善了雪崩能力。
如图1所示,上述凹槽可设置在常规屏蔽栅场效应晶体管结构中的屏蔽栅10的上方设定的位置,通过该凹槽便可将屏蔽栅10分为多段。
在具体实现中,各段屏蔽栅10在凹槽下方可相互连接为同一整体,由于常规屏蔽栅场效应晶体管中的栅极是处于屏蔽栅10的上方,故而上述凹槽栅极21可设于上述凹槽中,以与常规结构保持一致。
为了便于理解,参考图4进行说明,但并不对本方案进行限定。图4为本发明分段屏蔽栅场效应晶体管实施例的平面结构示意图,图4中,AA'为相邻电极结构中间处,与电极结构方向一致的第一方向,BB'为沿电极经过方向的第二方向,CC'为与第一方向AA'或第二方向BB'垂直,经过第一源极接触层101的第三方向,图4中的凹槽栅极21所处的位置即为凹槽位置,屏蔽栅10通过该凹槽便可分为多段,在相邻的电极结构之间,各凹槽位置并非一一对应,而是交错设置,前一电极结构的凹槽末端与后一电极结构凹槽的始端处于同一方向,如此便形成了交错的凹槽分布,凹槽栅极21位于各凹槽中,从而形成了交错的栅极结构。
需要说明的是,常规的屏蔽栅场效应晶体管中各电极结构之间的区域为填充体区的沟槽,本实施例的上述栅极沟槽为从填充体区的沟槽中所划分出来,用于填充上述横向栅极22的沟槽。
在具体实现中,为了实现屏蔽栅10的分段,从而引出屏蔽栅10到源极金属,故而栅极需要断开,而栅极是在两端引出到栅极金属,也即,各断开的栅极需要连接在一起,上述栅极沟槽便可作为栅极的互连单元,以将上述凹槽栅极21连接起来,于是上述横向栅极22便可设置在上述栅极沟槽中,从而实现引出栅极到栅极金属的目的。
需要说明的是,上述栅极沟槽可根据凹槽的数量进行设定,以满足交错设置的凹槽均可通过该栅极沟槽连接在一起,从而实现将凹槽栅极21与横向栅极22连接在一起,构成栅极整体。
可理解的是,上述栅极沟槽可作为互连单元,通过该横向的互连单元,可以有效增加栅极密度,从而降低了沟道电阻以及导通电阻。
本实施例明提供了一种分段屏蔽栅场效应晶体管,该分段屏蔽栅场效应晶体管包括预设数目的电极结构,各电极结构均包括屏蔽栅和第一源极接触层;屏蔽栅分段设置;在各段屏蔽栅上方均设有第一源极接触层。本实施例通过在分段设置的屏蔽栅的各段上方均设有第一源极接触层,降低了现有的屏蔽栅场效应晶体管的屏蔽栅只能在两端通过接触层引出所产生寄生电阻,提高了电荷平衡效应的均匀性,进而提高了屏蔽栅电位的均匀性,有效改善了雪崩能力,避免了在雪崩发生时发生局部的提前击穿及电流集中的现象。
本实施例中,所述电极结构还包括:凹槽栅极21。
其中,所述屏蔽栅10通过凹槽分段设置;在相邻的所述电极结构之间,各所述凹槽交错设置;所述凹槽栅极21位于交错设置的所述凹槽中。
本实施例中,所述分段屏蔽栅场效应晶体管还包括:屏蔽栅氧化层31和栅极氧化层32。
其中,所述屏蔽栅氧化层31设于所述电极结构中,且包覆所述屏蔽栅10和所述凹槽栅极21;所述栅极氧化层32设于所述栅极沟槽中,且与所述横向栅极22接触。
需要说明的是,上述屏蔽栅氧化层31可为设于电极结构中的氧化层,该屏蔽栅氧化层包覆上述屏蔽栅10和上述凹槽栅极21,从而将屏蔽栅10和凹槽栅极21分隔开。
可理解的是,上述栅极氧化层32为处于上述栅极沟槽中的氧化层,该栅极氧化层32可包覆上述横向栅极22,从而将横向栅极22与栅极沟槽分隔开。
为了便于理解,参考图5进行说明,但并不对本方案进行限定。图5为本发明分段屏蔽栅场效应晶体管实施例的第一切面示意图,图5可为沿图4的第一方向AA'进行切割所获得的切面图,图5中,栅极氧化层32和横向栅极22所处的位置即为栅极沟槽,该栅极氧化层32处于栅极沟槽边缘和横向栅极22之间,与栅极沟槽接触,并包覆该横向栅极22,从而将横向栅极22与栅极沟槽分隔开,其中,栅极沟槽之外的部分即为各电极结构之间设置体区的沟槽。
本实施例中,所述分段屏蔽栅场效应晶体管还包括:隔离层40。
其中,所述隔离层40设置于各所述电极结构的上方;所述第一源极接触层101设于所述隔离层40中。
需要说明的是,在整个芯片中,各电极结构的上方均设有上述隔离层40,以起隔离作用。
为了便于理解,参考图6进行说明,但并不对本方案进行限定。图6为本发明分段屏蔽栅场效应晶体管实施例的第二切面示意图,图6可为沿图4的第二方向BB'进行切割所获得的切面图,图6中,各屏蔽栅10通过凹槽分段设置,且各屏蔽栅10的下方互相连接为同一整体,凹槽栅极21位于各凹槽中,且凹槽栅极21与屏蔽栅10之间设有上述屏蔽栅氧化层31,隔离层40位于各电极结构的上方,并与凹槽栅极21和屏蔽栅10接触,在隔离层40与屏蔽栅10接触的位置可开设上述第一源极接触层101,从而将屏蔽栅10引出到源极金属。
本实施例中,所述分段屏蔽栅场效应晶体管还包括:栅极接触层201。
其中,所述栅极接触层201设置于各所述电极结构两端处的所述凹槽栅极21上,且位于所述隔离层40中。
需要说明的是,栅极接触层201可为引出栅极到栅极金属的接触层。
可理解的是,与常规屏蔽栅场效应晶体管的栅极在两端引出到栅极金属保持一致,本实施例在上述凹槽栅极21的两端引出到栅极金属,也即在各电极结构的之间位置处不需要引出,只在各电极结构的起始端和结束端的凹槽栅极21上引出到栅极金属,故而上述栅极接触层201应设在上述各电极结构两端出的凹槽栅极21上。
在具体实现中,参照上述图6进行说明,但并不对本方案进行限定。图6中,在电极结构的两端处,上述栅极接触层201可在上述隔离层40中开设,且开设位置为隔离层40与凹槽栅极21接触的位置,从而通过该栅极接触层201将两端处的凹槽栅极21引出到栅极金属。
本实施例中,所述分段屏蔽栅场效应晶体管还包括:体区50。
其中,在相邻的所述电极结构之间,所述体区50设于除所述栅极沟槽之外的其他部分。
为了便于理解,参考图7进行说明,但并不对本方案进行限定。图7为本发明分段屏蔽栅场效应晶体管实施例的第三切面示意图,图7可为沿图4的第三方向CC'进行切割所获得的切面图,图7中,相邻电极结构之间的凹槽为交替设置,在该第三方向上,右边的电极结构存在凹槽,凹槽栅极21设于该凹槽中,且凹槽栅极21位于凹槽下方的屏蔽栅10的上方,凹槽栅极21与屏蔽栅10之间设有上述屏蔽栅氧化层31,在该第三方向上,左边的电极结构中不存在凹槽,此时左边的屏蔽栅10为通过凹槽分段的屏蔽栅,该屏蔽栅10与隔离层40中的第一源极接触层101接触,由于断开部分栅极,所以可以方便的将屏蔽栅10引出到源极金属而降低寄生导致,从而提高雪崩能力,并且,在左边电极结构和右边电极结构之间的区域即可通过沟槽开设上述体区50。
可理解的是,在相邻的电极结构之间,由于上述体区50设于除上述栅极沟槽之外的其他部分,上述图5所示的示意图为沿相邻电极结构中间处的第一方向AA'进行切割所获得的切面图,故而也可参照图5对体区50进行说明,可参照上述图6的说明,本实施例对此不再赘述。
本实施例中,所述分段屏蔽栅场效应晶体管还包括:第二源极接触层102。
其中,所述第二源极接触层102设于所述隔离层40中,且延伸至所述体区50内。
需要说明的是,由于栅极金属是在电极结构两端处的第一端或第二端上引出,则其余部分均应设置源极金属,故而第二源极接触层102与处于凹槽外屏蔽栅10上的第一源极接触层101均与源极金属连接,以降低芯片的面积。
在具体实现中,可参考上述图7进行说明,但并不对本方案进行限定。图7中,上述第二源极接触层102可从上述隔离层40中开设出来,并延伸至上述体区50内。
可理解的是,上述第二源极接触层102可开设于上述体区50的中央处,并且以该第二源极接触层102为中心,该中心位置的四周均为上述体区50。
本实施例中,所述分段屏蔽栅场效应晶体管还包括:第一源区501和第二源区502。
其中,所述第一源区501设于所述体区50中,且位于所述第二源极接触层102的一侧;所述第二源区502设于所述体区50中,且位于所述第二源极接触层102的另一侧。
在具体实现中,可参考上述图7进行说明,但并不对本方案进行限定。图7中,在第二源极接触层102两侧的体区50中分别设置上述第一源区501和第二源区502,其中,第一源区501设置在第二源极接触层102左端,第二源区502设置在第二源极接触层102右端。
本实施例中,所述分段屏蔽栅场效应晶体管还包括:源极金属61和栅极金属62。
其中,所述源极金属61和所述栅极金属62均设置在所述隔离层40上方;所述源极金属61与所述第一源极接触层101和所述第二源极接触层202接触;所述栅极金属62与所述栅极接触层201接触。
需要说明的是,可参照上述图6对栅极金属62进行说明,但并不对本方案进行限定。图6中,栅极金属62设于上述隔离层40中栅极接触层201的上方,与栅极接触层201接触,从而实现了将电极结构两端的凹槽栅极21引出到栅极金属62。
可理解的是,可参照上述图6或图7对源极金属61进行说明,但并不对本方案进行限定。图7中,源极金属61设于上述隔离层40中第一源极接触层101和第二源极接触层102的上方,且与第一源极接触层101和第二源极接触层102接触,从而实现了将各段屏蔽栅10引出到源极金属61。
本实施例中,所述复合屏蔽栅场效应晶体管还包括:漂移区70。
其中,所述漂移区70设于所述体区50下方,且与所述体区50接触。
为了便于理解,参照上述图7进行说明,图7中,漂移区70处于各电极结构的屏蔽栅氧化层31之间,且在体区50下方与体区50接触。
需要说明的是,上述漂移区70可为衬底上生长出的N型半导薄膜。
本实施例中,所述复合屏蔽栅场效应晶体管还包括:衬底80。
为了便于理解,参照上述图7进行说明,图7中,所述衬底80设置于所述漂移区70的底部,且与所述漂移区70接触。
可理解的是,上述衬底80可为用于承载上述各个部件的结构,其中,本实施例中的衬底80可为N型衬底。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (6)
1.一种分段屏蔽栅场效应晶体管,其特征在于,所述分段屏蔽栅场效应晶体管包括:预设数目的电极结构,各电极结构均包括:屏蔽栅、第一源极接触层、凹槽栅极、栅极沟槽以及横向栅极;
所述屏蔽栅通过凹槽分段设置,且在各段屏蔽栅上方均设有所述第一源极接触层;
在相邻的所述电极结构之间,各所述凹槽交错设置;
所述凹槽栅极位于交错设置的所述凹槽中;
所述栅极沟槽设于各相邻的所述电极结构之间;
所述栅极沟槽与交错设置的所述凹槽栅极接触,且与所述屏蔽栅的方向垂直;
所述横向栅极设置于所述栅极沟槽中;
其中,所述分段屏蔽栅场效应晶体管还包括:隔离层和栅极接触层;
所述隔离层设置于各所述电极结构的上方;
所述第一源极接触层设于所述隔离层中;
所述栅极接触层设置于各所述电极结构两端处的所述凹槽栅极上,且位于所述隔离层中。
2.如权利要求1所述的分段屏蔽栅场效应晶体管,其特征在于,所述分段屏蔽栅场效应晶体管还包括:屏蔽栅氧化层和栅极氧化层;
所述屏蔽栅氧化层设于所述电极结构中,且包覆所述屏蔽栅和所述凹槽栅极;
所述栅极氧化层设于所述栅极沟槽中,且与所述横向栅极接触。
3.如权利要求2所述的分段屏蔽栅场效应晶体管,其特征在于,所述分段屏蔽栅场效应晶体管还包括:体区;
在相邻的所述电极结构之间,所述体区设于除所述栅极沟槽之外的其他部分。
4.如权利要求3所述的分段屏蔽栅场效应晶体管,其特征在于,所述分段屏蔽栅场效应晶体管还包括:第二源极接触层;
所述第二源极接触层设于所述隔离层中,且延伸至所述体区内。
5.如权利要求4所述的分段屏蔽栅场效应晶体管,其特征在于,所述分段屏蔽栅场效应晶体管还包括:第一源区和第二源区;
所述第一源区设于所述体区中,且位于所述第二源极接触层的一侧;
所述第二源区设于所述体区中,且位于所述第二源极接触层的另一侧。
6.如权利要求5所述的分段屏蔽栅场效应晶体管,其特征在于,所述分段屏蔽栅场效应晶体管还包括:源极金属和栅极金属;
所述源极金属和所述栅极金属均设置在所述隔离层上方;
所述源极金属与所述第一源极接触层和所述第二源极接触层接触;
所述栅极金属与所述栅极接触层接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310086711.4A CN115799324B (zh) | 2023-02-09 | 2023-02-09 | 分段屏蔽栅场效应晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310086711.4A CN115799324B (zh) | 2023-02-09 | 2023-02-09 | 分段屏蔽栅场效应晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115799324A CN115799324A (zh) | 2023-03-14 |
CN115799324B true CN115799324B (zh) | 2023-05-16 |
Family
ID=85430656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310086711.4A Active CN115799324B (zh) | 2023-02-09 | 2023-02-09 | 分段屏蔽栅场效应晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115799324B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018103849B4 (de) * | 2018-02-21 | 2022-09-01 | Infineon Technologies Ag | Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode |
CN111415992B (zh) * | 2020-04-20 | 2021-11-26 | 安建科技(深圳)有限公司 | 一种屏蔽栅mosfet器件及其制备方法 |
US11563080B2 (en) * | 2020-04-30 | 2023-01-24 | Wolfspeed, Inc. | Trenched power device with segmented trench and shielding |
US20220310802A1 (en) * | 2021-03-26 | 2022-09-29 | Semiconductor Components Industries, Llc | Shield contact layout for power mosfets |
CN115663031B (zh) * | 2022-12-28 | 2023-05-16 | 无锡先瞳半导体科技有限公司 | 屏蔽栅场效应晶体管 |
-
2023
- 2023-02-09 CN CN202310086711.4A patent/CN115799324B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115799324A (zh) | 2023-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7655975B2 (en) | Power trench transistor | |
US8546882B2 (en) | Terminal structure for superjunction device and method of manufacturing the same | |
US6362505B1 (en) | MOS field-effect transistor with auxiliary electrode | |
KR100675219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7304356B2 (en) | IGBT or like semiconductor device of high voltage-withstanding capability | |
US7936013B2 (en) | Charge balance techniques for power devices | |
US8735249B2 (en) | Trenched power semiconductor device and fabrication method thereof | |
EP1266406B1 (en) | Trench gate DMOS field-effect transistor | |
US8426944B2 (en) | Insulated gate bipolar transistor | |
CN114597257B (zh) | 一种沟槽栅碳化硅mosfet器件及其工艺方法 | |
CN111081779A (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
EP3025373B1 (en) | Mos-bipolar device | |
US10068972B2 (en) | Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage | |
US6492691B2 (en) | High integration density MOS technology power device structure | |
US11374119B2 (en) | Semiconductor device and method of manufacturing the same | |
CN115799324B (zh) | 分段屏蔽栅场效应晶体管 | |
US20200185496A1 (en) | Semiconductor Device | |
JP2018006648A (ja) | 半導体装置 | |
JPH10135458A (ja) | 半導体装置 | |
CN210272369U (zh) | 一种功率半导体器件 | |
KR102246501B1 (ko) | 반도체 전력 소자 | |
CN112864248A (zh) | Sgtmosfet器件及制造方法 | |
CN117878157B (zh) | 一种沟槽mosfet器件及沟槽mosfet器件阵列 | |
US20230411511A1 (en) | Power semiconductor device with dual shield structure in silicon carbide and manufacturing method thereof | |
CN112864244A (zh) | 超结器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |