CN115663031B - 屏蔽栅场效应晶体管 - Google Patents
屏蔽栅场效应晶体管 Download PDFInfo
- Publication number
- CN115663031B CN115663031B CN202211689128.4A CN202211689128A CN115663031B CN 115663031 B CN115663031 B CN 115663031B CN 202211689128 A CN202211689128 A CN 202211689128A CN 115663031 B CN115663031 B CN 115663031B
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- field effect
- shielding
- shielded gate
- gate field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及半导体技术领域,公开了一种屏蔽栅场效应晶体管,该屏蔽栅场效应晶体管包括:电极结构和交错鳍式屏蔽栅,各电极结构包括:栅极、氧化层、屏蔽栅;栅极设置于屏蔽栅的上方;栅极和屏蔽栅之间设有氧化层;交错鳍式屏蔽栅设置于相邻的电极结构之间,处于相邻两个电极结构之间的交错鳍式屏蔽栅之间存在预设距离。本发明将交错鳍式屏蔽栅设置于包括栅极、氧化层和屏蔽栅的相邻电极结构之间,处于相邻两个电极结构之间的交错鳍式屏蔽栅之间存在预设距离,从而通过增加交错鳍式屏蔽栅之间的预设距离可以解决现有技术中屏蔽栅场效应晶体管带来的更低电容的同时会伴随着较高的电压震荡的技术问题。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种屏蔽栅场效应晶体管。
背景技术
传统的屏蔽栅场效应晶体管是在沟槽栅结构的基础上,引入了屏蔽栅,其相当于一个场板结构,可以提供横向的辅助耗尽,从而在漂移区实现二维电场耗尽,使得原来的三角形电场分布变为一个近似矩形的电场分布,即电荷平衡效应;另外,屏蔽栅结构的引入可以有效屏蔽栅极下方的电容。因此,由于电荷平衡效应和电容屏蔽效应,屏蔽栅场效应晶体管可以带来更小面积及更低的电容,但在实际应用中,屏蔽栅场效应晶体管带来的更低电容的同时会伴随着较高的电压震荡。
发明内容
本发明的主要目的在于提供了一种屏蔽栅场效应晶体管,旨在解决现有技术中屏蔽栅场效应晶体管带来的更低电容的同时会伴随着较高的电压震荡的技术问题。
为实现上述目的,本发明提供了一种屏蔽栅场效应晶体管,所述屏蔽栅场效应晶体管包括:电极结构和交错鳍式屏蔽栅,各电极结构包括:栅极、氧化层、屏蔽栅;
所述栅极设置于所述屏蔽栅的上方;
所述栅极和所述屏蔽栅之间设有所述氧化层;
所述交错鳍式屏蔽栅设置于相邻的电极结构之间,处于相邻两个电极结构之间的交错鳍式屏蔽栅之间存在预设距离。
可选地,所述交错鳍式屏蔽栅包括:至少两个方向相同的存在所述预设距离的屏蔽栅。
可选地,所述屏蔽栅场效应晶体管还包括:连接孔和与所述连接孔结构相同的填充体;
所述连接孔设置于所述交错鳍式屏蔽栅中各屏蔽栅的上方;
所述填充体设置于所述连接孔内。
可选地,所述屏蔽栅场效应晶体管还包括:隔离区;
所述隔离区设置于各电极结构和所述交错鳍式屏蔽栅的上方。
可选地,所述屏蔽栅场效应晶体管还包括:P型体区;
所述P型体区设置于相邻的电极结构之间。
可选地,所述屏蔽栅场效应晶体管还包括:第一N+区和第二N+区;
所述第一N+区和所述第二N+区分别设置于所述电极结构的两侧与所述连接孔、所述隔离区和所述P型体区之间。
可选地,所述屏蔽栅场效应晶体管还包括:源极金属;
所述源极金属和所述电极结构和所述交错鳍式屏蔽栅上方的隔离区和连接孔接触设置;
所述电极结构中的屏蔽栅和所述交错鳍式屏蔽栅通过所述连接孔与所述源极金属连接。
可选地,所述屏蔽栅场效应晶体管还包括:第一氧化层;
所述第一氧化层设置于各电极结构和各交错鳍式屏蔽栅的底部。
可选地,所述屏蔽栅场效应晶体管还包括:漂移区;
相邻的电极结构、所述P型体区和所述交错鳍式屏蔽栅之间存在空置区;
所述漂移区设置于所述空置区中。
可选地,所述屏蔽栅场效应晶体管还包括:衬底;
所述衬底设置于所述漂移区的底部;
所述衬底为N型衬底。
在本发明中,公开了一种屏蔽栅场效应晶体管,该屏蔽栅场效应晶体管包括:电极结构和交错鳍式屏蔽栅,各电极结构包括:栅极、氧化层、屏蔽栅;栅极设置于屏蔽栅的上方;栅极和屏蔽栅之间设有氧化层;交错鳍式屏蔽栅设置于相邻的电极结构之间,处于相邻两个电极结构之间的交错鳍式屏蔽栅之间存在预设距离。由于本发明将交错鳍式屏蔽栅设置于包括栅极、氧化层和屏蔽栅的相邻电极结构之间,且处于相邻两个电极结构之间的交错鳍式屏蔽栅之间存在预设距离,从而通过增加交错鳍式屏蔽栅之间的预设距离可以解决现有技术中屏蔽栅场效应晶体管带来的更低电容的同时会伴随着较高的电压震荡的技术问题。
附图说明
图1为本发明屏蔽栅场效应晶体管实施例的结构示意图;
图2为本发明屏蔽栅场效应晶体管实施例的平面结构示意图;
图3为本发明屏蔽栅场效应晶体管实施例中的第一切面示意图;
图4为本发明屏蔽栅场效应晶体管实施例中的第二切面示意图;
图5为本发明屏蔽栅场效应晶体管实施例中的第三切面示意图;
图6为本发明屏蔽栅场效应晶体管实施例中寄生电阻的等效电路图;
图7为本发明屏蔽栅场效应晶体管实施例中电压震荡的第一模拟示意图;
图8为本发明屏蔽栅场效应晶体管实施例中电压震荡的第二模拟示意图;
图9为本发明屏蔽栅场效应晶体管实施例中电压震荡的第三模拟示意图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
10 | 电极结构 | 101 | 栅极 |
102 | 氧化层 | 103 | 屏蔽栅 |
20 | 交错鳍式屏蔽栅 | 30 | 连接孔 |
40 | 填充体 | 50 | 隔离区 |
60 | P型体区 | 70 | 第一N+区 |
80 | 第二N+区 | 90 | 源极金属 |
100 | 第一氧化层 | 200 | 漂移区 |
300 | 衬底 | Rsvo | 寄生电阻 |
Csvo | 寄生电容 | D | 漏极 |
S | 源极 | G | 栅极 |
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
下面将结合本发明实施例中的附图,对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例、基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有实施例,都属于本发明保护的范围。
需要说明的是,在本发明实施例中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征,另外各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
参照图1,图1为本发明屏蔽栅场效应晶体管实施例的结构示意图。
如图1所示,本实施例中,所述屏蔽栅场效应晶体管包括:电极结构10和交错鳍式屏蔽栅20,各电极结构10包括:栅极101、氧化层102、屏蔽栅103。
需要说明的是,上述交错鳍式屏蔽栅20可以为由与鱼鳍形状相似的屏蔽栅交错式排布而形成的屏蔽栅结构。
可以理解的是,本实施例的屏蔽栅场效应晶体管是在内部引入交错鳍式屏蔽栅20结构,因此不会明显占用额外的芯片面积。
所述栅极101设置于所述屏蔽栅103的上方。
所述栅极101和所述屏蔽栅103之间设有所述氧化层102。
所述交错鳍式屏蔽栅20设置于相邻的电极结构10之间,处于相邻两个电极结构10之间的交错鳍式屏蔽栅20之间存在预设距离。
应当理解的是,上述预设距离即交错鳍式屏蔽栅20之间距离,其中,具体的距离大小可以根据实际应用场合的具体需求进行调整,本实施例对此不加以限制。
可以理解的是,上述交错鳍式屏蔽栅20包括至少两个方向相同的存在所述预设距离的屏蔽栅。实际应用中,交错鳍式屏蔽栅20中屏蔽栅的数量可以为两个及两个以上,本实施例对交错鳍式屏蔽栅20中屏蔽栅的具体数量不做限制。
需要说明的是,上述电极结构10中的屏蔽栅103中存在有寄生电阻Rsvo,其中,该寄生电阻Rsvo可以调节屏蔽栅场效应晶体管的电场以及电势分布。实际应用中,根据具体的电路应用需求,可以通过调节交错鳍式屏蔽栅的预设距离调节该寄生电阻Rsvo,这会同时影响到屏蔽栅电位分布、电荷平衡效应以及漏极缓冲效应,进而影响器件最终的雪崩能力及电压震荡尖峰。通过降低交错鳍式屏蔽栅之间的预设距离可以解决现有技术中屏蔽栅电位不均匀带来的电荷非平衡效应,抑制动态闩锁并增强雪崩能力。通过增加交错鳍式屏蔽栅之间的预设距离可以增加屏蔽栅寄生电阻电容,改善漏极缓冲效应,解决现有技术中屏蔽栅低电容带来的电压震荡问题。
应当理解的是,常规的屏蔽栅场效应晶体管中的屏蔽栅是沿着竖直方向分布的,但本实施例中的屏蔽栅场效应晶体管沿着水平方向设置了交错鳍式屏蔽栅20结构,因此在每两个水平方向的交错鳍式屏蔽栅之间均会有一段与竖直方向的电极结构10交错的区域,这一段交错的区域中会存在有寄生电阻Rsvo。
为了便于理解,参考图2进行说明,但并不对本方案进行限定。图2为本发明屏蔽栅场效应晶体管实施例的平面结构示意图;如图2所示,图2中所述屏蔽栅场效应晶体管包括交错鳍式屏蔽栅20、栅极101、氧化层102和屏蔽栅103。
可以理解的是,沿着图2中AA’方向进行切割可以获得本实施例屏蔽栅场效应晶体管中AA’方向的切面图,其中,本实施例屏蔽栅场效应晶体管中AA’方向的切面图如图3所示,图3为本发明屏蔽栅场效应晶体管实施例中的第一切面示意图。
需要说明的是,如图3所示,在本实施例中,所述屏蔽栅场效应晶体管还包括:连接孔30和与所述连接孔30结构相同的填充体40;所述连接孔30设置于所述交错鳍式屏蔽栅20中各屏蔽栅103的上方;所述填充体40设置于所述连接孔30内。
应当理解的是,在本实施例中,所述屏蔽栅场效应晶体管还包括:隔离区50;所述隔离区50设置于各电极结构10和所述交错鳍式屏蔽栅20的上方。
可以理解的是,在本实施例中,所述屏蔽栅场效应晶体管还包括:源极金属90;所述源极金属90和所述电极结构10和所述交错鳍式屏蔽栅20上方的隔离区50和连接孔30接触设置;所述电极结构10中的屏蔽栅103和所述交错鳍式屏蔽栅20通过所述连接孔30与所述源极金属90连接。
需要说明的是,上述连接孔30可以为对电极结构10中的屏蔽栅103和源极金属90进行连接的连接部件。实际应用中,可以在交错鳍式屏蔽栅20的上方打孔,获得连接孔30,并通过连接孔30可以将屏蔽栅103直接连接到源极金属90上。
应当理解的是,上述填充体40可以为连接孔30内的填充物,因此上述填充体40的结构需要与连接孔30的结构相同。实际应用中,填充体40可以为铝和钨等金属填充物,本实施例中可以将金属钨填充至连接孔30中。
可以理解的是,上述隔离区50即ILD( Inter Layer Dielectric,内层介电材料),隔离区50可以用于将上述电极结构10中的屏蔽栅103与源极金属90进行隔离,从而防止屏蔽栅103和源极金属90之间发生短路。
需要说明的是,常规的屏蔽栅场效应晶体管可以在竖直方向打孔,从而与源极金属进行接触,然后在打孔的两侧形成一个固定电阻;但本实施例中的屏蔽栅场效应晶体管可以在交错鳍式屏蔽栅20上面打孔,以获得上述连接孔30,并且可以在连接孔30中填充金属钨,从而可以通过连接孔30和填充体40将电极结构10中的屏蔽栅103和交错鳍式屏蔽栅20直接与源极金属90连接,其中,电极结构10中的屏蔽栅103和交错鳍式屏蔽栅20也是相互连接的,从而使上述连接孔30还可以与设置于电极结构10中的屏蔽栅103的寄生电阻Rsvo相连。
应当理解的是,本实施例中的屏蔽栅场效应晶体管沿竖直方向排布栅极101结构和常规的屏蔽栅103结构,并提供正常的场效应晶体管特性;沿水平方向间隔排布交错鳍式屏蔽栅20结构,从而水平方向间隔排布交错鳍式屏蔽栅20结构和竖直方向排布的栅极101结构和常规的屏蔽栅103结构之间存在一段交错区域,交错区域内存在上述寄生电阻Rsvo。
在具体实现中,若假设相邻两个电极结构10之间的交错鳍式屏蔽栅20之间存在的预设距离为L,屏蔽栅103的电阻率为,屏蔽栅103的的横截面积为S,则寄生电阻Rsvo受交错鳍式屏蔽栅20的预设距离L影响:Rsvo=ρ*L/S,由此可知,当增加预设距离L时,寄生电阻Rsvo的阻值增加,当减小预设距离L时,寄生电阻Rsvo的阻值降低。由于上述寄生电阻Rsvo可以调节屏蔽栅场效应晶体管的电场以及电势分布,且可以通过调节交错鳍式屏蔽栅20之间的预设距离调节寄生电阻Rsvo阻值的大小。因此可以通过增加交错鳍式屏蔽栅20之间的预设距离来提高寄生电阻Rsvo的阻值,当屏蔽栅场效应晶体管中的漏极(并未在图中标注)电压发生变化时,该寄生电阻Rsvo可以抑制漏极和电极结构10中的栅极101之间的电容耦合,从而降低漏极的电压震荡,同时,还可以降低栅极101误开启的问题。此外,还可以通过缩小交错鳍式屏蔽栅20之间的预设距离来降低寄生电阻Rsvo的阻值,使得可以带来更均匀的屏蔽栅电位分布,从而改善整体芯片的电荷平衡效应以及电场分布,同时,还可以降低电流集中,以提高雪崩能力。在实际应用中,可以根据应用场合的具体需求合理调整交错鳍式屏蔽栅结构的单元间距及布局方式,从而在电荷平衡效应及抑制电压震荡方面取得合理的折中。
进一步地,为了构成完整的交错鳍式屏蔽栅场效应晶体管,如图3所示,所述屏蔽栅场效应晶体管还包括:P型体区60;
所述P型体区60设置于相邻的电极结构10之间。
需要说明的是,上述P型体区60位于相连的电极结构10之间,其中,上述P型体区60可以为掺杂有P型元素的区域,掺杂的P型元素可以为硼原子等,本实施例对此不加以限制。实际应用中,纯净的硅类似于绝缘体,因此需要往硅中掺杂其他元素,使其成为导体,当硼原子加入至硅晶片时会形成一个空穴,这个空穴类似于一个正电荷,从而可以增加电导率。
应当理解的是,如图3所示,在本实施例中,所述屏蔽栅场效应晶体管还包括:第一N+区70和第二N+区80;所述第一N+区70和所述第二N+区80分别设置于所述电极结构10的两侧与所述连接孔30、所述隔离区50和所述P型体区60之间。
可以理解的是,如图3所示,电极结构10、连接孔30、隔离区50和P型体区60围绕有上述第一N+区70和第二N+区80,且上述第一N+区70和第二N+区80分布于电极结构10的两侧,本实施例中的屏蔽栅场效应晶体管可以将上述第一N+区70和上述第二N+区80分别设置于所述电极结构10的两侧与所述连接孔30、所述隔离区50和所述P型体区60之间,其中,N+表示高浓度N型掺杂,即上述第一N+区70和上述第二N+区80掺杂有高浓度N型元素,第一N+区70和第二N+区80与屏蔽栅场效应晶体管的漏极电极连接。
如图3所示,在本实施例中,所述屏蔽栅场效应晶体管还包括:漂移区200;相邻的电极结构10、所述P型体区60和所述交错鳍式屏蔽栅20之间存在空置区;所述漂移区200设置于所述空置区中。
如图3所示,在本实施例中,所述屏蔽栅场效应晶体管还包括:衬底300;所述衬底300设置于所述漂移区200的底部;所述衬底300为N型衬底。
需要说明的是,上述空置区可以为相邻的电极结构10、P型体区60和交错鳍式屏蔽栅20围绕形成的,上述漂移区200可以设置于空置区中,如图5所示,漂移区200还与上述第一氧化层100相接。
可以理解的是,上述漂移区200可以为衬底300上生长出的N型半导体薄膜。
应当理解的是,上述衬底300可以为用于承载上述各个部件的结构,其中,本实施例的屏蔽栅场效应晶体管中的衬底300可以为N型衬底。
需要说明的是,参考图4,图4为本发明屏蔽栅场效应晶体管第以实施例中的第二切面示意图(即沿着图2中BB’方向进行切割获得的切面图),通过图4可以体现屏蔽栅场效应晶体管中的栅极101、氧化层102、屏蔽栅103、连接孔30、填充体40、隔离区50、源极金属90、第一氧化层100、漂移区200和衬底300,如图4所示,在本实施例中,所述屏蔽栅场效应晶体管还包括:第一氧化层100;所述第一氧化层100设置于各电极结构10和各交错鳍式屏蔽栅20的底部。
应当理解的是,参照图5,图5为本发明屏蔽栅场效应晶体管实施例中的第三切面示意图(即沿着图2中CC’方向进行切割获得的切面图),通过图5可以体现屏蔽栅场效应晶体管中氧化层102、屏蔽栅103、填充体40、隔离区50、P型体区60、漂移区200和衬底300,如图5所示,本实施例中的屏蔽栅场效应晶体管插入的交错鳍式屏蔽栅20结构中会带有寄生电容Csvo,且寄生电阻Rsvo可以通过连接孔30和填充体40连接至源极金属90。
可以理解的是,参照图6,图6为本发明屏蔽栅场效应晶体管实施例中寄生电阻的等效电路图。如图6所示,上述寄生电阻Rsvo和上述寄生电容Csvo并联在屏蔽栅场效应晶体管MOS的漏极D和源极S的两端,当器件高频开关造成漏极电压震荡时,寄生电阻Rsvo和寄生电容Csvo构成RC吸收电路,可以抑制漏极电压的震荡。实际应用中,电压震荡受具体电路拓扑、器件开关特性、工作情况、负载条件等影响,所以实际需要的寄生电阻Rsvo的阻值及交错鳍式屏蔽栅20之间的预设距离L的值需要测试验证并修正。
在具体实现中,如图7所示,图7为本发明屏蔽栅场效应晶体管实施例中电压震荡的第一模拟示意图,图7可以表示当寄生电阻Rsvo的阻值Rsvo=0.01Ω,预设距离L=1μm时,屏蔽栅场效应晶体管中漏极的电压震荡的模拟示意图,图中,Vds表示电压,Ids表示电流;如图8所示,图8为本发明屏蔽栅场效应晶体管实施例中电压震荡的第二模拟示意图,图8可以表示当寄生电阻Rsvo的阻值Rsvo=0.1Ω,预设距离L=10μm时,屏蔽栅场效应晶体管中漏极的电压震荡的模拟示意图;如图9所示,图9为本发明屏蔽栅场效应晶体管实施例中电压震荡的第三模拟示意图,图9可以表示当寄生电阻Rsvo的阻值Rsvo=0.5Ω,预设距离L=50μm时,屏蔽栅场效应晶体管中漏极的电压震荡的模拟示意图,其中,图7、图8和图9中的纵坐标分别表示电压Vds(V)和电流Ids(A),横坐标均表示时间Time(s)。结合图7、图8和图9可知,当交错鳍式屏蔽栅20之间的预设距离L增大时,屏蔽栅场效应晶体管中漏极电压震荡明显减小,由此可知,本实施通过增加交错鳍式屏蔽栅20之间的预设距离L,可以降低屏蔽栅场效应晶体管中漏极电压震荡,即可以解决现有技术中屏蔽栅场效应晶体管带来的更低电容的同时会伴随着较高的电压震荡的技术问题。
本实施例公开了一种屏蔽栅场效应晶体管,该屏蔽栅场效应晶体管包括:电极结构10和交错鳍式屏蔽栅20,各电极结构10包括:栅极101、氧化层102、屏蔽栅103;栅极101设置于屏蔽栅103的上方;栅极101和屏蔽栅103之间设有氧化层102;交错鳍式屏蔽栅20设置于相邻的电极结构10之间,处于相邻两个电极结构10之间的交错鳍式屏蔽栅20之间存在预设距离。由于本实施例将交错鳍式屏蔽栅20设置于包括栅极101、氧化层102和屏蔽栅103的相邻电极结构10之间,处于相邻两个电极结构10之间的交错鳍式屏蔽栅20之间存在预设距离,从而通过增加交错鳍式屏蔽栅20之间的预设距离可以解决现有技术中屏蔽栅场效应晶体管带来的更低电容的同时会伴随着较高的电压震荡的技术问题,同时,还可以降低栅极101误开启的问题,此外,通过缩小交错鳍式屏蔽栅20之间的预设距离改善整体芯片的电荷平衡效应以及电场分布,同时,还可以降低电流集中,以提高雪崩能力。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管包括:电极结构和交错鳍式屏蔽栅,各电极结构包括:栅极、氧化层、屏蔽栅;
所述栅极设置于所述屏蔽栅的上方;
所述栅极和所述屏蔽栅之间设有所述氧化层;
所述交错鳍式屏蔽栅设置于相邻的电极结构之间,处于相邻两个电极结构之间的交错鳍式屏蔽栅之间存在预设距离。
2.如权利要求1所述的屏蔽栅场效应晶体管,其特征在于,所述交错鳍式屏蔽栅包括:至少两个方向相同的存在所述预设距离的屏蔽栅。
3.如权利要求2所述的屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管还包括:连接孔和与所述连接孔结构相同的填充体;
所述连接孔设置于所述交错鳍式屏蔽栅中各屏蔽栅的上方;
所述填充体设置于所述连接孔内。
4.如权利要求3所述的屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管还包括:隔离区;
所述隔离区设置于各电极结构和所述交错鳍式屏蔽栅的上方。
5.如权利要求4所述的屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管还包括:P型体区;
所述P型体区设置于相邻的电极结构之间。
6.如权利要求5所述的屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管还包括:第一N+区和第二N+区;
所述第一N+区和所述第二N+区分别设置于所述电极结构的两侧与所述连接孔、所述隔离区和所述P型体区之间。
7.如权利要求4所述的屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管还包括:源极金属;
所述源极金属和所述电极结构和所述交错鳍式屏蔽栅上方的隔离区和连接孔接触设置;
所述电极结构中的屏蔽栅和所述交错鳍式屏蔽栅通过所述连接孔与所述源极金属连接。
8.如权利要求1所述的屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管还包括:第一氧化层;
所述第一氧化层设置于各电极结构和各交错鳍式屏蔽栅的底部。
9.如权利要求5所述的屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管还包括:漂移区;
相邻的电极结构、所述P型体区和所述交错鳍式屏蔽栅之间存在空置区;
所述漂移区设置于所述空置区中。
10.如权利要求9所述的屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管还包括:衬底;
所述衬底设置于所述漂移区的底部;
所述衬底为N型衬底。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211689128.4A CN115663031B (zh) | 2022-12-28 | 2022-12-28 | 屏蔽栅场效应晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211689128.4A CN115663031B (zh) | 2022-12-28 | 2022-12-28 | 屏蔽栅场效应晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115663031A CN115663031A (zh) | 2023-01-31 |
CN115663031B true CN115663031B (zh) | 2023-05-16 |
Family
ID=85022518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211689128.4A Active CN115663031B (zh) | 2022-12-28 | 2022-12-28 | 屏蔽栅场效应晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115663031B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115799324B (zh) * | 2023-02-09 | 2023-05-16 | 无锡先瞳半导体科技有限公司 | 分段屏蔽栅场效应晶体管 |
CN118507526A (zh) * | 2024-07-12 | 2024-08-16 | 无锡锡产微芯半导体有限公司 | 基于Fin结构的屏蔽栅功率半导体器件及其制备工艺 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110018059A1 (en) * | 2009-07-24 | 2011-01-27 | Dixie Dunn | Shield Contacts in a Shielded Gate MOSFET |
CN102956708A (zh) * | 2011-08-18 | 2013-03-06 | 万国半导体股份有限公司 | 屏蔽栅极沟槽mosfet封装 |
CN109037335A (zh) * | 2017-06-08 | 2018-12-18 | 力祥半导体股份有限公司 | 功率晶体管装置 |
-
2022
- 2022-12-28 CN CN202211689128.4A patent/CN115663031B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110018059A1 (en) * | 2009-07-24 | 2011-01-27 | Dixie Dunn | Shield Contacts in a Shielded Gate MOSFET |
CN102956708A (zh) * | 2011-08-18 | 2013-03-06 | 万国半导体股份有限公司 | 屏蔽栅极沟槽mosfet封装 |
CN109037335A (zh) * | 2017-06-08 | 2018-12-18 | 力祥半导体股份有限公司 | 功率晶体管装置 |
Also Published As
Publication number | Publication date |
---|---|
CN115663031A (zh) | 2023-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115663031B (zh) | 屏蔽栅场效应晶体管 | |
US6989566B2 (en) | High-voltage semiconductor device including a floating block | |
KR101438381B1 (ko) | 고용량 다이오드를 형성하는 방법 및 그 구조 | |
US10164087B2 (en) | Semiconductor device and method of manufacturing same | |
WO2004102672A1 (en) | Lateral soi semiconductor device | |
US11916061B2 (en) | Electronic circuit | |
JPH07283414A (ja) | Mos型半導体装置 | |
CN111527603A (zh) | 凹入式存取装置及dram构造 | |
US11360163B2 (en) | Vertical hall sensor structure | |
CN207320106U (zh) | 用于保护免于静电放电的设备和集成电路 | |
US6825089B1 (en) | Increased quality factor of a varactor in an integrated circuit via a high conductive region in a well | |
US5144389A (en) | Insulated gate field effect transistor with high breakdown voltage | |
CN116741828A (zh) | 沟渠式栅极晶体管组件 | |
CN115241280A (zh) | 双向开关器件、其终端结构及电子设备 | |
CN112054060B (zh) | 一种体接触soi mos器件结构及形成方法 | |
CN109065532B (zh) | 一种功率器件及其制作方法 | |
CN115799340B (zh) | 屏蔽栅场效应晶体管 | |
US12100752B2 (en) | Memory cell | |
KR100694327B1 (ko) | 반도체 디바이스 | |
US20080237785A1 (en) | Structure of high-frequency components with low stray capacitances | |
CN113497026B (zh) | 用于静电防护的soi栅极接地mos器件结构及其制造方法 | |
US11257937B2 (en) | Semiconductor device | |
CN215731715U (zh) | 集成电路 | |
US11387354B2 (en) | BiMOS transistor | |
CN113497025B (zh) | 用于静电防护的soi栅极接地mos器件结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |