JP2000200894A

JP2000200894A - 回路内蔵型受光素子

Info

Publication number: JP2000200894A
Application number: JP10374824A
Authority: JP
Inventors: Isamu Okubo; 勇大久保; Masaru Kubo; 勝久保; Naoki Fukunaga; 直樹福永; Takahiro Takimoto; 貴博瀧本; Mutsumi Oka; 睦岡; Toshimitsu Kasamatsu; 利光笠松
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-12-28
Filing date: 1998-12-28
Publication date: 2000-07-18
Anticipated expiration: 2018-12-28
Also published as: JP3592115B2

Abstract

(57)【要約】（修正有）【課題】接合容量の低減と直列抵抗の低減とを同時に
実現し、且つ十分に高速な応答速度を有するフォトダイ
オード部を有する回路内蔵型受光素子を提供する。【解決手段】半導体基板の該表面から遠ざかる方向に
向けて不純物濃度が次第に減少する第１の部分と、該第
１の部分の上方における第１の領域に位置する、深さ方
向に均一な不純物濃度分布を有する第２の部分と、を含
む第１半導体結晶成長層と、該第１半導体結晶成長層の
該第１の部分の上方であって、該第１の領域を除いた第
２の領域に位置する、第１導電型の埋め込み拡散層と、
該第１半導体結晶成長層及び該埋め込み拡散層の表面に
形成された、第２導電型の第２半導体結晶成長層と、該
第２半導体結晶成長層を受光素子形成部に相当する領域
と信号処理回路形成部に相当する領域とに分離するよう
に形成された、第１導電型の分離拡散領域と、を備え
る。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、光電変換信号を処
理する回路を内蔵した回路内蔵型受光素子に関し、より
具体的には、入射光に基づいて上記の光電変換信号を発
生するフォトダイオードにおける、信号処理時の応答速
度の改善を可能にする構造に関する。

【０００２】

【従来の技術】光ディスク装置は、近年、動画などの多
量のデータを高速で取り扱うようになってきている。例
えば、ＤＶＤ−ＲＯＭ装置では、データの読み出し速度
の高速化（等速から倍速へ、など）が急速に進展してき
ており、今後は１２倍速、更にはそれ以上の高速化が求
められるものと考えられる。ここで、ＤＶＤを利用した
光ディスク装置（例えばＤＶＤ−ＲＯＭ装置）では、信
号の読み出しのために、受光素子とその受光素子によっ
て発生した光電変換信号の処理のための信号処理回路と
を同一チップ上に集積させた光ピックアップチップが、
一般に使用されている。従って、ＤＶＤ−ＲＯＭ装置の
動作の高速化を実現するためには、そのような光ピック
アップ（より一般的には、回路内蔵型受光素子）に含ま
れる受光素子の動作の高速化が、強く求められている。

【０００３】従来より、光ピックアップに含まれる受光
素子では、Ｎ型エピタキシャル層とＰ型基板との間のＰ
Ｎ接合、或いはＮ型エピタキシャル層とＰ型拡散層との
間のＰＮ接合が、使用されてきている。しかし、前者の
Ｎ型エピタキシャル層とＰ型基板との間のＰＮ接合で
は、基板内で発生した光キャリアが拡散によって移動す
るので、応答速度が遅くなる。一方、後者のＮ型エピタ
キシャル層とＰ型拡散層との間のＰＮ接合では、Ｎ型エ
ピタキシャル層における不純物濃度に応じて接合容量が
大きくなって、応答速度が遅くなるという問題点が存在
している。更に、後者のＰＮ接合をＤＶＤ装置に適用す
ると、ＤＶＤ装置で再生光として使用される波長６５０
ｎｍのレーザ光の多くの部分が基板内にまで到達してし
まうことから、動作感度の低下が生じる。

【０００４】このように、従来の回路内蔵型受光素子
は、回路を内蔵していない単体のｐｉｎフォトダイオー
ドに比較して、動作特性が劣る傾向にある。

【０００５】以上のような問題点を解決する目的で、こ
れまでに幾つかの構成が提案されてきている。

【０００６】図１には、特開昭６１−１５４０６３号公
報に開示されている構成を示している。

【０００７】この構成では、Ｐ⁺−基板１４１の表面
に、Ｐ型高不純物濃度層（オートドープ層）１４２ａ及
びＰ型低不純物濃度層１４２ｂを含むＰ型エピタキシャ
ル層１４２を形成する。Ｐ型エピタキシャル層１４２に
おけるＰ型高不純物濃度層１４２ａは、エピタキシャル
成長時に、基板１４１から不純物の上方拡散（オートド
ープ）が生じた領域に相当する。

【０００８】Ｐ型エピタキシャル層１４２の上には、Ｎ
型エピタキシャル層１４３が形成されている。Ｎ型エピ
タキシャル層１４３には、その表面から下地のＰ型エピ
タキシャル層１４２に達する、不純物濃度が高いＰ⁺分
離拡散領域１４４が形成されており、これによってＮ型
エピタキシャル層１４３が幾つかの領域に分離されてい
る。

【０００９】この分離されているＮ型エピタキシャル層
１４３の領域のうちのあるものは、受光素子部１８０を
形成しており、具体的には、分離されたＮ型エピタキシ
ャル層１４３とその下のＰ型エピタキシャル層１４２と
で形成されるＰＮ接合によって、フォトダイオード１８
０が形成される。一方、Ｎ型エピタキシャル層１４３に
おける隣接する領域は信号処理回路部１９０であって、
具体的には、図示されている例では、コレクタ抵抗を下
げるための埋め込み領域１４５、ベース領域１４７、及
びエミッタ領域１４８によってＮＰＮトランジスタ１９
０が構成されている。これらのフォトダイオード部１８
０及び信号処理回路部１９０は、先述の分離拡散領域１
４４によって電気的に分離されている。

【００１０】これらの構成の上面には、酸化物層１４９
が形成されている。そして、受光素子（フォトダイオー
ド）１８０のコンタクト領域１４５には、酸化物層１４
９に設けられたコンタクトホールを介して電極配線層１
５０ａが接続されており、一方、信号処理回路素子（Ｎ
ＰＮトランジスタ）１９０には、同様にコンタクトホー
ルを介して電極配線層１５０ｂ及び１５０ｃが接続され
ている。また、分離拡散領域１４４にも、電極及び配線
１５０ｂが接続されている。

【００１１】この構成において、高不純物濃度を有する
基板１４１の上に、それより低不純物濃度のエピタキシ
ャル層１４２を形成することで、フォトダイオードを構
成するＰ型半導体側の空乏層（一点鎖線で示された領
域）を低不純物濃度エピタキシャル層１４２の内部に大
きく広げて、フォトダイオード１８０の接合容量を低減
している。同時に、この空乏層の拡がりによって、深い
ところで発生した光キャリアが、十分に光電流に寄与す
るようになっている。

【００１２】また、この構成に含まれるＰ型高不純物濃
度層（オートドープ層）１４２ａは、基板１４１から上
方に向かって不純物濃度が次第に低下する濃度勾配を有
している。これに基づくポテンシャル勾配によって内部
電界が発生して、Ｐ型エピタキシャル層１４２の深部で
発生した光キャリアの高速での移動を可能にしている。

【００１３】次に、図２には、特開平４−２７１１７２
号公報に開示されている構成を示している。

【００１４】この構成では、Ｐ型基板２２３の上にノン
ドープの第１エピタキシャル層２２４を形成し、更に、
信号処理回路素子（ＮＰＮトランジスタ）２９０の形成
箇所には、Ｐ型ウェル領域２２６を形成する。第１エピ
タキシャル層２２４の上には、Ｎ型の第２エピタキシャ
ル層２２５を形成する。フォトダイオード部２８０にお
けるＮ型第２エピタキシャル層２２５の表面近傍には、
Ｎ⁺拡散領域２３０を形成する。一方、信号処理回路素
子部２９０におけるＮ型第２エピタキシャル層２２５に
は、その表面近傍にＮＰＮトランジスタを構成する各領
域２３５、２３６、及び２３７が形成され、その下方に
はＮ⁺拡散領域２３４が形成されている。信号処理回路
素子部２９０とフォトダイオード部２８０とは、２つの
領域２２８及び２２９からなる分離拡散領域２２７によ
って、電気的に分離されている。

【００１５】これらの構成の上面には、酸化物層２３１
が形成されている。そして、受光素子（フォトダイオー
ド）２８０には、酸化物層２３１に設けられたコンタク
トホールを介して電極配線層２３２及び２３３が接続さ
れており、一方、信号処理回路素子（ＮＰＮトランジス
タ）２９０には、同様にコンタクトホールを介して電極
配線層２３８が接続されている。

【００１６】この構成では、比抵抗が約４０Ωｃｍ〜約
６０Ωｃｍである基板２２３を使用して、基板２２３か
らその上の第１エピタキシャル層２２４へのオートドー
プを抑制している。また、第１エピタキシャル層２２４
としてノンドープの半導体結晶層を使用することで、フ
ォトダイオード部２８０に形成される空乏層を、基板側
に大きく広げることが可能になっている。更に、Ｐ型ウ
ェル領域２２６を形成することによって、分離拡散領域
２２７（２２８及び２２９）並びにＰ型ウェル領域２２
６というＰ型領域によってＮＰＮトランジスタを取り囲
んで、寄生効果の低減が可能になる。

【００１７】一方、図３には、特開平１−２０５５６４
号公報に開示されている構成を示している。

【００１８】この構成では、Ｐ⁺−基板３１０の表面
に、Ｐ型オートドープ層３２１とＰ^-型低不純物濃度層
３２２とを含むＰ型エピタキシャル層３２０を形成す
る。Ｐ型エピタキシャル層３２０におけるＰ型オートド
ープ層３２１は、エピタキシャル成長時に、基板３１０
から不純物の上方拡散（オートドープ）によって形成さ
れる。

【００１９】Ｐ型エピタキシャル層３２０の上には、Ｎ
型エピタキシャル層３３０が形成されている。Ｎ型エピ
タキシャル層３３０には、その表面からこの層３３０を
貫通し、更に下地のＰ型エピタキシャル層３２０のオー
トドープ層３２１に達する、不純物濃度が高いＰ⁺分離
拡散領域３４０が形成されており、これによってＮ型エ
ピタキシャル層３３０が幾つかの領域に分離されてい
る。

【００２０】Ｎ型エピタキシャル層３３０におけるこの
分離されている領域のあるものは、受光素子部３８０を
形成しており、具体的には、分離されたＮ型エピタキシ
ャル層３３０とその下のＰ型エピタキシャル層３２０と
で形成されるＰＮ接合によって、フォトダイオード３８
０が形成される。また、この受光素子部３８０における
Ｎ型エピタキシャル層３３０の表面近傍には、受光面電
極として機能するＮ⁺型拡散層３３４が、比較的広い面
積に形成されている。一方、受光素子部３８０に隣接す
るＮ型エピタキシャル層３３０の他の領域は信号処理回
路部３９０であって、具体的には、図示されている例で
は、コレクタ抵抗を下げるための埋め込み層３２３、Ｐ
型拡散層３３１、及びＮ⁺型拡散層３３３によってＮＰ
Ｎトランジスタ３９０が構成されている。これらのフォ
トダイオード部３８０及び信号処理回路部３９０は、先
述の分離拡散領域３４０によって電気的に分離されてい
る。

【００２１】更に、これらの構成の上面には、絶縁膜３
３５が形成されており、この絶縁膜３３５に形成された
コンタクトホールを介して、電極及び配線３３６及び３
３７が、フォトダイオード部３８０及び信号処理回路部
３９０の所定の箇所に電気的にコンタクトしている。

【００２２】上記のような図３の構成では、フォトダイ
オード部３８０とその周辺に形成された信号処理回路部
３９０とは、深く形成された分離拡散領域３４０によっ
て、お互いに電気的に分離されている。この結果、フォ
トダイオード部３８０に形成される空乏層は、隣接する
他のフォトダイオード部や信号処理回路部に広がること
なく、基板側に大きく（すなわちＰ型エピタキシャル層
３２０におけるオートドープ層３２１の内部にまで）広
がることが可能になる。

【００２３】

【発明が解決しようとする課題】一般に、フォトダイオ
ードの応答特性は、ＰＮ接合部に形成される接合容量、
並びにフォトダイオードを構成する各部分の抵抗成分に
よって決定される直列抵抗に、依存する。

【００２４】このうちの接合容量は、基本的に基板の不
純物濃度によって決まる。一般には、不純物濃度が低い
高比抵抗基板を使用することによって、接合容量を改善
することができる。前述した図１〜図３に示す従来技術
の構造では、基板の上に形成されるＰ型エピタキシャル
層の不純物濃度を低く抑える或いはノンドープにして、
その抵抗を高くすることによって、接合容量の改善が実
現されている。

【００２５】しかし、図１及び図２に示す構成では、上
記によって接合容量は改善されるものの、直列抵抗の十
分な改善が実現されていない。この点を、以下に説明す
る。

【００２６】一般に、フォトダイオードの直列抵抗は、
以下のような成分から構成されると考えられる（Ｒ１〜
Ｒ７については、図１１（ａ）及び（ｂ）を参照）：Ｒ１：分離拡散領域の抵抗Ｒ２：分離拡散領域の下に存在する埋め込み拡散層の抵
抗Ｒ３：分離拡散領域の下に存在する高比抵抗エピタキシ
ャル層の抵抗Ｒ４：分離拡散領域の下に存在するオートドープ層の抵
抗Ｒ５：基板抵抗Ｒ６：フォトダイオード部の下に存在するオートドープ
層の抵抗Ｒ７：フォトダイオード部の下に存在する高比抵抗エピ
タキシャル層の抵抗。

【００２７】そこで、先述の各従来技術の構成につい
て、フォトダイオード部の直列抵抗について考察する
と、何れの構成でも、分離拡散領域の不純物濃度が高い
ために、その抵抗Ｒ１は低くなる。また、基板に関して
も、その不純物濃度が高いために基板抵抗Ｒ５は低い。
加えて、基板からの不純物の拡散によって形成されるオ
ートドープ層においても、その抵抗Ｒ４及びＲ６は、直
列抵抗に顕著な影響を及ぼさない。更に、埋め込み拡散
層の抵抗Ｒ２は、その構成から判断して、存在しないか
（図１及び図３の場合）、或いはフォトダイオードの直
列抵抗にはほとんど寄与していない（図２の場合）。

【００２８】しかし、図１の構成では、分離拡散領域１
４４の下に存在する高比抵抗エピタキシャル層１４２ｂ
の不純物濃度が低く、その抵抗Ｒ３が高くなる。更に、
この分離拡散領域１４４の下に位置する高比抵抗エピタ
キシャル層１４２ｂの部分が、その不純物濃度の低さに
起因して、フォトダイオードに印加されるバイアス電圧
の影響で空乏化すると、抵抗Ｒ３が更に高抵抗化され
る。この点は図２に示す構造においても同様であり、分
離拡散領域２２７の下に存在するノンドープエピタキシ
ャル層２２４の抵抗Ｒ３が、やはり高くなる。

【００２９】以上の点より、図１及び図２に示す従来技
術の構造では、フォトダイオードの接合容量は低減され
るものの、Ｎ型エピタキシャル層の下に位置する低濃度
或いはノンドープのＰ型エピタキシャル層の高抵抗成分
に起因して、直列抵抗が高い。その結果として、フォト
ダイオードの応答速度が遅くなる。

【００３０】これに対して、図３に示す構成では、高不
純物濃度基板３１０を使用して基板抵抗Ｒ５を低減して
いるとともに、分離拡散領域３４０を、高い不純物濃度
を有するオートドープ層３２１に達するように深く形成
しているので、上述した抵抗Ｒ３の成分が存在しない。
更に、フォトダイオード部の下における抵抗成分Ｒ７
も、空乏層をオートドープ層にまで広げることによっ
て、同様に無くすことができる。この結果、上述した高
直列抵抗という問題を克服して、応答速度の改善が図ら
れている。

【００３１】しかし、図３の構成のように分離拡散領域
３４０を深い位置まで形成しようとすると、実際には、
そのための拡散工程において不純物が深さ方向だけでは
なく横方向へも拡散するので、分離拡散領域３４０の深
さだけではなく幅も広がることになる。このように分離
拡散領域３４０のサイズが横方向に大きくなると、必然
的に、形成される素子の全体サイズが大きくなる。これ
は、素子サイズの小型化に対する最近の強い要求を考慮
すると、好ましいことではない。

【００３２】また、分離拡散領域が深く形成されると、
図４（ｂ）に模式的に示しているように、分離拡散領域
の下で発生した光キャリアの移動距離が、分離拡散領域
が浅い図４（ａ）の場合に比べて、必然的に長くなる。
この結果として、フォトダイオードの応答速度が遅くな
ることになる。このような深い分離拡散領域の形成に起
因する問題点は、例えば特開平８−３２１００号公報に
説明されているように、特に分割フォトダイオードに適
用した場合に顕著になる。

【００３３】このように、従来技術においては、フォト
ダイオードの接合容量の低減と直列抵抗の低減とを同時
に実現し、且つ十分に高速なフォトダイオードの応答速
度を実現することができる構造が、達成されていない。

【００３４】本発明は、上記の問題点を解決するために
なされたものであって、その目的は、接合容量の低減と
直列抵抗の低減とを同時に実現し、且つ十分に高速な応
答速度を有するフォトダイオード部を有する回路内蔵型
受光素子を提供することである。

【００３５】

【課題を解決するための手段】本発明の回路内蔵型受光
素子は、第１導電型の半導体基板と、該半導体基板の表
面の上に形成された第１導電型の第１半導体結晶成長層
であって、該半導体基板の該表面から遠ざかる方向に向
けて不純物濃度が次第に減少する第１の部分と、該第１
の部分の上方における第１の領域に位置する、深さ方向
に均一な不純物濃度分布を有する第２の部分と、を含む
第１半導体結晶成長層と、該第１半導体結晶成長層の該
第１の部分の上方であって、該第１の領域を除いた第２
の領域に位置する、第１導電型の埋め込み拡散層と、該
第１半導体結晶成長層及び該埋め込み拡散層の表面に形
成された、第２導電型の第２半導体結晶成長層と、該第
２半導体結晶成長層を受光素子形成部に相当する領域と
信号処理回路形成部に相当する領域とに分離するように
形成された、第１導電型の分離拡散領域と、を備え、該
第１の領域は、該受光素子形成部に位置しており、該信
号処理回路形成部では、該埋め込み拡散層が、該第１半
導体結晶成長層の該第１の部分に接していて、そのこと
によって、上記の目的が達成される。

【００３６】ある実施形態では、前記半導体基板の不純
物濃度が約１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下である。

【００３７】例えば、前記埋め込み拡散層と前記第１半
導体結晶成長層の前記第１の部分との間の接触界面にお
ける不純物濃度が、約１×１０¹³ａｔｏｍｓ／ｃｍ³以
上である。

【００３８】ある実施形態では、前記半導体基板と前記
第１半導体結晶成長層との間に形成された、第１導電型
の不純物層を更に備えている。

【００３９】好ましくは、前記第１導電型の第１半導体
結晶成長層は、前記受光素子形成部に形成される前記第
２導電型の第２半導体結晶成長層と該第１導電型の第１
半導体結晶成長層とを含む受光素子において、バイアス
印加時に該第１半導体結晶成長層に拡がる空乏層が該第
１半導体結晶成長層の前記第１の部分に達するように、
その不純物濃度及び厚さが調整されている。

【００４０】ある実施形態では、前記半導体基板の裏面
に形成された電極を更に備えていて、該電極は、前記受
光素子形成部に形成される受光素子のアノード端子に接
続されている。

【００４１】前記第１半導体結晶成長層の第１の部分
は、前記半導体基板からの不純物のオートドープによっ
て形成されたオートドープ層であり得る。

【００４２】前記受光素子形成部が複数の領域に分割さ
れて、分割フォトダイオードが形成されていてもよい。

【００４３】上記のような特徴を有する本発明によれ
ば、Ｎ型エピタキシャル層（第２半導体結晶成長層）と
Ｐ型エピタキシャル層（第１半導体結晶成長層）との間
のＰＮ接合を利用して形成されるフォトダイオード部
（受光素子形成部）に隣接して信号処理回路形成部が設
けられている回路内蔵型受光素子において、信号処理回
路形成部のＮ型エピタキシャル層の表面からＰ型エピタ
キシャル層の内部に向かって形成される埋め込み拡散層
を、Ｐ型エピタキシャル層の中のオートドープ層（第１
の部分）に接触するように形成する。この結果、埋め込
み拡散層とオートドープ層との間にはＰ型高比抵抗層
（すなわち、Ｐ型エピタキシャル層（第１半導体結晶成
長層）の中の、均一な不純物濃度分布を有する第２の部
分）が存在しなくなるので、形成されるフォトダイオー
ドの直列抵抗を低減させることが可能になる。ここで、
埋め込み拡散層とオートドープ層とが接触する位置での
不純物濃度値を、フォトダイオードに要求される応答速
度特性（例えばカットオフ周波数）の値から計算される
濃度値以上（例えば約１×１０¹³ａｔｏｍｓ／ｃｍ³以
上）に設定すれば、所望の仕様を満足する素子を得るこ
とが可能になる。

【００４４】更に、基板の不純物濃度を、Ｎ型エピタキ
シャル層の形成プロセスにて発生する基板からＰ型エピ
タキシャル層への不純物のオートドープの影響が無視し
得る程度に抑制されるような濃度（例えば約１×１０¹⁶
ａｔｏｍｓ／ｃｍ³以下）に設定することによって、Ｐ
Ｎ接合界面の近傍におけるオートドープ層の形成を抑制
できる。これによって、オートドープ層がＰＮ接合界面
の近傍に存在する場合に問題になる、フォトダイオード
部に形成される空乏層の広がりの制限、及びＰＮ接合界
面における電子に対するポテンシャルバリアの形成を抑
制して、フォトダイオードの応答速度の劣化を防ぐこと
ができる。

【００４５】更に、基板とＰ型エピタキシャル層との間
に、ボロンなどのＰ型不純物を高濃度で導入してＰ型高
濃度不純物層を形成すれば、基板の比抵抗のばらつきに
起因するオートドープ層の比抵抗（不純物濃度）の局部
的なばらつきの発生が抑制され、フォトダイオードの動
作特性にばらつきが生じる可能性が抑制される。この場
合には更に、基板自体の不純物濃度を、フォトダイオー
ドの直列抵抗の低減を目的として高くする（すなわち基
板抵抗を下げる）必要がないので、低い不純物濃度を有
する基板を使用することが可能になる。この結果、オー
トドープの影響を抑制すると共に、基板内のより深い位
置で発生したキャリアをＰ型高濃度不純物層の形成に伴
うポテンシャルバリアによってカットできるので、フォ
トダイオードの応答特性が更に改善される。

【００４６】なお、Ｐ型高比抵抗エピタキシャル層の厚
さ及び比抵抗を、フォトダイオード部に形成される空乏
層がオートドープ層に接触するように設定すれば、フォ
トダイオード部における接合容量が改善される。更に、
基板の裏面にもアノード電極を形成して、基板表面の分
離拡散領域の上に形成したアノード電極に電気的に接続
すれば、基板表面のみにアノード電極が形成される場合
に比べて、図１１（ａ）に示すＲ１（分離拡散領域の抵
抗）、Ｒ２（分離拡散領域の下に存在する埋め込み拡散
層の抵抗）、及びＲ４（分離拡散領域の下に存在するオ
ートドープ層の抵抗）の各抵抗成分を、低減させること
ができる。

【００４７】

【発明の実施の形態】本発明の具体的な実施形態の説明
に先立って、まず、本発明に至る過程で本願発明者らに
よって行われた検討結果を、以下に説明する。

【００４８】先に図３を参照して説明した従来技術の構
成では、比較的高い不純物濃度（具体的には１×１０¹⁹
ａｔｏｍｓ／ｃｍ³程度）を有する基板３１０を使用し
ていることから、Ｎ型エピタキシャル層３３０を形成す
るときに、基板３１０の表面に設けられているＰ型エピ
タキシャル層３２０の表面（Ｎ型エピタキシャル層３３
０とＰ型エピタキシャル層３２０との間）に、基板３１
０の不純物が気相に外方拡散してエピタキシャル成長時
に取り込まれることによって、不純物がオートドープさ
れる。このようにして形成されるオートドープ層の不純
物濃度は、一般に基板３１０の不純物濃度の１０^-3程度
であり、図３の例では、基板３１０の不純物濃度が約１
×１０¹⁹ａｔｏｍｓ／ｃｍ³であるので、Ｐ型エピタキ
シャル層３２０の表面には、約１×１０¹⁶ａｔｏｍｓ／
ｃｍ³の不純物濃度を有するオートドープ層が形成され
ることになる。フォトダイオードのＰＮ接合を形成する
Ｐ型エピタキシャル層３２０のＰＮ接合近傍の不純物濃
度は、接合容量の低減のためには約１×１０¹³ａｔｏｍ
ｓ／ｃｍ³の〜約１×１０¹⁴ａｔｏｍｓ／ｃｍ³程度であ
ることが好ましいが、上記のような高い不純物濃度を有
するオートドープ層がＰＮ接合界面の近傍に存在してい
ると、空乏層の広がりが制限されて接合容量が増加し、
結果として、フォトダイオードの応答速度が遅くなるこ
とになる。

【００４９】更に、図５（ａ）及び（ｂ）に模式的に示
すように、ＰＮ接合界面の近傍に形成されるオートドー
プ層は、Ｐ型基板内で発生したキャリア（電子）の移動
に対しても大きな影響を及ぼす。

【００５０】すなわち、図５（ａ）に示すように、Ｐ型
基板（ここでは、基板上に形成されるＰ型エピタキシャ
ル層も含むものとする）の表面（ＰＮ接合界面の近傍）
にオートドープ層が存在しなければ、Ｐ型基板内で発生
したキャリア（電子）は、何の障壁を感じることもなく
Ｎ型エピタキシャル層の内部に移動できる。しかし、図
５（ｂ）に示すようにＰ型基板の表面（ＰＮ接合界面の
近傍）にオートドープ層が存在すると、電子に対するポ
テンシャルバリアとして作用するため、Ｐ型基板内から
Ｎ型エピタキシャル層への電子の移動が制限されて、結
果としてフォトダイオードの応答速度が遅くなる。

【００５１】このように、本願発明者らによる検討によ
れば、図３として示した従来技術の構造では、分離拡散
領域３４０の深さ方向及び幅方向（横方法）へのサイズ
の拡大に関連するフォトダイオードの応答速度の低下に
加えて、基板３１０の不純物濃度が高いこと（具体的に
は、それに起因するＰＮ接合界面の近傍におけるオート
ドープ層の形成）に関連するフォトダイオードの応答速
度の低下も、あわせて発生すると考えられる。

【００５２】ここで、図３の構成を更に検討すると、フ
ォトダイオードの直列抵抗の低減を実現する目的で、分
離拡散領域３４０とオートドープ層３２１との接触点の
近傍では、不純物濃度が約１×１０¹⁶ａｔｏｍｓ／ｃｍ
³に設定されている。本願発明者らが図３に示す構成を
有する素子を実際に製作して、フォトダイオードの直列
抵抗を実測したところ、上記のような特性を有する直列
抵抗の実測値は約３５Ωとなった。

【００５３】しかし、この点に関して、本願発明者らの
更なる検討によれば、上記のような３５Ωという値ま
で、フォトダイオードの直列抵抗を低減させる必要はな
いことが確認された。

【００５４】すなわち、例えば１２倍速のＤＶＤ−ＲＯ
Ｍ装置に対応する受光素子を考えると、そこに含まれる
フォトダイオードの応答速度としては、カットオフ周波
数ｆｃ＝１２０ＭＨｚ以上という値が必要になる。ここ
で、レーザビーム径などの光学系のパラメータによって
決定されるフォトダイオードの受光面積が、例えば６０
μｍ×２４０μｍであるとすれば、フォトダイオードの
接合容量Ｃｐｄは約０．６ｐＦとなる。これらの数値を
用いて、ｆｃ＝１／（２π・Ｃｐｄ・Ｒｓ）（１）なる関係式から、フォトダイオードの直列抵抗Ｒｓとし
て必要な値を計算すれば、Ｒｓ＝約２．２ｋΩ以下であ
れば良いことが確認された。

【００５５】本発明は、以上のような本願発明者らによ
る検討内容に基づいて、達成されたものである。以下に
は、その具体的な幾つかの実施形態を、添付の図面を参
照しながら説明する。

【００５６】（第１の実施形態）図６は、本発明の第１
の実施形態に従って形成される回路内蔵型受光素子の構
成を示す断面図である。

【００５７】図６に示す回路内蔵型受光素子は、隣接し
て形成されたフォトダイオード部８０と信号処理回路部
９０とを有している。なお、メタル配線の処理工程の後
に形成される構造、例えば多層配線や保護膜などは、図
６では省略している。

【００５８】この構成では、Ｐ型半導体基板１の表面に
Ｐ型高比抵抗エピタキシャル層３０を形成する。Ｐ型高
比抵抗エピタキシャル層３０は、基板１からの不純物の
オートドープによって、基板１との界面から遠ざかる方
向に向けて厚さ方向に不純物濃度が次第に減少する第１
の部分２（オートドープ層２とも称する）と、第１の部
分２の上方であって深さ方向に均一な不純物濃度分布を
有する第２の部分３（均一濃度層３とも称する）と、を
含んでいる。

【００５９】更に、Ｐ型高比抵抗エピタキシャル層３０
の上には、Ｎ型エピタキシャル層８が形成されている。
Ｎ型エピタキシャル層８には、その表面から所定の深さ
に達する分離拡散領域が２つの拡散領域７及び９によっ
て形成されており、これによって、Ｎ型エピタキシャル
層８が幾つかの領域に分離されている。

【００６０】Ｎ型エピタキシャル層８のこの分離されて
いる領域のあるものは、受光素子部８０を形成してお
り、具体的には、分離されたＮ型エピタキシャル層８と
その下のＰ型エピタキシャル層３０とで形成されるＰＮ
接合によって、フォトダイオード８０が形成される。受
光素子部（フォトダイオード部）８０におけるＮ型エピ
タキシャル層８の表面近傍には、カソード抵抗を下げる
ためのＮ型拡散層２２が形成されている。

【００６１】一方、Ｎ型エピタキシャル層８におけるフ
ォトダイオード部８０に隣接する領域は、信号処理回路
部９０である。具体的には、図示されている例では、コ
レクタ抵抗を下げるための埋め込み領域６、Ｎ型補償拡
散層１０、ベース拡散領域１１、及びエミッタ拡散領域
１２によってＮＰＮトランジスタ９０が構成されてい
る。

【００６２】これらのフォトダイオード部８０及び信号
処理回路部９０は、先述の分離拡散領域７及び９によっ
て、電気的に分離されている。

【００６３】これらの構成の上面には、例えば酸化シリ
コン層などからなる絶縁物層１４が形成されている。そ
して、フォトダイオード部８０のＮ型拡散層２２の上に
相当する位置には、コンタクトホールを介してカソード
電極１５が形成される。また、アノード電極１６は、分
離拡散領域７及び９に接続される。更に、信号処理回路
部９０の素子（ＮＰＮトランジスタ）にも、同様にコン
タクトホールを介して所定の電極及び配線１７が電気的
に接続されている。

【００６４】図６において、Ｐ型半導体基板１の不純物
濃度は、その表面に形成されるＰ型高比抵抗エピタキシ
ャル層３０の表面に、その後に行われるプロセスによっ
てオートドープ層が形成されないように、Ｐ型高比抵抗
エピタキシャル層３０の表面における不純物濃度の１０
³倍を越えない濃度とする。具体的には、例えば約１ｋ
Ωｃｍの高比抵抗を有するＰ型高比抵抗エピタキシャル
層３０を形成する場合には、Ｐ型半導体基板１の不純物
濃度は、約１Ωｃｍとする。これは、先述のように、Ｐ
型高比抵抗エピタキシャル層３０の表面に形成されるオ
ートドープ層の不純物濃度とＰ型半導体基板１の不純物
濃度との間には、およそ１：１０³という関係が成立す
るためである。すなわち、Ｐ型半導体基板１の不純物濃
度を、Ｐ型高比抵抗エピタキシャル層３０の表面におけ
る不純物濃度の設定値の１０³倍を越えない濃度とすれ
ば、仮に不純物のオートドープが発生したとしても、結
果として得られるＰ型高比抵抗エピタキシャル層３０の
表面における不純物濃度は、所定の設定値を超えること
はない。

【００６５】Ｐ型高比抵抗エピタキシャル層３０の中の
所定の箇所には、更に埋め込み拡散層４が形成されてい
る。具体的には、この埋め込み拡散層４は、信号処理回
路部９０において、Ｐ型高比抵抗エピタキシャル層３０
の中のオートドープ層２に接触するように形成されてお
り、結果として、その領域におけるＰ型高比抵抗エピタ
キシャル層３０の均一濃度層３が存在しなくなる。

【００６６】図７（ａ）及び（ｂ）は、このような埋め
込み拡散層４とＰ型高比抵抗エピタキシャル層３０との
関係を、不純物濃度の変化として描いた図である。

【００６７】分離拡散領域７の直下では、図７（ａ）に
示すように、埋め込み拡散層４とオートドープ層２とが
直接に接触している。ここで、２つの層４及び２が接触
している箇所での不純物濃度が約１×１０¹³ａｔｏｍｓ
／ｃｍ³或いはそれ以上の値となるように、熱処理条件
を制御して、埋め込み拡散層４の深さ及びオートドープ
層２の厚さを設定する。但し、熱処理条件を他の拡散条
件に基づいて設定しなければならない場合には、Ｐ型高
比抵抗エピタキシャル層３０のうちの均一濃度層３の厚
さを調整することによって、２つの層４及び２が接触し
ている箇所での不純物濃度を、約１×１０¹³ａｔｏｍｓ
／ｃｍ³或いはそれ以上の値とする。

【００６８】埋め込み拡散層４は、実際には、分離拡散
領域７及び９の下を回り込んで、フォトダイオード部８
０の端部にも存在している。しかし、フォトダイオード
部８０の端部近傍の直下では、図７（ｂ）に示すよう
に、埋め込み拡散層４とオートドープ層２とは直接に接
触せずに、Ｐ型高比抵抗エピタキシャル層３０の均一濃
度層３を介して接触することになる。

【００６９】ここで、埋め込み拡散層４とオートドープ
層２との接触箇所における不純物濃度に関連して上述し
た約１×１０¹³ａｔｏｍｓ／ｃｍ³という値は、例えば
１２倍速ＤＶＤ−ＲＯＭ装置に対応するために必要とな
るカットオフ周波数ｆｃ＝１２０ＭＨｚという値を満足
するように決定されたものである。この点を更に説明す
ると、例えば、フォトダイオードの受光面のサイズが６
０μｍ×１２０μｍである場合、その接合容量Ｃｐｄは
約０．６ｐＦとなる。そこで、前述の式（１）に基づい
て求められる、カットオフ周波数ｆｃ＝１２０ＭＨｚを
実現するためのフォトダイオードの接合容量Ｃｐｄと直
列抵抗Ｒｓとの関係を示す図８のグラフより、フォトダ
イオードの直列抵抗Ｒｓは約２．２ｋΩ以下の値に設定
すればよい。更に、図９に示す、埋め込み拡散層４とオ
ートドープ層２との接触箇所における不純物濃度とフォ
トダイオードの直列抵抗Ｒｓとの関係に関する２次元シ
ミュレーション結果から、Ｒｓとして約２．２ｋΩ以下
の値を得るためには、２つの層２及び４の接触箇所の不
純物濃度を約１×１０¹³ａｔｏｍｓ／ｃｍ³或いはそれ
以上の値にすればよいことがわかる。

【００７０】一方、Ｐ型高比抵抗エピタキシャル層３０
は、フォトダイオード部８０に印加されるバイアス電圧
によって広がる空乏層５がオートドープ層２に達するよ
うに、その比抵抗と厚さとを調整して形成する。例え
ば、Ｐ型高比抵抗エピタキシャル層３０（具体的にはそ
の均一濃度層３）の比抵抗が約１ｋΩｃｍである場合、
その不純物濃度は、導電型がＰ型であることから約１×
１０¹³ａｔｏｍｓ／ｃｍ ³となる。この不純物濃度条件
下で形成される空乏層５は、バイアス電圧が１．５Ｖで
あるとすると、Ｎ型エピタキシャル層８との界面からＰ
型高比抵抗エピタキシャル層３０の内部に向かって約１
４．５μｍ広がる。また、熱処理によって基板１の表面
から上方に形成されるオートドープ層２の厚さは、約１
６μｍである。従って、これらの結果より、Ｐ型高比抵
抗エピタキシャル層３０の厚さは、約３０．５μｍに設
定すればよいことになる。

【００７１】次に、以上のような構成を有する本実施形
態の受光素子の製造方法を、図１０（ａ）〜（ｆ）を参
照して以下に説明する。

【００７２】まず、図１０（ａ）に示すように、Ｐ型半
導体基板１の上に、Ｐ型高比抵抗エピタキシャル層３０
を形成する。この時点で、Ｐ型高比抵抗エピタキシャル
層３０のうちで基板１に近い側には、基板１の表面から
離れる方向に向かって不純物濃度が次第に減少していく
オートドープ層２が、既にある程度の厚さで形成される
ことになる。また、Ｐ型高比抵抗エピタキシャル層３０
の残りの部分は、一定の不純物濃度を有する均一濃度層
３となる。

【００７３】次に、図１０（ｂ）に示すように、Ｐ型高
比抵抗エピタキシャル層３０の所定の領域（主として、
後のプロセスで信号処理回路が形成される領域）に、Ｐ
型埋め込み拡散層４を形成する。このＰ型埋め込み拡散
層４の形成に伴う熱処理によって、オートドープ層２の
厚さは、図１０（ａ）の場合に比べて厚くなるが、先述
のようにＰ型埋め込み拡散層４は、オートドープ層２に
直接に接触するように形成する。

【００７４】続いて、図１０（ｃ）に示すように、Ｐ型
埋め込み拡散層４の表面に、分離拡散領域７及び埋め込
み領域６を形成する。更にその後に、Ｐ型埋め込み拡散
層４及びＰ型高比抵抗エピタキシャル層３０の表面に、
Ｎ型エピタキシャル層８を形成する。続いて、形成され
たＮ型エピタキシャル層８の表面から、分離拡散領域９
を、先に形成した分離拡散領域７に接続するように形成
する。また、信号処理回路の形成部におけるＮ型エピタ
キシャル層８の表面には、Ｎ型補償拡散層１０を形成す
る（図１０（ｄ）参照）。

【００７５】続いて、信号処理回路の形成部におけるＮ
型エピタキシャル層８の表面に、Ｎ型補償拡散層１０に
重ならないようにＰ型不純物を拡散して、ベース拡散領
域１１を形成する。更に、ベース拡散領域１１の内部に
Ｎ型不純物を拡散して、エミッタ拡散領域１２を形成す
る。なお、このエミッタ拡散領域１２の形成と同時に、
受光素子の形成部におけるＮ型エピタキシャル層８の表
面に、形成される受光素子（フォトダイオード）のカソ
ード側直列抵抗を低減するためのＮ型拡散層２２を形成
する。更に、上記の各領域が形成されたＮ型エピタキシ
ャル層８の上面を覆うように、酸化シリコンなどによっ
て絶縁物層１４を形成する（図１０（ｅ）参照）。

【００７６】更に、図１０（ｆ）に示すように、絶縁物
層１４の所定の箇所にコンタクトホールを形成する。そ
して、受光素子（フォトダイオード）のＮ型拡散層２２
に接触するカソード電極１５、及び分離拡散領域９に接
触するアノード電極１６を、例えばアルミニウムを使用
して形成する。また、信号処理回路部に関しては、形成
された素子（ＮＰＮトランジスタ）を構成する各拡散領
域に接触する電極及び配線１７を、同様にアルミニウム
などを使用して形成する。

【００７７】この後に、多層配線形成工程や保護膜形成
工程など半導体技術で一般的に行われるプロセスを適宜
行って（これらについての説明はここでは省略する）、
信号処理回路素子（ＮＰＮトランジスタ）とフォトダイ
オードとが一体的に隣接して形成された回路内蔵型受光
素子が、形成される。

【００７８】図１１（ａ）及び（ｂ）を参照して、本発
明におけるフォトダイオードの直列抵抗の低減の様子を
説明する。

【００７９】図１１（ａ）は、図６に示した本実施形態
における受光素子の構成に、従来技術の説明に関連して
説明したフォトダイオードの直列抵抗を構成する各抵抗
成分を重ねて描いた図である。この図からわかるよう
に、本発明の構成では、フォトダイオードの直列抵抗
は、Ｒ１：分離拡散領域７及び９の抵抗、Ｒ２：埋め込
み拡散層４の抵抗、Ｒ４：分離拡散領域の下に存在する
オートドープ層２の抵抗、Ｒ５：基板１の抵抗、及びＲ
６：フォトダイオード部８０の下に存在するオートドー
プ層２の抵抗によって、構成される。埋め込み拡散層４
がオートドープ層４に接していること、及びフォトダイ
オード部８０に形成される空乏層５がオートドープ層２
に接していることによって、従来技術に関連して説明し
た抵抗成分Ｒ３及びＲ７は、本発明の構成では存在しな
くなる。また、分離拡散領域７及び９の不純物濃度が高
いために、その抵抗Ｒ１は低い。更に、基板抵抗Ｒ５、
並びにオートドープ層２及び埋め込み拡散層４に起因す
る抵抗成分Ｒ２、Ｒ４、及びＲ６は、フォトダイオード
の直列抵抗にはほとんど寄与しない程度の値である。

【００８０】このように、本発明によれば、フォトダイ
オードの直列抵抗が十分に低減された構成が実現され
る。また、基板１の不純物濃度が低いために、Ｐ型エピ
タキシャル層３０の表面（Ｎ型エピタキシャル層８との
ＰＮ接合界面）の近傍にオートドープ層が形成されて不
純物濃度が高くなることがなく、接合容量の増加も防が
れる。

【００８１】なお、図１１（ｂ）は、図６に示すような
本発明の第１の実施形態の構成において、一般的な従来
技術の構成（Ｐ型高比抵抗エピタキシャル層３０のオー
トドープ層２と、空乏層５或いは埋め込み拡散層４が接
していない）を想定して、フォトダイオードの直列抵抗
を構成する各抵抗成分Ｒ１〜Ｒ７を重ねて描いた図であ
る。但し、本発明の構成との対比を明確にする目的で、
便宜上、本発明の各構成要素に対応する箇所には同じ参
照番号を付している。

【００８２】従来技術の構成で、ＰＮ接合部での接合容
量の増加やフォトダイオードの応答速度の劣化を招くこ
となく、十分な直列抵抗の低減が実現されないことは、
既に説明した通りである。

【００８３】（第２の実施形態）図１２は、本発明の第
２の実施形態に従って形成される回路内蔵型受光素子の
構成を示す断面図である。

【００８４】図１２において、メタル配線の処理工程の
後に形成される構造、例えば多層配線や保護膜などは、
省略している。更に、図１２において、図６を参照して
説明した第１の実施形態の構成と同じ構成要素には、同
じ参照番号を付している。従って、ここでは、第１の実
施形態と同じ構成要素の説明は省略して、異なる部分の
みを説明する。

【００８５】Ｐ型半導体基板からのオートドープ量を低
減するためには、その不純物濃度を抑制することが好ま
しい。この点を比抵抗の観点から説明すれば、基板１の
比抵抗は約１Ωｃｍ以上であることが好ましく、より好
ましくは約１００Ωｃｍ程度に設定する。しかし、更な
るフォトダイオードの応答の高速化には、図１１（ａ）
における基板抵抗Ｒ５の値を下げる必要がある。すなわ
ち、フォトダイオードの応答の更なる高速化のために
は、基板の比抵抗を下げなくてはならない。一方、基板
の比抵抗を単純に下げると、オートドープが問題にな
る。

【００８６】そこで、本実施形態では、Ｐ型基板１の表
面に、イオン注入などによって、比較的高い不純物濃度
を有するＰ型不純物層１３を形成する。具体的には、基
板１の表面にイオン注入によりボロンなどの不純物を導
入して、例えば不純物濃度が約１×１０¹⁹ａｔｏｍｓ／
ｃｍ³であるようなＰ型高濃度不純物層１３を精度良く
形成する。このようにして形成したＰ型高濃度不純物層
１３の上には、第１の実施形態と同様にＰ型エピタキシ
ャル層６及びＮ型エピタキシャル層８などを順次積層
し、更に所定の各拡散領域を形成して、回路内蔵型受光
素子を形成する。Ｐ型高濃度不純物層１３以外の構成や
製造プロセスは、第１の実施形態で説明したものと実質
的に同様であるので、ここではその説明を省略する。

【００８７】このようなＰ型高濃度不純物層１３を形成
することによって、図１１（ａ）における基板抵抗Ｒ５
の値を下げることができる。

【００８８】なお、本実施形態におけるＰ型高濃度不純
物層１３は、その上に形成されるＰ型高比抵抗エピタキ
シャル層３０によって、キャップされたかたちになる。
従って、後のプロセスとしてＮ型エピタキシャル層８を
形成するための熱処理プロセスを行っても、Ｐ型高濃度
不純物層１３に起因するオートドープの問題は発生しな
い、或いは、無視し得る程度である。

【００８９】Ｐ型高濃度不純物層１３の不純物濃度は、
フォトダイオードの直列抵抗を低減させる目的で、高く
設定することが好ましい。

【００９０】以上のように、基板１とＰ型エピタキシャ
ル層３０との間に、ボロンなどのＰ型不純物を高濃度で
導入してＰ型高濃度不純物層１３を形成すれば、Ｐ型半
導体基板からのオートドープの影響を低減しつつ、フォ
トダイオードの直列抵抗における基板抵抗成分Ｒ５を低
くすることができる。この場合には更に、基板自体の不
純物濃度を、フォトダイオードの直列抵抗の低減を目的
として高くする（すなわち基板抵抗を下げる）必要がな
いので、低い不純物濃度を有する基板を使用することが
可能になる。この結果、オートドープの影響を抑制する
と共に、アノード抵抗の低減によるフォトダイオードの
応答速度の改善が可能になる。また、Ｐ型高濃度不純物
層１３とＰ型エピタキシャル層３０との間の濃度勾配を
更に急にすることができるので、濃度勾配による内部電
界を大きくすることができる。この内部電界によってキ
ャリアの走行時間を短くすることができるので、フォト
ダイオードの応答速度が更に改善される。

【００９１】なお、Ｐ型高濃度不純物層１３は、エピタ
キシャル成長によって形成しても良い。

【００９２】（第３の実施形態）図１３は、本発明の第
３の実施形態に従って形成される回路内蔵型受光素子の
構成を示す断面図である。

【００９３】図１３において、メタル配線の処理工程の
後に形成される構造、例えば多層配線や保護膜などは、
省略している。更に、図１３において、図６を参照して
説明した第１の実施形態の構成と同じ構成要素には、同
じ参照番号を付している。従って、ここでは、第１の実
施形態と同じ構成要素の説明は省略して、異なる部分の
みを説明する。

【００９４】本実施形態の構成では、図６に示す第１の
実施形態の構成に加えて更に、基板１の裏面に、例えば
Ａｕなどの仕事関数の小さい材料を使用してアノード電
極２６を形成する。そして、この基板裏面のアノード電
極２６を、基板表面側の分離拡散領域の上に形成された
アノード電極１６に、任意の配線方法によって電気的に
接続する。

【００９５】第１の実施形態の構成のように、基板１の
表面側のみに分離拡散領域を通じたアノード電極１６を
形成する場合には、基板抵抗が１Ωである場合に、図１
１（ａ）に示すＲ１（分離拡散領域の抵抗）、Ｒ２（分
離拡散領域の下に存在する埋め込み拡散層の抵抗）、及
びＲ４（分離拡散領域の下に存在するオートドープ層の
抵抗）の各抵抗成分の合計が約１ｋΩとなる。これに対
して、本実施形態のように基板１の裏面側にもアノード
電極２６を形成して、両アノード電極１６及び２６を電
気的に接続すれば、空乏層５の端部からアノード電極２
６までの抵抗成分の大きさが約０．６ｋΩに低減され
る。この結果、形成されるフォトダイオードの応答速度
の更なる高速化が実現される。

【００９６】なお、図１３では、第１の実施形態の構成
（図６に示した構成）の改変として、本実施形態の構成
を示しているが、図１２に示した第２の実施形態の構成
における基板１の裏面に対しても、本実施形態の付加的
なアノード電極２６を形成できることは言うまでもな
く、その場合には上記と同様の効果が得られる。

【００９７】（第４の実施形態）以上に説明した第１〜
第３の実施形態では、一つのフォトダイオード部８０を
有する構成を例にとって、本発明を説明してきている。
しかし、本発明の適用はそれに限られるわけではなく、
フォトダイオード部８０が複数の部分に分割されている
分割フォトダイオードの構成にも、同様に適用すること
ができる。

【００９８】そこで、以下では、図１４を参照しなが
ら、図６に示す第１の実施形態の構成にて分割フォトダ
イオードを形成した場合の構成を説明する。なお、図１
４において、メタル配線の処理工程の後に形成される構
造、例えば多層配線や保護膜などは、省略している。更
に、図１４において、図６を参照して説明した第１の実
施形態の構成と同じ構成要素には同じ参照番号を付して
おり、それらの説明はここでは省略する。

【００９９】具体的には、本実施形態では、フォトダイ
オード部８０の中に更に分離拡散領域７１及び９１を作
成して、フォトダイオード部８０を２つの領域８１及び
８２に分割する。分割された個々の領域８１及び８２
が、それぞれフォトダイオードとして機能し、これによ
って、分割フォトダイオードの構成が形成される。

【０１００】ここで、図１５には、先に図３を参照して
説明した特開平１−２０５５６４号公報に開示される技
術（深い分離拡散領域の形成）を、図１４に示すような
分割フォトダイオードの構成に適用した場合を想定し
て、得られる構成を描いている。本発明の構成との対比
を明確にする目的で、便宜上、本発明の各構成要素に対
応する箇所には同じ参照番号を付している。

【０１０１】図１５の場合には、分離拡散領域の下側部
分７ａ及び７１ａを、Ｐ型エピタキシャル層３０のオー
トドープ層２に達するように深く形成しなければならな
いが、そのために深さ方向への拡散を増そうとすると、
それに伴って幅方向（横方向）への拡散量も増えること
になる。その結果、実際に得られる構成では、図１５に
示すように、分離拡散領域の下側部分７ａ及び７１ａが
太くなってしまう。

【０１０２】図１５に示すような分割フォトダイオード
の構成では、個々のフォトダイオード部８１及び８２に
おける受光領域が狭くなることに加えて、図４（ｂ）を
参照して先に説明したように、分離拡散領域７１の下で
発生した光キャリアの移動距離が長くなる。この結果、
分割フォトダイオード８１及び８２の応答速度の低下が
生じたり、場合によっては正常な動作が得られなくなっ
たりなどの弊害が生じる。更に、十分な受光領域を維持
しようとする場合には、フォトダイオード部８０の内部
に形成する分離拡散領域７１及び９１と隣接する分離拡
散領域７及び９との間隔を十分に広く設定する必要が生
じて、結果的に、形成される素子の全体サイズが大きく
なってしまう。

【０１０３】図１４に示す本実施形態の構成では、上記
のような図１５の構成で発生し得る問題点を生じさせる
ことなく、良好な動作特性を奏する分割フォトダイオー
ドを有する回路内蔵型受光素子を形成することができ
る。

【０１０４】なお、図１４では、第１の実施形態の構成
（図６に示した構成）の改変として、本実施形態の構成
を示しているが、図１２に示した第２の実施形態の構成
或いは図１３に示した第３の実施形態の構成に対して本
実施形態を適用して分割フォトダイオードを形成するこ
とも、勿論、可能である。また、その場合に上記と同様
の効果が得られることは、言うまでもない。

【０１０５】また、以上の本発明の実施形態の説明の中
では、本発明の回路内蔵型受光素子の具体的な適用例の
装置として、１２倍速ＤＶＤ−ＲＯＭ装置に言及してい
るが、これは単なる例であって、本発明の適用先が１２
倍速ＤＶＤ−ＲＯＭ装置に限られないことは明らかであ
る。

【０１０６】

【発明の効果】以上に説明したように、本発明によれ
ば、Ｎ型エピタキシャル層とＰ型エピタキシャル層との
間のＰＮ接合を利用して形成されるフォトダイオード部
に隣接して信号処理回路部が設けられている回路内蔵型
受光素子において、信号処理回路部のＮ型エピタキシャ
ル層の表面からＰ型エピタキシャル層の内部に向かって
形成される埋め込み拡散層を、Ｐ型エピタキシャル層の
中のオートドープ層に接触するように形成する。この結
果、埋め込み拡散層とオートドープ層との間にはＰ型高
比抵抗層が存在しなくなるので、形成されるフォトダイ
オードの直列抵抗を低減させることが可能になる。ここ
で、埋め込み拡散層とオートドープ層とが接触する位置
での不純物濃度値を、フォトダイオードに要求される応
答速度特性（例えばカットオフ周波数）の値から計算さ
れる濃度値以上に設定すれば、所望の仕様を満足する素
子を得ることが可能になる。

【０１０７】更に、基板の不純物濃度を、Ｎ型エピタキ
シャル層の形成プロセスにて発生する基板からＰ型エピ
タキシャル層への不純物のオートドープの影響が無視し
得る程度に抑制されるような濃度に設定することによっ
て、ＰＮ接合界面の近傍におけるオートドープ層の形成
を抑制できる。これによって、オートドープ層がＰＮ接
合界面の近傍に存在する場合に問題になる、フォトダイ
オード部に形成される空乏層の広がりの制限、及びＰＮ
接合界面における電子に対するポテンシャルバリアの形
成を抑制して、フォトダイオードの応答速度の劣化を防
ぐことができる。

【０１０８】更に、基板とＰ型エピタキシャル層との間
に、ボロンなどのＰ型不純物を高濃度で導入してＰ型高
濃度不純物層を形成すれば、Ｐ型半導体基板からのオー
トドープの影響を抑制すると共に、フォトダイオードの
直列抵抗における基板抵抗成分Ｒ５を低くすることがで
きて、アノード抵抗の低減によるフォトダイオードの応
答速度の改善が可能になる。また、Ｐ型高濃度不純物層
１３とＰ型エピタキシャル層３０との間の濃度勾配を更
に急にすることができるので、濃度勾配による内部電界
を大きくすることができる。この内部電界によってキャ
リアの走行時間を短くすることができるので、フォトダ
イオードの応答速度が更に改善される。この場合には更
に、基板自体の不純物濃度を、フォトダイオードの直列
抵抗の低減を目的として高くする（すなわち基板抵抗を
下げる）必要がないので、低い不純物濃度を有する基板
を使用することが可能になる。

【０１０９】なお、Ｐ型高比抵抗エピタキシャル層の厚
さ及び比抵抗を、フォトダイオード部に形成される空乏
層がオートドープ層に接触するように設定すれば、フォ
トダイオード部における接合容量が改善される。更に、
基板の裏面にもアノード電極を形成して、基板表面の分
離拡散領域の上に形成したアノード電極に電気的に接続
すれば、基板表面のみにアノード電極が形成される場合
に比べて、図１１（ａ）に示すＲ１（分離拡散領域の抵
抗）、Ｒ２（分離拡散領域の下に存在する埋め込み拡散
層の抵抗）、及びＲ４（分離拡散領域の下に存在するオ
ートドープ層の抵抗）の各抵抗成分を、低減させること
ができる。

【０１１０】以上のように、本発明によれば、フォトダ
イオードの接合容量の低減と直列抵抗の低減とを同時に
実現し、且つ例えば１２倍速のＤＶＤ−ＲＯＭ装置にも
対応できる程度の十分に高速な応答速度を有するフォト
ダイオード部を有する回路内蔵型受光素子が提供され
る。

【０１１１】

【図面の簡単な説明】

【図１】従来技術によるある回路内蔵型受光素子の構成
を示す断面図である。

【図２】従来技術による他の回路内蔵型受光素子の構成
を示す断面図である。

【図３】従来技術による更に他の回路内蔵型受光素子の
構成を示す断面図である。

【図４】（ａ）及び（ｂ）は、深い分離拡散領域の形成
に伴う問題点を説明するための模式的な図である。

【図５】（ａ）及び（ｂ）は、フォトダイオードのＰＮ
接合界面の近傍におけるオートドープ層の形成に伴う問
題点を説明するための模式的な図である。

【図６】本発明の第１の実施形態による回路内蔵型受光
素子の構成を示す断面図である。

【図７】（ａ）及び（ｂ）は、図１の構成における埋め
込み拡散層とＰ型高比抵抗エピタキシャル層との形成位
置の関係を、不純物濃度の変化によって説明する図であ
る。

【図８】カットオフ周波数ｆｃ＝１２０ＭＨｚを実現す
るためのフォトダイオードの接合容量Ｃｐｄと直列抵抗
Ｒｓとの関係を示すグラフである。

【図９】埋め込み拡散層とオートドープ層との接触箇所
における不純物濃度とフォトダイオードの直列抵抗Ｒｓ
との関係に関する２次元シミュレーション結果を示す図
である。

【図１０】（ａ）〜（ｆ）は、図１の回路内蔵型受光素
子の製造プロセスにおける各工程を説明する模式的な断
面図である。

【図１１】（ａ）及び（ｂ）は、本発明の回路内蔵型受
光素子の構成によって、フォトダイオードの直列抵抗が
低減されることを説明するための模式的な断面図であ
る。

【図１２】本発明の第２の実施形態による回路内蔵型受
光素子の構成を示す断面図である。

【図１３】本発明の第３の実施形態による回路内蔵型受
光素子の構成を示す断面図である。

【図１４】本発明の第４の実施形態による回路内蔵型受
光素子の構成を示す断面図である。

【図１５】図１４に示す本発明の第４の実施形態による
回路内蔵型受光素子の効果を説明するための、対比構成
を示す模式的な断面図である。

【符号の説明】

１Ｐ型半導体基板２オートドープ層３均一濃度層４埋め込み拡散層５空乏層６埋め込み領域７分離拡散領域８Ｎ型エピタキシャル層９分離拡散領域１０Ｎ型補償拡散層１１ベース拡散領域１２エミッタ拡散領域１３Ｐ型高濃度不純物層１４絶縁物層１５カソード電極１６アノード電極１７電極及び配線２２Ｎ型拡散層２６基板裏面のアノード電極３０Ｐ型高比抵抗エピタキシャル層７１分離拡散領域８０受光素子部（フォトダイオード部）８１、８２フォトダイオード部の分割された領域９０信号処理回路部９１分離拡散領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者福永直樹大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者瀧本貴博大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者岡睦大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者笠松利光大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内Ｆターム(参考） 4M118 AA10 AB10 BA02 CA03 CA18 CA19 FC09 5F049 MA02 MB12 NA03 NB08 PA10 RA06 SE05 SS02 SZ13

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板と、該半導体基板の表面の上に形成された第１導電型の第１
半導体結晶成長層であって、該半導体基板の該表面から
遠ざかる方向に向けて不純物濃度が次第に減少する第１
の部分と、該第１の部分の上方における第１の領域に位
置する、深さ方向に均一な不純物濃度分布を有する第２
の部分と、を含む第１半導体結晶成長層と、該第１半導体結晶成長層の該第１の部分の上方であっ
て、該第１の領域を除いた第２の領域に位置する、第１
導電型の埋め込み拡散層と、該第１半導体結晶成長層及び該埋め込み拡散層の表面に
形成された、第２導電型の第２半導体結晶成長層と、該第２半導体結晶成長層を受光素子形成部に相当する領
域と信号処理回路形成部に相当する領域とに分離するよ
うに形成された、第１導電型の分離拡散領域と、を備
え、該第１の領域は、該受光素子形成部に位置しており、該信号処理回路形成部では、該埋め込み拡散層が、該第
１半導体結晶成長層の該第１の部分に接している、回路
内蔵型受光素子。
【請求項２】前記半導体基板の不純物濃度が約１×１
０¹⁶ａｔｏｍｓ／ｃｍ³以下である、請求項１に記載の
回路内蔵型受光素子。
【請求項３】前記埋め込み拡散層と前記第１半導体結
晶成長層の前記第１の部分との間の接触界面における不
純物濃度が、約１×１０¹³ａｔｏｍｓ／ｃｍ ³以上であ
る、請求項１或いは２に記載の回路内蔵型受光素子。
【請求項４】前記半導体基板と前記第１半導体結晶成
長層との間に形成された、第１導電型の不純物層を更に
備えている、請求項１或いは３に記載の回路内蔵型受光
素子。
【請求項５】前記第１導電型の第１半導体結晶成長層
は、前記受光素子形成部に形成される前記第２導電型の
第２半導体結晶成長層と該第１導電型の第１半導体結晶
成長層とを含む受光素子において、バイアス印加時に該
第１半導体結晶成長層に拡がる空乏層が該第１半導体結
晶成長層の前記第１の部分に達するように、その不純物
濃度及び厚さが調整されている、請求項１〜４の何れか
一つに記載の回路内蔵型受光素子。
【請求項６】前記半導体基板の裏面に形成された電極
を更に備えており、該電極は、前記受光素子形成部に形
成される受光素子のアノード端子に接続されている、請
求項１〜５の何れか一つに記載の回路内蔵型受光素子。
【請求項７】前記第１半導体結晶成長層の第１の部分
は、前記半導体基板からの不純物のオートドープによっ
て形成されたオートドープ層である、請求項１〜６の何
れか一つに記載の回路内蔵型受光素子。
【請求項８】前記受光素子形成部が複数の領域に分割
されて、分割フォトダイオードが形成されている、請求
項１〜７の何れか一つに記載の回路内蔵型受光素子。