KR20000048459A

KR20000048459A - 회로내장형 수광소자

Info

Publication number: KR20000048459A
Application number: KR1019990064177A
Authority: KR
Inventors: 오쿠보이사무; 쿠보마사루; 후쿠나가나오키; 타키모토타카히로; 오카마츠미; 카사마츠토시미츠
Original assignee: 마찌다 가쯔히꼬; 샤프 가부시키가이샤
Priority date: 1998-12-28
Filing date: 1999-12-28
Publication date: 2000-07-25
Also published as: KR100375160B1; EP1017105A1; DE69906923T2; TW439286B; EP1017105B1; DE69906923D1; KR20020092293A; US6313484B1

Abstract

본 발명의 회로내장형 수광소자는, 제1도전형의 반도체기판; 상기 반도체기판의 표면에 제공된 제1도전형의 제1 반도체 결정성장층으로, 상기 제1 반도체 결정성장층은, 그의 불순물농도가 반도체기판의 표면으로부터 떨어진 방향으로 서서히 감소하는 제1 부분과 그의 불순물농도분포가 깊이방향으로 균일한 상기 제1 부분상의 제1 영역에 위치된 제2 부분을 포함하는, 제1 반도체 결정성장층; 상기 제1 반도체 결정성장층의 제1 부분상에 있고 상기 제1 영역과 중합하지 않는 제2 영역에 위치된 제1 도전형의 매립 확산층; 상기 매립 확산층의 표면 및 상기 제1 반도체 결정성장층의 표면을 가로질러 제공되는 제2 도전형의 제2 반도체 결정성장층; 및 상기 제2 반도체 결정성장층을 수광소자부와 신호처리 회로부로 분할하기 위해 제1 도전형을 갖는 분리확산영역;을 포함한다. 상기 수광소자부에는 제1 영역이 위치된다. 상기 신호처리부에는, 상기 매립확산층이 상기 제1 반도체 결정성장층의 제1 부분과 접하고 있다.

Description

회로내장형 수광소자{CIRCUIT-INTEGRATED LIGHT-RECEIVING DEVICE}

본 발명은 광전기적으로 변환되는 신호를 처리하기 위한 내장 회로를 포함하는 수광소자(이하, 회로내장형 수광소자라 함)에 관한 것이다. 특히, 본 발명은 입사광에 따라 광전기적으로 변환되는 신호를 발생하는 포토다이오드의 응답속도를 향상시킬수 있는 능력을 갖는 회로내장형 수광소자에 관한 것이다.

최근, 비디오 데이터와 같이 대용량의 데이터를 고속으로 처리하기 위해 광디스크 장치가 요구되고 있다. 예컨대, DVD(DVD-ROM 장치)에 사용하기위한 광디스크장치는 데이터 판독 속도의 측면에서 빠르게 향상되고 있다(예컨대, 정상 속도 드라이브에서 2배속 드라이브로). 장래, 더욱 빠른 데이터 판독 속도(예컨대 12배속 드라이브)를 갖는 광디스크장치가 요구될 것이다. DVD-ROM 장치는 전형적으로 신호를 독출하기 위한 광픽업 칩을 사용한다. 이 광픽업 칩은 동일한 칩상에, 수광장치 및 이 수광장치로부터 광전기적으로 변환된 신호를 처리하기 위한 신호처리회로를 포함한다. DVD-ROM 장치의 동작속도를 더욱 향상시키기 위해서는, 이러한 광픽업에 포함된 수광소자(보다 일반적으로는 "회로내장 수광소자")의 동작속도를 향상시키는 것이 요망된다.

통상적으로, 광픽업에 포함된 수광소자는 N형 에피택셜(반도체결정 성장)층과 P형 기판간의 PN접합, 또는 N형 에피택셜층과 P형 확산층간의 PN접합을 채용한다. 그러나, 전자의 N형 에피택셜층과 P형 기판간의 PN접합이 사용될 때, 기판에서 발생된 포토 캐리어가 확산에 의해 이동하여, 응답속도를 저하시킨다. 한편, 후자의 N형 에피택셜층과 P형 확산층간의 PN접합이 사용될 때는, N형 에피택셜층에서의 불순물농도에 따라 접합용량이 증가하여, 역시 응답속도를 저하시킨다. 또한, 후자의 PN접합이 DVD 장치에 사용될 때, 재현 광으로서 DVD장치에 의해 사용되는 650nm의 파장을 갖는 레이저광의 주요부가 기판내로 들어가, 동작감도를 저하시킨다.

상기와 같이, 종래의 회로내장 수광소자는 내장 회로를 포함하지 않는 핀 포토다이오드와 비교하여 불량한 동작 특성을 갖기 쉽다.

이들 문제를 해결하기 위해, 종래 많은 구성이 제안되어 있다.

도 26은 일본 특허공개공보 61-154063호에 기재된 구성을 나타낸다. 이 구성에 있어서, P형 에피택셜층(142)은 P⁺형 기판(141)의 표면에 제공된다. 상기 P형 에피택셜층(142)은 P형 고농도 불순물층(오토도핑층)(142a) 및 P형 저농도 불순물층(142b)를 포함한다. P형 고농도 불순물층(142a)은 P형 에피택셜층(142)의 성장시 발생하는 기판(141)으로부터 상향 확산(오토 도핑)에 의해 제공된다.

N형 에피택셜층(143)은 P형 에피택셜층(142)상에 제공된다. 고농도 불순물을 갖는 P⁺형 분리확산층(144)은 N형 에피택셜층(143)의 상면으로부터 하부 P형 에피택셜층(142)으로 연장된다. 상기 분리확산영역(144)은 N형 에피택셜층(143)을 다수의 영역으로 분할하고 그 영역들을 서로 분리한다.

N형 에피택셜층(143)의 상기 분리 영역중 어떤 것은 수광소자부(180)를 각각 형성한다. 특히, 수광소자부(180)는 N형 에피택셜층(143)의 분리뒨 영역중 하나와 하부 P형 에피택셜층(142)간에 형성된 PN접합을 포함한다. 상기 수광소자부(180)에 인접한 N형 에피택셜층(143)의 분리뒨 영역중 타방은 신호처리회로부(NPN 트랜지스터)(190)를 형성한다. 예시된 실시예에서, 신호처리회로부(NPN 트랜지스터)(190)는 콜렉터저항을 감소시키기 위한 매립영역(165), 베이스영역(147) 및 에미터영역(148)을 포함한다. 상기 수광소자부(180)와 신호처리회로부(190)는 분리확산영역(144)에 의해 서로 전기적으로 분리된다.

이들 구조의 각각의 상면에는 산화물층(149)이 제공된다. 전기 배선층(150a)는 상기 산화물층(149)에 제공된 콘택트홀을 통해 수광소자부(포토다이오드)(180)의 콘택트영역(145)에 접속된다. 전기 배선층(150b)와 전기 배선층(150c)는 마찬가지로 콘택트홀을 통해 신호처리회로부(NPN 트랜지스터)(190)에 접속된다. 상기 전기 배선층(150b)은 또한, 분리확산층(144)에도 접속된다.

상기한 바와 같이, 도26에 도시된 구조는 높은 불순물농도를 갖는 기판(141)과 낮은 불은 불순물농도를 갖는 P형 에피택셜층(142)을 포함한다. 이에 따라, (1점 쇄선으로 표시한 영역인) 포토다이오드를 형성하는 P형 반도체의 일측상의 공핍층이 실질적으로 P형 에피택셜층(142)으로 연장되어, 포토다이오드(180)의 접합용량을 감소시킨다. 공핍층의 연장에 따라, 깊은 위치에서 발생되는 포토 캐리어가 광전 전류에 충분히 기여할 수 있다.

또한, 상기 구조에 포함된 P형 높은 불순물농도층(오토도핑층)(142a)는 기판(141)으로부터 상방향으로 서서히 감소하는 농도 구배를 갖는다. 위치 구배가 산기 농도 구배에 의해 생성되며, 이는 내부 전위를 생성하여 P형 에피택셜층(142)의 깊은 위치(하부)에서 발생되는 포토캐리어를 고속으로 이동시킬 수 있다.

다음, 도27은 일본 공개특허공보 4-271172호에 기재된 구조를 도시한다. 이 구조에서, 비도핑 제1 에피택셜층(224)는 P형 기판(223)에 제공되고, P형 웰영역은 신호처리회로부(NPN 트랜지스터)(290)가 제공된 위치에 대응하는 비도핑 제1 에피택셜층(224)의 일부에 형성된다. N형 제2 에피택셜층(225)은 제1 에피택셜층(224)상에 제공된다. N⁺확산영역(230)은 N형 제2 에피택셜층(225)의 표면 근방의 수광소자부(포토다이오드)(280)에 제공된다. NPN 트랜지스터의 영역(235,236,237)은 N형 제2 에피택셜층(225)의 표면 근방의 신호처리회로부(290)에 제공된다. N⁺확산영역(234)은 상기 영역(235,236,237) 하방에 제공된다. 상기 신호처리회로부(290)와 포토다이오드부(290)는 두개의 영역(228,229)을 포함하는 분리확산영역(227)에 의해 서로 전기적으로 분리된다.

상기 구조의 각각의 표면에는 산화물층(231)이 제공된다. 전기 배선층(232,233)는 상기 산화물층(231)에 제공된 콘택트홀을 통해 수광소자부(포토다이오드)(280)에 접속된다. 전기 배선층(238)은 콘택트홀을 통해 신호처리회로부(NPN 트랜지스터)(290)에 접속된다.

도 27에 도시된 구조는 기판(223)으로부터 중합 제1 에피택셜층(224)까지 오토도핑층을 제어하기 위해 약 40Ωcm 내지 약 60Ωcm의 비저항을 갖는 기판(223)을 채용한다. 또한, 상기 중합 제1 에피택셜층(224)으로서 비도핑 반도체층이 사용되어, 포토다이오드부(280)의 공핍층이 기판을 향해 상당한 거리만큼 연장될수 있다. 또한, p형 웰영역(226)이 제공되어, NPN 트랜지스터가 P형 영역, 즉, 분리확산영역(228,229) 및 P형 웰영역(226)으로 둘러싸이게 되어, 기생 효과를 감소시킬수 있다.

다음, 도28은 일본 공개특허공보 1-205564호에 기재된 구조를 도시한다. 이 구조는 P⁺기판(310)의 표면에 형성된 P형 에피택셜층(320)을 포함한다. 상기 P형 에피택셜층(320)은 P형 오토도핑층(321) 및 P형 저농도 불순물층(322)를 포함한다. 상기 P형 오토도핑층(321)은 P형 에피택셜층(320)의 성장시 발생하는 기판으로부터의 불순물의 상방향 확산(오토도핑)에 의해 제공된다.

N형 에피택셜층(330)은 P형 에피택셜층(320)상에 제공된다. 높은 불순물농도를 갖는 P⁺분리확산영역(230)은 N형 에피택셜층(330)의 상면으로부터 P형 에피택셜층(320)의 오토도핑층(321)으로 연장된다. 상기 분리확산영역(230)은 N형 에피택셜층(330)을 다수의 영역으로 분할하여 이 영역들을 서로 분리시킨다.

N형 에피택셜층(330)의 상기 분리 영역중 어떤 것은 수광소자부(380)를 각각 형성한다. 특히, 수광소자부(380)는 N형 에피택셜층(330)의 분리뒨 영역중 하나와 하부 P형 에피택셜층(320)간에 형성된 PN접합을 포함한다. 수광소자 표면전극으로 기능하는 N⁺형 확산층(334)는 N형 에피택셜층(143) 근방의 상기 수광소자부(380)에 비교적 큰 면적에 걸쳐 연장된다. 상기 수광소자부(380)에 인접한 N형 에피택셜층(330)의 분리뒨 영역중 타방의 각각은 신호처리회로부(NPN 트랜지스터)(390)를 형성한다. 예시된 실시예에서, 신호처리회로부(NPN 트랜지스터)(390)는 콜렉터저항을 감소시키기 위한 매립영역(323), P형 확산층(331) 및 N⁺형 확산층(333)을 포함한다. 상기 수광소자부(380)와 신호처리회로부(390)는 분리확산영역(340)에 의해 서로 전기적으로 분리된다.

이들 구조의 각각의 상면에는 절연막(335)이 제공된다. 전극 및 배선 요소(336,337)는 절연막(335)에 제공된 콘택트홀을 통해 수광소자부(380)의 소정 위치 및 신호처리회로부(390)에 접속된다.

도 28에 도시된 구조에 있어서, 수광소자부(380) 및 인접한 신호처리회로부(390)는 깊은 분리확산영역(340)에 의해 서로 서로 전기적으로 분리된다. 그 결과, 수광소자부(380)에 형성된 공핍층이 인접한 다른 포토다이오드 및 신호처리회로부로 연장되지 않고 기판을 향해(즉, P형 에피택셜층 320의 오토도핑층 321로) 소정 거리만큼 연장될수 있다.

전형적으로, 포토다이오드의 응답특성은 포토다이오드의 각 부분의 저항성분에에 의해 결정되는 직렬 저항 및 PN 접합에 의해 제공된 접합용량에 의존한다.

한편, 접합용량은 기본적으로 기판의 불순물농도에 의해 결정된다. 따라서, 접합용량은 일반적으로 낮은 불순물농도를 갖는 고 비저항 기판으로 사용함으로써 향상된다. 도 26 내지 28에 도시된 종래 구조에서, 기판상에 제공된 P형 에피택셜층의 불순물농도를 억제하거나 또는 층을 비도핑시켜 그의 저항을 증가시킴으로써 접합용량을 향상시킬 수 있다.

도 26 내지 27에 도시된 구조에서, 접합용량은 상기와 같이 향상되나, 직렬저항은 충분히 향상되지 않는다. 이를 하기에 상세히 설명한다.

일반적으로, 포토다이오드의 직렬저항은 다음 성분 R1-R7을 포함하는 것으로 믿어진다:

R1: 분리확산영역의 저항

R2: 분리확산영역 하부의 매립 확산층의 저항

R3: 분리확산영역 하부의 고 비저항 에피택셜층의 저항

R4: 분리확산영역 하부의 오토도핑층의 저항

R5: 기판 저항

R6: 포토다이오드부 하부의 오토도핑층의 저항

R7: 포토다이오드부 하부의 고 비저항 에피택셜층의 저항

(R1-R7에 대해서는 도6A-6B 또는 도17A-17B 참조)

종래 각 구조의 포트부의 직렬 저항을 이하에 설명한다. 종래 구조의 각각에 있어서, 분리확산영역은 높은 불순물농도를 갖기 때문에, 저항 R1이 낮다. 또한, 기판은 높은 불순물농도를 갖기 때문에, 기판 저항 R5가 낮다. 기판으로부터 불순물의 확산에 의해 제공된 오토도핑층의 저항 R4와 R6는 직렬저항에 상당한 영향을 주지 않는다. 또한, 매립확산층의 구조로부터 핀단할 때, 매립확산층의 저항 R2는 존재하지 않거나(도26 및 도28) 또는 포토다이오드의 직렬저항에 거의 기여하지 않는다(도27).

그러나, 도26에 도시한 구조에 있어서, 분리확산층(144) 하부의 고 비저항 에피택셜층(142b)은 낮은 불순물농도를 갖기 때문에, 그의 저항 R3는 높다. 또한, 분리확산층(144) 하부의 고 비저항 에피택셜층(142b)은 낮은 불순물농도로 인해 포토다이오드를 가로질러 인가되는 바이어스전압의 영향에 의해 공핍화될수 있기 때문에, 저항 R3를 더욱 증가시킨다. 이는 도27에 도시한 구조에서, 분리확산영역(227) 하부의 비도핑 제1 에피택셜층(224)의 저항 R3가 높은 사실로도 확인된다.

상기 이유로, 도26 및 27에 보인 각 종래 구조는 N형 에피택셜층 하부의 비도핑 P형 에피택셜층 또는 저농도의 고저항 성분으로 인해 높은 직렬저항을 갖기 때문에, 포토다이오드의 응답속도를 저하시킨다.

반면에, 도28에 도시한 구조는 높은 불순물농도를 갖는 노토도핑층(311)에 달하는 깊은 분리확산영역(340)을 채용하면서, 기판저항을 감소시키기 위해 높은 불순물농도 기판을 채용하기 때문에, 저항성분 R3를 제거한다. 또한, 포토다이오드부 하부의 저항 성분 R7은 공핍층을 오토도핑층(311) 까지 연장시킴으로써 마찬가지로 제거될수 있다. 따라서, 이 구조는 높은 직렬저항의 문제를 극복하여 응답속도를 향상시킨다.

그러나, 분리확산영역(340)이 도28에 도시한 바와 같이, 이와 같은 깊이로 연장될 때, 확산 스텝은 깊이방향은 물론 횡방향으로 불순물을 확산시킨다. 따라서, 분리확산영역(340)의 폭도 그의 깊이와 함께 증가한다. 분리확산영역(340)의 이와 같은 횡방향 사이즈의 증가는 자연적으로 전체 소자의 크기를 증대시킨다. 이는 소자의 크기를 감소시키기 위한 당해 기술에 요망되는 관점에서 바람직하지 않다.

또한, 도29B에 개략적으로 도시한 바와 같이, 상기 구조에서 분리확산영역이 깊이 연장될 때, 분리확산영역 하방에 발생된 포토 캐리어가 이동하는 거리는 도29A에 도시한 바와 같이 얕은 분리확산영역의 경우와 비교하여 자연적으로 증가하기 때문에, 포토다이오드의 응답속도를 저하시킨다. 깊은 분리확산영역이 형성으로 인한 문제는 예컨대 일본 특허공개공보 8-32100호에 개시된 바와 같이, 상기 구조가 스플릿 포토다이오드로서 사용될 때 특히 현저하다.

또한, 도28에 도시된 종래 구조에 있어서, 포토다이오드의 직렬저항의 감소에 기여하는 분리확산영역(340)은 소자분리부에만 제공된다. 따라서,저항치를 감소시키기 위해 분리확산영역(340)의 불순물농도를 증가시키는 것이 필요하다. 특히, 분리확산영역(340)과 오토도핑층(321)간의 계면 부근에 약 1×10¹⁶atoms/cm³의 불순물농도를 얻기위해, 분리확산영역(340)의 P형 매립확산층의 표면의 불순물농도를 약 1×10¹⁹atoms/cm³의 범위로 설정할 필요가 있다.

N형 에피택셜층을 형성할 때, 분리확산영역(340)의 P형 매립확산층의 표면의 불순물농도는 오토 도핑되어, 오토도핑층을 형성한다. 이와 같은 오토도핑층의 불순물농도는 전형적으로 오토도핑 소스의 약 10^-3이다. 도28에 도시한 실시예에서, 분리확산영역(340)의 P형 매립확산층의 표면의 불순물농도는 약 1×10¹⁸atoms/cm³내지 약 1×10¹⁹atoms/cm³이며, 이에 의해, P형 에피택셜층(320)상에 형성된 오토도핑층은 약 1×10¹⁶atoms/cm³의 불순물농도를 갖는다. 포토다이오드의 PN접합을 형성하는 P형 에피택셜층(320)에 있어서, PN 접합 부근의 불순물농도는 접합용량을 감소시키기 위해 약 1×10¹³atoms/cm³내지 약 1×10¹⁴atoms/cm³가 바람직하다. 따라서, 상기한 바와 같이, 높은 불순물농도를 갖는 오토도핑층이 PN 접합 부근에 존재할 때, 도핑층의 연장이 규제되어, 접합용량을 증가시키며, 이에 따라 포토다이오드의 응답속도를 저하시킨다.

도30A 및 30B에 개략적으로 도시한 바와 같이, PN 접합의 부근에 제공된 오토도핑층은 P형 기판에 발생된 캐리어(전자)의 이동에 상당한 영향을 미친다.

특히, P형 기판의 표면, 즉 PN 접합의 부근에 오토도핑층이 존재하지 않을 경우(이때, P형 기판 역시 기판상에 형성된 P형 에피팩셜층을 형성하는 것으로 가정한다), P형 기판에 발생된 캐리어(전자)는 도30A에 도시한 바와 같이 배리어를 극복함이 없이 N형 에피팩셜층으로 이동할 수 있다. 그러나, (PN 접합의 부근의) P형 기판의 표면에 오토도핑층이 존재할 경우, 오토도핑층은 전자에 대한 포텐셜 배리어로 작용하여, 도30B에 도시한 바와 같이, P형 기판의 내측으로부터 N형 에피팩셜층으로의 전자의 이동을 규제하여 포토다이오드의 응답속도를 저하시킨다. 따라서, 오토도핑층이 오토도핑에 의해 PN 접합의 부근에 형성되지 않도록 분리확산영역(340)의 P형 매립확산층의 표면의 불순물농도가 설정되지 않는 한, 포토다이오드의 응답속도는 충분히 향상될 수 없다.

상기한 바와 같이, 종래에는, 포토다이오드의 접합용량 및 직렬저항을 감소시키면서, 충분히 높은 포토다이오드 응답속도를 달성할 수 있는 구조를 얻는 것이 불가능했다.

본 발명의 한 양태에 의하면, 회로내장형 수광소자는, 제1도전형의 반도체기판; 상기 반도체기판의 표면에 제공된 제1도전형의 제1 반도체 결정성장층으로, 상기 제1 반도체 결정성장층은, 그의 불순물농도가 반도체기판의 표면으로부터 떨어진 방향으로 서서히 감소하는 제1 부분과 그의 불순물농도분포가 깊이방향으로 균일한 상기 제1 부분상의 제1 영역에 위치된 제2 부분을 포함하는, 제1 반도체 결정성장층; 상기 제1 반도체 결정성장층의 제1 부분상에 있고 상기 제1 영역과 중합하지 않는 제2 영역에 위치된 제1 도전형의 매립 확산층; 상기 매립 확산층의 표면 및 상기 제1 반도체 결정성장층의 표면을 가로질러 제공되는 제2 도전형의 제2 반도체 결정성장층; 및 상기 제2 반도체 결정성장층을 수광소자부와 신호처리 회로부로 분할하기 위해 제1 도전형을 갖는 분리확산영역;을 포함한다. 상기 수광소자부에는 제1 영역이 위치되며, 상기 신호처리부에 있어서, 상기 매립확산층이 상기 제1 반도체 결정성장층의 제1 부분과 접하고 있다.

본 발명의 다른 양태에 의하면, 회로내장형 수광소자는, 제1도전형의 반도체기판; 상기 반도체기판의 표면에 제공된 제1도전형의 제1 반도체 결정성장층으로, 상기 제1 반도체 결정성장층은, 그의 불순물농도가 반도체기판의 표면으로부터 떨어진 방향으로 서서히 감소하는 제1 부분과 그의 불순물농도 분포가 깊이방향으로 균일한 상기 제1 부분상의 제1 영역에 위치된 제2 부분을 포함하는, 제1 반도체 결정성장층; 상기 제1 반도체 결정성장층의 제1 부분상에 있고 상기 제1 영역과 중합하지 않는 제2 영역에 위치된 제1 도전형의 매립 확산층; 상기 매립 확산층의 표면 및 상기 제1 반도체 결정성장층의 표면을 가로질러 제공되는 제2 도전형의 제2 반도체 결정성장층; 및 상기 제2 반도체 결정성장층을 수광소자부와 신호처리 회로부로 분할하기 위해 제1 도전형을 갖는 분리확산영역;을 포함한다. 상기 수광소자부에 제1 영역이 위치되며, 상기 매립확산층의 폭 W와 상기 제1 반도체 결정성장층의 두께 T가 관계식: W ＞2T를 만족하도록 설정된다.

본 발명의 1 실시예에 있어서, 상기 제1 도전형은 P형이고; 상기 반도체기판의 불순물농도는 약 1x10¹⁶atoms/cm³이하이다.

본 발명의 1 실시예에 있어서, 상기 제1 도전형은 P형이고; 상기 매립확산층과 상기 제1 반도체 결정성장층의 제1 부분간의 계면의 불순물농도는 약 1x10¹³atoms/cm³이상이다.

본 발명의 1 실시예에 있어서, 상기 제1 도전형은 P형이고; 상기 분리확산영역에서의 매립확산층의 표면 불순물농도는 약 1x10¹⁶atoms/cm³이하이다.

본 발명의 1 실시예에 있어서, 회로내장형 수광소자는 상기 반도체기판과 상기 제1 반도체 결정성장층간에 제1 도전형의 불순물층을 더 포함한다.

본 발명의 1 실시예에 있어서, 상기 제1 도전형은 P형이고; 상기 불순물층의 불순물농도는 약 1x10¹⁶atoms/cm³내지 약 1x10¹⁹atoms/cm³의 범위에 있다.

본 발명의 1 실시예에 있어서, 상기 제2 반도체 결정성장층과 상기 제1 반도체 결정성장층을 포함하는 수광소자를 가로질러 바이어스 전압이 인가될 때 공핍층이 상기 제1 반도체 결정성장층을 통해 연장되어 상기 제1 반도체 결정성장층의 제1 부분에 달하도록, 불순물농도 및 상기 제1 반도체 결정성장층의 두께가 조정된다.

본 발명의 1 실시예에 있어서, 회로내장형 수광소자는 상기 반도체기판의 반대측상의 전극을 더 포함하고, 상기 전극은 수광소자부에 제공된 수광소자의 단자에 접속되어 있다.

본 발명의 1 실시예에 있어서, 상기 제1 반도체 결정성장층의 제1 부분은 상기 반도체기판으로부터 불순물의 오토도핑에 의해 형성되는 오토도핑층이다.

본 발명의 1 실시예에 있어서, 상기 수광소자부는 다수의 영역으로 분할되어, 동일한 수의 포토다이오드부를 포함하는 스플릿 포토다이오드를 제공한다.

본 발명의 1 실시예에 있어서, 상기 매립확산층의 길이는 수광소자부의 길이 이상으로 길게 설정된다.

본 발명의 1 실시예에 있어서, 상기 매립확산층은 수광소자부를 향해, 중합된 매립 분리확산층 넘어 연장되지 않도록 제공된다.

본 발명의 1 실시예에 있어서, 그의 일단에서 연장 확산부에 제공된 다른 매립 분리확산층에 부가하여 상기 매립확산층의 상부에 하나 이상의 매립 분리확산층이 제공된다.

본 발명의 1 실시예에 있어서, 상기 매립확산층은 고속응답을 요하는 포토다이오드부들중 하나의 부근에 있고 광으로 조사되지 않는 회로내장형 수광소자의 일부의 전체 영역을 가로질러 제공된다.

이와 같은 특징을 갖는 본 발명은, 제1 도전형의 제1 반도체 결정 성장층(예컨대, P형 에피택셜층)과 제2 도전형의 제2 반도체 결정 성장층(예컨대, N형 에피택셜층) 사이에 PN 접합을 사용하여 제공되는 포토다이오드부(수광소자부)에 인접하여 신호처리회로부가 제공되는 회로내장형 수광소자를 제공한다. 매립확산층은 신호처리회로부의 N형 에피택셜층의 표면으로부터 P형 에피택셜층으로 연장하도록 제공되어 P형 에피택셜층의 오토도핑층(제1 부분)과 접한다. 그 결과, P형 고 비저항층(예컨대,균일한 불순물농도를 갖는 P형 에피택셜층의 제 2 부분(제1 반도체 결정 성장층)이 매립확산층과 오토도핑층간에 존재하지 않게 되어, 제조된 포토다이오드의 직렬 저항을 감소시킬 수 있다.

매립확산층과 오토도핑층이 포토다이오드에 필요한 응답속도 특성치(예컨대, 컷오프 주파수)로부터 계산되는 농도치(예컨대, P형에 대해 약 1×10¹³atoms/cm³) 이상으로 되도록 서로 접하는 위치에 불순물농도치를 설정함으로써 원하는 사양을 만족하는 소자를 얻을수 있다.

또한, N형 에피택셜층의 형성 공정시 발생하는 기판으로부터 P형 에피택셜층으로의 불순물 오토도핑의 영향을 무시할 수 있도록 한 레벨(예컨대, P형에 대해 약 1×10¹⁶atoms/cm³이하)로 기판의 불순물농도를 설정함으로써 PN 접합 부근에서의 오토도핑층의 형성이 억제될 수 있다. 이와 같이, PN 접합의 부근에 오토도핑층이 존재할 때 문제로 되는, PN 접합에서의 전자에 대한 포텐셜 배리어의 형성 및 포토다이오드부에 형성된 공핍층의 연장의 규제가 억제될수 있어, 포토다이오드의 응답속도의 저하를 방지한다. 기판의 불순물농도와 마찬가지로, P형 에피택셜층에 대한 오토도핑의 영향을 억제하기 위해 분리확산층의 매립확산층의 표면 불순물농도를 약 1×10¹⁶atoms/cm³이하로 설정하는 것이 바람직하다.

또한, 보론과 같은 고농도의 P형 불순물을 도입함으로써 기판과 P형 에피택셜층간에 P형 고농도 불순물층이 제공될 때, 기판의 비저항의 변동으로 인한 오토도핑층(불순물농도)의 국부적 변동이 억제되어, 포토다이오드의 동작특성에서 일어나는 변동의 가능성을 억제할 수 있다. 이와 같은 경우, 포토다이오드의 직렬저항을 감소시킬 목적으로 기판 그자체의 불순물농도를 증가(즉, 기판 저항을 감소)시킬 필요가 없어, 낮은 불순물농도를 갖는 기판을 사용할 수 있다. 그 결과, P형 고농도 불순물층의 형성결과로서 제공되는 포텐셜 배리어에 의해 기판에서 깊은 위치에 발생되는 캐리어의 차단은 물론 오토도핑의 영향을 억제할 수 있다. 이에 따라, 포토다이오드의 응답속도가 더욱 향상될 수 있다.

불수물층이 P형일 때, 예컨대 불순물농도가 약 1×10¹⁶atoms/cm³이상으로 설정되더라도, 불순물층이 그위에 퇴적되는 P형 고 비저항 에피택셜층에 의해 덮혀지기 때문에 P형 고 비저항 에피택셜층의 표면에는 오토도핑층이 발생되지 않는다.

불순물층의 농도는 소자가 정상적으로 제조될수 잇는 범위내인, 예컨대 약 1×10¹⁹atoms/cm³이하로 높은 것이 바람직하다.

포토다이오드부에 형성된 공핍층이 오토도핑층과 접하도록 P형 고 비저항 에피택셜층의 비저항과 두께를 설정함으로써 포토다이오드부의 접합용량을 향상시킬수 있다. 특히, 전극(예컨대, 애노드 전극)이 기판 반대측에도 제공되고 기판과 반대의 구조의 일측상에 수광소자부에 형성되는 단자(예컨대 애노드 단자)에 접속될 경우, 애노드 전극이 기판과 반대의 구조의 일측에만 제공되는 경우와 비교하여, 도6A에 도시한 저항 성분, 예컨대 R1(분리확산영역의 저항), R2(분리확산영역 하방의 매립확산층의 저항) 및 R4(분리확산영역 하방의 오토도핑층의 저항)을 감소시킬 수 있다.

또한, 본 발명은, 제1 도전형의 제1 반도체 결정 성장층(예컨대, P형 에피택셜층)과 제2 도전형의 제2 반도체 결정 성장층(예컨대, N형 에피택셜층) 사이에 PN 접합을 사용하여 제공되는 포토다이오드부(수광소자부)에 인접하여 신호처리회로부가 제공되는 회로내장형 수광소자를 제공하며, 이 때, 상기 제1 반도체 결정 성장층(고 비저항 에피택셜층)이 불순물농도가 반도체기판의 표면으로부터 멀어지는 방향으로 서서히 감소하는 제1 부분(오토도핑층)과 깊이 방향으로 균일한 불순물농도 분포를 갖는 제2 부분(저농도 불순물층)을 포함한다. 이에 따라, 포토다이오드의 접합용량을 감소시킬 수 있다.

제1 도전형을 갖는 매립확산층의 폭 W와 제1 반도체 결정 성장층의 두께 T는 다음 관계식을 만족하도록 설정된다:

W＞2T

다음, 접합용량이 오토도핑으로 인해 증가하지 않도록 한 레벨로 분리확산영역에 있어서의 매립확산층의 표면의 불순물농도를 설정하더라도, 포토다이오드의 직렬저항을 감소시키고 포토다이오드의 응답속도를 충분히 확보할 수 있다.

본 명세서에 사용된 매립확산층의 폭 W는 도11의 수평방향으로 매립확산층을 연장하는 것으로 한다.

또한, 포토다이오드의 직렬저항을 감소시키기 위해, 매립확산층과 오토도핑층이 서로 접하는 단면적을 증가시킬 필요가 있다. 따라서, 매립확산층의 길이는 수광소자부(포토다이오드)의 길이보다 긴 것이 바람직하다.

본 명세서에 사용된 매립확산층의 길이 L은 도18의 수직방향으로 매립확산층을 연장하는 것으로 한다.

또한, 수광소자부를 향해, 중합 매립 분리확산층 넘어 매립확산층이 연장될 때, 그 연장부가 빛으로 조사되면, 포토 캐리어가 확산에 의해 이동하여, 응답속도의 저하와 같은 문제를 일으킨다. 따라서, 매립확산층은, 수광소자부를 향해, 중합 매립 분리확산층 넘어 연장되지 않도록 제공되는 것이 바람직하다.

또한, 매립확산층의 일단부의 연장 확산부, 즉 횡방향 확산부에만 매립 분리확산층이 제공될 때, 매립확산층의 연장 확산부와 오토도핑층간의 접촉이 불충분하게 되어, 접촉부의 저항을 중가시킨다. 이에 따라, 포토다이오드의 직렬저항이 증가될 수 있다. 따라서, 하나 이상의 매립 분리확산층이, 매립확산층의 연장 확산부 이외의 오토도핑층과 균일하게 접촉하는 매립확산층의 일부에 바람직하게 제공된다.

또한, 스플릿 포토다이오드의 경우, 고속 응답이 모든 포토다이오드부에 대해 필요하지는 않다. 반면에, 고속응답 특성을 요하는 포토다이오드부에만 다음 관계를 만족하는 매립확산층이 제공되는 것이 바람직하다:

W＞2T

그러나, 어떤 경우에는, 고속응답을 요하고 빛으로 조사되지 않는 포토다이오드부 그방에 전체 표면을 가로질러 매립확산층이 제공될 수 있다.

이에 따라, 본 발명은 포토다이오드의 접합용량 및 직렬저항을 감소시키면서 충분한 고속응답을 갖는 포토다이오드를 구비하는 회로내장 수광소자를 제공할 수 있다.

도1은 본 발명의 실시예 1에 의한 회로내장형 수광소자의 구성을 도시한 단면도이다.

도2A와 2B의 각각은 불순물농도의 변화의 측면에서 도1에 도시한 구성에 있어서 매립확산층과 P형 고 비저항 에피택셜층간의 관계를 나타내는 도면이다.

도3은 컷오프주파수 fc=120MHz를 실현하기에 필요한 포토다이오드의 직렬 저항 Rs와 접합용량 Cpd간의 관계를 나타내는 그래프이다.

도4는 매립확산층과 오토도핑층 및 포토다이오드의 직렬 저항 Rs 사이의 관계에 대한 2차원 시뮬레이션 결과를 보인 도면이다.

도5A 내지 5F도는 도1의 회로내장형 수광소자를 제조하는 공정에서 각 단계들을 도시한 단면도이다.

도6A와 6B는 본 발명의 회로내장형 수광소자가 포토다이오드의 직렬 저항을 어떻게 감소시킬 수 있는 지를 보여주는 단면도이다.

도7은 본 발명의 실시예 2에 의한 회로내장형 수광소자의 구성을 도시한 단면도이다.

도8은 본 발명의 실시예 3에 의한 회로내장형 수광소자의 구성을 도시한 단면도이다.

도9는 본 발명의 실시예 4에 의한 회로내장형 수광소자의 구성을 도시한 단면도이다.

도10은 본 발명의 실시예 4에 의한 도9의 회로내장형 수광소자에 의해 제공된 효과를 나타내기 위해 사용되는 비교 구성을 도시한 단면도이다.

도11은 본 발명의 실시예 5에 의한 회로내장형 수광소자의 구성을 도시한 단면도이다.

도12는 에피택셜층의 각종 두께 T에 대한 포토다이오드의 직렬 저항의 측정 결과를 도시한 그래프이다.

도13은 에피택셜층 두께 T=21μm인 매립확산층의 폭 W에 대한 저항치 변화의 소자 시뮬레이션 결과를 도시한 그래프이다.

도14는 에피택셜층 두께 T=35μm인 매립확산층의 폭 W에 대한 저항치 변화의 소자 시뮬레이션 결과를 도시한 그래프이다.

도15는 저항치가 더 이상 폭 W에 의존하지 않는 매립확산층의 폭 W와 에피택셜층 의 두께 T 사이의 관계를 도시한 그래프이다.

도16A 내지 16F는 본 발명의 실시예 5에 의한 회로내장형 수광소자를 제조하는 공정에서 각 단계들을 도시한 단면도이다.

도17A와 17B는 본 발명의 회로내장형 수광소자가 포토다이오드의 직렬 저항을 어떻게 감소시킬 수 있는 지를 보여주는 단면도이다.

도18은 본 발명의 실시예 6에 의한 회로내장형 수광소자의 구성을 도시한 단면도이다.

도19는 매립확산층의 길이와 포토다이오드의 응답속도(컷오프주파수)간의 관계를 보인 그래프이다.

도20은 본 발명의 실시예 7에 의한 회로내장형 수광소자의 구성을 도시한 단면도이다.

도21은 수광소자부를 향해, 중합 매립 분리확산층 넘어 연장하는 매립확산층의 일부가 광으로 조사될 때 발생하는 문제를 보인 단면도이다.

도22는 본 발명의 실시예 8에 의한 회로내장형 수광소자의 구성을 도시한 단면도이다.

도23은 본 발명의 실시예 8에 의한 회로내장형 수광소자에 의해 포토다이오드의 응답속도가 어떻게 향상될수 있는 지를 보여주는 도면이다.

도24A와 24B는 실시예 8에 의한 회로내장형 수광소자의 전류 흐름에 대한 소자 시뮬레이션 결과를 보인 것으로, 도24A는 전류 흐름을 보인 단면도이고, 도24B는 전류 분포를 보인 도면이다.

도25는 본 발명의 실시예 9에 의한 회로내장형 수광소자의 구성을 도시한 단면도이다.

도26은 종래 회로내장형 수광소자의 구성을 도시한 단면도이다.

도27은 종래 다른 회로내장형 수광소자의 구성을 도시한 단면도이다.

도28은 종래 또 다른 회로내장형 수광소자의 구성을 도시한 단면도이다.

도29A와 29B는 깊은 분리 확산영역의 형성에 관련된 문제를 보인 도면이다.

도30A와 30B는 포토다이오드의 PN 접합 부근의 오토도핑층의 형성에 관련된 문제를 보인 도면이다.

본 발명의 특정 실시예들에 관해 설명하기 전에, 본 발명을 달성하기 위한 본 발명자들에 의한 관찰 결과에 관해 설명하면 다음과 같다.

불순물 농도(약 1x10¹⁹atoms/㎤)가 비교적 높은 전술한 종래의 구조를 도 28을 참조하여 설명하였다. 따라서, N형 에피택셜층(330)을 형성할 때, 기판(310)상에 배치된 P형 에피택셜층(320)의 표면부(N형 에피택셜층(330)과 P형 에피택셜층(320) 사이의 경계)에 기판(310)의 불순물이 기상 상태로 확산되어 불순물이 자동 도핑된다. 이렇게 자동 도핑된 층의 불순물 농도는 통상 기판(310)의 불순물 농도의 약 10^-3이다. 도 28에 도시된 실시예에서, 기판(310)의 불순물 농도는 약 1x10¹⁹atoms/㎤이므로, P형 에피택셜층(320)의 표면에 불순물 농도가 약 1x10¹⁶atoms/㎤인 오토도핑층이 형성될 것이다. 포토다이오드를 형성하는 P형 에피택셜층(320)의 PN 접합부 부근의 불순물 농도는 약 1x10¹³atoms/㎤~1x10¹⁴atoms/㎤이므로, 접합용량을 낮출 수 있다. 그러나, 이렇게 불순물 농도가 높은 오토도핑층이 PN 접합부 부근에 존재하면, 공핍층의 확장이 제한되어 접합용량이 증가하고 이때문에 포토다이오드의 반응속도가 저하한다.

또, 도 30A, 30B에 자세히 도시한 바와 같이, PN 접합부 부근에 형성된 오토도핑층은 P형 기판에 생성된 캐리어(전자)의 이동에 상당한 영향을 미친다.

특히, P형 기판(여기서 P형 기판은 그 기판상에 역시 P형 에피택셜층을 구비한다고 가정한다)의 표면, 즉 PN 접합부 부근에 오토도핑층이 전혀 없으면, 도 30A에 도시된 바와 같이, P형 기판내에 생성된 캐리어(전자)가 장벽을 넘지 못하고 N형 에피택셜층으로 이동할 수 있다. 그러나, P형 기판의 표면(PN 접합부 부근)에 오토도핑층이 있으면, 도 5B에 도시된 바와 같이, 이 오토도핑층이 전자에 대한 전위장벽 역할을 하여, 도 30B에 도시된 바와 같이 P형 기판에서 N형 에피택셜층으로의 전자의 이동을 제한함으로써, 포토다이오드의 반응속도를 저하시킨다.

따라서, 본 발명자들의 관찰에 의하면, 도 28에 도시된 종래의 구조에서는, 분리확산영역(340)의 크기가 깊이 및 폭 방향으로 증가함에 따라 포토다이오드의 반응속도의 저하는 물론, 기판(310)의 높은 불순물 농도(구체적으로는 PN 접합부 부근의 오토도핑층의 형성)와 관련된 포토다이오드 반응속도의 저하가 생긴다.

도 28에 도시된 구조를 더 관찰하면, 포토다이오드의 직렬저항을 낮출 목적으로 분리확산영역(340)과 오토도핑층(321) 사이의 접점 부근의 불순물 농도를 약 1x10¹⁶atoms/㎤로 설정한 것을 알 수 있다. 본 발명자들은 도 28에 도시된 것과 같은 구조를 갖는 소자를 실제 제작하여 포토다이오드의 직렬저항을 측정하였다. 상기 특성을 갖는 포토다이오드의 직렬저항 측정값은 약 35Ω이었다.

본 발명자들의 관찰에 의하면, 포토다이오드의 직렬저항을 35Ω까지 낮출 필요는 없다는 것을 확인하였다.

특히, 예를 들어 12배속 DVD-ROM 장치에 사용될 수광소자용으로, 이 수광소자에 포함된 포도다이오드는 120㎒ 이상의 컷오프 주파수(fc)로 구현되는 반응속도를 가질 필요가 있다. 레이저빔 직경과 같은 광시스템 인자들에 의해 결정되는 포토다이오드의 수광면적이 예컨대 60㎛ x 240㎛일 경우, 포토다이오드의 접합용량(Cpd)은 약 0.6㎊이다. 이 값들을 이용하여, 포토다이오드의 직렬저항(Rs)의 값에 대한 하기 식(1)이 계산되어, 약 2.2㏀ 이하의 저항값(Rs)으로 충분함을 확인하였다.

fc=1/(2π·Cpd·Rs) (1)

본 발명은 본 발명자들에 의한 상기 관찰을 근거로 하여 달성된 것이다. 본 발명에 대한 각종 실시예들에 대해 첨부 도면들을 참고하여 설명하면 다음과 같다.

(실시예 1)

도 1은 본 발명의 실시예 1에 따른 회로내장 수광소자의 구조를 보여주는 단면도이다.

도 1에 도시된 회로내장 수광소자에는 서로 인접 배치된 포토다이오드 영역(80)과 신호처리 회로영역(90)이 있다. 다층라인과 보호막처럼 금속배선처리 이후에 제공되는 소자들은 도 1에 도시되지 않았다.

이런 구조에서, P형 반도체기판(1) 표면에 P형 고 비저항 에피택셜층(30)이 제공된다. P형 고 비저항 에피택셜층(30)에는 제 1 부위(2; "오토도핑층"이라고도 함)과 제 2 부위(3; "균일농도층"이라고도 함)이 있다. 제 1 부위(2)의 불순물 농도는 P형 고 비저항 에피택셜층(30)과 기판(1)의 계면에서 멀어지는 방향으로 그 두께 방향을 따라 점차 감소하는데, 이는 기판(1)으로부터 불순물이 오토도핑된 결과이다. 제 2 부위는 제 1 부위(2) 위에 위치하고, 그 불순물 농도는 깊이 방향을 따라 균일하다.

P형 고 비저항 에피택셜층(30)에는 N형 에피택셜층(8)이 제공된다. N형 에피택셜층(8)을 관통하여 2개의 확산영역(7,8)을 갖는 분리확산영역이 제공된다. 이 분리확산영역은 N형 에피택셜층(8)의 표면에서 소정 깊이까지 뻗는다. 분리확산영역은 N형 에피택셜층(8)을 여러 영역으로 구분한다.

N형 에피택셜층(8)의 분리된 영역들중 몇몇은 수광소자영역(80)을 형성한다. 특히, 수광소자영역(80)에는 N형 에피택셜층(8)의 분리된 영역들중 하나와 그 밑의 P형 에피택셜층(30) 사이의 PN 접합부가 있다. 캐소드저항을 낮추기 위해 N형 에피택셜층(8)의 표면 부근의 수광소자영역(포토다이오드 영역; 80)에는 N형 확산층(22)이 배치된다.

신호처리회로영역(90)은 N형 에피택셜층(8)중 포토다이오드 영역(80)에 인접한 부분에 배치된다. 도시된 실시예에서, 신호처리회로영역(NPN 트랜지스터; 90)에는 콜렉터 저항을 낮추기 위한 매립영역(6), N형 보상확산층(10), 베이스 확산영역(11) 및 에미터 확산영역(12)이 있다.

포토다이오드 영역(80)과 신호처리회로영역(90)은 전술한 분리확산영역들(7,9)에 의해 서로 전기적으로 분리된다.

이 구조물의 상면에는 산화규소 등의 물질로 이루어진 절연체층(14)이 배치된다. N형 확산층(22) 위에는 캐소드 전극(15)이 배치되어 접촉정공을 통해 연결된다. 분리확산영역(7,9)에는 애노드 전극(16)이 연결된다. 또, 신호처리회로영역(NPN 트랜지스터; 90)에도 마찬가지로 접촉정공들을 통해 소정의 전극들과 배선소자들(17)이 전기적으로 연결된다.

도 1에 도시된 구조에서, P형 반도체기판(1)의 불순물 농도를 P형 고 비저항 에피택셜층(30)의 불순물 농도의 10³을 초과하지 않도록 설정하여, 그 후속 공정에서 기판(1) 표면에 배치된 에피택셜층(30) 표면에 오토도핑층이 형성되지 않도록 한다. 특히, 고유저항이 약 1㏀㎝ 정도로 높은 P형 고 비저항 에피택셜층(30)을 형성할 때, P형 반도체기판(1)의 불순물 농도는 약 1x10¹⁶atoms/㎤(1 Ω㎝)로 설정한다. 이는 P형 고 비저항 에피택셜층(30)의 표면에 형성된 오토도핑층과 P형 반도체기판(1) 각각의 불순물 농도비가 약 1:10³이기 때문이다. 따라서, P형 반도체기판(1)의 불순물 농도를 P형 고 비저항 에피택셜층(30) 표면의 불순물 농도의 설정치의 10³을 초과하지 않도록 할 경우, 불순물 오토도핑이 발생할 때에도 P형 고 비저항 에피택셜층(30) 표면의 불순물 농도는 소정 설정치를 초과하지 않을 것이다.

P형 고 비저항 에피택셜층(30)내의 소정 위치에 매립확산층(4)을 더 배치한다. 구체적으로, 이 매립확산층(4)은 신호처리회로영역(90)내의 P형 고 비저항 에피택셜층(30)의 오토도핑층(2)에 접촉하도록 배치한다. 그 결과, 신호처리회로영역(90)내에 P형 고 비저항 에피택셜층(30)의 균일농도층(3)이 존재하지 않게 된다.

도 2A, 2B는 불순물 농도의 변화를 보여주기 위해 매립확산층(4)과 P형 고 비저항 에피택셜층(30; 2,3) 사이의 관계를 도시한 그래프이다.

도 2A에 도시된 바와 같이, 매립확산층(4)과 오토도핑층(2)은 분리확산층(7) 바로 밑에서 서로 접촉한다. 매립확산층(4)과 오토도핑층(2)의 깊이를 조정하여 2개의 층(4,2) 사이의 경계에서 불순물 농도가 약 1x10¹³atoms/㎤ 이상이 되도록 열처리조건을 조절한다. 그러나, 다른 확산조건들에 기초하여 열처리조건을 결정해야만 할 경우에는, P형 고 비저항 에피택셜층(30)의 균일농도층(3)의 두께를 조정하여 2개의 층(4,2) 사이의 계면의 불순물 농도가 약 1x10¹³atoms/㎤ 이상이 되도록 한다.

도 1에 따르면, 매립확산층(4)은 분리확산층(7)을 넘어 포토다이오드 영역(80)의 단부까지 뻗는다. 그러나, 도 2B에 도시된 바와 같이, 포토다이오드 영역(80)의 단부 부근에서 매립확산층(4)과 오토도핑층(2)은 서로 직접 접촉하지 않고 P형 고 비저항 에피택셜층(30)의 균일농도층(3)을 통해서만 접촉한다.

P형 고 비저항 에피택셜층(30)의 표면으로부터의 확산에 의해 매립확산층(4)이 형성되기 때문에, 도 2A에 도시된 바와 같이, 매립확산층(4)의 농도곡선은 그 깊이 방향으로 불순물 농도가 감소된다. 매립확산층(4)과 오토도핑층(2) 경계에서 불순물 농도를 약 1x10¹³atoms/㎤ 이상으로 하는 값은 컷오프 주파수(fc)가 12배속 DVD-ROM 장치 등에 필요한 120㎒로 되도록 하는 값이다. 이에 관해서 더 설명한다. 포토다이오드의 수광면적이 예컨대 60㎛ x 120㎛일 경우, 포토다이오드의 접합용량(Cpd)은 약 0.6㎊이다. 식 (1)에 따르면, 컷오프 주파수(fc)는 120㎒이다. 도 3은 컷오프 주파수(fc)가 120㎒로 되는데 필요한 포토다이오드의 직렬저항(Rs)와 접합용량(Cpd) 사이의 관계를 나타낸 그래프이다. 포토다이오드의 직렬저항(Rs)을 약 2.2㏀ 이하로 설정할 수 있다. 도 4는 매립확산층(4)과 오토도핑층(2)의 계면의 불순물 농도와 포토다이오드의 직렬저항(Rs) 사이의 관계의 2차원 시뮬레이션 결과를 보여준다. 이 시뮬레이션 결과에서, 2개 층(2,4) 계면의 불순물 농도를 1x10¹³atoms/㎤ 이상으로 설정하면 약 2.2㏀ 이하의 Rs를 얻을 수 있음을 알 수 있다.

포토다이오드 영역(80)을 가로질러 인가된 바이어스 전압에 의해 오토도핑층(2)까지 공핍층(5)에 뻗도록 고유저항과 두께를 조정하면서 P형 고 비저항 에피택셜층(30)을 형성한다. 예컨대, P형 고 비저항 에피택셜층(30)(그중에서도 균일농도층(3))의 고유저항이 약 1㏀㎝이면, 그 불순물 농도는 도전형이 P형이기 때문에 약 1x10¹³atoms/㎤로 된다. 바이어스 전압이 1.5V이면, N형 에피택셜층(8)의 저면에서 P형 고 비저항 에피택셜층(30)으로 약 14.5㎛ 거리까지 불순물 농도 상태가 연장되도록 그 밑에 공핍층(5)을 형성한다. 열처리에 의해 기판(1)의 상면에서 위로 형성되는 오토도핑층(2)의 두께는 약 16㎛이다. 이 결과, P형 고 비저항 에피택셜층(30)의 두께를 약 30.5㎛로 설정할 수 있다.

다음, 이런 구조를 갖는 본 발명에 따른 수광소자의 제조방법에 대해 도 5A~5F를 참조하여 설명한다.

먼저, 도 5A에 따르면, P형 고 비저항 에피택셜층(30)을 P형 반도체기판(1)상에 형성한다. 이 지점에서, 소정 두께의 오토도핑층(2)은 이미 P형 고 비저항 에피택셜층(30)의 내부에 형성되어 있다. 오토도핑층(2)의 불순물 농도는 기판(1)의 상면에서 멀어질수록 점차 낮아진다. P형 고 비저항 에피택셜층(30)의 나머지 부분은 불순물 농도가 균일한 균일농도층(3)이다.

다음, 도 5B에 따라, P형 고 비저항 에피택셜층(30)의 소정 영역(주로 뒤에 신호처리회로가 형성될 부분)에 P형 매립확산층(4)을 형성한다. 열처리하여 P형 매립확산층(4)을 형성한 뒤에, 도 5A에 도시된 바와 같이 오토도핑층(2)의 두께가 증가한다. 전술한 바와 같이, P형 매립확산층(4)은 오토도핑층(2)과 직접 접촉하도록 형성된다.

이어서, 도 5C와 같이, P형 매립확산층(4)의 상면 부근에 분리확산영역(7)고 매립영역(6)을 형성한다.

그 뒤, 도 5D와 같이, P형 매립확산층(4)과 P형 고 비저항 에피택셜층(30) 위에 N형 에피택셜층(8)을 형성한다. N형 에피택셜층(8)의 상면에서부터 밑으로 분리확산영역(7)에 닿도록 분리확산영역(9)을 형성한다. 신호처리회로영역내의 N형 에피택셜층(8)에 N형 보상확산층(10)을 형성한다.

다음, 도 5E와 같이, N형 보상확산층(10)에 겹치도록 신호처리회로영역내의 N형 에피택셜층(8)의 표면부 안으로 P형 불순물을 확산시켜 , 베이스 확산영역(11)을 형성한다. 이어서, 베이스 확산영역(11) 안으로 N형 불순물을 확산시켜 에미터 확산영역(12)을 형성한다. 에미터 확산영역(12)을 형성함과 동시에, 제조될 수광소자(포토다이오드)의 캐소드측의 직렬저항을 낮추기 위한 N형 확산층(22)을 수광소자영역의 N형 에피택셜층(8) 표면부에 형성한다. 또, 내부에 다양한 영역들을 구비한 N형 에피택셜층(8)의 상면을 덮도록 산화규소 등으로 된 절연체 층(14)을 형성한다.

다음, 도 5F와 같이, 절연체층(14)의 소정 위치에 접촉정공들을 형성한다. 이어서, 수광소자(포토다이오드)의 N형 확산층(22)과 분리확산영역(9) 각각에 연결되도록 캐소드전극(15)과 알루미늄 등으로 된 애노드 전극(16)을 형성한다. 신호처리회로영역용으로, 제조된 소자(NPN 트랜지스터)의 각각의 확산영역에 연결되도록 알루미늄 등으로 된 전극 및 배선소자들(17)을 형성한다.

그뒤, 반도체기술 분야에서 공통적으로 이용되는 다른 공정, 예컨대 다층 배선형성공정, 보호막 형성공정 등(이들 공정은 더이상 설명하지 않음)을 수행하여 신호처리회로(NPN 트랜지스터)와 포토다이오드를 서로 인접하여 통합 형성한 회로내장 수광소자를 제조한다.

도 6A, 6B를 참조하여, 본 발명의 포토다이오드의 직렬저항을 낮추는 방법에 대해 설명한다.

도 6A는 (종래의 기술에서 설명된) 포토다이오드의 직렬저항의 각각의 저항성분들이 중합되어 있는 상태의 도 1의 수광소자의 구조를 보여준다. 도시된 바와 같이, 본 실시예의 구조에서 포토다이오드의 직렬저항들은 다음 성분들(R1~R6)을 포함한다.

R1: 분리확산영역(7,9)의 저항

R2: 매립확산층(4)의 저항

R4: 분리확산영역 밑의 오토도핑층(2)의 저항

R5: 기판(1)의 저항

R6: 포토다이오드 영역(80) 밑의 오토도핑층(2)의 저항

매립확산층(4)이 오토도핑층(2)과 접촉하고 포토다이오드 영역(80)내의 공핍층(5)이 오토도핑층(2)에 접촉해 있기 때문에, 종래 기술의 영역에서 설명한 바와 같은 저항성분들(R3,R7)은 더이상 본 발명의 구조에서는 존재하지 않는다. 또, 분리확산영역들(7,9)의 불순물 농도가 높기 때문에, 저항(R1)이 낮다. 기판저항(R5) 및 오토도핑층(2)과 매립확산층(4)에 의해 생성된 저항성분들(R2, R4, R6)의 값은 포토다이오드의 직렬저항에 거의 기여하지 않는다.

따라서, 본 발명에 의해서 포토다이오드의 직렬저항이 충분히 낮은 구조를 실현할 수 있다. 또, 기판(1)의 불순물 농도가 낮기 때문에, P형 고 비저항 에피택셜층(30)의 상면 부근(즉, 이 층(30)과 N형 에피택셜층(8) 사이의 PN 접합부)에 오토도핑층이 형성되지 않고, 따라서, 이곳의 불순물 농도가 높지 않게 된다. 그러므로, 접합용량의 증가가 방지된다.

도 6B는 도 1에 도시된 본 발명의 실시예 1의 구조를 통상적인 종래의 구조(P형 고 비저항 에피택셜층(30)의 오토도핑층(2)이 공핍층(5)이나 매립확산층(4)과 접촉하지 않는 구조)에 따라 변형하고, 포토다이오드의 직렬저항의 각 저항성분들을 중합시킨 비교 구조를 보여준다. 비교의 목적으로, 본 발명의 구조의 요소들과 동일한 요소들은 동일한 부호로 표시한다.

전술한 설명에서 알 수 있듯이, 이런 비교 구조에서는 PN 접합의 접합용량을 증가시키거나 포토다이오드의 반응속도를 낮추지 않고는 직렬저항을 충분히 낮추기가 불가능하다.

(실시예 2)

도 7은 본 발명의 실시예 2에 따른 회로내장 수광소자의 구조를 보여주는 단면도이다.

금속배선공정 이후 배치되는 요소들, 예컨대 다층배선이나 보호막 등은 도 7에 도시되지 않았다. 또, 도 1에 도시된 요소들과 동일한 부호를 갖는 요소들은 설명하지 않고, 도 1의 구조와 다른 구조에 대해서만 설명한다.

P형 반도체 기판의 불순물 농도를 억제하여 P형 반도체기판으로 부터 오토도핑되는 불순물의 양을 감축하는 것이 바람직하다. 고유저항의 관점에서, 기판(1)의 고유저항은 약 1Ω㎝ 이상이 바람직하고, 약 100Ω㎝ 이상이 더 바람직하다. 포토다이오드의 반응속도를 더 향상시키려면, 도 6A에 도시된 기판저항(R5)의 값을 낮추어야 한다. 다시 말해, 포토다이오드의 반응속도를 더 증가시키려면 기판의 고유저항을 낮출 필요가 있다. 그러나, 단순히 기판의 고유저항을 낮추기만 하면 오토도핑의 문제가 발생한다.

이상의 관점에서, 본 실시예에서는 P형 기판(1) 표면의 불순물 농도가 비교적 높은 P형 고농도 불순물층(13)을 형성한다. 구체적으로는, 기판(1)의 표면에 붕소 등의 불순물을 이온주입법으로 주입하여 불순물 농도가 약 1x10¹⁹atoms/㎤인 P형 고농도 불순물층(13)을 아주 정밀하게 형성한다. 그뒤, 실시예 1에서와 같이, P형 고농도 불순물층(13) 위에 P형 에피택셜층(6), N형 에피택셜층(8) 등을 차례로 부착한 다음, 소정의 확산 영역들을 더 형성하여 회로내장 수광소자를 형성한다. P형 불순물층(13) 이외의 요소들과 그 제조공정은 실시예 1과 거의 동일하므로 더이상의 설명은 생략한다.

이상과 같이 P형 고농도 불순물층(13)을 형성함으로써, 도 6A의 기판저항(R5)을 낮출 수 있다.

본 실시예의 P형 고농도 불순물층(13)을 P형 고 비저항 에피택셜층(30)으로 덮는다. 따라서, 후속 열처리에 의해 N형 에피택셜층(8)을 형성할 때에도, P형 고농도 불순물층(13)으로 인한 오토도핑이 없거나 거의 무시할만한 수준이다.

P형 고농도 불순물층(13)의 불순물 농도를 예컨대 1x10¹⁶atoms/㎤ 이상으로 설정할 경우에도, 불순물층을 P형 고 비저항 에피택셜층으로 덮기 때문에, 기판의 불순물 농도가 증가하는 경우처럼 P형 고 비저항 에피택셜층 표면에 오토도핑층이 형성되지 않는다. 포토다이오드의 직렬저항을 낮추기 위해서는, 불순물층의 불순물 농도를 약 1x10¹⁹atoms/㎤까지 높은 값으로 설정하는 것이 바람직하고, 이 값의 범위에서 본 소자를 정상적으로 생산할 수 있다.

이상 설명한 바와 같이, 붕소 등의 불순물을 고농도로 주입하여 P형 고 비저항 에피택셜층(30)과 기판(1) 사이에 P형 고농도 불순물층(13)을 형성하면, P형 반도체 기판에서 오토도핑되는 불순물의 영향을 감소시키면서도 포토다이오드의 직렬저항중 기판저항성분(R5)을 낮출 수 있다. 또, 이런 경우, 포토다이오드의 직렬저항을 낮출 목적으로 기판 자체의 불순물 농도를 증가(즉, 기판 저항을 낮출)시킬 필요는 없으므로, 불순물 농도가 낮은 기판을 사용할 수 있다. 그 결과, 오토도핑의 영향을 억제할 수 있음은 물론 애노드 저항의 감소를 통한 포토다이오드의 반응속도를 향상시킬 수 있다. 또, P형 고농도 불순물층(13)과 P형 고 비저항 에피택셜층(30) 사이의 농도구배를 더 급격히 하는 것도 가능하므로, 농도구배에 의해 생성되는 내부 전계를 증가시킬 수 있다. 이런 내부 전계로 인해, 캐리어의 전이시간을 단축시킬 수 있으므로, 포토다이오드의 반응속도를 더 향상시킬 수 있다.

P형 고농도 불순물층(13)은 에피택셜 성장에 의해 형성될 수도 있다.

(실시예 3)

도 8은 본 발명의 실시예 3에 따른 회로내장 수광소자의 구조를 보여주는 단면도이다.

주지하는 바와 같이, 다층배선이나 보호막 등의 금속배선 공정 이후에 형성되는 소자들은 도 8에 도시되지 않았다. 또, 도 1에 도시된 것과 동일한 부호를 갖는 요소들도 더이상 설명하지 않으며, 도 1의 구조와 다른 구조만을 설명한다.

도 1에 도시된 것으로서 실시예 1의 구조에 포함된 요소들 이외에, 본 실시예의 구조에서는 Au 등의 일함수가 작은 재료를 이용하여 기판(1)의 배면에 애노드 전극(26)을 형성한다. 기판(1)의 배면에 제공된 애노드 전극(26)은 기판(1)의 반대쪽 구조상의 분리확산영역(9)에 형성된 애노드 전극(16)에 임의의 배선법으로 전기접속된다.

애노드 전극(16)이 실시예 1의 구조에서와 같이 기판(1)의 반대쪽 구조에만 형성되면, 기판저항이 1Ω일 경우, 도 6A에 도시된 각각의 저항성분, 즉 R1(분리확산영역의 저항), R2(분리확산영역 밑의 매립확산층의 저항) 및 R4( 분리확산영역 밑의 오토도핑층의 저항)의 총 저항값은 약 1㏀이다. 반면에, 기판(1) 배면에 애노드전극(26)을 더 형성하고 본 실시예에서처럼 애노드전극들(16,26)을 서로 전기접속시키면, 공핍층(5) 끝에서부터 애노드전극(26)까지의 저항성분들의 크기가 약 0.6㏀까지 감소된다. 그 결과, 생산된 포토다이오드의 반응속도를 더 향상시킬 수 있다.

도 8은 도 1의 실시예 1의 변형례이지만, 본 실시예의 또다른 애노드전극(26)을 도 7의 실시예 2의 구조의 기판(1) 배면에 대체하여 형성함으로써, 전술한 것과 거의 같은 효과를 얻을 수 있음을 알 수 있다.

(실시예 4)

전술한 실시예 1-3에서는 포토다이오드 영역(1)이 하나인 구조에 관해 본 발명을 설명하였다. 그러나, 본 발명은 이런 구조에 한정되지 않으며, 포토다이오드 영역(80)이 여러 구역으로 분리된 스플릿 포토다이오드에도 적용될 수 있다.

도 1의 실시예 1의 구조에 스플릿 포토다이오드를 형성한 구조에 대해 도 9를 참조하여 설명한다. 주지하다시피, 다층배선이나 보호막 등의 금속배선공정 이후 형성되는 요소들은 도 9에 도시하지 않는다. 또, 도 1과 동일한 부호를 갖는 요소들에 대해서도 더이상 설명하지 않는다.

구체적으로, 본 실시예에 의하면, 포토다이오드 영역(80)에 분리확산영역들(71,91)이 더 있으므로 포토다이오드 영역(80)이 2개의 영역(81,82)으로 분할된다. 각 영역(81,82)이 포토다이오드 기능을 하므로, 분할 포토다이오드 구조가 형성된다.

도 10은 일본국 특허공개공보1-205564에 공개된 도 28의 기술을 도 9의 스플릿 포토다이오드 구조에 응용하여 얻은 구조(분리확산영역이 깊게 형성된 구조)를 보여준다. 비교를 위해, 본 발명의 구조와 동일한 요소에는 동일한 부호를 붙였다.

도 10의 구조에서, 분리확산영역들의 하부(7a,71a)는 P형 고 비저항 에피택셜층(30)의 오토도핑층(2)에 도달할 정도로 충분히 깊을 필요가 있다. 그러나, 깊이 방향으로 확산이 증가하면 폭(측) 방향으로도 확산량이 증가할 것이다. 따라서, 분리확산영역들의 하부(7a,71a)는 도 10과 같이 넓어진다.

도 10과 같은 스플릿 포토다이오드 구조에서, 각각의 포토다이오드 영역(81,82)은 그 수광면적이 좁은 반면에, 도 29B에 도시된 바와 같이, 분리확산영역(71) 밑에 생기는 포토 캐리어가 움직이는 거리는 증가한다. 그 결과, 스플릿 포토다이오드(81,82)의 반응속도가 낮아져 소자가 정상적으로 작동하지 않을 수도 있다. 또, 수광면적을 충분히 유지하려면, 포토다이오드 영역(80)에 형성된 분리확산영역(71 또는 91)과 그 옆의 분리확산영역(7 또는 9) 사이의 간격을 충분히 크게 하여 소자 전체의 크기를 크게 해야 한다.

도 9에 도시된 본 실시예의 구조에 따르면, 도 10에 도시된 구조에서 생길 수 있는 문제점들을 발생시키지 않으면서 원하는 동작특성을 갖는 스플릿 포토다이오드를 구비한 회로내장 수광소자를 형성할 수 있다.

도 9에서 도 1의 실시예 1의 구조의 변형례를 보여주고, 이 실시예를 도 7의 실시예 2의 구조나 도 8의 실시예 3의 구조에 대체하여, 전술한 바와 거의 동일한 효과를 갖는 스플릿 포토다이오드를 생산할 수도 있다.

또, 전술한 여러 실시예에서, 12배속 DVD-ROM장치를 본 발명의 회로내장 수광소자가 사용되는 전형적인 장치로서 설명하였다. 그러나, 본 발명은 12배속 DVD-ROM 장치용의 소자에만 한정되지 않는다.

본 발명의 다른 실시예들을 설명하기 전에, 본 발명을 달성하기 위해 본 발명자들이 실시한 관찰 결과에 대해 설명한다.

도 28에서 설명된 구조에서는 불순물 농도가 비교적 높은( 약 1x10¹⁸atoms/㎤ 내지 1x10¹⁹atoms/㎤) 분리확산영역(340)의 P형 매립확산층을 이용한다. 따라서, N형 에피택셜층(330)을 형성할 때, 분리확산영역의 P형 매립확산층의 표면의 불순물이 오토도핑되어 오토도핑층을 형성한다. 이런 오토도핑층의 불순물 농도는 통상 오토도핑원의 불순물 농도의 약 10^-3이다. 도 28의 실시예에서, 분리확산영역의 P형 매립분리확산층 표면의 불순물 농도는 약 1x10¹⁸내지 1x10¹⁹atoms/㎤이므로, P형 에피택셜층(320) 표면에 불순물 농도가 약 1x10¹⁶atoms/㎤인 오토도핑층이 형성된다. 포토다이오드의 PN 접합을 형성하는 P형 에피택셜층(320)에서, PN 접합부 부근의 불순물 농도는 접합용량을 낮추기 위해 약 1x10¹³내지 1x10¹⁴atoms/㎤인 것이 바람직하다. 따라서, 전술한 바와 같이 PN 접합부 부근에 불순물 농도가 높은 오토도핑층이 존재하면, 공핍층의 성장이 제한되어, 접합용량이 증가하고, 이때문에 포토다이오드의 반응속도가 저하된다.

그러므로, 도 28의 구조에서는, 포토다이오드의 직렬저항을 낮출 수는 있지만, 포토다이오드의 접합용량은 오토도핑에 의해 증가한다. 또, 도 29A, 29B에서 설명한 바와 같이, PN 접합부 부근에 형성된 오토도핑층은 P형 기판에 생기는 캐리어(전자)의 이동에 충분한 영향을 미친다. 이런 오토도핑층은 형성되지 않는 것이 바람직하다.

이런 관점에서, 본 발명자들은 오토도핑으로 인한 포토다이오드의 접합용량의 증가 없이 포토다이오드의 직렬저항을 낮추는 구조를 얻기 위해 매립확산층의 폭에 관해 연구하였다.

오토도핑층의 불순물 농도는 통상 오토도핑원의 약 10^-8이다. 따라서, 오토도핑으로 인한 포토다이오드의 접합용량을 증가시키지 않으려면, 분리확산영역(340)의 P형 매립확산층 표면의 불순물 농도를 약 1x10¹⁶atoms/㎤ 이하로 설정해야 한다.

도 12는 P형 매립확산층의 불순물 농도가 약 5x10¹⁵atoms/㎤인 에피택셜층의 두께(T)가 여러가지인 경우의 포토다이오드의 애노드측의 저항 측정 결과를 보여준다. 도 12의 2개의 선은 각각 매립확산층의 두께(W)가 2가지, 즉 4㎛와 200㎛인 경우에 대응한다. 도 12에서 알 수 있듯이, 매립확산층의 폭(W)이 좁을수록 저항값이 커지고, 에피택셜층의 두께(T)가 클수록 저항값이 커진다. 통상, 소자분리영역내의 매립확산층(340)의 폭(W1)은 약 4㎛ 이하이다(도 18 참조). 따라서, 소자분리영역에만 매립확산층을 형성할 경우, 포토다이오드의 직렬저항을 충분히 낮출 수 없음을 알 수 있다. 예컨대, 도 11에 도시된 바와 같이 에피택셜층의 두께(T)를 20㎛로 하면, P형 매립확산층(4)의 폭(W)이 4㎛인 소자와 200㎛인 소자 사이에 대략 17의 인자에 의한 저항차가 생긴다. 이것은, P형 반도체 기판(1)으로 부터의 상향 오토도핑에 의해 형성된 오토도핑층(2)과 P형 매립확산층(4)의 확산부가 서로 접촉하는 면적이 작을 때 저항이 증가하기 때문이다. 또, 에피택셜층의 두께의 증가에 따라 저항이 증가하는 것은 오토도핑층(2)과 P형 매립확산층(4)의 확산부 사이의 접촉부의 불순물 농도가 감소되기 때문이다.

도 13, 14는 P형 매립확산층(4)의 폭(W)의 변화에 대한 저항값 변화의 시뮬레이션 결과를 보여주는바, 여기서 P형 매립확산층(4)의 폭(W)은 각각 21㎛와 35㎛로 한다. 도 13, 14에서, P형 매립확산층(4)의 폭(W)이 증가함에 따라 저항값도 증가한다. 또, P형 매립확산층(4)의 폭(W)이 특정 값을 넘은 뒤에는 저항값의 변화가 중단되는 경향이 있다. 한편, 에피택셜층의 두께(T)가 증가할수록, 저항값이 증가하고 이 저항값의 변화가 중단될 때의는 폭(W) 역시 증가한다.

따라서, P형 매립확산층(4)의 폭(W)이 특정 값을 초과한 뒤에, 전류통로의 폭이 일정 값 이상 넓어지지 않기 때문에 저항값의 변화가 중단된다. 다시 말해, P형 매립확산층(4)의 폭(W)이 지나치게 넓으면 전류통로의 폭에 전혀 기여하지 못한다. 또, 에피택셜층의 두께(T)가 증가하는 것보다 더 작게 저항값이 변화하는바, 이것은 오토도핑층(2)과 매립확산층(4) 사이의 접촉면적이 증가하여 저항값이 증가함으로써 전류통로가 넓어지기 때문이다.

본 발명은 이상과 같은 관찰 결과에 기초하여 달성된 것이다. 첨부 도면들을 참조하여 본 발명의 다양한 실시예들에 관해 설명하면 다음과 같다.

(실시예 5)

도 11은 본 발명의 실시예 5에 따른 회로내장 수광소자의 구조를 보여주는 단면도이다. 도 11에 도시된 회로내장 수광소자에는 서로 인접한 포토다이오드 영역(80)과 신호처리회로영역(90)이 있다. 주지하다시피, 다층배선이나 보호막 등 금속배선공정 이후에 형성되는 소자들은 도 11에 도시하지 않았다.

이 구조에서, P형 반도체 기판(1)의 표면에 P형 고 비저항 에피택셜층(30)을 형성한다. P형 고 비저항 에피택셜층(30)에는 기판(1)으로 부터의 불순물의 오토도핑에 의해 형성되고 기판(1) 표면에서 두께 방향으로 멀어질수록 불순물 농도가 점차 감소되는 제 1 부위(2; "오토도핑층"이라고도 함)와 그 위에 위치하고 깊이 방향으로 불순물 농도 분포가 균일한 제 2 부위(3; "균일농도층"이라고도 함)이 있다. 도 11에 도시된 구조에는 공핍층(5)이 더 있다.

P형 고 비저항 에피택셜층(30) 위에는 N형 에피택셜층(8)이 형성된다. N형 에피택셜층(8)을 관통하여 2개의 확산영역(7,9)을 갖는 분리확산영역이 제공된다. 분리확산영역은 N형 에피택셜층(8)의 표면에서 소정 깊이까지 이어진다. 분리확산영역으로 인해 N형 에피택셜층(8)이 여러 영역으로 분할된다.

N형 에피택셜층(8)의 분리된 영역들 몇몇이 수광소자영역(80)을 형성한다. 구체적으로는, 수광소자영역(80)내에 N형 에피택셜층(8)의 분리영역들중 하나와 그 밑의 P형 에피택셜층(30) 사이에 형성되는 PN 접합이 있다. 캐소드 저항을 낮추기 위해 N형 에피택셜층(8)의 표면 부근의 수광소자영역(80; 포토다이오드 영역)내에 N형 확산층(22)을 형성한다.

포토다이오드 영역(80)에 인접한 N형 에피택셜층(8)의 일부에 신호처리회로 영역(90)을 형성한다. 도시된 실시예에서, 신호처리회로 영역(90; NPN 트랜지스터)은 콜렉터 저항을 낮추기 위한 매립영역(6), N형 보상확산층(10), 베이스 확산영역(11) 및 에미터 확산영역(12)을 포함한다.

포토다이오드 영역(80)과 신호처리회로 영역(90)은 상기 분리확산영역들(7,9)에 의해 서로 전기적으로 분리된다.

이 구조의 상면에는 산화규소 등의 재료로 이루어진 절연체 층(14)을 형성한다. 캐소드전극(15)을 N형 확산층(22) 위에 형성하고 접촉정공을 통해 이 확산층에 연결한다. 애노드 전극(16)을 분리확산영역들(7,9)에 연결한다. 또, 마찬가지로 접촉정공들을 통해 신호처리회로 영역(90; NPN 트랜지스터)에 소정의 전극 및 배선소자들(17)을 전기적으로 연결한다.

도 11에 도시된 구조에서는, P형 에피택셜층(30)의 두께(T)와 P형 매립확산층(4)의 폭(W)의 관계를 W>2T를 만족하도록 정하는바, 그 이유는 다음과 같다.

전술한 바와 같이, 오토도핑으로 인한 포토다이오드의 접합용량을 증가시키지 않으려면, 분리확산층(4)의 P형 매립확산층 표면의 불순물 농도를 약 1x10¹⁶atoms/㎤ 이하로 설정해야 한다. 그러나, 이렇게 불순물 농도가 낮은 매립확산층을 분리확산영역에만 형성하면, 저항값이 증가하여 포토다이오드의 반응속도가 저하한다. 도 13, 14에 도시된 바와 같이, P형 매립확산층(4)의 폭(W)이 증가할수록 저항값도 증가한다. 또, P형 매립확산층(4)의 폭(W)과 관련하여 저항값이 더이상 변화하지 않는 폭(W)도 P형 에피택셜층(30)의 두께(T)가 증가할수록 커진다. 이것은, 에피택셜층 두께(T)가 커질수록 서로 접촉하는 P형 매립확산층의 확산부와 오토도핑층(2)의 접촉면적이 증가하여, 저항값이 증가하고 이때문에 저항값을 낮추는데 필요한 P형 매립확산층(4)의 폭(W)이 증가하기 때문이다. 따라서, 저항값을 낮추는데 필요한 P형 매립확산층(4)의 폭(W)은 에피택셜층 두께(T)에 따라 변한다.

도 15에서, 실선은 P형 매립확산층(4)의 폭(W)과 관련하여 더이상 저항값이 변하지 않는 폭(W)과 에피택셜층 두께(T) 사이의 관계를 나타낸 것이다. 여기서, P형 고 비저항 에피택셜층(30)의 불순물 농도가 약 1x10¹³atoms/㎤이라고 하면, 불순물 농도가 1x10¹⁵atoms/㎤인 기판(1) 상면부터 두께 약 15㎛의 오토도핑층(2)이 형성되고, P형 매립확산층(4)의 표면 불순물 농도는 3x10¹⁵atoms/㎤이며, 분리확산영역(7)의 표면 불순물 농도는 약 1x10¹⁶atoms/㎤이다.

도 15에서 알 수 있듯이, W>2T 관계를 만족시켜서, 오토도핑층(2)과 매립확산층(4) 사이의 접촉영역의 저항을 충분히 낮춤으로써, 포토다이오드의 직렬저항을 감소시키고 그 반응속도를 향상시킬 수 있다. W>2T이면, 저항값은 P형 매립확산층(4)의 폭(W)에 따라 변하지 않고 두께(T)에 따라 변한다. 바람직한 저항값은 포토다이오드의 용량 값과 그 원하는 반응속도에 의해 결정될 수 있다. 포토다이오드의 원하는 반응속도가 120㎒이고 포토다이오드의 수광면적이 60㎛ x 120㎛이면, 포토다이오드의 용량 값은 0.6㎊이다. 따라서, 포토다이오드의 직렬저항이 바람직하게 2.2㏀ 이하로 된다. 이런 저항값을 얻기에 바람직한 에피택셜층 두께(T)는 도 13(T=21㎛에서 900Ω)과 도 14(T=35㎛에서 4000Ω)에서 보간법에 의해 27㎛ 이하로 되도록 계산될 수 있다. 다음, P형 매립확산층(4)의 폭(W)은 두께(T)의 계산값에 대해 W>2T 관계를 만족하도록 결정될 수 있다.

다음, 이런 구조를 갖는 본 발명에 따른 수광소자의 제조방법에 대해 도 16A~16F를 참조하여 설명한다.

먼저, 도 16A에 따라, P형 반도체기판(1)상에 P형 고 비저항 에피택셜층(30)을 형성한다. 이 지점에서, P형 에피택셜층(30) 내부에는 이미 소정 두께의 오토도핑층(2)이 형성되어 있다. 오토도핑층(2)의 불순물 농도는 기판(1)의 상면에서 멀어질수록 점차 감소한다. P형 에피택셜층(30)의 나머지 부분은 불순물 농도가 일정한 균일농도층(3)이다.

다음, 도 16B와 같이, P형 고 비저항 에피택셜층(30)의 특정 부분(주로 뒤에 신호처리회로를 형성할 부분)에 P형 매립확산층(4)을 형성한다. P형 에피택셜층(30)의 두께(T)에 대해 W>2T 관계를 만족하도록 P형 매립확산층(4)의 폭(W)을 설정한다.

이어서, 도 16C와 같이, P형 매립확산층(4)의 상면 부근에 분리확산영역(7; 매립된 분리확산층)과 매립영역(6)을 형성한다.

다음, 도 16D와 같이, P형 매립확산층(4)과 P형 하이-에피택셜층(30) 위에 N형 에피택셜층(8)을 형성한다. N형 에피택셜층(8)의 상면에서 아래로 이어져 분리확산영역(7)에 닿도록 분리확산영역(9)을 형성한다. 신호처리회로 영역내의 N형 에피택셜층(8)에 N형 보상확산층(10)을 더 형성한다.

그 뒤, 도 16E와 같이, N형 보상확산층(10)과 겹치지 않도록 신호처리회로 영역내의 N형 에피택셜층(8) 표면부 안으로 P형 불순물을 확산시켜 베이스 확산영역(11)을 형성한다. 다음, 베이스 확산영역(11)에 N형 불순물을 확산시켜 에미터 확산영역(12)을 형성한다. 에미터 확산영역(12)의 형성과 동시에, 제조할 수광소자(포토다이오드)의 캐소드측의 직렬저항을 낮추기 위한 N형 확산층(22)을 수광소자 영역내의 N형 에피택셜층(8) 표면부에 형성한다. 또, 산화규소 등으로 된 절연체층(14)을 형성하여 다양한 영역을 갖는 N형 에피택셜층(8)의 상면을 덮는다.

다음, 도 16F에 따라, 절연체층(14)의 소정 위치에 접촉정공들을 형성한다. 그 뒤, 알루미늄 등으로 된 애노드전극(16)과 캐소드전극(15)을 각각 분리확산영역(9)과 수광소자(포토다이오드)의 N형 확산층(22)에 연결하도록 형성한다. 신호처리회로 영역용으로, 제조된 소자(NPN 트랜지스터)의 각각의 확산영역들에 연결되도록 알루미늄 등으로 된 전극 및 배선소자들(17)을 형성한다.

이후, 다층배선형성공정이나 보호막형성공정 등(이들 공정에 대해서는 여기서 더이상 설명하지 않음) 반도체기술에 공통적으로 적용되는 다른 공정을 적용하여, 신호처리회로(NPN 트랜지스터)와 포토다이오드를 서로 인접하게 통합 형성한 회로내장 수광소자를 형성한다.

다음, 도 17A, 17B를 참조하여, 본 실시예의 포토다이오드의 직렬저항에 대해 설명한다.

도 17A는 도 11의 본 실시예의 수광소자의 구조를 보여주고, (종래 기술영역에서 설명한 바와 같이)포토다이오드의 직렬저항의 각각의 저항성분들을 이곳에 중합하였다. 도 17A에서 볼 수 있듯이, 본 실시예의 구조에서 포토다이오드의 직렬저항들은 다음과 같은 R1-R6 성분을 갖는다.

R1: 분리확산영역(7,9)의 저항

R2: 매립확산층(4)의 저항

R4: 분리확산영역 하방의 오토도핑층(2)의 저항

R5: 기판(1)의 저항

R6: 포토다이오드 영역(80) 밑의 오토도핑층(2)의 저항

매립확산층(4)이 오토도핑층(2)과 접촉되고 포토다이오드 영역(80)내의 공핍층(5)이 오토도핑층(2)과 접촉하기 때문에, 종래 기술분야에서 설명한 것과 같은 저항성분들(R3,R7)은 본 발명의 구조에서는 더이상 존재하지 않는다.

또, 분리확산영역들(7,9)의 불순물 농도가 높기 때문에, 저항(R1)이 낮다. 통상, 분리확산부의 불순물 농도는 약 1x10¹⁷atoms/㎤ 내지 약 1x10¹⁸atoms/㎤ 범위내에 있고, 이 값은 포토다이오드의 직렬저항성분으로는 무시할만하다. 이런 불순물 농도로, 분리확산영역의 P형 매립확산층(4)의 폭보다 작은 폭(통상 약 4㎛)을 갖는 분리확산영역(7)이 형성된다. 따라서, 오토도핑에 미치는 영향이 무시할 만 하다고 믿어진다. 또, 오토도핑층(2)과 매립확산층(4)으로 인해 생기는 기판저항(R5)과 저항성분들(R2,R4,R6) 각각을 포토다이오드의 직렬저항에 거의 기여하지 않는 값(예컨대 약 200Ω이하)까지 낮출 수 있다. 오토도핑으로 인한 포토다이오드의 접합용량을 증가시키지 않으려면, 분리확산영역의 P형 매립확산층 표면의 불순물 농도를 약 1x10¹⁶atoms/㎤ 이하로 설정하는 것이 바람직하다.

또, 본 실시예에서는, P형 매립확산층(4)의 폭(W)을 에피택셜층(30)의 두께(T)에 대해 W>2T 관계를 만족하도록 설정한다. 따라서, 오토도핑층(2)과 매립확산층(4)의 접촉면적이 작아질 경우에도, 포토다이오드의 직렬저항을 낮추어 그 반응속도를 향상시킬 수 있다. 또한, 도 28에 예시된 종래의 실시예와 달리, 분리확산영역의 매립확산층(4) 표면의 불순물 농도를 PN 접합부 부근에 오토도핑이 생기도록 하는 높은 값으로 설정할 필요가 없다. 따라서, 포토다이오드의 접합용량의 증가와 같이 종래 기술에서 생기는 여러 문제들을 피할 수 있으며, 접합용량이 작고 반응속도가 높은 포토다이오드를 얻을 수 있다.

도 17B는 도 11에 도시된 본 발명의 실시예 5의 구조를 통상의 종래구조에 따라 변형한 비교예로서(여기서 P형 고 비저항 에피택셜층(30)의 오토도핑층(2)은 공핍층(5)이나 매립확산층(4)과 접촉하지 않는다), 포토다이오드의 직렬저항의 각각의 저항성분들(R1-R7)을 이 구조에 중합하였다. 비교를 위해, 본 실시예의 구조와 동일한 요소들에는 동일한 부호를 병기한다. 도면에서 알 수 있듯이, 매립확산층(4)이 오토도핑층(2)과 접촉하지 않을 때에도, 에피택셜층(30)의 두께(T)와 매립확산층(4)의 폭(W)을 W>2T를 만족하도록 설정하여 포토다이오드의 직렬저항을 낮출 수 있다. 이것은 본 발명의 하기 실시예에도 마찬가지로 응용할 수 있다.

또, 본 실시예에서는, 도 7에 도시된 바와 같이, 기판(1)과 P형 에피택셜층(30) 사이에 불순물층(13)을 더 배치하여 포토다이오드의 반응속도를 한층 더 향상시킬 수도 있다. 그 외에도, 본 실시예에서는, 도 8에 도시된 바와 같이, 기판(1) 배면에 애노드전극(26)을 배치하고 이 애노드전극(26)을 분리확산영역내의 기판 반대쪽 측면에 배치된 다른 애노드전극에 전기적으로 접속하여, 포토다이오드의 각각의 저항성분들을 더 낮출 수도 있다. 이것은 본 발명의 하기 실시예에도 마찬가지로 적용될 수 있다.

(실시예 6)

도 18은 본 발명의 실시예 6에 따른 회로내장 수광소자의 구조를 보여주는 단면도이다. 주지하다시피, 다층배선이나 보호막 등 금속배선공정 이후에 형성되는 요소들은 도 18에 도시하지 않는다. 또, 도 11의 실시예 5에 도시된 것과 같은 부호를 갖는 요소들에 대해서는 더이상 설명하지 않으며, 실시예 5의 구조와 다른 구조의 요소들에 대해서만 설명한다.

실시예 6의 회로내장 수광소자의 단면 구조는 도 11에 도시된 실시예 5의 구조와 거의 동일하다. 실시예 6의 특징은, P형 매립확산층(4)의 길이(L)가 포토다이오드(수광소자 영역)의 길이보다 길다는데 있다.

실시예 5에서 이미 설명한 바와 같이, 포토다이오드의 직렬저항을 낮추려면, 오토도핑층(2)과 P형 매립확산층(4)이 서로 접촉하는 단면적을 증가시킬 필요가 있다. 이런 관점에서, 본 발명자들은 P형 매립확산층(4)의 길이와 포토다이오드의 길이의 상관관계를 연구하였다.

도 19는 포토다이오드의 길이를 277㎛로하고 P형 매립확산층(4)의 길이를 다양하게 한 경우의 포토다이오드의 반응속도(컷오프 주파수)의 측정결과를 나타낸 것이다. 도 19에서 알 수 있듯이, P형 매립확산층(4)의 길이가 포토다이오드의 길이보다 짧으면 반응속도가 낮아지고, P형 매립확산층(4)의 길이가 포토다이오드의 길이와 같거라 길면 반응속도는 소정 값에서 거의 변하지 않는다. 이것은, P형 매립확산층(4)의 길이가 포토다이오드보다 짧을 때에는 포토다이오드의 애노드측 직렬저항이 증가하여 CR 성분을 증가시키기 때문이다.

따라서, P형 매립확산층(4)의 길이를 포토다이오드보다 길게 하면, 본 실시예에서와 같이, 포토다이오드의 반응속도를 증가시킬 수 있다.

(실시예 7)

도 20은 본 발명의 실시예 7에 따른 회로내장 수광소자의 구조를 보여주는 단면도이다. 마찬가지로, 다층배선이나 보호막 등과 같이 금속배선공정 이후 형성되는 요소들은 도 20에 도시하지 않았다. 역시, 도 11의 실시예 5와 동일한 부호를 갖는 요소들에 대해서는 설명하지 않으며, 실시예 5와 다른 구조를 갖는 요소들만을 설명한다.

본 실시예에서는, P형 고 비저항 에피택셜층(30)의 소정 위치의 P형 매립확산층(4)이 애노드전극(16)용의 P형 분리확산영역(7; 매립분리확산층)을 넘어 수관소자영역(80)을 향해 뻗지 않도록 형성된 점에서 실시예 5의 구조와 다르다.

도 21은 도 20의 구성중 원으로 표시한 부분의 확대도이다. P형 매립확산층(4)이 P형 매립분리확산층(7)을 넘어 수광소자영역(80)을 향해 연장하면, 도 21에 도시된 바와 같이, 그 연장부에 빛이 조사될 수 있다. 이 연장부에 대응하는 기판 일부가 공핍되지 않기 때문에, 포토 캐리어가 확산에 의해 이동하여, 반응속도 저하와 같은 문제점을 일으킨다. 또한, P형 매립확산층(4)이 P형 매립분리확산층(7) 넘어 연장되면, N형 에피택셜층(8)과 P형 매립확산층(4) 사이의 접합용량이 증가하여 포토다이오드의 반응속도를 저하시킨다. 그 외에도, P형 매립분리확산층(7)에 대한 P형 매립확산층(4)의 위치를 다양하게 하면 포토다이오드의 접합용량 및/또는 그 반응속도를 변화시킬 수 있다.

본 실시예에서와 같이 P형 매립분리확산층(7) 넘어 수광소자 영역(80)에 닿지 않도록 P형 매립확산층(4)을 형성하면, 상기 문제점을 발생시키지 않고 반응속도가 높은 포토다이오드를 실현할 수 있다.

(실시예 8)

도 22는 본 발명의 실시예 8에 따른 회로내장 수광소자를 보여주는 단면도이다. 역시, 다층배선이나 보호막처럼 금속배선공정 이후 형성되는 요소들에 대해서는 도 22에 도시하지 않았고, 도 20의 실시예 7과 동일한 부호를 갖는 요소들에 대해서는 설명하지 않으며 실시예 7과 다른 구조에 대해서면 설명한다.

본 실시예의 구조는, P형 매립확산층(4) 끝의 연장확산부에 배치된 P형 매립분리확산층(7) 외에 하나 이상의 애노드전극-추출형 P형 매립분리확산영역(7a)이 더 제공된다는 점에서 도 20의 실시예 7의 구조와 다르다.

도 23은 P형 매립확산층(4) 위에 P형 매립분리확산층(7)을 형성하고 또한 P형 매립분리확산영역(7a)을 더 갖기도 하는 3가지 구조(a-c)를 도시한 것으로서, 각각의 구조(a-c)의 반응속도를 보여준다. 구조 (a)에서는, P형 매립확산층(4)의 연장 확산부에만 P형 매립분리확산층(7)이 형성되고, P형 매립확산층(4)의 연장 확산부와 P형 반도체기판(1)의 오토도핑층(2) 사이의 접촉이 불충분하여 저항이 증가한다. 따라서, 포토다이오드의 직렬저항이 증가하여 반응속도가 저하한다. 반면에, 구조 (b), (c)에서는, P형 매립확산층(4)과 P형 반도체기판(1)의 오토도핑층(2)이 P형 매립확산층(4)의 연장 확산부 이외의 부분에서 서로 균일하게 접촉한다. 그러므로, P형 매립분리확산영역(7a)이 이 부분에 형성되어, 포토다이오드의 반응속도가 향상된다.

따라서, P형 매립확산층(4)의 연장 확산부에 제공된 P형 매립분리확산층(7) 이외에 P형 매립분리확산영역(7a)이 더 형성되고, 본 실시예에서 처럼, 포토다이오드의 반응속도의 저하를 방지하여 반응속도가 높은 포토다이오드를 실현할 수 있다. 또한, 포토다이오드 부근에 P형 매립분리확산영역(7a)을 형성하면, P형 매립확산층(4)의 측방향(폭방향) 저항성분을 낮추어 포토다이오드의 직렬저항을 낮출 수 있다. 그러므로, 포토다이오드 부근에 P형 매립분리확산영역(7a)을 형성하는 것이 바람직하다.

도 24A, 24B는 P형 매립확산층(4)의 일부분에 P형 매립분리확산영역을 형성한 경우에 대한 전류 흐름의 시뮬레이션 결과를 보여준다. 도 24A는 전류 흐름을, 도 24B는 전류 분포를 보여준다. 도 24B는 도면에 수직 방향으로 1㎛ 거리를 두고 1㎠ 마다의 전류값을 보여주고(총 전류값 T-j A/㎠), 전류값이 클수록 진하게 표시된다.

도 24B에서 알 수 있듯이, 기판(1)을 관통하는 전류 대부분은 P형 반도체기판(1)의 오토도핑층(2)에 의해 균일하게 접촉되는 매립확산층(4)의 일부분에 배치된 P형 매립분리확산영역(7a)으로 흐른다. 전류중의 30%는 P형 매립확산층(4)의 연장 확산부에 배치된 P형 매립분리확산영역(7)으로 흐르고, 나머지 70%는 P형 반도체기판(1)의 오토도핑층(2)에 균일하게 접촉하는 P형 매립확산층의 일부분에 배치된 P형 매립분리확산영역(7a)으로 흐른다. 이것은, P형 매립확산층(4)의 연장 확산부에서 P형 매립확산층(4)과 오토도핑층(2) 사이의 접촉이 불충분하여 그 저항이 높아지고, 이로 인해 전류가 오토도핑층(2)과 균일하게 접촉해 있는 P형 매립확산층(4)의 일부분에 배치된 P형 매립분리확산영역(7a)으로 한층 용이하게 흐르기 때문이다.

P형 매립확산층(4)의 연장 확산부에만 P형 매립분리확산영역(7)이 형성될 때에도, P형 매립분리확산영역의 폭을 넓게 하여 저항성분을 낮출 수 있다. 그러나, 이런 경우에는 P형 매립분리확산영역(7)의 노출부가 커져 불순물의 양이 많아진다. 또, P형 매립분리확산영역(7)이 포토다이오드 부근에 있다. 따라서, P형 매립분리확산영역(7)의 표면으로부터의 오토도핑에 의해 포토다이오드의 접합용량이 증가하게 되어, 반응속도가 저하한다. 그러므로, P형 반도체기판(1)의 오토도핑층과 P형 매립확산층(4)이 서로 균일하게 접촉하는 영역에 P형 매립분리확산영역(7a)을 하나 이상 형성하여 포토다이오드의 저항성분을 낮추는 것이 바람직하다. 그럼에도 불구하고, P형 매립분리확산영역(7)의 표면으로부터의 오토도핑으로 인한 포토다이오드의 접합용량이 증가하지 않을 때까지 P형 매립분리확산영역(7)의 폭을 증가시키는 것이 바람직하다.

(실시예 9)

도 25는 본 발명의 실시예 9에 따른 회로내장 수광소자의 단면도이다. 마찬가지로, 다층배선이나 보호막처럼 금속배선공정 이후 형성되는 요소들은 도시하지 않으며, 도 11의 실시예 5와 동일한 부호를 갖는 요소들에 대해 설명하지 않고, 실시예 5와 다른 구조에 대해서만 설명한다.

본 실시예의 구조에서는, 수광소자 영역을 여러 부분으로 분할하고, 각 부분이 포토다이오드 기능을 하도록 하여 스플릿 포토다이오드를 형성하고, 빛이 조사되지 않는 높은 반응속도를 필요로 하는 포토다이오드 부근의 일부 구조 전체를 가로질러 P형 매립확산층(4)을 형성한다는 점에서 도 11의 실시예 5와 다르다.

통상, 광 픽업 등에 사용되는 수광소자는 디스크에 의해 반사되는 빛으로부터 많은 광신호를 얻기 위해, 그리고 이들 광신호의 차와 합을 기본으로 트래킹 동작과 포커싱 동작을 실행하고 RF 신호 등을 판독하기 위해 스플릿 포토다이오드를 채용한다. 이런 경우, 각각의 수광소자 영역에 빛이 조사된다. 그러나, 모든 포토다이오드 부분의 반응속도가 높을 필요는 없고, RF 신호를 판독하는데 사용되는 포토다이오드 부분만 반응속도가 높으면 된다. 따라서, 높은 반응속도 특성을 요하는 포토다이오드 부분에서는, 실시예 5와 마찬가지로, P형 매립확산층(4)의 폭(W)을 에피택셜층의 두께(T)에 대해 W>2T로 설정하는 것이 바람직하다.

그러나, 도 25에 도시된 바와 같이, 광 픽업의 광 디자인 한계에 의해 광조사 간격이 결정되기 때문에, 분리확산영역의 폭을 충분히 확보할 수 없을 수도 있다. 이런 경우, 빛이 조사되지 않는 높은 반응속도를 필요로 하는 포토다이오드 부근의 일부 구조 전체를 가로질러 P형 매립확산층(4)을 배치하여 포토다이오드의 높은 반응속도를 실현할 수도 있다.

실시예 1-9에서 "제 1 도전형"을 P형으로, "제 2 도전형"을 N형이라 하였지만, 반대로 제 1, 제 2 도전형을 각각 N형 및 P형으로 할 수도 있다.

전술한 바와 같이, 본 발명에 의하면, N형 에피택셜층과 P형 에피택셜층 사이의 PN 접합을 이용하여 형성되는 포토다이오드 영역 부근에 신호처리회로 영역을 형성하는 회로내장 수광소자를 제공한다. 신호처리 회로영역의 N형 에피택셜층 표면으로부터 P형 에피택셜층으로 연장하여 P형 에피택셜층의 오토도핑층에 접촉하도록 매립확산층을 형성한다. 그 결과, 매립확산층과 오토도핑층 사이에 P형 고 비저항층이 존재하지 않게 된다. 따라서, 생산된 포토다이오드의 직렬저항을 낮출 수 있다.

매립확산층과 오토도핑층이 서로 접촉하는 부분의 불순물 농도를 포토다이오드에 필요한 반응속도 특성값(예; 컷오프 주파수)에서 계산된 농도값 이상으로 설정하면 필요조건을 만족하는 소자를 얻을 수 있다.

또한, 기판에서 P형 에피택셜층으로의 불순물 오토도핑의 영향이 무시되는 수준까지 기판의 불순물을 설정하여 PN 접합부 부근에 오토도핑층이 형성되는 것을 억제할 수 있다. 이 방법으로, 포토다이오드 영역에 형성된 공핍층의 성장과 PN 접합부에의 전자에 대한 전위장벽의 형성(이들로 인해 PN 접합부 부근에 오토도핑층이 존재할 때 문제점을 발생시킴)을 제한하여 , 포토다이오드의 반응속도 저하를 방지할 수 있다.

그리고, 붕소 등의 P형 불순물을 고농도로 주입하여 기판과 P형 에피택셜층 사이에 P형 고농도 불순물층을 형성하면, P형 반도체기판으로 부터의 오토도핑의 영향을 억제하고 포토다이오드의 직렬저항중 기판저항성분(R5)을 낮추어, 애노드저항의 감소를 통한 포토다이오드의 반응속도를 향상시킬 수 있다. 또, P형 고농도 불순물층(13)과 P형 고 비저항 에피택셜층(30) 사이의 농도구배를 더 크게 하고, 이런 농도구배에 의해 내부전계를 증가시킬 수 있다. 이와 같은 내부전계에 의해, 캐리어의 전이시간을 단축시켜 포토다이오드의 반응속도를 더 향상시킬 수 있다. 그 외에도, 이런 경우에는, 포토다이오드의 직렬저항을 낮출 목적으로 기판 자체의 불순물 농도를 증가(즉, 기판 저항을 감소)시킬 필요가 없어, 불순물 농도가 낮은 기판을 사용할 수 있다.

포토다이오드 구역에 형성된 공핍층이 오토도핑층과 접촉하도록 P형 고 비저항 에피택셜층의 두께와 고유저항을 설정하면 포토다이오드 구역의 접합용량을 향상시킬 수 있다. 또, 기판의 배면에도 전극(예; 애노드전극)을 형성하고 이 전극을 기판 반대쪽 측의 수광소자영역에 형성된 단자(예; 애노드 단자)에 접속하면, 기판의 반대쪽 측면에만 전극을 배치한 경우에 비해 R1(분리확산영역의 저항), R2(분리확산영역 밑의 매립확산층의 저항), R4( 분리확산영역 밑의 오토도핑층의 저항) 등의 도 11에 도시된 저항성분을 낮출 수 있다.

본 발명에 의하면, 포토다이오드의 접합용량과 직렬저항을 둘다 낮추고 예컨대 12배속 DVD-ROM 장치에 사용되기에 충분히 높은 반응속도를 갖는 포토다이오드 영역을 구비한 회로내장 수광소자를 더 제공한다.

본 발명은 또한 N형 에피택셜층과 P형 에피택셜층 사이의 PN 접합에 의해 형성되는 포토다이오드 영역에 인접하게 신호처리 회로영역을 형성하는 회로내장 수광소자를 제공하는바, 매립확산층의 폭(W)은 제 신호처리회로의 2 도전형 에피택셜층 표면에서 제 2 도전형 에피택셜층으로 뻗도록 하여 제 1 도전형 에피택셜층의 두께(T)와 W>2T 관계를 만족한다. 이 방법으로, 오토도핑으로 인한 포토다이오드 접합용량의 증가와 같은 문제없이 포토다이오드의 직렬저항을 충분히 낮추어 높은 반응속도로 작동할 수 있는 포토다이오드를 얻을 수 있다.

또, 제 2 도전형 에피택셜층 표면에서 제 1 도전형 에피택셜층으로 뻗도록 매립확산층의 길이를 수광소자(포토다이오드)의 길이 이상으로 설정하면, 기판측의 포토다이오드의 직렬저항을 낮추어 포토다이오드의 반응속도를 향상시킬 수 있다.

또, 제 2 도전형 에피택셜층 표면에서 제 1 도전형 에피택셜층으로 뻗도록 형성된 매립확산층이 그 위의 매립분리확산층을 넘어 수광소자 영역을 향해 연장되지 않으면, 포토다이오드 용량을 증가시켜 그 반응속도를 향상시킬 수 있다.

이런 경우, 매립확산층의 연장확산부를 제외한 부분에 매립분리확산층을 하나 이상 더 형성하면, 기판측의 포토다이오드의 직렬저항을 낮추어 포토다이오드의 반응속도를 향상시킬 수 있다.

스플릿 포토다이오드의 경우, 광픽업의 광설계 제한요소들에 의해 광조사 간격이 결정된다. 따라서, 각 포토다이오드 부분의 폭을 W>2T 관계를 만족하도록 충분히 확보할 수 없을 수도 있다. 이런 경우에는, 빛이 조사되지 않는 높은 반응속도를 요하는 포토다이오드 부근의 구조 전체를 가로지르는 매립확산층을 형성하여 포토다이오드의 반응속도를 높일 수도 있다.

Claims

제1 도전형의 반도체기판;

상기 반도체기판의 표면에 제공된 제1 도전형의 제1 반도체 결정성장층으로, 상기 제1 반도체 결정성장층은, 그의 불순물농도가 반도체기판의 표면으로부터 멀어지는 방향으로 서서히 감소하는 제1 부분과 그의 불순물농도분포가 깊이방향으로 균일한 상기 제1 부분상의 제1 영역에 위치된 제2 부분을 포함하는, 제1 반도체 결정성장층;

상기 제1 반도체 결정성장층의 제1 부분상에 있고 상기 제1 영역과 중합하지 않는 제2 영역에 위치된 제1 도전형의 매립 확산층;

상기 매립 확산층의 표면 및 상기 제1 반도체 결정성장층의 표면을 가로질러 제공되는 제2 도전형의 제2 반도체 결정성장층; 및

상기 제2 반도체 결정성장층을 수광소자부와 신호처리 회로부로 분할하기 위해 제1 도전형을 갖는 분리확산영역;을 포함하고,

상기 수광소자부에 제1 영역이 위치되고;

상기 신호처리부에 있어서, 상기 매립확산층이 상기 제1 반도체 결정성장층의 제1 부분과 접하는, 회로내장형 수광소자.
제1항에 있어서,

상기 제1 도전형은 P형이고;

상기 반도체기판의 불순물농도는 약 1x10¹⁶atoms/cm³이하인, 회로내장형 수광소자.
제1항에 있어서,

상기 제1 도전형은 P형이고;

상기 매립확산층과 상기 제1 반도체 결정성장층의 제1 부분간의 계면의 불순물농도는 약 1x10¹³atoms/cm³이상인, 회로내장형 수광소자.
제1항에 있어서,

상기 제1 도전형은 P형이고;

상기 분리확산영역에서의 매립확산층의 표면 불순물농도는 약 1x10¹⁶atoms/cm³이하인, 회로내장형 수광소자.
제1항에 있어서, 상기 반도체기판과 상기 제1 반도체 결정성장층간에 제1 도전형의 불순물층을 더 포함하는, 회로내장형 수광소자.
제5항에 있어서,

상기 제1 도전형은 P형이고;

상기 불순물층의 불순물농도는 약 1x10¹⁶atoms/cm³내지 약 1x10¹⁹atoms/cm³의 범위에 있는, 회로내장형 수광소자.
제1항에 있어서, 상기 제2 반도체 결정성장층과 상기 제1 반도체 결정성장층을 포함하는 수광소자를 가로질러 바이어스 전압이 인가될 때 공핍층이 상기 제1 반도체 결정성장층을 통해 연장되어 상기 제1 반도체 결정성장층의 제1 부분에 달하도록, 불순물농도 및 상기 제1 반도체 결정성장층의 두께가 조정되는, 회로내장형 수광소자.
제1항에 있어서, 상기 반도체기판의 반대측상의 전극을 더 포함하고, 상기 전극은 수광소자부에 제공된 수광소자의 단자에 접속되어 있는, 회로내장형 수광소자.
제1항에 있어서, 상기 제1 반도체 결정성장층의 제1 부분은 상기 반도체기판으로부터 불순물의 오토도핑에 의해 형성되는 오토도핑층인, 회로내장형 수광소자.
제1항에 있어서, 상기 수광소자부는 다수의 영역으로 분할되어, 동일한 수의 포토다이오드부를 포함하는 스플릿 포토다이오드를 제공하는, 회로내장형 수광소자.
제1항에 있어서, 상기 매립확산층의 길이는 수광소자부의 길이 이상으로 길게 설정되는, 회로내장형 수광소자.
제1항에 있어서, 상기 매립확산층은 수광소자부를 향해, 중합된 매립 분리확산층 넘어 연장되지 않도록 제공되는, 회로내장형 수광소자.
제1항에 있어서, 그의 일단에서 연장 확산부에 제공된 다른 매립 분리확산층에 부가하여 상기 매립확산층의 상부에 하나 이상의 매립 분리확산층이 제공되는, 회로내장형 수광소자.
제10항에 있어서, 상기 매립확산층은 고속응답을 요하는 포토다이오드부들중 하나의 부근에 있고 광으로 조사되지 않는 회로내장형 수광소자의 일부의 전체 영역을 가로질러 제공되는, 회로내장형 수광소자.
제1도전형의 반도체기판;

상기 반도체기판의 표면에 제공된 제1도전형의 제1 반도체 결정성장층으로, 상기 제1 반도체 결정성장층은, 그의 불순물농도가 반도체기판의 표면으로부터 멀어지는 방향으로 서서히 감소하는 제1 부분과 그의 불순물농도분포가 깊이방향으로 균일한 상기 제1 부분상의 제1 영역에 위치된 제2 부분을 포함하는, 제1 반도체 결정성장층;

상기 제1 반도체 결정성장층의 제1 부분상에 있고 상기 제1 영역과 중합하지 않는 제2 영역에 위치된 제1 도전형의 매립 확산층;

상기 매립 확산층의 표면 및 상기 제1 반도체 결정성장층의 표면을 가로질러 제공되는 제2 도전형의 제2 반도체 결정성장층; 및

상기 제2 반도체 결정성장층을 수광소자부와 신호처리 회로부로 분할하기 위해 제1 도전형을 갖는 분리확산영역;을 포함하고,

상기 수광소자부에 제1 영역이 위치되고;

상기 매립확산층의 폭 W와 상기 제1 반도체 결정성장층의 두께 T가 관계식:

W ＞2T

를 만족하도록 설정되는, 회로내장형 수광소자.
제15항에 있어서,

상기 제1 도전형은 P형이고;

상기 반도체기판의 불순물농도는 약 1x10¹⁶atoms/cm³이하인, 회로내장형 수광소자.
제15항에 있어서,

상기 제1 도전형은 P형이고;

상기 매립확산층과 상기 제1 반도체 결정성장층의 제1 부분간의 계면의 불순물농도는 약 1x10¹³atoms/cm³이상인, 회로내장형 수광소자.
제15항에 있어서,

상기 제1 도전형은 P형이고;

상기 분리확산영역에서의 매립확산층의 표면 불순물농도는 약 1x10¹⁶atoms/cm³이하인, 회로내장형 수광소자.
제15항에 있어서, 상기 반도체기판과 상기 제1 반도체 결정성장층간에 제1 도전형의 불순물층을 더 포함하는, 회로내장형 수광소자.
제19항에 있어서,

상기 제1 도전형은 P형이고;

상기 불순물층의 불순물농도는 약 1x10¹⁶atoms/cm³내지 약 1x10¹⁹atoms/cm³의 범위에 있는, 회로내장형 수광소자.
제15항에 있어서, 상기 제2 반도체 결정성장층과 상기 제1 반도체 결정성장층을 포함하는 수광소자를 가로질러 바이어스 전압이 인가될 때 공핍층이 상기 제1 반도체 결정성장층을 통해 연장되어 상기 제1 반도체 결정성장층의 제1 부분에 달하도록, 불순물농도 및 상기 제1 반도체 결정성장층의 두께가 조정되는, 회로내장형 수광소자.
제15항에 있어서, 상기 반도체기판의 반대측상의 전극을 더 포함하고, 상기 전극은 수광소자부에 제공된 수광소자의 단자에 접속되어 있는, 회로내장형 수광소자.
제15항에 있어서, 상기 제1 반도체 결정성장층의 제1 부분은 상기 반도체기판으로부터 불순물의 오토도핑에 의해 형성되는 오토도핑층인, 회로내장형 수광소자.
제15항에 있어서, 상기 수광소자부는 다수의 영역으로 분할되어, 동일한 수의 포토다이오드부를 포함하는 스플릿 포토다이오드를 제공하는, 회로내장형 수광소자.
제15항에 있어서, 상기 매립확산층의 길이는 수광소자부의 길이 이상으로 길게 설정되는, 회로내장형 수광소자.
제15항에 있어서, 상기 매립확산층은 수광소자부를 향해, 중합된 매립 분리확산층 넘어 연장되지 않도록 제공되는, 회로내장형 수광소자.
제15항에 있어서, 그의 일단에서 연장 확산부에 제공된 다른 매립 분리확산층에 부가하여 상기 매립확산층의 상부에 하나 이상의 매립 분리확산층이 제공되는, 회로내장형 수광소자.
제24항에 있어서, 상기 매립확산층은 고속응답을 요하는 포토다이오드부들중 하나의 부근에 있고 광으로 조사되지 않는 회로내장형 수광소자의 일부의 전체 영역을 가로질러 제공되는, 회로내장형 수광소자.