KR100394558B1 - 반도체 장치 및 그의 제조 방법 - Google Patents

반도체 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR100394558B1
KR100394558B1 KR10-2000-0066254A KR20000066254A KR100394558B1 KR 100394558 B1 KR100394558 B1 KR 100394558B1 KR 20000066254 A KR20000066254 A KR 20000066254A KR 100394558 B1 KR100394558 B1 KR 100394558B1
Authority
KR
South Korea
Prior art keywords
conductivity type
semiconductor layer
semiconductor
type
layer
Prior art date
Application number
KR10-2000-0066254A
Other languages
English (en)
Other versions
KR20010060274A (ko
Inventor
타키모토타카히로
후쿠시마토시히코
오쿠보이사무
호소카와마코토
쿠보마사루
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010060274A publication Critical patent/KR20010060274A/ko
Application granted granted Critical
Publication of KR100394558B1 publication Critical patent/KR100394558B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02024—Position sensitive and lateral effect photodetectors; Quadrant photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation

Abstract

반도체장치(100)는, 기본적으로 제1 도전형의 반도체 다층 구조(1,2,3)와 제2 도전형의 제1 반도체층(7) 사이의 PN 접합으로 구성된 수광부(110); 및 상기 수광부를 복수 개의 영역으로 분할하기 위한 분할부(6')를 포함한다. 상기 제1 도전형의 반도체 다층 구조(1,2,3)는, 제1 도전형의 반도체 기판(1); 제1 도전형의 제1 반도체층(2); 및 제1 도전형의 제2 반도체층(3)을 포함한다. 상기 분할부(6')는 제1 도전형의 제2 반도체층(3)에 도달하도록 하기 위해 제2 도전형의 제1 반도체층(7)으로부터 연장된 제1 도전형의 제3 반도체층(6,8)을 포함한다.
이와 같은 본 발명의 구조에 기초하여, 반도체 장치 및 상기 반도체장치의 제조방법에는, 분할 포토다이오드의 분할부에 레이저광이 입사할 때 응답 속도가 감소하지 않는 고속 동작의 분할 포토다이오드를 포함하는 수광부를 갖는 내부회로가 제공된다.

Description

반도체 장치 및 그의 제조 방법 {SEMICONDUCTOR DEVICE AND METHOD OF PRODUCING THE SAME}
본 발명은 반도체 장치, 즉 동일한 기판 상에 입사광을 전기 신호로 변환시키는 수광소자 및 수광소자로부터 출력된 전기 신호를 처리하는 집적 회로부를 모두 포함하는 회로 내장 수광소자, 특히 향상된 반응 속도를 갖는 수광소자가 장착된 고성능 반도체 장치; 및 상기 장치의 제조 방법에 관한 것이다.
반도체 장치인 회로 내장 수광소자는 예컨대, 광픽업(optical pickup)에 이용된다. 최근, 광픽업은 작업 속도가 증가된 CD-ROM, CD-R/RW 또는 DVD-ROM 장치에 이용되고 있고, 고성능 회로 내장 수광소자(즉, 고감도, 저노이즈)가 요구되고 있다.
광픽업은 빠른 속도로 회전하고 있는 디스크 상에 운반되는 데이터를 탐지하도록 작동하여 그로부터 재생 신호를 독출할 수 있지만, 디스크로부터 데이터를 정확히 읽어내기 쉽게 하기 위해 제공된 서보(servo) 신호를 필요로 한다. 서보 신호는 반도체 레이저로부터 방출된 레이저광의 초점을 디스크 상에 위치시키기 위한 초점 에러 신호(PES) 및 디스크 상의 소정의 피트(pit)(또는 트랙)에 레이저광의 초점을 위치시키기 위한 방사 에러 신호를 포함한다. 후자의 위치 조절은 종종 "트래킹"이라 불린다. 그러한 서보 신호를 검출하는 몇 가지 방법이 있다. FES를 검출하는 방법의 예로서, 이하에 비점수차법을 기술한다.
본 발명의 일 양태에 의하면, 제1 도전형의 반도체 다층 구조; 제1 도전형의 반도체 다층 구조에 형성된 제2 도전형의 제1 반도체층; 제1 도전형의 반도체 복수층과 제2 도전형의 제1 반도체층 사이에 필수적으로 PN 접합으로 구성된 수광부; 및 수광부를 복수 개의 영역으로 분할하기 위한 분할부를 포함하고, 상기 제1 도전형의 반도체 다층 구조는, 제1 도전형의 반도체 기판; 제1 도전형의 반도체 기판 상에 형성된 제1 도전형의 제1 반도체층; 및 제1 도전형의 제1 반도체층 상에 형성된 제1 도전형의 제2 반도체층을 포함하고, 상기 수광부는 제1 도전형의 제2 반도체층에 도달하도록 제2 도전형의 제1 반도체층의 표면으로부터 연장하는 제1 도전형의 제3 반도체층에 의해 둘러싸인 영역에 형성되고, 제1 도전형의 제4 반도체층은 제1 도전형의 제3 반도체층 하부에 제공되고, 상기 제1 도전형의 제4 반도체층은 제1 도전형의 제3 반도체층의 적어도 일부분과 겹치고, 제1 도전형의 제2 반도체층을 관통하며, 적어도 제1 도전형의 제1 반도체층에 도달하고, 상기 분할부는 제1 도전형의 제2 반도체층에 도달하고, 제1 도전형의 제1 반도체층에 도달하지 않도록 제2 도전형의 제1 반도체층으로부터 연장된 제1 도전형의 제5 반도체층을 포함하는, 반도체 장치가 제공된다.
따라서, 빛이 수광소자의 분할부에 입사될 때, 확산 프로파일 피크 보다 표면에 더 가까운 영역에 포토캐리어가 발생하여 제1 도전형의 제1 반도체층이 내장 전계에 의해 가속화됨으로써 포토다이오드의 응답 속도를 향상시킨다. 또한, 확산 프로파일 피크 보다 표면에 더 가까운 영역에서 포토캐리어가 발생하여 제1 도전형의 제1 반도체층이 포텐셜 배리어에 의해 블로킹되기 때문에, 더 깊은 부분에서 발생되는 느린-응답 포토캐리어가 장치의 응답에 기여하지 못하게 되므로, 수광소자의 전체 응답 속도가 향상된다.
본 발명의 하나의 구체예에서, 제1 도전형의 제4 반도체층은 제1 도전형의 제1 반도체층과 접촉하는 영역에 약 1×1014cm-3이상의 불순물 농도를 갖는다.
상기 구조에 따라, 포토다이오드의 직렬 저항은 충분히 감소될 수 있기 때문에 포토다이오드의 응답 속도가 향상될 수 있다.
본 발명의 다른 구체예에서, 제1 도전형의 제4 반도체층은 제1 도전형의 제3 반도체층과 경계를 이루는 영역에 약 1×1018cm-3이하의 불순물 농도를 갖는다.
상기 구조에 따라, 제2 도전형의 제1 반도체층을 형성할 때 반도체 장치 내에 오토 도핑(autodoping)층이 형성되는 것을 방지한다. 따라서, 포토다이오드의 응답 속도가 악화되는 것을 방지할 수 있다.
본 발명의 다른 구체예에서, 수광부 중 하나의 반대 극성을 갖는 복수 개의 전극 리드 선이 수광부의 복수 개의 분할 영역 주변에 제공된다.
상기 구조에 따라, 각각의 소자의 직렬 저항이 비교적 높을지라도 평행한 배열의 복수 개의 소자(동일한 저항을 가짐)가 전체 직렬 저항을 감소시킴으로써 포토다이오드의 응답 속도가 향상될 수 있다.
본 발명의 다른 구체예에서, 제1 도전형의 제1 반도체층은 제1 도전형의 반도체 기판의 불순물 농도보다 더 높은 불순물 농도를 갖는다.
본 발명의 다른 구체예에서, 제1 도전형의 제2 반도체층은 제1 도전형의 제1 반도체층의 불순물 농도보다 더 낮은 불순물 농도를 갖는다.
본 발명의 다른 구체예에서, 제1 도전형의 제1 반도체층에 분포된 불순물 농도가 기울기를 갖는다.
본 발명의 다른 구체예에서, 반도체 장치는 제1 도전형의 반도체 다층 구조상에 형성된 트랜지스터를 더 포함한다.
상기 구조에 따라, 광전기 변화부 및 광전기 변환을 통해 얻은 전기 신호를 처리하기 위한 처리부 모두가 동일한 기판 상에 구성될 수 있다.
본 발명의 다른 양태에 의하면, 제1 도전형의 제1 반도체층이 제1 도전형의 반도체 기판의 불순물 농도보다 더 높은 불순물 농도를 갖는, 제1 도전형의 반도체 기판 상에 제1 도전형의 제1 반도체층을 형성하는 단계; 제1 도전형의 제2 반도체층이 제1 도전형의 제1 반도체층의 불순물 농도보다 더 낮은 불순물 농도를 갖는, 제1 도전형의 제1 반도체층상에 제1 도전형의 제2 반도체층을 형성하는 단계; 제1 열처리를 통해 제1 도전형의 제2 반도체층상에 제2 도전형의 매립 반도체층을 선택적으로 형성하는 단계; 제1 도전형의 제2 반도체층을 관통하고, 적어도 제1 도전형의 제1 반도체층에 도달하도록 제2 열처리를 통해 제1 도전형의 제4 반도체층을 선택적으로 형성하는 단계; 제1 도전형의 제2 반도체층 상에 제2 도전형의 제1 반도체층을 형성하는 단계; 제2 도전형의 제1 반도체층으로부터 연장되고, 제1 도전형의 제4 반도체층에 도달하도록 제1 도전형의 제3 반도체층을 형성하는 단계; 및 제2 도전형의 제1 반도체층으로부터 연장되고, 제1 도전형의 제2 반도체층에 도달하도록 제1 도전형의 제5 반도체층을 형성하는 단계를 포함하는, 수광부를 갖는 반도체 장치의 제조방법이 제공된다.
본 발명의 하나의 구체예에서, 제1 열처리 및 제2 열처리가 거의 동시에 실시된다.
따라서, 생산 단계 수 및 생산 비용이 감소될 수 있다.
본 발명의 다른 구체예에서, 제1 도전형의 제5 반도체층은 제1 도전형의 제1 반도체층에 도달하지 않도록 형성된다.
따라서, 본 발명은 (1) 동일한 기판에 포토다이오드부 및 집적회로부를 포함하는 회로 내장 수광소자를 제공함으로써, 포토다이오드부가 레이저광이 분할 포토다이오드의 분할부에 입사될 때 응답속도가 감소하지 않는 신속-동작 분할 포토다이오드를 구성할 수 있고, (2) 상기 장치를 제조하는 방법을 제공할 수 있다.
본 발명의 이러한 목적 및 다른 목적은 첨부한 도면을 참고로 하기의 상세한 설명에 따라 당업자에게 자명할 것이다.
도 1은 본 발명의 실시예에 따른 회로 내장(집적 회로) 수광소자를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 분할 포토다이오드를 도시한 평면도.
도 3a는 본 발명의 실시예에 따른 분할 포토다이오드의, 도2의 a-a'선에 따른 단면도.
도 3b는 비교적 얇은 P-형 에피택셜층이 사용되는 경우, 도 3a에서 b-b'선을 따라 확산층에서 확산 프로파일을 도시하는 그래프.
도 3c는 비교적 두꺼운 P-형 에피택셜층이 사용되는 경우, 도 3a에서 b-b'선을 따른 확산층에서의 확산 프로파일을 도시한 그래프.
도 4a는 확산층을 가로지르는 내장 전계의 작용에 의해 본 발명에 따른 수광소자의 응답속도가 향상되는 것을 도시하는 그래프.
도 4b는 확산층에서 포텐셜 배리어(potential barrier)의 작용에 의한 본 발명에 따른 수광소자의 작동을 도시하는 그래프.
도 5a는 오토 도핑층의 형성을 도시하는 단면도.
도 5b는 도 5a의 c-c'선을 따라 나타낸 수광소자의 확산 프로파일을 도시한 그래프.
도 5c는 도 5a의 c-c'선을 따라 나타낸 수광소자의 오토 도핑층에서 확산 프로파일을 도시한 그래프.
도 6a는 본 발명의 실시예에 따른 회로 내장 수광소자의 제조 방법의 단계를 도시한 다이어그램.
도 6b는 본 발명의 실시예에 따른 회로 내장 수광소자의 제조 방법의 단계를 도시한 다이어그램.
도 6c는 본 발명의 실시예에 따른 회로 내장 수광소자의 제조 방법의 단계를 도시한 다이어그램.
도 7은 본 발명의 실시예에 따른 분할 포토다이오드를 도시한 단면도.
도 8은 본 발명의 실시예에 따른 분할 포토다이오드를 도시한 평면도.
도 9는 종래의 회로 내장 수광소자를 도시한 단면도.
도 10a는 비점수차법에 따라 빔 스폿(beam spot) 및 분할 포토다이오드의 위치 관계를 도시한 다이어그램.
도 10b는 비점수차법(astigmatic method)에 따라 빔 스폿 및 분할 포토다이오드의 위치 관계를 도시한 다이어그램.
도 10c는 비점수차법에 따라 빔 스폿 및 분할 포토다이오드의 위치 관계를 도시한 다이어그램.
도 11은 레이저광이 종래의 수광소자에 조사되는 경우 발생되는 포토캐리어의 이동을 도시한 단면도.
***도면 부호의 설명***
1: P-형 반도체 기판 2,6,8: P-형 매립 확산층
3: P-형 에피택셜층 4: P-형 분리 확산층
7: N-형 에피택셜층 12: 에미터
100: 회로 내장 수광소자 110: 분할 포토다이오드부
120: NPN 트랜지스터부
도1은 본 발명의 실시예에 따른 회로 내장 수광소자(100)를 나타내는 단면도이다. 회로 내장 수광소자(100)는 입사각을 전기 신호로 변환시키기 위한 분할 포토다이오드부(110) 및 전기 신호를 처리하기 위한 집적 회로부를 구성하는 NPN 트랜지스터부(120)를 포함한다. 분할 포토다이오드부(110)는 4개의 수광소자 장치로 분리된다. 도1에서는 어떠한 도포 보호층도 생략된다. 도2는 본 실시예에 따른 분할 포토다이오드부(110)를 나타내는 평면도이다. 분할 포토다이오드부(110)는 도2의 평면도에서 a-a'선 단면에 나타나 있다.
도1 및 2에 나타낸 바와 같이, 본 실시예에 따른 회로 내장 수광소자는 고농도 P-형 매립 확산층(2)(저저항, 예 0.01 Ωㆍcm), 극저농도 P-형 에피택셜층(3)(고저항, 예 1000Ωㆍcm) 및 N-형 에피택셜층(7)(약 3Ωㆍcm)을 포함하는 데, 이들은 P-형 반도체 기판(1)(40Ωㆍcm) 상에 위 순서대로 적층된다. P-형 에피택셜층(3)에서, P-형 분리 확산층(4)은 P-형 에피택셜층 (3)의 표면으로부터 P-형 매립 확산층(2)으로 연장되어 제공된다. P-형 매립 확산층(8)은 N-형 에피택셜층(7)에 제공되어 P-형 분리 확산층(4) 위에 놓이게 된다. P-형 분리 확산층(4)은 이온 도핑 공정과 그 후속의 열 확산 공정을 통해 형성된다. P-형 매립 확산층(8)은 이온 도핑 공정과 그 후속의 열 확산 공정에 의해 형성된다. P-형 매립 확산층(8)과 그 아래에 놓인 P-형 분리 확산층(4)은 함께 소자 분리부(4')(도2에 더 잘 나타냄)를 구성하는 데, 이는 다른 영역으로부터 둘러싸여 분리된 영역으로서 분할 포토다이오드의 주변을 형성한다.
도2에 나타낸 바와 같이, 분할 포토다이오드부(110)로 형성된 영역 내에, P-형 매립 확산층(8)(소자 분리부(4')에서와 동일한 모양으로 형성)과-P형 매립 확산층(8) 위에 있는 P-형 에피택셜층(3)의 부분에 형성되는 P-형 매립 확산층(6)이 함께 소자 분리부(4')에 의해 둘러싸인 영역을 4개의 포토다이오드 유닛 PDa, PDb, PDc, 및 PDd로 분할하는 분할부(6')(도2에 명확히 도시)을 구성한다. P-형 매립 확산층(6)은 P-형 매립 확산층(2)에 도달하지 않는 깊이로 형성된다. P-형 매립 확산층(6)의 위에 있는 P-형 매립 확산층(8)은 N-형 에피택셜층(7) 내에 매립되어 있다. 트래킹 서보 신호(도1에서는 생략)를 얻기 위한 포토다이오드인 2개의 포토다이오드 PDe 및 PDf가 도 2에 더 도시되어 있다.
도1의 우측 부분에, NPN 트랜지스터부(120)가 P-형 매립 확산층(8)과 하층 P-형 분리 확산층(4)[즉, 소자 분리부(4'), 도2에 더 잘 나타나 있음]에 의해 둘러싸여 있다. 다음 구조를 갖는 NPN 트랜지스터가 NPN 트랜지스터부(120)에 형성되어 있다. N-형 매립 확산 층(5)은 P-형 에피택셜층(3)과 N-형 에피택셜층(7)에 걸쳐 형성되어 있다. N-형 에피택셜층(7)의 표면부에는, 에미터(12)(N-형 반도체층으로 구성)에 전기적으로 접속된 전기 리드선(16), 베이스 영역(10,11)(각각 P-형 반도체층으로 구성)에 전기적으로 접속된 베이스 전극 리드 선(17), 및 컬렉터 보상 확산층(9)(N-형 반도체층으로 구성)에 전기적으로 접속된 컬렉터 전극 리드 선(18)이 제공되어 있다. 분할 포토다이오드부(110)는 CD-ROM 드라이브 등을 위한 광학적 픽업의 광 검사부로서 이용된다.
본 실시예의 분할 포토다이오드부(110)에 따르면, P-형 매립 확산층(6)은 P-형 매립 확산층(2)에는 도달하지 않고 P-형 에피택셜층(3)에 도달하도록 형성되어 있다.
이하, 도2에 나타낸 분할 포토다이오드부(110)에 대해 설명한다. 4개의 분할 포토다이오드 PDa, PDB, PDc 및 PDd는 상기 비점수차법 등에 따라 FES를 판독하도록 상호 작동한다. 레이저광을, 분할부(6')의 서로 다른 다리가 교차하는 분할 포토다이오드부(110)의 중앙부에 있는 포토다이오드 PDa, PDB, PDc 및 PDd에 조사한다. 분할 포토다이오드부(110)를 포토다이오드 유닛으로 분할하도록 형성되는 P-형 매립 확산층(6)은 P-형 매립 확산층(2)(도1 참조)에 도달하지 않고 P-형 에피택셜층(3)에 도달하도록 형성되기 때문에, 레이저광이 조사되는 P-형 매립 확산층(6)위에 있는 부분은 매우 낮은 농도로 남아있으므로, 실제 동작시 공핍화된다. 그러므로, 이러한 공핍 영역에서 발생되는 포토캐리어는 공핍층 내에서의 전계 드리프트로 인한 고속 이동을 통해 PN 접합에 도달한다. 그 결과, 분할 포토다이오드부(110)의 응답 속도는 본 발명의 본 실시예에 따라 높아진다.
본 실시예에 따른 분할 포토다이오드부(110)의 접합 용량은 극저농도 P-형 에피택셜층(3)(고저항, 예, 약 1000Ωㆍcm를 가짐) 과 N-형 에피택셜층(7)(약 3Ωㆍcm) 간의 PN 접합과 일치하는 용량과 관련된다. P-형 에피택셜층(3)은 P-형 반도체 기판(1)(40Ωㆍcm) 상에 제공되는 고농도 P-형 매립 확산층(2)(저저항, 예 약 0.01Ωㆍcm를 가짐) 상에 형성되기 때문에, P-형 에피택셜층(3)은 작은 기생 용량을 갖는다.
분할 포토다이오드부(110)는 저저항 P-형 매립 확산층(2)과 P-형 분리 확산층(4)에 의해 주위로부터 분리되기 때문에, 분할 포토다이오드부(110)는 또한 저 직렬 저항을 갖는다.
분할 포토다이오드부(110)가 형성되는 동일한 기판 상에 형성되는 NPN 트랜지스터(120)에, 극저농도 P-형 에피택셜층(3)이 N-형 매립 확산층(5) 아래에 존재함으로, 콜렉터-기판 용량을 감소시킨다. 그 결과, NPN 트랜지스터(120)(바이폴라 트랜지스터)는 또한 개선된 응답 속도를 갖는다.
고농도 P-형 매립 확산층(2)이 P-형 반도체 기판(1)과 극저농도 및 고저항 P-형 에피택셜층(3)의 사이에 형성되기 때문에, 그리고 고농도 P-형 매립 확산층(2)이 소자 분리부(4')의 일부인 저저항 P-형 분리 확산층(4)에 결합되기 때문에, 회로 내장 수광소자(100)에서 기생 사이리스터(thyristor)의 래치-업(latch-up) 문제가 방지된다.
고농도 분리 확산층(4)이 형성되지 않은 경우, 그에 의해 얻어지는 수광소자는 기생 사이리스터 래치 업의 문제에 내성이 덜하게 된다.
P-형 분리 확산층(4)과 P-형 매립 확산층(2)에 의해 상기 방식으로 형성된 직렬 저항을 감소시키기 위해, 분할 포토다이오드부(110)의 주파수 특성이 개선됨과 동시에, 트랜지스터에서 기생 사이리스터 래치업의 문제를 사실상 방지하게 된다. 그러나, 2개의 인접한 어느 확산층에 있어서, 각 확산층의 계면에서 불순물 농도는 하기와 같이 중요한 역할을 한다.
예를 들면, 10배속 DVD-ROM 드라이브의 광픽업에 사용하기 위한 분할 포토다이오드가 고려되고 있다. 이러한 분할 포토다이오드는 동작하는 동안 약 75 MHz 이상의 차단 주파수를 요한다. 10 배속 DVD-ROM 드라이브의 광픽업에 사용하기 위한 분할 포토다이오드는, 이를테면 60x200 ㎛2의 크기로 제조될 수 있다. 이러한 크기로 제조될 때, 본 발명에 따른 분할 포토다이오드부(110)는 약 0.5 pF의 접합 용량을 갖는다. 분할 포토다이오드부(110)의 접합 용량, 직렬 저항 및 주파수는 다음 관계식을 만족한다:
차단 주파수 = 1/{2π(포토다이오드의 접합 용량) X (포토다이오드의 직렬저항)}
상기 식을 풀면, 75 MHz 이상의 차단 주파수를 얻기 위하여 약 4 kΩ 이하의 직렬 저항이 요구되는 것으로 계산된다. 음극측 저항과 같은 기타 요소가 또한 고려될 때, P-형 분리 확산층(4)과 P-형 매립 확산층(2)에 의해 결정되는 직렬 저항은 약 1.5 kΩ 이하가 되어야 한다.
도 3a는 본 발명의 본 실시예에 따른 회로 내장 수광소자(100)의 주요 부분을 나타낸다. 도3b는 비교적 얇은 P-형 에피택셜층(3)이 이용되는, 도3a의 b-b' 선을 따라 형성된 소자 분리부(4')에서의 확산 프로파일을 나타낸 그래프이다. 도3c는 비교적 두꺼운 P-형 에피택셜층(3)이 이용되는, 도3a의 b-b' 선을 따라 형성된 소자 분리부(4')에서의 확산 프로파일을 나타낸 그래프이다. 도3b 및 3c에서 나타낸 바와 같이, P-형 분리 확산층(4)과 P-형 매립 확산층(2)은 각각 영역 ①:②:③의 저항비가 약 1:100:1이 되도록 확산 프로파일의 특성 피크를 갖는다. 그러므로, 상기 얻어진 직렬 저항의 값은 영역②의 저항에 의해 사실상 결정된다.
그 다음, 영역②의 저항이 계산된다. 영역②의 저항은 P-형 분리 확산 층(4)의 실제 구조에 따라 달라진다. 영역②가 2X200 ㎛2(하기 식에서 "면적"에 해당)이라고 가정할 때, 예를 들면, 영역②가 약 1㎛(하기 식에서 "길이"에 해당)의 깊이를 갖는다고 가정하면, 다음 식이 이용된다:
(영역②에서의 저항) = (저항) x (길이)/(면적).
(저항)에 대해서 풀면, 다음과 같다:
(저항) = (영역②에서의 저항) x (면적)/(길이).
따라서, 상기 식에서 상기 값을 치환하면, 저항은 다음과 같이 계산된다:
1500(Ω) x 2 x 200(㎛2)/1(㎛) = 60(Ωㆍcm).
그러므로, 영역②에서의 저항이 약 60(Ωㆍcm) 이하라고 확신할 필요가 있다. 저항 = 약 60(Ωㆍcm)인 조건 하에서 불순물의 농도는 영역②에서의 평균 농도에 해당하는, 약 2 x 1014cm-3이 되도록 계산된다. 그러므로, 확산 프로파일에서의 최저 점(도3b에서 화살표로 나타냄)을 약 1 x 1014cm-3으로 할 필요가 있다.
한편, 도3c에서 나타낸 바와 같이, 비교적 두꺼운 P-형 에피택셜층(3)이 이용되는 경우에, P-형 분리 확산층(4)을 형성하기 위한 열처리 공정을 수행하면 P-형 매립 확산층(2)에 도달하게 하기 위해 P-형 에피택셜층(3)을 관통하는 영역을 갖기에 충분히 큰 확산층을 형성할 수 없다. 다시 말해서, 확산층이 형성되지 않는 영역(도3c에 편평한 바닥으로 표시함)은 P-형 매립 확산층(2)으로 인한 특성 피크와 확산 프로파일에서 P-형 분리 확산층(4)으로 인한 특성 피크 사이에 존재한다. 그러므로, 그 결과 얻어진 직렬 저항은 분할 포토다이오드부(110)의 응답 속도가 느려지도록 증가된다. 따라서, P-형 에피택셜층(3)에 대해 적절히 두꺼운 것을 선택하는 것이 필수적이라는 것을 알 수 있다.
상기 한 바와 같이, P-형 분리 확산층(4)을 형성하기 위해, P-형 에피택셜 층(3)(하기에 자세히 설명)의 두께와 P-형 매립 확산층(2)으로 인한 확산 프로파일이 중요하다. P-형 매립 확산층(2)이 하기와 같은 2가지 기능을 가질지라도 직렬 저항을 감소시키기 위해서 P-형 매립 확산층(2)이 형성된다.
첫째, P-형 매립 확산층(2)(도4a에 도시)으로 인한 확산 프로파일에서 특성 피크는, P-형 매립 확산층(2)으로 인한 상기 피크보다 표면에 더 가까운 부분에서 발생된 포토캐리어가 불순물 농도의 기울기로 인해 형성되는 내장 전계에 의해 가속되도록 이용된다. P-형 매립 확산층(2)으로 인한 확산 프로파일에서의 특성 피크가 가파르게 됨으로써, 내장 전계는 더 강해지므로 포토캐리어를 더욱 가속시키기 쉽다.
둘째, P-형 매립 확산층(2)(도4b에 도시)으로 인한 확산 프로파일에서 특성 피크는, P-형 매립 확산층(2)으로 인한 상기 피크보다 표면에 더 가까운 부분에서 발생된 포토캐리어를 차단하기 위한 포텐셜 배리어로서 이용된다. 광픽업이 통상적으로 이용되는 파장 λ= 780 nm를 갖는 레이저광을 이용하는 경우에, 무시할 수 없는 양만큼의 포토캐리어가 기판의 깊은 부분에서 발생된다(예를 들면, 표면으로부터 약 15 ㎛ 깊이에서 발생되는 포토캐리어는 전체 포토 캐리어의 약 16%에 달한다). 기판의 깊은 곳에서 발생되는 포토캐리어는 확산을 통해 공핍 영역으로 이동하여야 하기 때문에 느린 응답 속도를 나타낸다. 이는 전체 수광소자의 응답 속도를 높이는 데 어려움이 있는 것이다. 그러므로, 응답 속도를 높이기 위해서, P-형 매립 확산층(2)에 의해 제공되는 포텐셜 배리어를 사용하여 특정 수준보다 더 깊은 곳에서 발생되는 포토캐리어를 차단하는 것이 효과적이다. 그 결과, 이들 포토캐리어는 재결합되므로 응답 특성에 기여하지 못한다(그러나, 이는 수광소자 회로의 감도를 약간 감소시킬 수 있다). 이러한 효과는 P-형 매립 확산층(2)으로 인한 확산 프로파일의 특성 피크가 가파르게 됨에 따라 더욱 명백해지는데, 그 이유는 기판에 더 가까운 부분에서 발생되는 포토캐리어가 P-형 매립 확산층(2)을 올려놓기가 더 어려워지고, 그에 따라 재결합되기 때문이다.
상기 두 이유로 인해서, P-형 매립 확산층(2)의 확산 프로파일은 더 가파른 것이 바람직하다. 그러나, 각 확산층이 캐리어 주입 공정과 열 캐리어 확산 공정을 통해 형성된다는 사실을 유의해야 한다.
예를 들면, P-형 분리 확산층(4)이 저저항 매입 확산층(2)과 접촉하도록 하기 위해서 더 오랜 시간동안 또는 더 높은 온도에서 열처리하여 확산이 이루어짐으로써, P-형 매립 확산층(2')은 표면과 기판 쪽으로 더 크게 연장될 것이다. P-형 매립 확산층(2)이 더 크게 확산된다는 것은 더 확산되고 더 낮은 농도 확산 프로파일을 갖는 P-형 매립 확산층(2), 즉 더 낮은 포텐셜 배리어를 의미한다. 결과적으로, 가파른 포텐셜 배리어에 의해 제공되는 상기 2 효과가 부분적으로 상실되므로, 분할 포토다이오드부(110)의 응답 특성을 덜 개선시킨다. 이러한 이유 때문에, 열처리는 최소로 유지되어야 한다. 보다 느린 응답을 야기할 수 있는 또 다른 원인은, PN-접합으로부터 공핍층의 확산이 접합 용량을 증가시키는 기판 상에 존재하는 P-형 매립 확산층(2)에 의해 제한된다는 사실이다.
그러므로, P-형 분리 확산층(4)을 형성하기 위한 가열 공정과 함께 트랜지스터부 등을 형성하기 위한 가열 공정을 통일함으로써, 실시되는 가열 공정의 수가 최소화됨과 동시에 제조 단계의 수와 제조 비용을 감소시키고 공정을 단순화시킬 수 있다.
어떠한 가열 공정에서, 과도하게 높은 캐리어 농도가 더 깊은 P-형 분리 확산층(4)을 형성하기 위해 이용되는 경우, 붕소(B) 오토 도핑이 N-형 에피택셜층(7)을 성장시키기 위한 후속 공정에서 일어날 수 있다. 특히, 에피택셜 성장 공정이 일어나는 벨형 항아리의 배경에 존재할 수 있거나, 또는 웨이퍼 내로부터 챔버 공간 속으로 나타날 수 있는 붕소 원자가 다시 웨이퍼 속으로 흡수됨에 따라 오토 도핑이 일어난다. 하기 도5a 내지 도5c에 도시된 바와 같이, 오토 도핑이 발생하면 분할 포토다이오드부(110)를 형성하는데 있어 불가피하게 장애를 가져올 수 있다.
도5a에 도시된 바와 같이, N-형 에피택셜층(7)을 성장시킬 때 붕소 오토 도핑이 발생하면, P-형 오토 도핑층(25)이 N-형 에피택셜층(7) 및 P-형 에피택셜층(3) 사이의 계면 근처에 형성된다. 이들 층들은 도 5b에 나타낸 바와 같이 확산 프로파일을 가질 수 있다. P-형 에피택셜층(3)이 본 실시예에 따라 접합 용량을 감소시키기 위해 저농도를 갖도록 고안되기 때문에, P-형 오토 도핑층(25)은 P-형 에피택셜층(3)보다 더 높은 불순물 농도를 갖는다. N-형 에피택셜층(7)으로부터 P-형 에피택셜층(3) 측으로 공핍층의 확산이 P-형 오토 도핑층(25)에 의해 제한되기 때문에, N-형 에피택셜층(7) 및 P-형 에피택셜층(3) 사이에 접합 용량은 적절히 감소될 수 없다. 또한, 도 5c에 나타낸 바와 같이, P-형 오토 도핑층(25)은 P-형 에피택셜층(3)에서 발생되는 포토캐리어에 대한 포텐셜 배리어로서 작용함으로써, 포토캐리어 이동은 방해받아 분할 포토다이오드부(110)의 응답이 늦어진다.
본 실시예에 따르면, P-형 분리 확산층(4)에서의 불순물 농도는 오토 도핑층(25)이 공핍층의 확산을 제한하지 않도록 특정 수준이나 그 이하로 규정된다. 예를 들면, 1.5V의 역전압이 인가될 때 분할 포토다이오드부(110)에서의 접합 용량이 증가하는 것을 방지하기 위해서, 오토 도핑층(25)은 약 1x1014cm-3이하의 피크 농도를 갖도록 할 필요가 있다. P-형 분리 확산층(4)의 표면 농도가 약 1x1018cm-3이하로 유지되는 한, 웨이퍼 내에서의 붕소 원자로 인한 오토 도핑 효과는 무시할 만하다. 왜냐하면, 붕소를 함유하는 P-형 분리 확산층(4)의 면적이 전체 웨이퍼 면적의 약 10% 이하를 차지하고, 그리고 웨이퍼 내에서의 붕소 원자의 적은 부분만이 실제적으로 챔버 공간 속으로 나타나서 웨이퍼 속으로 훨씬 덜 역흡수되기 때문이다.
P-형 분리 확산층(4)을 형성하기 위한 가열 공정의 조건과 분할 포토다이오드부(110)의 개선된 응답 특성을 얻기 위한 P-형 분리 확산층(4)에서의 불순물 농도의 상한 치는 상기한 바의 기준대로 결정될 수 있다. 그 다음, 상기 가열 공정 조건 및 불순물 농도 억제 하에서 형성되는 P-형 분리 확산층(4)의 확산 프로파일이 얻어진 후, P-형 에피택셜층(3)의 두께가 적절히 선택되어 P-형 분리 확산층(4)은 P-형 에피택셜층(3)을 관통하고 충분한 농도(예, 약 1x1014cm-3)를 갖는 P-형 매립 확산층(2)과 접촉한다.
그 다음, 본 발명의 본 실시예에 따라 도1에 나타낸 구조를 갖고 직렬 저항과 자동 도포 효과와 관련된 문제가 적절히 대처되는, 회로 내장 수광소자를 제조하기 위한 방법이 도6a 내지 6c에 도시된다.
약 1x1018cm-3의 피크 농도를 갖는 고농도 P-형 매립 확산층(2)을 형성하기 위한 가열 공정에 도입되고 CZ법에 의해 제조되는 P-형 반도체 기판(1)(저항: 약 30 내지 약 50Ωㆍcm) 상에 고농도로 붕소를 도포한다. 고농도 P-형 매립 확산층(2) 상에, 약 10 내지 약 1000Ωㆍcm의 저항을 갖는 고저항(저농도) P-형 에피택셜층(3)이 형성된다. 그러므로, 도6A에 나타낸 바와 같은 P-형 반도체 다층 구조(101)가 얻어진다.
그 다음, 약 3x1014이온/cm-3의 붕소가 소자 분리 영역과 집적 회로 부분에서 기생 사이리스터 래치-업을 방지하기에 필요한 적어도 하나의 영역에 약 65 keV로 주입된다. 그 후, Sb(안티몬)이 NPN 트랜지스터의 매립된 컬렉터 영역 상에 도포되고 약 1200℃에서 가열 공정에 도입된다. 이 가열 공정은 또한 N-형 매립 확산층(5)을 형성하기 위한 가열 공정과 미리 주입된 붕소로부터 P-형 분리 확산층(4)을 형성하기 위한 가열 공정으로서 작용을 한다. P-형 에피택셜층(3)의 두께는 P-형 분리 확산층(4)이 P-형 매립 확산층(2)에 도달하는 값이 되도록 정해진다(도6b 참조). 본 구조에 따르면, P-형 매립 확산층(2)이 가파른 확산 프로파일을 갖도록 함으로써, P-형 분리 확산층(4)과 P-형 매립 확산층(2)에 의해 결정되는 분할 포토다이오드부(110)의 직렬 저항은 감소될 수 있으며, 응답 속도는 높아질 수 있다. 또한, 실시할 공정의 수와 고온 가열 공정의 시간도 줄어들 수 있어 공정을 단순화시킬 수 있다.
그 다음, 약 1.8x1014이온/cm-3의 붕소가 분리 부분(6')와 소자 분리부(4')에서 약 65 keV로 주입된 후(도2 참조), 약 3.0Ωㆍcm의 저항과 약 3.0㎛의 두께를 갖도록 N-형 에피택셜층(7)이 성장된다. 그 다음, P-형 매립 확산층(6)을 형성하도록 가열 공정을 실시한다. 이들 가열 공정은 P-형 분리 확산층(4)과 N-형 매립 확산층(5)을 형성하기 위한 가열 공정에서보다 더 낮은 온도와 더 짧은 시간동안 실시된다. 그러므로, P-형 매립 확산층(6)은 P-형 분리 확산층(4)의 깊이보다 더 낮게 연장된다(도 6c 참조). 도6C에서 나타낸 PN 접합 구조(102)에 따라서, P-형 매립 확산층(6)이 P-형 에피택셜층(3)을 모두 관통함과 동시에 P-형 분리 확산층(4)은 P-형 에피택셜층(3)을 모두 관통하는 두께를 갖도록 형성된다. 본 발명의 본 실시예에 따라서, P-형 에피택셜층(3)의 두께는 약 15 ㎛로 설정된다.
그 다음, 붕소 이온은 N-형 에피택셜층(7)의 표면으로부터 주입된다. 그리고 나서, 도1에 나타낸 바와 같이, P-형 매립 확산층(8)을 형성하기 위해 어닐링을 실시한다. 트랜지스터의 각 영역[예, NPN 트랜지스터 컬렉터 보상 확산층(9), 내부 베이스 확산층(10), 외부 베이스 확산층(11), 및 에미터 확산층(12)]가 형성된 후, VPNP 베이스 확산층(도시하지 않음)으로 증배하는 n-형 확산층(13)이 분할 포토다이오드부(110)의 음극 저항을 감소시키기 위해 형성된다. 마지막으로, 각 부의 접속, 금속(AlSi) 배선, 및 커버링 보호 층(도시하지 않음)이 형성된다.
도1에 나타낸 회로 내장 수광소자(100)는 상기 방법에 의해 얻어진다.
또한, 접합 용량을 증가시키지 않고 직렬 저항을 감소시키기 위해서, 도7에 나타낸 바와 같이, 복수 개의 양극 전극 리드선(15)을 형성하는 것이 효과적이다. 도7에 나타낸 회로 내장 수광소자(200)에서, 양극 전극 리드선(15)이 소자 분리부(4')[고농도 P-형 매립 확산층(2)에 도달하도록 형성되는 P-형 분리 확산층(4) 및 P-형 매립 확산층(8)을 포함]에 형성된다. 그 결과, 서로 접촉하는 P-형 매립 확산층(2)과 P-형 분리 확산층(4)의 부분들이 충분히 높은 농도를 갖지 않기 때문에 각 소자 분리부(4')가 고 직렬 저항을 갖더라도, 총 직렬 저항은 동일한 저항을 갖는 병렬 배열에서 다수의 소자 분리부(4')[P-형 매립 확산층(8) 및 P-형 분리 확산층(4)]의 존재로 인해 감소될 수 있다. 병렬 배열로 다수의 소자 분리부(4')의 평면도가 도8에 도시되어 있다. 상기 도8의 d-d'선에 의한 단면도가 도7이 된다. 여기서, 특수 소자 분리부(4')가 장방형 분할 포토다이오드부(110)를 갖는 소자 분리부(4')과 평행하게 연장되어 도시되어 있다. 특히, 선형 특수 소자 분리부(4')는 예시된 실시예에서 장방형 분할 포토다이오드부(110)를 갖는 소자 분리부(4')을 부분적으로 둘러싸도록 연장되어 있다. 양극 리드 선은 AlSi와 같은 도전성 재료를 통해 적절히 커플링되는 것이 바람직하다.
본 발명에 따른 분할 포토다이오드에 따르면, 빛이 입사하는 분리 영역을 구성하는 확산 구조 및 빛이 입사하지 않는 소자 분리 영역을 구성하는 확산 구조가 별도로 형성되어, 분리 영역은 광 조사로 인해 감소되는 응답 속도를 갖지 않는다. 그러므로, 기생 저항과 기생 용량을 감소시킨 고속 분할 포토다이오드가 얻어질 수 있다. 또한, 동일 기판 상에 형성되는 트랜지스터의 기생 용량이 보다 빠른 동작 속도를 위해 감소되고, 양극 전극 리드 선과 동일한 확산 구조(포토다이오드의 기생 저항을 감소시키기 위해 제공될 수 있음)가 적어도 트랜지스터와 포토다이오드의 사이를 분리하기 위해 제공되기 때문에, 기생 사이리스터 래치-업을 방지할 수 있다. 분할 포토다이오드 주위에 다수의 저저항 양극 전극 리드 선을 제공함으로써, 포토다이오드의 기생 저항은 응답 속도를 더 높이기 위해서 더 감소될 수 있다. 본 발명에서 요구되는 가열 공정은 또한 트랜지스터를 형성하는 종래의 가열 공정을 달성하기 때문에, 제조 비용이 저렴하다.
본 기술 분야의 숙련자라면 본 발명의 정신과 범위를 벗어나지 않고 여러 가지로 본 발명을 변형할 수 있다. 따라서, 첨부된 특허청구범위는 그 기재에 한정되지 않고 더 넓게 해석되어야 할 것이다.

Claims (11)

  1. 제1 도전형의 반도체 다층 구조; 제1 도전형의 반도체 다층 구조 상에 형성된 제2 도전형 제1 반도체층; 제1 도전형의 반도체 적층구조와 제2 도전형의 제1 반도체층 사이에 PN 접합으로 구성된 수광부; 및 수광부를 복수 개의 영역으로 분할하기 위한 분할부를 포함하고, 상기 수광부가, p형 반도체기판과 극저농도이고 고저항인 p형 에피택셜층과의 사이에 고농도의 p형 매립확산층을 형성하고, 또한 p형 매립식 확산층이, 소자분리부를 형성하는 저저항의 p형 분리확산층과 접속되어 있는 반도체 장치에 있어서,
    상기 제1 도전형의 반도체 다층 구조는, 제1 도전형의 반도체 기판; 제1 도전형의 반도체 기판 상에 형성된 제1 도전형의 제1 반도체층; 및 제1 도전형의 제1 반도체층 상에 형성된 제1 도전형의 제2 반도체층을 포함하고;
    상기 수광부는 제1 도전형의 제3 반도체층에 의해 둘러싸인 영역에 형성되고, 제1 도전형의 제3 반도체층은 제1 도전형의 제2 반도체층에 도달하도록 제2 도전형의 제1 반도체층의 표면으로부터 연장되고;
    상기 제1 도전형의 제4 반도체층은 제1 도전형의 제3 반도체층 하부에 제공되며, 제1 도전형의 제4 반도체층은 제1 도전형의 제3 반도체층의 적어도 일부분과 겹치고, 제1 도전형의 제2 반도체층을 관통하여, 적어도 제1 도전형의 제1 반도체층에 도달하고;
    상기 분할부는 제1 도전형의 제2 반도체층에 도달하고, 제1 도전형의 제1 반도체층에 도달하지 않도록 제2 도전형의 제1 반도체층으로부터 연장된 제1 도전형의 제5 반도체층을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 제1 도전형의 제4 반도체층이 제1 도전형의 제1 반도체층과 접촉하는 영역에 약 1×1014cm-3이상의 불순물 농도를 갖는 반도체 장치.
  3. 제1항에 있어서, 상기 제2의 제1 도전형 반도체층 이면과 접하는 부분에 있어서의 상기 제4의 제1 반도체층의 불순물 농도가, 약 1×1018cm-3이하인, 반도체 장치.
  4. 제1항에 있어서, 수광부의 반대 극성 중 하나를 갖는 복수 개의 전극 리드 선이 수광부의 복수 개의 분할 영역 주변에 제공된 반도체 장치.
  5. 제1항에 있어서, 제1 도전형의 제1 반도체층이 제1 도전형의 반도체 기판의 불순물 농도보다 더 높은 불순물 농도를 갖는 반도체 장치.
  6. 제1항에 있어서, 제1 도전형의 제2 반도체층이 제1 도전형의 제1 반도체층의 불순물 농도보다 더 낮은 불순물 농도를 갖는 반도체 장치.
  7. 제1항에 있어서, 제1 도전형의 제1 반도체층의 불순물 농도분포가 기울기를 갖는 반도체 장치.
  8. 제1항에 기재된 수광부가 형성되어 있는 상기 제2의 제1 도전형 반도체층 상에, 트랜지스터가 형성되어 있는, 반도체 장치.
  9. 수광부가, p형 반도체기판과 극저농도이고 고저항인 p형 에피택셜층과의 사이에 고농도의 p형 매립확산층을 형성하고, 또한 p형 매립식 확산층이, 소자분리부를 형성하는 저저항의 p형 분리확산층과 접속되어 있는, 반도체 장치에 있어서,
    제1 도전형의 제1 반도체층이 제1 도전형의 반도체 기판의 불순물 농도보다 더 높은 불순물 농도를 갖는, 제1 도전형의 반도체 기판 상에 제1 도전형의 제1 반도체층을 형성하는 단계;
    제1 도전형의 제2 반도체층이 제1 도전형의 제1 반도체층의 불순물 농도보다 더 낮은 불순물 농도를 갖는, 제1 도전형의 제1 반도체층상에 제1 도전형의 제2 반도체층을 형성하는 단계;
    제1 열처리를 통해 제1 도전형의 제2 반도체층상에 제2 도전형의 매립 반도체층을 선택적으로 형성하는 단계;
    제1 도전형의 제2 반도체층을 관통하고, 적어도 제1 도전형의 제1 반도체층에 도달하도록 제2 열처리를 통해 제1 도전형의 제4 반도체층을 선택적으로 형성하는 단계;
    제1 도전형의 제2 반도체층 상에 제2 도전형의 제1 반도체층을 형성하는 단계;
    제2 도전형의 제1 반도체층으로부터 연장되고, 제1 도전형의 제4 반도체층에 도달하도록 제1 도전형의 제3 반도체층을 형성하는 단계; 및
    제2 도전형의 제1 반도체층으로부터 연장되고, 제1 도전형의 제2 반도체층에 도달하도록 제1 도전형의 제5 반도체층을 형성하는 단계를 포함하는, 수광부를 갖는 반도체장치의 제조방법.
  10. 제 9항에 있어서, 제1 열처리 및 제2 열처리가 거의 동시에 실시되는 반도체 장치의 제조방법.
  11. 제 9항에 있어서, 제1 도전형의 제5 반도체층이 제1 도전형의 제1 반도체층에 도달하지 않도록 형성되는 반도체 장치의 제조 방법.
KR10-2000-0066254A 1999-11-08 2000-11-08 반도체 장치 및 그의 제조 방법 KR100394558B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-317491 1999-11-08
JP31749199A JP3317942B2 (ja) 1999-11-08 1999-11-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20010060274A KR20010060274A (ko) 2001-07-06
KR100394558B1 true KR100394558B1 (ko) 2003-08-14

Family

ID=18088835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0066254A KR100394558B1 (ko) 1999-11-08 2000-11-08 반도체 장치 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US6380603B1 (ko)
JP (1) JP3317942B2 (ko)
KR (1) KR100394558B1 (ko)
CN (1) CN1156010C (ko)
TW (1) TW492192B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459860B1 (ko) * 2001-10-31 2004-12-03 샤프 가부시키가이샤 수광소자, 회로 내장 광검출기 및 광픽업

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1037284A3 (en) * 1999-03-15 2002-10-30 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor and method for fabricating the same
JP4107855B2 (ja) * 2002-03-11 2008-06-25 シャープ株式会社 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置
JP2004047569A (ja) * 2002-07-09 2004-02-12 Sharp Corp 受光素子および回路内蔵型受光装置および光ディスク装置
JP2004087979A (ja) * 2002-08-28 2004-03-18 Sharp Corp 受光素子およびその製造方法並びに回路内蔵型受光素子
DE10241156A1 (de) * 2002-09-05 2004-03-18 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung
JP2004165462A (ja) * 2002-11-14 2004-06-10 Sony Corp 固体撮像素子及びその製造方法
JP4083553B2 (ja) * 2002-11-28 2008-04-30 松下電器産業株式会社 光半導体装置
US7022544B2 (en) 2002-12-18 2006-04-04 International Business Machines Corporation High speed photodiode with a barrier layer for blocking or eliminating slow photonic carriers and method for forming same
KR100555526B1 (ko) * 2003-11-12 2006-03-03 삼성전자주식회사 포토 다이오드 및 그 제조방법
EP1544966B1 (en) * 2003-12-16 2006-11-29 Matsushita Electric Industrial Co., Ltd. Optical semiconductor device and method for fabricating the same
JP4058034B2 (ja) * 2004-10-25 2008-03-05 松下電器産業株式会社 光半導体装置
DE102004063997B4 (de) * 2004-06-30 2010-02-11 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung
JP4105170B2 (ja) * 2005-03-02 2008-06-25 日本テキサス・インスツルメンツ株式会社 半導体装置およびその検査方法
JP4919370B2 (ja) * 2005-03-31 2012-04-18 ルネサスエレクトロニクス株式会社 半導体受光装置及び半導体受光装置の製造方法
JP4086860B2 (ja) * 2005-05-23 2008-05-14 三洋電機株式会社 半導体装置
JP2007317768A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
JP2007317767A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
JP2008021875A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 固体撮像装置
WO2012169211A1 (ja) 2011-06-09 2012-12-13 パナソニック株式会社 光学素子とその製造方法
JP6119184B2 (ja) * 2012-10-19 2017-04-26 株式会社ニコン 固体撮像素子、撮像装置および固体撮像素子の製造方法
US9984917B2 (en) * 2014-05-21 2018-05-29 Infineon Technologies Ag Semiconductor device with an interconnect and a method for manufacturing thereof
DE102014211829A1 (de) * 2014-06-20 2015-12-24 Robert Bosch Gmbh Thermodiodenelement für einen Fotosensor zur Infrarot-Strahlungsmessung, Fotosensor und Verfahren zum Herstellen eines Thermodiodenelements
US9613993B2 (en) * 2015-09-03 2017-04-04 The Regents Of The University Of California Segmented AC-coupled readout from continuous collection electrodes in semiconductor sensors
JP2020009790A (ja) * 2016-11-09 2020-01-16 シャープ株式会社 アバランシェフォトダイオード
JP6506814B2 (ja) * 2017-10-18 2019-04-24 キヤノン株式会社 固体撮像装置およびカメラ
FI130492B (en) * 2018-01-26 2023-10-05 Inst Of Atmospheric Physics Chinese Academy Of Sciences Two-row diode array device and measurement method and particle velocity measurement device
CN110828549B (zh) * 2019-11-14 2022-08-16 西安微电子技术研究所 一种保护环掺杂抗辐射晶体管结构及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678400B2 (ja) 1990-11-14 1997-11-17 シャープ株式会社 回路内蔵受光素子
JP2557750B2 (ja) * 1991-02-27 1996-11-27 三洋電機株式会社 光半導体装置
JP2793085B2 (ja) * 1992-06-25 1998-09-03 三洋電機株式会社 光半導体装置とその製造方法
JP2799540B2 (ja) 1993-04-19 1998-09-17 シャープ株式会社 受光素子
JPH0818093A (ja) * 1994-06-30 1996-01-19 Sony Corp 半導体受光素子及び半導体装置並びにそれらの作製方法
JP2731115B2 (ja) 1994-07-14 1998-03-25 シャープ株式会社 分割型受光素子
JP3561084B2 (ja) 1995-07-24 2004-09-02 シャープ株式会社 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法
JP2828244B2 (ja) * 1995-09-26 1998-11-25 シャープ株式会社 受光素子
JPH09219534A (ja) * 1995-12-06 1997-08-19 Sony Corp 受光素子、光ピツクアツプ及び半導体装置製造方法
JP3170463B2 (ja) * 1996-09-30 2001-05-28 シャープ株式会社 回路内蔵受光素子
JPH10209411A (ja) 1997-01-20 1998-08-07 Sony Corp 半導体装置とその製造方法
JP2875244B2 (ja) 1997-01-27 1999-03-31 シャープ株式会社 分割フォトダイオード
TW423103B (en) 1997-01-27 2001-02-21 Sharp Kk Divided photodiode
JPH10284753A (ja) * 1997-04-01 1998-10-23 Sony Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459860B1 (ko) * 2001-10-31 2004-12-03 샤프 가부시키가이샤 수광소자, 회로 내장 광검출기 및 광픽업

Also Published As

Publication number Publication date
CN1309427A (zh) 2001-08-22
TW492192B (en) 2002-06-21
KR20010060274A (ko) 2001-07-06
JP2001135808A (ja) 2001-05-18
JP3317942B2 (ja) 2002-08-26
US6380603B1 (en) 2002-04-30
CN1156010C (zh) 2004-06-30

Similar Documents

Publication Publication Date Title
KR100394558B1 (ko) 반도체 장치 및 그의 제조 방법
US7982276B2 (en) Optical semiconductor device and method for manufacturing the same
US4831430A (en) Optical semiconductor device and method of manufacturing the same
US8030728B2 (en) Optical semiconductor device
KR100512236B1 (ko) 포토다이오드및그제조방법
US20090115016A1 (en) Optical semiconductor device and method for manufacturing the same
JPH11266033A (ja) 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP2001060713A (ja) 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
US6492702B2 (en) Circuit-incorporating light receiving device
US6146957A (en) Method of manufacturing a semiconductor device having a buried region with higher impurity concentration
KR100272868B1 (ko) 분할 포토다이오드
KR20090024620A (ko) 세그먼트 포토다이오드
KR20000048459A (ko) 회로내장형 수광소자
US20060151814A1 (en) Optical semiconductor device
JP3510500B2 (ja) 半導体受光装置の製造方法
JPH09331080A (ja) 受光素子を含む半導体装置およびその製造方法
JP2006210494A (ja) 光半導体装置
JP2003158251A (ja) 受光素子、回路内蔵受光素子、回路内蔵受光素子の製造方法および光学装置
JP4100474B2 (ja) 光半導体装置及びその製造方法
JP2957834B2 (ja) 回路内蔵受光素子
JP2002118280A (ja) 半導体受光装置
JP3086514B2 (ja) 光半導体装置
JP2001144317A (ja) 回路内蔵型受光素子
JP2002280536A (ja) 光半導体装置
JP2005251805A (ja) 半導体受光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee