JP3621314B2 - 受光装置 - Google Patents
受光装置 Download PDFInfo
- Publication number
- JP3621314B2 JP3621314B2 JP33161399A JP33161399A JP3621314B2 JP 3621314 B2 JP3621314 B2 JP 3621314B2 JP 33161399 A JP33161399 A JP 33161399A JP 33161399 A JP33161399 A JP 33161399A JP 3621314 B2 JP3621314 B2 JP 3621314B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- surface diffusion
- type
- diffusion layer
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、受光装置に関するものであり、さらに詳しくは光ディスク装置の光ピックアップなどに好適な半導体受光装置に関するものである。
【0002】
【従来の技術】
光ディスク装置において光電変換装置として用いられる光ピックアップには、光検出部と増幅回路とが組み込まれた半導体受光装置(回路内蔵受光装置)が用いられている。光ピックアップなどにおける信号処理の高速化に伴い、半導体受光装置の光検出部における応答速度の向上が求められている。
【0003】
従来から使用されている回路内蔵受光装置を図8および図9に例示する。ここで、図8は図9のDD’断面を示す。この受光装置では、光検出部が、バイポーラ型トランジスタなどの増幅回路が形成された図外領域とP+型分離層103により分離されている。P型半導体基板101上にエピタキシャル成長により形成されたN−型半導体層102には、アノードとなるP+型表面拡散層106およびカソードとなるN+型表面拡散層104が形成されている。P+型表面拡散層106およびN+型表面拡散層104は、それぞれシリコン酸化膜などからなる反射防止膜111の切り欠き部分に形成したアノード電極116およびカソード電極114に接続している。カソード電極114には、電源110から逆バイアス電圧が印加される。
【0004】
カソード抵抗を低下させて応答速度を上げるために、P型半導体基板101とN−型半導体層102との界面付近に、高い不純物濃度を有する埋め込み層(N+型埋め込み層105)を形成することが提案されている。応答速度の向上には、光入射に伴ってエピタキシャル成長膜に発生する少数キャリア(図示した装置では正孔)の拡散走行時間が長いことも問題となる。そこで、少数キャリアが電界によりドリフト走行する空乏層107を拡げるため、エピタキシャル成長膜の比抵抗は高く保たれている(不純物濃度が低いN−型半導体層102として形成される)。
【0005】
P+型表面拡散層106とP+分離層103とを一体として形成した受光装置も知られているが、応答速度向上のためには、pn接合の容量を低く押さえてCR時定数を抑制するほうが有利である。そこで、受光装置を高速化する必要がある場合には、図示したように、P+型分離層103はP+型表面拡散層106から離間して形成され、アース電極113に接続される。
【0006】
【発明が解決しようとする課題】
しかしながら、上記のように光検出部を応答速度向上に適した構造へと改善すると、光電流がリークするという新たな問題が生じるようになった。図8および図9に示した受光装置のP+型表面拡散層106からP+型分離層103にかけては、pnp型トランジスタが寄生素子として存在している。図10に示したように、このトランジスタのゲート電極には、高比抵抗のN−型半導体層102からなる寄生抵抗が介在していることになる。また、差動増幅器として表される増幅回路に所定の電圧Vrefが印加され、アノードもアース電位からVrefだけ高い電圧に保持される。このため、寄生素子であるトランジスタがオン状態となる条件が整い、リーク電流100が発生していた。
【0007】
また、空乏層を拡げるためにエピタキシャル成長膜を高比抵抗とすると、多分割型の受光装置の場合には、アノード間で光電流がリークするという問題も生じていた。図11に示すように、例えば光ピックアップ用受光装置は、光電流比から光学情報記録媒体に照射されるレーザ光の光スポット位置などを割り出すために、受光領域が複数に分割され、分割された領域ごとにアノードとなるP+型表面拡散層106a,106bが形成される。このような受光装置では、エピタキシャル成長膜の不純物濃度が低く比抵抗が高いとアノード間にP型チャネルが形成されやすくなる。このため、P+型表面拡散層106a,106b間にリーク電流が発生しやすい状態となる。アノード間にリーク電流120が発生すると、光電流比の正確な検出が困難となって光ピックアップ誤動作の原因となる。
【0008】
図12に示すように、P型チャネル119の主要な形成要因は、反射防止膜としてシリコン酸化膜117とともに形成されるシリコン窒化膜118がワイヤボンディング工程などチップ切断後の組み立て工程において負に帯電することである。シリコン窒化膜118が負に帯電すると表面反転層としてP型チャネル119が形成される。なお、図示した形態とはP型およびN型が逆の受光装置であっても、シリコンと接するシリコン酸化膜に生じる正の界面電荷の影響により、P−型半導体層にN型チャネルが形成されやすくなり、上記と同様、光ピックアップの誤動作の原因となるリーク電流が生じやすくなる。
【0009】
本発明は、上記事情に鑑み、高速化に適した構造を有しながらも、光電流のリークが抑制できる受光装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明の受光装置は、第1導電型の半導体基板と、前記半導体基板上に形成された第2導電型の半導体層と、前記半導体層の表面の所定領域を囲み、前記表面から前記半導体基板に達するように形成された第1導電型の分離層とを含む受光装置であって、
前記半導体層の表面に、前記分離層から離間するように前記所定領域に形成された複数の第1導電型の第1表面拡散層と、この複数の第1表面拡散層の間に配置され、前記半導体層よりも高濃度の不純物を有する第2導電型の第2表面拡散層と、
前記複数の第1表面拡散層を囲み、かつ前記第2表面拡散層と接して配置され、前記半導体層よりも高濃度の不純物を有する第2導電型の第3表面拡散層と、
前記半導体基板と前記半導体層との間に前記半導体層よりも高濃度の不純物を有する第2導電型の埋め込み層とが形成され、
前記第3表面拡散層は、前記半導体層の表面から前記埋め込み層に達するように形成され、
前記第2表面拡散層が、第1表面拡散層よりも、半導体層の表面から深い位置にまで形成され、
前記分離層が接地され、第1表面拡散層がアノード電極に接続され、前記第3表面拡散層がカソード電極に接続され、前記アノード電極と前記カソード電極との間に逆バイアス電圧が印加され、前記アノード電極を増幅手段に接続され、前記カソード電極と前記アノード電極の配線は積層して形成され、前記カソード電極は下層に位置されており、
前記カソード電極が、第1表面拡散層を囲み、かつ空乏層の少なくとも一部の上方から分離層の少なくとも一部の上方までを覆うように配置されていることを特徴とする。
【0013】
本発明の受光装置は、第2表面拡散層が上記複数の第1表面拡散層間のリーク電流を抑制できる。この受光装置では、複数の第1表面拡散層が、それぞれ、第2表面拡散層に囲まれていることが好ましい。第1表面拡散層間のリーク電流とともに、第1表面拡散層と分離層との間のリーク電流を抑制できるからである。
【0014】
本発明の受光装置では、第2表面拡散層が、第1表面拡散層よりも、半導体層の表面から深い位置にまで形成されていることが好ましい。また、半導体基板と半導体層との間に半導体層よりも高濃度の不純物を有する第2導電型の埋め込み層が形成され、第2表面拡散層が、上記半導体層の表面から上記埋め込み層に達するように形成されていることがさらに好ましい。リーク電流をより効果的に抑制できるからである。
【0015】
第2表面拡散層の形成によってリーク電流は抑制されるものの、この第2表面拡散層またはその近傍に光が照射されると応答速度の向上に支障が生じる場合がある。そこで、本発明の受光装置では、第2表面拡散層がカソード電極に接続され、このカソード電極が、分離層および分離層に囲まれた半導体層内に形成される空乏層から選ばれる少なくとも一方の少なくとも一部を覆うように配置されていることが好ましい。また、カソード電極が、第1表面拡散層を囲み、かつ空乏層の少なくとも一部の上方から分離層の少なくとも一部の上方までを覆うように配置されていることがさらに好ましい。
【0017】
【発明の実施の形態】
以下、本発明の好ましい形態を図面を参照しながら説明する。
(第1の実施形態、参考例)
図1(図2のAA’断面図)および図2に示すように、本実施形態では、P型半導体基板1上にエピタキシャル成長により形成されたN−型半導体層2の表面に、N−型半導体層とは逆導電型のP+型表面拡散層6と、N−型半導体層と同導電型であって不純物濃度がより高いN+型表面拡散層4とが形成されている。本実施形態の受光装置では、従来とは異なり、P+型分離層3により囲まれた受光領域において、N+型表面拡散層4がP+型表面拡散層6を囲むように配置されている。
【0018】
本実施形態の受光装置でも、従来から提案されているように、P+型表面拡散層6はアノード電極16を介して増幅回路へと接続されている。また、P+型分離層3はP+型表面拡散層から離間して形成され、アース電極13に接続されて接地されている。また、空乏層7を広げるために、N−型半導体層2は高比抵抗(例えば5〜100Ωcm)のエピタキシャル成長膜とされている。しかし、本実施形態の受光装置では、上記のようにN+型表面拡散層4を配置することにより、寄生素子であるトランジスタのベース電極の不純物濃度が高く保持されてこの部分でのエネルギー障壁が高くなっているため、P+型表面拡散層6からP+型分離層3への光電流のリークが効果的に防止されている。なお、N+型表面拡散層4が接続しているカソード電圧14には電源10から逆バイアス電圧が印加される。
【0019】
特に制限されないが、N+型表面拡散層4の不純物濃度は、平均の抵抗率で換算して0.005〜0.01Ωcm程度が好ましい。平均の抵抗率が高すぎるとシリーズ抵抗が大きくなり、応答速度を低下させる。
【0020】
また、N+型表面拡散層4は、P+型表面拡散層6の下方においてP型半導体基板1とN−型半導体層2との間に形成されたN+型埋め込み層5に達する深さにまで形成されている。このように本実施形態の受光装置では、応答速度向上のため、P+型表面拡散層6およびその周囲の空乏層7の下方および側方をN+型領域で囲むことにより、カソード抵抗を低減させている。
【0021】
なお、本実施形態の受光装置は、従来から適宜実施されてきたように、半導体基板への不純物のイオン注入、半導体膜のエピタキシャル成長、熱処理による不純物の拡散、熱酸化によるシリコン基板の表面酸化などの諸工程により製造できる。また、図示を省略するが、上記半導体層の上方には、反射防止膜に加え、遮光膜、表面保護膜などが必要に応じて形成される。さらに、分離層により隔てられた隣接領域には、バイポーラ型トランジスタなどの増幅回路や演算回路が適宜形成される。
【0022】
(第2の実施形態、参考例)
図3(図4のBB’断面図)および図4に示すように、本実施形態では、N−型半導体層2の表面に、複数のP+型表面拡散層6a〜6dとN+型表面拡散層4,8とが形成されている。N+型表面拡散層は、P+型表面拡散層6a〜6dを囲む層4と、P+型表面拡散層6a〜6d間に配置された層8とから構成されている。本実施形態では、従来とは異なり、P+型表面拡散層6a〜6dの各々をN+型表面拡散層4,8が囲むように配置されている。
【0023】
本実施形態の受光装置でも、従来から提案されているように、光電流比から情報を得るべく、複数のP+型表面拡散層6a〜6dが個々にアノード電極16a〜16dを介して別の増幅回路へと接続されている。また、空乏層7を広げるために、N−型半導体層2は高比抵抗(例えば5〜100Ωcm)のエピタキシャル成長膜とされている。しかし、上記のようにN+型表面拡散層8を配置することにより、本実施形態の受光装置では、P+型表面拡散層6a〜6d間における光電流のリークが効果的に防止されている。ここでも、N+型表面拡散層4,8の平均抵抗率は、第1の実施形態で説明した理由から、0.005〜0.01Ωcm程度が好ましい。
【0024】
なお、ここでは、複数のP+型表面拡散層6a〜6dが全体としてN+型表面拡散層4に囲まれた形態について説明した。この形態によれば、第1の実施形態と同様、P+型表面拡散層6a〜6dからP+型分離層3へのリーク電流も抑制できる。しかし、これに限ることなく、図5に示したように、カソードとなるN+型表面拡散層を除いては、P+型表面拡散層6a〜6d間にのみN+型表面拡散層8を配置してもP+型表面拡散層間のリーク電流は抑制できる。また、ここでは、4つのP+型表面拡散層6a〜6dを田の字状に区分けした形態について説明したが、P+型表面拡散層の個数および配列の方法に特に制限はない。
【0025】
複数のP+型表面拡散層の間に形成されるN+型表面拡散層8は、N−型半導体層2の深くにまで形成し過ぎると、空乏層の拡がりが制限されて応答速度が低下することがある。このため、N+型表面拡散層8は、隣接するP+型表面拡散層の深さの1〜2倍程度の深さにまで形成することが好ましい。
【0026】
(第3の実施形態)
図6(図7のCC’断面図)および図7に示すように、本実施形態の受光装置では、図3および図4を参照して第2の実施形態で説明した受光装置のカソード電極がさらに広い領域に形成されている。この受光装置では、受光領域において、カソード電極15が空乏層7およびP+型分離層3の一部を覆うように形成されている。カソード電極15は、他の電極と同様、Alなどの金属により形成されるため、遮光層として機能する。
【0027】
N+型表面拡散層4はリーク電流の防止には有効であるが、この領域に光が照射されると拡散電流の影響によって応答速度の向上に支障を来すおそれがある。また、N+型表面拡散層4近傍に存在する空乏化していないN−型半導体層2に光が照射されると、相対的に長い少数キャリアの拡散走行時間の影響によって光電流比の検出精度などに影響が及ぶおそれもある。そこで、本実施形態では、カソード電極15をP+型表面拡散層6を囲むように配置し、さらにカソード電極15の内側端部を空乏層7の上方に置き、カソード電極15の外側端部をP+型分離層3の上方に置くことにより、P+型表面拡散層の外周に配置されたN+型表面拡散層4およびこの近傍をカソード電極により覆うこととした。本実施形態では、拡張されたカソード電極15により、P+型表面拡散層6a〜6dを1つずつ含む各区画とこの区画の境界に配置したN+型表面拡散層8とを除いた領域が遮光されている。
【0028】
本実施形態の受光装置では、図7からも明らかなように、受光領域内において少なくとも一部の電極を積層する必要が生じる。電極の積層は、カソード電極15を第1層(下層)とし、アノード電極16や、必要に応じて積層されるアース電極13は第2層(上層)とすることが好ましい。カソード電極15を下層とするほうが、カソード電極15とN−型半導体層2の表面との隙間から漏れ込む不要光を遮蔽しやすいからである。なお、図示は省略したが、各電極間には、従来から実施されてきたように層間絶縁膜が形成される。
【0029】
【発明の効果】
以上説明したように、本発明によれば、高速化に適した構造を有しながらも、光電流のリークが抑制できる受光装置を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態(参考例)における受光装置を示す断面図(図2に示す受光装置のAA’断面図)である。
【図2】本発明の第1の実施の形態(参考例)における受光装置を示す平面図である。
【図3】本発明の第2の実施の形態(参考例)における受光装置を示す断面図(図4に示す受光装置のBB’断面図)である。
【図4】第2の実施の形態(参考例)における受光装置を示す平面図である。
【図5】第2の実施の形態(参考例)における受光装置の別の形態を示す断面図である。
【図6】本発明の第3の実施の形態における受光装置を示す断面図(図7に示す受光装置のCC’断面図)である。
【図7】本発明の第3の実施の形態における受光装置を示す平面図である。
【図8】従来の受光装置の一例を示す断面図(図9に示す受光装置のDD’断面図)である。
【図9】従来の受光装置の一例を示す平面図である。
【図10】従来の受光装置の等価回路を示す回路図である。
【図11】従来の受光装置の別の一例を示す断面図である。
【図12】図11の受光装置の部分拡大図である。
【符号の説明】
1 P型半導体基板
2 N−型半導体層
3 P+型分離層
4 N+型表面拡散層
5 N+型埋め込み層
6 P+型表面拡散層
7 空乏層
11 反射防止膜
13 アース電極
14 カソード電極
16 アノード電極
Claims (1)
- 第1導電型の半導体基板と、前記半導体基板上に形成された第2導電型の半導体層と、前記半導体層の表面の所定領域を囲み、前記表面から前記半導体基板に達するように形成された第1導電型の分離層とを含む受光装置であって、
前記半導体層の表面に、前記分離層から離間するように前記所定領域に形成された複数の第1導電型の第1表面拡散層と、この複数の第1表面拡散層の間に配置され、前記半導体層よりも高濃度の不純物を有する第2導電型の第2表面拡散層と、
前記複数の第1表面拡散層を囲み、かつ前記第2表面拡散層と接して配置され、前記半導体層よりも高濃度の不純物を有する第2導電型の第3表面拡散層と、
前記半導体基板と前記半導体層との間に前記半導体層よりも高濃度の不純物を有する第2導電型の埋め込み層とが形成され、
前記第3表面拡散層は、前記半導体層の表面から前記埋め込み層に達するように形成され、
前記第2表面拡散層が、第1表面拡散層よりも、半導体層の表面から深い位置にまで形成され、
前記分離層が接地され、第1表面拡散層がアノード電極に接続され、前記第3表面拡散層がカソード電極に接続され、前記アノード電極と前記カソード電極との間に逆バイアス電圧が印加され、前記アノード電極を増幅手段に接続され、前記カソード電極と前記アノード電極の配線は積層して形成され、前記カソード電極は下層に位置されており、
前記カソード電極が、第1表面拡散層を囲み、かつ空乏層の少なくとも一部の上方から分離層の少なくとも一部の上方までを覆うように配置されていることを特徴とする受光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33161399A JP3621314B2 (ja) | 1999-11-22 | 1999-11-22 | 受光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33161399A JP3621314B2 (ja) | 1999-11-22 | 1999-11-22 | 受光装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001148503A JP2001148503A (ja) | 2001-05-29 |
JP3621314B2 true JP3621314B2 (ja) | 2005-02-16 |
Family
ID=18245623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33161399A Expired - Fee Related JP3621314B2 (ja) | 1999-11-22 | 1999-11-22 | 受光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3621314B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3582715B2 (ja) * | 2000-09-08 | 2004-10-27 | シャープ株式会社 | 回路内蔵受光素子の製造方法 |
JP2003092424A (ja) | 2001-07-12 | 2003-03-28 | Sharp Corp | 分割型受光素子および回路内蔵型受光素子および光ディスク装置 |
AU2002354449A1 (en) * | 2001-12-21 | 2003-07-09 | Sharp Kabushiki Kaisha | Light receiving element and light receiving device incorporating circuit and optical disc drive |
JP4105170B2 (ja) * | 2005-03-02 | 2008-06-25 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置およびその検査方法 |
KR102380829B1 (ko) * | 2014-04-23 | 2022-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 |
-
1999
- 1999-11-22 JP JP33161399A patent/JP3621314B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001148503A (ja) | 2001-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7211829B2 (en) | Semiconductor photodetector device | |
US6380603B1 (en) | Photosensitive device with internal circuitry that includes on the same substrate | |
US7928511B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2009218457A (ja) | 光半導体装置 | |
JP4671981B2 (ja) | 光半導体装置 | |
JP4131059B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
US20100282948A1 (en) | Optical semiconductor device | |
JP4077063B2 (ja) | BiCMOS内蔵受光半導体装置 | |
JP3621314B2 (ja) | 受光装置 | |
US7851839B2 (en) | High-sensitivity image sensor and fabrication method thereof | |
US20090261441A1 (en) | Optical semiconductor device | |
JP2016152377A (ja) | 半導体デバイス及びその製造方法並びに撮像装置 | |
KR20090024620A (ko) | 세그먼트 포토다이오드 | |
JP4083553B2 (ja) | 光半導体装置 | |
JP3918220B2 (ja) | 半導体装置及びその製造方法 | |
JPH1146010A (ja) | アバランシェフォトダイオード | |
US8796743B2 (en) | Light-sensitive component | |
JPS6286756A (ja) | 光電変換装置 | |
JP3883678B2 (ja) | 半導体装置 | |
JP2746883B2 (ja) | 光電変換装置 | |
JP3813687B2 (ja) | BiCMOS内蔵受光半導体装置 | |
JP3510500B2 (ja) | 半導体受光装置の製造方法 | |
JPH0779154B2 (ja) | 回路内蔵受光素子 | |
JPH10233525A (ja) | アバランシェフォトダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |