JP3883678B2

JP3883678B2 - 半導体装置

Info

Publication number: JP3883678B2
Application number: JP35265997A
Authority: JP
Inventors: 一雄谷口; 秀治松浦; 克彦西田
Original assignee: 理学電機工業株式会社; 一雄谷口
Priority date: 1997-12-22
Filing date: 1997-12-22
Publication date: 2007-02-21
Anticipated expiration: 2017-12-22
Also published as: JPH11186285A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体Ｘ線検出器と一体化された電界効果型トランジスタに関するものである。
【０００２】
【従来の技術】
従来より、図３の平面図に示すような円板状の半導体Ｘ線検出器１６がある。この半導体Ｘ線検出器１６は図示した表面中央の収集電極５と、それを囲む複数の同心の輪状の制御層６Ａ，６Ｂ，…６Ｑと、図示しない裏面全体の入射電極とを備えており、入射電極の面積に比し収集電極５の面積が小さいために、検出器１６としての容量が小さく、分解能が高いという特性を有する。このような半導体Ｘ線検出器の初段入力増幅素子として、電界効果型トランジスタ（以下、ＦＥＴという）が使用されている。この際、配線による浮遊容量や寄生インダクタンスの発生を抑制すべく、ＦＥＴを半導体Ｘ線検出器と一体化することが望ましい。
【０００３】
例えば、図６に示すように、半導体Ｘ線検出器のｎ^-型の半導体基板１に対して、ｎ型チャンネル２１、ｐ⁺型のゲート２３、ｎ⁺型のソース２４およびドレイン２５を有する接合型ＦＥＴ２０（以下、ＪＦＥＴという）を形成する。このとき、ｎ^-型半導体基板１とｎ型チャンネル２１とを分離するために、高純度のｎ^-型半導体基板１の一部にIII 族の硼素等を添加してｐ型層２２を形成し、さらにそのｐ型層２２の一部にＶ族の燐、砒素等を添加してｎ型チャンネル２１を形成する。図６においては、ｐ⁺型およびｐ型の層にハッチングを施している。
【０００４】
【発明が解決しようとする課題】
しかし、このように形成したｎ型チャンネルには、III 族とＶ族の２種類の不純物が含まれるため、これが原因となって、ＦＥＴの低雑音性や高速性が劣化し、良好な特性が得られない。
【０００５】
本発明は前記従来の問題に鑑みてなされたもので、半導体Ｘ線検出器と一体化された電界効果型トランジスタにおいて、低雑音性や高速性等の特性が良好なものを提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記目的を達成するために、請求項１の半導体装置は、まず、低濃度電荷の第１導電型の半導体基板の一方の主面に、Ｘ線が入射される第２導電型の入射電極が形成されている。そして、前記半導体基板の他方の主面のほぼ中央部に、前記入射電極に入射したＸ線によって前記半導体基板内に発生した電荷が注入される高濃度電荷の第１導電型の収集電極が形成され、前記他方の主面における前記収集電極から離間した位置に、前記収集電極を囲む閉路を形成する第２導電型の制御層が形成されている。また、前記制御層に設けた窓に、窓の縁から離間した状態で、第２導電型のゲートと、このゲートの両側に位置する高濃度電荷の第１導電型のソースおよびドレインが形成されている。さらに、前記他方の主面に、この主面の周縁から前記制御層を経て前記収集電極に達する抵抗層が形成されている。
【０００７】
請求項１の装置によれば、ＦＥＴの第１導電型例えばｎ型チャンネルには、低濃度電荷のｎ^-型半導体基板に対し１種類のみの不純物を含めば足り、ｎ^-型半導体基板とｎ型チャンネルとは、第２導電型例えばｐ⁺型の制御層に負の電圧を印加して生じる空乏層により電気的に分離できる。このように、チャンネルの不純物濃度を低くできるから、半導体Ｘ線検出器と一体化された電界効果型トランジスタにおいて、低雑音性や高速性等の特性が良好なものが得られる。
【０００８】
請求項２の半導体装置は、請求項１の装置において、前記制御層が前記収集電極と同心の輪状である。請求項２の装置によれば、制御層ひいては半導体装置全体の作製が容易になる等の作用効果がある。
【０００９】
請求項３の半導体装置は、請求項１または２の装置において、前記制御層が複数設けられている。請求項３の装置によれば、半導体Ｘ線検出器としての容量が小さくなり分解能が向上するという作用効果がある。
【００１０】
請求項４の半導体装置は、請求項３の装置において、前記複数の制御層のうち最内方の制御層に前記窓が形成されている。請求項４の装置によれば、半導体Ｘ線検出器からＦＥＴのゲートまでの配線による浮遊容量や寄生インダクタンスを最小限にでき、半導体装置としての特性がいっそう向上するという作用効果がある。
【００１１】
【発明の実施の形態】
以下、本発明の一実施形態の装置を図面にしたがって説明する。まず、この装置の構成について説明する。図１の断面図に示すように、この装置は、円板状のｎ^-型のシリコン半導体基板１の一方の主面１ａに、Ｘ線２が入射されるｐ⁺型の入射電極３が形成されている。そして、半導体基板１の他方の主面１ｂのほぼ中央部に、入射電極３に入射したＸ線２によって半導体基板１内に発生した電子４が注入されるｎ⁺型の収集電極５が形成され、他方の主面１ｂにおける収集電極５から離間した位置に、収集電極５を囲む閉路を形成するｐ⁺型の制御層６Ａ，６Ｂ，…が形成されている。制御層６Ａ，６Ｂ，…は、図３の平面図に示すように、収集電極５と同心の輪状で、複数例えば１７個程度設けられている。ただし、図３においては、簡単のため、５個のみ図示している。
【００１２】
また、図３の中央部の拡大図である図２に示すように、複数の制御層６Ａ，６Ｂ，…のうち最内方の制御層６Ａには、ｎ^-型が露出した窓７が設けられており、この窓７に、窓７の縁から離間した状態で、ｐ⁺型のゲート８と、このゲート８の両側に位置するｎ⁺型のソース９およびドレイン１０とが形成されている。これらゲート８、ソース９およびドレイン１０とその周囲に設けられたｎ型チャンネル１２とで、ＪＦＥＴ１３が構成されている。さらに、図１に示すように、前記他方の主面１ｂに、この主面１ｂの周縁から制御層６Ｑ，…６Ｂ，６Ａを経て収集電極５に達するｐ^-型の抵抗層１１Ｒ，…１１Ｂ，１１Ａが形成されている。本実施形態の装置のうち、窓７とその中に設けられたＪＦＥＴ１３以外の部分により、半導体Ｘ線検出器１６が構成されている。なお、図１、２、３、４においては、ｐ⁺型およびｐ型の層にハッチングを施している。
【００１３】
不純物密度が例えば１０¹²ｃｍ^-3程度である高純度のｎ^-型のシリコン半導体基板１に対し、ｐ⁺型の入射電極３は、硼素等をドープすることにより半導体基板１の一方の主面１ａに形成できる。また、図４に示すように、抵抗層１１Ａ，１１Ｂ，…となるべき部分の平面形状に対応したＳi Ｏ₂のパターン１５Ａ，１５Ｂ，…を半導体基板１の他方の主面１ｂに設定し、その上方から硼素をインプラントすることにより、Ｓi Ｏ₂の下には薄いｐ^-型の抵抗層１１Ａ，１１Ｂ，…が、Ｓi Ｏ₂の無い部分には厚いｐ⁺型の制御層６Ａ，６Ｂ，…が、形成できる。図１のｎ⁺型の収集電極５や、ＪＦＥＴ１３のｎ型チャンネル１２は、半導体基板１にＶ属の不純物をドープすることにより、形成できる。ＪＦＥＴ１３のｎ型チャンネル１２の不純物密度は、例えば１０¹³ｃｍ^-3ないし１０¹⁷ｃｍ^-3程度である。
【００１４】
次に、この装置の動作について説明する。図１に示すように、まず、半導体Ｘ線検出器の収集電極５と、ＪＦＥＴ１３のゲート８を結線し、入射電極３に負の電圧−Ｖ_a例えば−６０Ｖ、最外方の制御層６Ｑに負の電圧−Ｖ_c1例えば−１２０Ｖ、および最内方の制御層６Ａに負の電圧−Ｖ_c2例えば−３０Ｖを印加する。制御層６Ａ，６Ｂ，…は、抵抗層１１Ａ，１１Ｂ，…により直列に連結されているので、最外方の制御層６Ｑから最内方の制御層６Ａに電位分布をもたせることができる。また、最内方の制御層６Ａに印加した−Ｖ_c2により、ＪＦＥＴ１３直下に空乏層１４が形成され、ｎ型チャンネル１２とｎ^-型半導体基板１、つまり、ＪＦＥＴ１３とそれ以外の部分とは、この空乏層１４により電気的に分離される。
【００１５】
ここで、入射電極３にＸ線２が入射すると、半導体基板１内に、その入射Ｘ線エネルギーに応じた数の電子４が発生して、前記印加された逆バイアスにより、収集電極５に注入される。前記空乏層１４による電気的な分離により、ＪＦＥＴ１３には注入されない。図５の等価回路に示すように、収集電極５の電位が下がり、これに結線されたＪＦＥＴ１３のゲート８の電位も下がり、ＪＦＥＴ１３のドレイン電流Ｉ_Dが制御される。こうして、入射Ｘ線エネルギーに応じたドレイン電流Ｉ_Dが得られるので、このドレイン電流Ｉ_Dを測定することにより入射Ｘ線２のＸ線エネルギーが検出される。
【００１６】
このように、本実施形態の装置によれば、ＪＦＥＴ１３のｎ型チャンネル１２には、ｎ^-型半導体基板１に対し１種類のみの不純物を含めば足り、ｎ^-型半導体基板１とｎ型チャンネル１２とは、ｐ⁺型の制御層６Ａに負の電圧を印加して生じる空乏層１４により電気的に分離できる。このように、チャンネル１２の不純物濃度を低くできるから、半導体Ｘ線検出器と一体化された電界効果型トランジスタにおいて、低雑音性や高速性等の特性が良好なものが得られる。また、制御層６Ａ，６Ｂ，…が収集電極５と同心の輪状であるので、制御層６Ａ，６Ｂ，…ひいては半導体装置全体の作製が容易になる。さらに、制御層６Ａ，６Ｂ，…が複数設けられて、抵抗層１１Ａ，１１Ｂ，…により直列に連結されているので電位分布をもたせることができ、収集電極５の面積を小さくできる。したがって、半導体Ｘ線検出器１６としての容量が小さくなり分解能が向上する。さらにまた、最内方の制御層６Ａに、窓７が形成され、その中にＪＦＥＴ１３を構成するので、半導体Ｘ線検出器の収集電極５からＪＦＥＴ１３のゲート８までの配線による浮遊容量や寄生インダクタンスを最小限にでき、半導体装置としての特性がいっそう向上する。
【００１７】
なお、本実施形態の装置においては、高純度ｎ^-型半導体基板１上にｎ型チャンネル１２のＪＦＥＴ１３を形成したが、本発明は、これに限らず、ｐ^-型半導体基板上にｐ型チャンネルのＪＦＥＴを形成してもよく、また、ＦＥＴもＪＦＥＴに限らず、ＭＯＳＦＥＴやＭＥＳＦＥＴでもよい。
【００１８】
【発明の効果】
以上説明したように、本願発明の半導体装置によれば、ＦＥＴの第１導電型例えばｎ型チャンネルには、低濃度電荷のｎ^-型半導体基板に対し１種類のみの不純物を含めば足り、ｎ^-型半導体基板とｎ型チャンネルとは、第２導電型例えばｐ⁺型の制御層に負の電圧を印加して生じる空乏層により電気的に分離できる。したがって、半導体Ｘ線検出器と一体化された電界効果型トランジスタにおいて、低雑音性や高速性等の特性が良好なものが得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す正面断面図である。
【図２】同装置の中央部を示す拡大平面図である。
【図３】同装置を示す平面図である。
【図４】同装置における制御層と抵抗層との同時形成を示す図である。
【図５】同装置の等価回路を示す図である。
【図６】従来の半導体Ｘ線検出器に一体化されたＪＦＥＴを示す正面断面図である。
【符号の説明】
１…半導体基板、１ａ…半導体基板の一方の主面、１ｂ…半導体基板の他方の主面、２…Ｘ線、３…入射電極、４…発生した電荷（電子）、５…収集電極、６…制御層、７…窓、８…ゲート、９…ソース、１０…ドレイン、１１…抵抗層、１２…ｎ型チャンネル、１３…ＪＦＥＴ、１４…空乏層、１５…Ｓi Ｏ₂のパターン。

Claims

低濃度電荷の第１導電型の半導体基板の一方の主面に、Ｘ線が入射される第２導電型の入射電極が形成され、
前記半導体基板の他方の主面のほぼ中央部に、前記入射電極に入射したＸ線によって前記半導体基板内に発生した電荷が注入される高濃度電荷の第１導電型の収集電極が形成され、
前記他方の主面における前記収集電極から離間した位置に、前記収集電極を囲む閉路を形成する第２導電型の制御層が形成され、
前記制御層に設けた窓に、窓の縁から離間した状態で、第２導電型のゲートと、このゲートの両側に位置する高濃度電荷の第１導電型のソースおよびドレインが形成され、
前記他方の主面に、この主面の周縁から前記制御層を経て前記収集電極に達する抵抗層が形成されている半導体装置。
請求項１において、前記制御層が前記収集電極と同心の輪状である半導体装置。
請求項１または２において、前記制御層が複数設けられている半導体装置。
請求項３において、前記複数の制御層のうち最内方の制御層に前記窓が形成されている半導体装置。
請求項１ないし４のいずれかにおいて、第１導電型はｎ型であり、第２導電型はｐ型である半導体装置。