JPH05335532A - 光半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 ホトダイオード内蔵ＩＣにおいて、光の選択
入射を可能にし且つガス抜きを行って遮光膜のふくれ不
良を防止する。 【構成】 ホトダイオード（２１）とＮＰＮトランジス
タ（２２）を形成し、１ｓｔＡｌで電極配線（３８）を
形成する。ポリイミド系樹脂で層間絶縁膜（３９）を形
成し、その上に２ｎｄＡｌを形成する。再びポリイミド
系樹脂で層間絶縁膜（４１）を形成し、その上に３ｒｄ
Ａｌで遮光膜（４２）を形成する。貫通孔（４３）の下
に２ｎｄＡｌで第２の遮光膜（４４）を形成し、その表
面を粗面とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はホトダイオードとバイポ
ーラＩＣとを一体化した光半導体装置に関する。

【０００２】

【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。

【０００３】このような光半導体装置の従来の構造とし
て、例えば特開平１−２０５５６４号公報に記載された
ものが公知である。これを図１１に示す。同図におい
て、（１）はＰ型の半導体基板、（２）はＰ型のエピタ
キシャル層、（３）はＮ型のエピタキシャル層、（４）
はＰ⁺型分離領域、（５）はＮ⁺型拡散領域、（６）はＮ
⁺型埋め込み層、（７）はＰ型ベース領域、（８）はＮ⁺
型エミッタ領域である。ホトダイオード（９）はＰ型エ
ピタキシャル層（２）とＮ型エピタキシャル層（３）と
のＰＮ接合で形成し、Ｎ⁺型拡散領域（５）をカソード
取出し、分離領域（４）をアノード取出しとしたもので
ある。ＮＰＮトランジスタ（１０）はＰ型エピタキシャ
ル層（２）とＮ型エピタキシャル層（３）との境界に埋
め込み層（６）を設け、Ｎ型エピタキシャル層（３）を
コレクタとしたものである。そして、基板（１）からの
オートドープ層（１１）によって加速電界を形成し、空
乏層より深部の領域で発生したキャリアの移動を容易に
したものである。

【０００４】斯る装置は、光信号を受光する必要性か
ら、前記光信号の波長の光が通過できる樹脂にてモール
ドされる。また、ＮＰＮトランジスタ（１０）等の領域
でも光入射によって光生成キャリアが発生し、このキャ
リアが寄生効果や誤動作を招く。そのためＩＣチップに
は、ホトダイオード（９）部分のみに光が照射される手
段を拠す必要がある。

【０００５】上記手段として最も簡便な方法は、多層配
線技術を利用したＡｌ配線層を遮光膜として用いる方法
である。すなわち単層又は多層構造で素子間接続を行っ
た後、ポリイミド系樹脂による層間絶縁膜を介してＩＣ
チップ全面にＡｌ膜を形成し、このＡｌ膜のホトダイオ
ード（９）部分を開口して光入射用の窓としたものであ
る。

【０００６】

【発明が解決しようとする課題】しかしながら、ポリイ
ミド系樹脂の上を一定面積以上の大きさのＡｌ膜で被覆
すると、後のＡｌアロイ工程等の加熱（３００〜４００
℃）によってＡｌ膜がふくれる現象が発生することが知
られている。このふくれは、ポリイミド系樹脂が吸湿性
であることから、樹脂に水分が付着し、その水分が熱処
理によって蒸発することに起因すると考えられている。
そのため、Ａｌ膜で被う場合はある面積毎にガス抜き穴
を設ける必要がある（特公昭５８−４６８５３号に詳し
い）。一方、ガス抜き穴を設ければ当然そこから光が入
射し、不要部で光生成キャリアが生成されて寄生効果、
誤動作の要因になる。

【０００７】

【課題を解決するための手段】本発明は上述した従来の
欠点に鑑み成されたもので、遮光膜（４２）の貫通孔
（４３）の下部に下層配線によって第２の遮光膜（４
４）を形成し、第２の遮光膜（４４）の表面を粗面化す
ることにより、遮光と層間絶縁膜（４１）のガス抜きと
を両立させた構造を提供するものである。

【０００８】

【作用】本発明に依れば、貫通孔（４３）の下に第２の
遮光膜（４４）を設けたので、貫通孔（４３）を通過し
た光は第２の遮光膜（４４）で反射され、基板（２３）
にまで直接達することがない。しかも第２の遮光膜（４
４）の表面を粗面化することで反射光量が低減するの
で、光が第２の遮光膜（４４）の表面と遮光膜（４２）
の裏面とで反射を繰り返す多重反射にて基板（２３）に
達するような光の量をも低減できる。

【０００９】

【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。先ず図８を用いて全体の概略を説明
する。図８はホトダイオード（２１）とＮＰＮトランジ
スタ（２２）とを組み込んだＩＣの断面図である。同図
において、（２３）はＰ型の単結晶シリコン半導体基
板、（２４）は基板（２３）上に気相成長法によりノン
ドープで積層した厚さ１５〜２０μの第１のエピタキシ
ャル層、（２５）は第１のエピタキシャル層（２４）上
に気相成長法によりリン（Ｐ）ドープで積層した厚さ４
〜６μの第２のエピタキシャル層である。基板（２３）
は一般的なバイポーラＩＣのものより不純物濃度が低い
４０〜６０Ω・ｃｍの比抵抗のものを用い、第１のエピ
タキシャル層（２４）はノンドープで積層することによ
り、積層時で１０００Ω・ｃｍ以上、拡散領域を形成す
るための熱処理を与えた後の完成時で２００〜１５００
Ω・ｃｍの比抵抗を有する。第２のエピタキシャル層
（２５）は、リン（Ｐ）を１０ ¹⁵〜１０¹⁶ｃｍ^-3程ドー
プすることにより、０．５〜３．０Ω・ｃｍの比抵抗を
有する。

【００１０】第１と第２のエピタキシャル層（２４）
（２５）は、両者を完全に貫通するＰ ⁺型分離領域（２
６）によってホトダイオード（２１）形成部分とＮＰＮ
トランジスタ（２２）形成部分とに電気的に分離され
る。この分離領域（２６）は、基板（２３）表面から上
下方向に拡散した第１の分離領域（２７）と、第１と第
２のエピタキシャル層（２４）（２５）の境界から上下
方向に拡散した第２の分離領域（２８）と、第２のエピ
タキシャル層（２５）表面から形成した第３の分離領域
（２９）から成り、３者が連結することで第１と第２の
エピタキシャル層（２４）（２５）を島状に分離する。

【００１１】ホトダイオード（２１）部の第２のエピタ
キシャル層（２５）表面には、ホトダイオード（２１）
のカソード取出しとなるＮ⁺型拡散領域（３０）を形成
する。Ｎ⁺型拡散領域（３０）を第１の島領域の略全面
に拡大すると、カソードの取出し直列抵抗を低減でき
る。Ｎ⁺型拡散領域（３０）上の酸化膜は部分的に開口
され、この開口部を覆うようにしてシリコン表面に直に
接触する反射防止膜（３１）を形成する。反射防止膜
（３１）は膜厚４００〜１０００Åのシリコン窒化膜
（ＳｉＮ）と膜厚４０００〜７０００ÅのＳｉＯ₂膜か
ら成る。反射防止膜（３１）の一部は除去され、除去さ
れた部分にコンタクトホールを介してカソード電極（３
２）がＮ⁺型拡散領域（３０）にオーミック接触する。
また、分離領域（２６）をホトダイオード（２１）のア
ノード側低抵抗取出し領域として、アノード電極（３
３）が分離領域（２６）の表面にコンタクトする。

【００１２】ＮＰＮトランジスタ（２２）部の第１と第
２のエピタキシャル層（２４）（２５）の境界部には、
Ｎ⁺型の埋め込み層（３４）が埋め込まれている。埋め
込み層（３４）上方の第２のエピタキシャル層（２５）
表面には、ＮＰＮトランジスタ（２２）のＰ型のベース
領域（３５）、Ｎ⁺型のエミッタ領域（３６）、および
Ｎ⁺型のコレクタコンタクト領域（３７）を形成する。
各拡散領域上には１層目の配線層による電極配線（３
８）がコンタクトホールを介してオーミック接触する。
尚、前記アノード電極（３２）とカソード電極（３３）
は１層目の配線層によるものである。その上にはＰＩＸ
等からなる層間絶縁膜（３９）と２層目の電極配線（４
０）を設ける。電極配線（３８）（３９）が絶縁膜上を
延在することによって各素子を電気接続し、ホトダイオ
ード（２１）が光信号入力部を、ＮＰＮトランジスタ
（２２）が他の素子と共に信号処理回路を構成する。

【００１３】電極配線（４０）上はＰＩＸ（日立化成：
商品名）等のポリイミド系樹脂による膜厚１．０〜２．
０μの層間絶縁膜（４１）が覆い、層間絶縁膜（４１）
上に３層目Ａｌ膜による遮光膜（４２）を形成する。遮
光膜（４２）の上は再度ポリイミド系樹脂から成るジャ
ケット・コートが被覆する。遮光膜（４２）は、ホトダ
イオード（２１）部以外の殆どの領域を覆うと共に、大
体一定間隔でスリット状の貫通孔（４３）が設けられ
る。貫通孔（４３）は１０μ×１０μ程度の大きさを有
し、遮光膜（４２）が３００μ×３００μ以上の面積で
連続することのないように多数箇所に設けられる。

【００１４】遮光膜（４２）の貫通孔（４３）の下部に
は、２層目の電極配線（４０）によって貫通孔（４３）
をふさぐ第２の遮光膜（４４）を形成する。第２の遮光
膜（４４）は、貫通孔（４３）の大きさより大きく６０
μ×７０μ程の大きさに形成され、それは素子間接続を
行う電極配線（４０）の一部であっても、素子間接続に
関与しないダミーの配線であっても良い。

【００１５】第２の遮光膜（４４）の表面は、図１に示
す通り表面に±数百Åの凹凸を形成して粗面とする。粗
面化は、Ａｌ−Ｓｉを堆積しパターニングして２ｎｄＡ
ｌによる電極配線（４０）を形成した後、ウェハをＳｉ
Ｏ₂エッチャント（ＨＦ＋ＮＨ₄Ｆ＋ＣＨ₃ＯＯＨ）に浸
すことにより行なわれる。堆積した後粗面化処理を行
い、その後にパターニングを行うような順序でも可能で
ある。１ｓｔＡｌによる電極配線（３８）と遮光膜（４
２）の表面は粗面化していない。

【００１６】そして、ホトダイオード（２１）上の層間
絶縁膜（３９）（４１）と遮光膜（４２）、およびジャ
ケット・コートが光入射のために除去され、全体のチッ
プはシリコン酸化膜と同等の光屈折率を有し且つ光信号
の波長の光を通過するようなエポキシ系樹脂にてモール
ドされる。斯る構成によれば、貫通孔（４３）を設ける
ことによってポリイミド樹脂で発生したガスを排気でき
るので、遮光膜（４２）のふくれ現象を防止できる。と
同時に、第２の遮光膜（４４）によって貫通孔（４３）
をふさぐような形状としたので、貫通孔（４３）を通過
した光は第２の遮光膜（４４）の表面で反射され、基板
（２３）に直接達することがない。

【００１７】第２の遮光膜（４４）の表面で反射した光
は、大部分が再度貫通孔（４３）を通って外部に出る。
反射した光のうち、一部は図１の矢印で示すように遮光
膜（４２）の裏面で再度反射し、これを数回繰り返して
（多重反射）基板（２３）側に入射される。このような
光に対しては、第２の遮光膜（４４）の表面を粗面化す
ることによって反射率が低下し、基板（２３）に達する
までには光の強度が相当弱くなる。

【００１８】図２に、粗面化処理の処理時間と反射率と
の関係を、８２０ｎｍ，８５０ｎｍ，および８８０ｎｍ
の３つの波長の光に関して実験した結果を示す。全ての
波長共、３０〜６０秒の処理を行うことによって、反射
率を３０％以上低下させることができる。従って、前記
多重反射によって基板（２３）側に入射する光の強度を
弱め、余分な光生成キャリアの発生を抑えて誤動作を防
止する。

【００１９】

【発明の効果】以上に説明した通り、本発明によればポ
リイミド樹脂によって層間接続を行い、ホトダイオード
部以外の領域を遮光膜（４２）で被覆した光半導体装置
において、ガス抜きと余分な光の遮光を同時に行うこと
のできる有益なものである。しかも、第２の遮光膜（４
４）の表面を粗面化することによって、多重反射によっ
て基板（２３）側に入射される光の強さ（光量）をも低
減することができ、余分な光入射に起因する誤動作を防
止できるものである。

【図面の簡単な説明】

【図１】本発明を説明するための断面図である。

【図２】処理時間と反射率の関係を示す図である。

【図３】本発明を説明するための断面図である。

【図４】従来例を説明するための断面図である。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 同一基板上に光信号入力用のホトダイオ
   ードと信号処理回路用のトランジスタとを形成し、前記
   ホトダイオードの領域を除く領域を遮光膜で覆い、前記
   遮光膜より下層の配線層で前記トランジスタを結線する
   と共に、前記遮光膜と前記配線層との間をポリイミド系
   の絶縁膜で層間絶縁した光半導体装置において、 前記遮光膜に貫通孔を多数設け、該貫通孔の下には下層
   の配線層で第２の遮光膜を形成し、 前記遮光膜の表面を粗面化したことを特徴とする光半導
   体装置。
2. 【請求項２】 前記遮光膜と前記下層の配線層はＡｌ又
   はＡｌ−Ｓｉであることを特徴とする請求項１記載の光
   半導体装置。
3. 【請求項３】 前記第２の遮光膜は回路素子間の結線を
   行う電極配線であることを特徴とする請求項１記載の光
   半導体装置。
4. 【請求項４】 前記第２の遮光膜はダミーの電極配線で
   あることを特徴とする請求項１記載の光半導体装置。