JP2006253422A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2006253422A
JP2006253422A JP2005068208A JP2005068208A JP2006253422A JP 2006253422 A JP2006253422 A JP 2006253422A JP 2005068208 A JP2005068208 A JP 2005068208A JP 2005068208 A JP2005068208 A JP 2005068208A JP 2006253422 A JP2006253422 A JP 2006253422A
Authority
JP
Japan
Prior art keywords
pad electrode
state imaging
imaging device
multilayer wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005068208A
Other languages
English (en)
Other versions
JP4904702B2 (ja
Inventor
Ikuo Yoshihara
郁夫 吉原
Masato Miyatani
真人 宮谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005068208A priority Critical patent/JP4904702B2/ja
Publication of JP2006253422A publication Critical patent/JP2006253422A/ja
Application granted granted Critical
Publication of JP4904702B2 publication Critical patent/JP4904702B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 ＣＭＯＳ固体撮像装置において、多層配線の膜厚を薄くしても、パッド電極に対するボンディング強度を増し、信頼性の向上を図る。
【解決手段】 光電変換素子３３及びトランジスタ３８からなる画素２２と、この画素２２に接続される多層配線３６とを有し、多層配線３６に接続されたパッド電極２５が積層膜（３６２′、３６３′）により形成されて成る。
【選択図】 図２

Description

本発明は、ＣＭＯＳ型の固体撮像装置、特にそのパッド電極の構成に関する。
ＣＭＯＳ型固体撮像素子を撮像手段として用いた固体撮像装置が、ビデオカメラ、デジタルスチルカメラ、内視鏡など広い分野において応用されている。この固体撮像装置は、半導体チップからなる固体撮像素子の受光面に入射された光を電気信号に変換して出力する半導体装置の一種である。
図３に、従来のＣＭＯＳ固体撮像装置の概略構成を示す。このＣＭＯＳ固体撮像装置１は、半導体基板２に素子分離用の選択酸化層（ＬＯＣＯＳ）３で区画された各単位画素領域に受光センサ部となる光電変換素子４及び複数のＭＯＳトランジスタが形成され、半導体基板２上に層間絶縁膜５〔５１、５２、５３〕を介して多層配線６〔６１、６２、６３〕が形成される。さらに、平坦化されたパッシベーション膜７の直上にオンチップカラーフィルタ８と光電変換素子４上に入射光を集光させるためのオンチップマイクロレンズ９が形成される。
光電変換素子４はフォトダイオードで形成される。この例ではｐ型半導体基板２あるいはｎ型半導体基板２の場合がｐ型ウェル領域に、ｎ型半導体領域を形成して光電変換素子４が構成される。光電変換素子４を構成するｎ型半導体領域上には暗電流を抑制するためのｐ型アキュムレーション層１０が形成される。複数のＭＯＳトランジスタのうち、信号電荷を読み出す転送トランジスタ１１が光電変換素子４に接続される。転送トランジスタ１１は、ｎ型半導体領域１２とｎ型の光電変換素子４間にゲート絶縁膜を介してトランスファゲート電極１３を形成して構成される。
層間絶縁膜５〔５１〜５３〕は例えばシリコン酸化（ＳｉＯ2 ）膜で形成される。また、多層配線６〔６１〜６３〕は例えばアルミニウム（Ａｌ）膜で形成され、各層の配線６間がタングステン（Ｗ）プラグ１５を介して接続される。オンチップカラーフィルタ８は、例えば赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の３色のフィルタ成分から成る。
一方、撮像領域の周辺には、多層配線６に接続するパッド電極６３′が形成され、このパッド電極６３′に金属細線１６がワイヤボンディングされる。パッド電極６３′は多層配線６の最上層の配線６３と同じ金属膜で形成される。
ＣＭＯＳ固体撮像装置におけるパッド電極の例は特許文献１に開示されている。
特開平１０−３２１８２８号公報 特開２００１−３３９０５９号公報
ところで、ＣＭＯＳ固体撮像装置においては、受光側に多層配線６が形成されるので、多層配線６による入射光の蹴られを抑制するために、多層配線６の各配線６１〜６３の膜厚を極力薄くして形成することが望まれる。多層配線の各膜厚を薄く形成した場合、パッド電極６３′の膜厚も薄くなるので、機械的な強度が不足して、ボンディング強度が弱くなる。特に特許文献２の図５、図６に記載されているように、オンチップレンズの加工とパッド電極開口を同時に行うプロセスにおいて、例えパッド電極上にバッファ材料（特許文献２の図６のバッファ材料２８参照）を形成しても、パッド電極の膜厚が薄い場合は、パッドの膜べりが顕著であり、２００ｎｍ以下になってしまう。
本発明は、上述の点に鑑み、多層配線の膜厚を薄くしてもパッド電極に対するボンディング強度を増し、信頼性の向上を図った固体撮像装置を提供するものである。
本発明に係る固体撮像装置は、光電変換素子及びトランジスタからなる画素と、この画素に接続される多層配線とを有し、多層配線に接続されたパッド電極が積層膜により形成されて成ることを特徴とする。
パッド電極が積層膜で形成されるので、パッド電極の膜厚が厚くなり、ボンディング強度が増す。また、パッド電極が厚くなるので、ワイヤボンディンしたときに強く押圧してもパッド電極を貫通することがなく、パッド電極不良も生じない。多層配線の各配線は、薄い膜厚を維持することができる。
本発明に係る固体撮像装置によれば、多層配線の膜厚を薄く維持しながら、パッド電極にワイヤボンディングしたときのボンディング強度が増し、またパッド電極不良も生じないので、固体撮像装置の信頼性を向上することができる。
以下、図面を参照して本発明の実施の形態を説明する。
図１及び図２に、本発明に係るＣＭＯＳ型の固体撮像装置の一実施の形態を示す。図１はＣＭＯＳ固体撮像装置の全体の概略である。本実施の形態に係るＣＭＯＳ固体撮像装置２１は、図１に示すように、受光センサ部となる光電変換素子、すなわちフォトダイオードと複数のＭＯＳトランジスタで構成された単位画素２２が複数個２次元マトリックス状配列されてなる画素領域（すなわち撮像領域）２３と、この画素領域２３の周辺に形成されたＣＭＯＳロジック回路等による周辺回路２４とを有し、さらに周辺部にパッド電極２５を有して構成される。
単位画素２２を構成するＭＯＳトランジスタは、その数が画素の構成に応じて異なり、例えばフォトダイオードの信号電荷を読み出す転送トランジスタと、読み出された信号電荷をリセットするリセットトランジスタと、読み出した信号電荷を増幅するアンプトランジスタとの３つのトランジスタで形成することができる。本例では、この３つのトランジスタと１つのフォトダイオードで単位画素２２を構成している。
図２は、図１の画素領域２３の一部とパッド電極２５に対応した断面構造を示す。本実施の形態のＣＭＯＳ固体撮像装置２１では、半導体基板３１に素子分離用の選択酸化層（ＬＯＣＯＳ）３２で区画された各単位画素領域に受光センサ部となるフォトダイオード３３及び複数のＭＯＳトランジスタが形成され、半導体基板３１上に層間絶縁膜３５〔３５１、３５２、３５３〕を介して多層配線３６〔３６１、３６２、３６３〕が形成される。さらに、平坦化されたパッシベーション膜３７の直上にオンチップカラーフィルタ４６とフォトダイオード３３に入射光を集光させるためのオンチップマイクロレンズ４７が形成される。
本例ではｐ型半導体基板３１あるいはｎ型半導体基板３１の場合はｐ型ウェル領域に、ｎ型半導体領域を形成してフォトダイオード３３が構成される。フォトダイオード３３を構成するｎ型半導体領域上には暗電流を抑制するためのｐ型アキュムレーション層３７が形成される。複数のＭＯＳトランジスタのうち、信号電荷を読み出す転送トランジスタ３８がフォトダイオード３３に接続される。転送トランジスタ３８は、ｎ型半導体領域３９とｎ型のフォトダイオード３３間にゲート絶縁膜を介してトランスファゲート電極４０を形成して構成される。
層間絶縁膜３５〔３５１〜３５３〕は例えばシリコン酸化（ＳｉＯ2 ）膜で形成される。また、多層配線３６〔３６１〜３６３〕は例えばアルミニウム（Ａｌ）膜で形成され、各層の配線３６間がタングステン（Ｗ）プラグ４２を介して接続される。オンチップカラーフィルタ４６は、例えば赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の３色のフィルタ成分から構成することができる。なお、カラーフィルタ４６は、その配列や色の種類（原色系、補色系）を特定のものに限られない。
一方、パッド電極２５は積層膜で形成される。本例では、多層配線３６に接続されるパッド電極２５が多層配線３６のうちの、複数層の配線による積層膜で形成される。より詳しくは、多層配線３６における２層目の配線３６２と同時に形成する２層目アルミニウム膜３６２′と、３層目の配線３６３と同時の形成する３層目アルミニウム膜３６３′との２層膜で形成される。そして、このパッド電極２５に金属細線４５がワイヤボンディングされる。
すなわち、アルミニウム膜による２層目の配線３６２を形成するとき、同時に２層目の配線３６２とは独立のパッド電極の一部となる２層目アルミニウム膜３６２′を形成する。次いで、層間絶縁膜３５３を形成した後、この層間絶縁膜３５３に２層目アルミニウム膜３６２′が臨むようにパッド電極の大きさに対応した開口（タングステン（Ｗ）プラグ４２のビアホールの開口よりも十分広い）４３を形成する。次いで、アルミニウム膜による３層目の配線３６３を形成するときに、同時に同じアルミニウム膜で開口４３を含んで２層目アルミニウム膜３６２′に接続するようにパッド電極の一部となる３層目アルミニウム膜３６３′を形成する。次いで、平坦化されたパッシベーション膜３７を形成した後、パッシベーション膜３７を選択的にエッチング除去して３層目アルミニウム膜３６３′が露出するように、実質的にパッド電極の大きさに対応した開口４４を形成する。このようにして、２層のアルミニウム膜３６２′及び３６３′を積層してなるパッド電極２５が形成される。
積層膜によるパッド電極２５の合計の膜厚ｔ１は、４００ｎｍ〜１２００ｎｍの範囲に設定することができる。４００ｎｍ未満であると十分なボンディング強度が得られない。１２００ｎｍを越えると、ボンディング強度は十分得られるも、２層目の配線３６２及び３層目の配線３６３の膜厚が大きくなり、入射光が蹴られるという悪影響が生じ易くなり好ましくない。
ワイヤボンディング時のボンディング温度は、９０℃〜２００℃の範囲がよい。好ましくは１５０℃とすることができる。９０℃未満であると金属細線４５がパッド電極２５に接合し難い。２００℃を越えるとカラーフィルタ４６やマイクロレンズ４７等の有機材の耐熱温度を越えてしまい好ましくない。
上例では、パッド電極２５を多層配線のうちの、２層目の配線３６２及び３層目の配線３６３の２層膜で形成したが、膜層数は２層に限ることがなく、必要に応じて多層配線のうちの、２層以上の配線で形成することができる。例えば図２の例で１層目、２層目、３層目の配線３６１、３６２、３６３に対応した３層膜のアルミニウム膜でパッド電極２５を形成することができる。
さらには、３層目の配線３６３上に別途アルミニウム膜を形成した積層膜でパッド電極を形成することも可能である。
上述の本実施の形態に係るＣＭＯＳ固体撮像装置２１によれば、パッド電極２５を多層配線３６のうちの、複数層の配線に対応したアルミニウム膜による積層膜で形成したことにより、画素領域２３での多層配線３６の各配線の膜厚を薄くして入射光の蹴られを抑制しつつ、パッド電極２５の膜厚を大きくすることができる。このため、ワイヤボンディング時のボンディング強度が十分に得られ、信頼性の高いＣＭＯＳ固体撮像装置を提供することができる。
パッド電極２５は、多層配線３６を利用した積層膜で形成するので、製造工程を増やさずに形成することができる。
パッド電極２５の合計の膜厚ｔ１を４００ｎｍ〜１２００ｎｍとすることにより、画素領域２３での多層配線３６の各配線の膜厚を薄くし、同時にボンディング強度を十分に得ることができる。
また、パッド電極２５に対して金属細線４５を、９０℃〜２００℃のボンディング温度でワイヤボンディングすることにより、金属細線４５のパッド電極２５への接合を十分し、且つカラーフィルタ４６。マイクロレンズ４７にダメージを与えることがない。
本発明に係る固体撮像装置の一実施の形態を示す概略構成図である。 図１の画素領域の一部及びパッド電極の部分を示す断面図である。 従来の固体撮像装置の画素領域の一部及びパッド電極の部分を示す断面図である。
符号の説明
２１・・ＣＭＯＳ固体撮像装置、２２・・単位画素、２４・・周辺回路、２５・・パッド電極、３１・・半導体基板、３２・・素子分離領域、３３・・光電変換素子（フォトダイオード）、３５〔３５１、３５２、３５３〕・・層間絶縁膜、３６〔３６１、３６２、３６３〕・・多層配線、３６２′、３６３′・・アルミニウム膜、３７・・パッシベーション膜、３８・・トランジスタ、４５・・金属細線、４６・・カラーフィルタ、４７・・マイクロレンズ

Claims (4)

  1. 光電変換素子及びトランジスタからなる画素と、
    該画素に接続される多層配線とを有し、
    前記多層配線に接続されたパッド電極が積層膜により形成されて成る
    ことを特徴とする固体撮像装置。
  2. 前記パッド電極が多層配線のうちの、複数層の配線による積層膜で形成されて成る
    ことを特徴とする請求項１記載の固体撮像装置。
  3. 前記パッド電極の合計の膜厚が４００ｎｍ〜１２００ｎｍである
    ことを特徴とする請求項１記載の固体撮像装置。
  4. 前記パッド電極に金属細線が９０℃〜２００℃のボンディング温度でワイヤボンディングされて成る
    ことを特徴とする請求項１記載の固体撮像装置。
JP2005068208A 2005-03-10 2005-03-10 固体撮像装置 Expired - Fee Related JP4904702B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005068208A JP4904702B2 (ja) 2005-03-10 2005-03-10 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005068208A JP4904702B2 (ja) 2005-03-10 2005-03-10 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2006253422A true JP2006253422A (ja) 2006-09-21
JP4904702B2 JP4904702B2 (ja) 2012-03-28

Family

ID=37093580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005068208A Expired - Fee Related JP4904702B2 (ja) 2005-03-10 2005-03-10 固体撮像装置

Country Status (1)

Country Link
JP (1) JP4904702B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745896B2 (en) 2007-05-17 2010-06-29 Dongbu Hitek Co., Ltd. Image sensor and method of manufacturing the same
US7755158B2 (en) 2007-06-12 2010-07-13 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing thereof
JP2011035399A (ja) * 2009-07-29 2011-02-17 Taiwan Semiconductor Manufacturing Co Ltd ＡｌＣｕプロセスのＣＭＯＳイメージセンサーの大ビアボンディングパッドのアプリケーション
JP2012174951A (ja) * 2011-02-23 2012-09-10 Sony Corp 半導体装置の製造方法、半導体装置、および電子機器
US8680635B2 (en) 2009-07-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process
JP2015103598A (ja) * 2013-11-22 2015-06-04 富士フイルム株式会社 有機機能層付き基板およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163868A (ja) * 1992-09-28 1994-06-10 Sanyo Electric Co Ltd ホトダイオード内蔵半導体装置
JP2001094085A (ja) * 1999-09-21 2001-04-06 Nec Corp 固体撮像装置及びその製造方法
JP2001196415A (ja) * 2000-01-14 2001-07-19 Sharp Corp 半導体装置および半導体装置の製造方法
JP2003264281A (ja) * 2002-03-11 2003-09-19 Sony Corp 固体撮像素子及びその製造方法
JP2003273341A (ja) * 2002-03-14 2003-09-26 Tobu Denshi Kk イメージセンサ用半導体素子の製造方法
JP2005012189A (ja) * 2003-05-28 2005-01-13 Canon Inc 光電変換装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163868A (ja) * 1992-09-28 1994-06-10 Sanyo Electric Co Ltd ホトダイオード内蔵半導体装置
JP2001094085A (ja) * 1999-09-21 2001-04-06 Nec Corp 固体撮像装置及びその製造方法
JP2001196415A (ja) * 2000-01-14 2001-07-19 Sharp Corp 半導体装置および半導体装置の製造方法
JP2003264281A (ja) * 2002-03-11 2003-09-19 Sony Corp 固体撮像素子及びその製造方法
JP2003273341A (ja) * 2002-03-14 2003-09-26 Tobu Denshi Kk イメージセンサ用半導体素子の製造方法
JP2005012189A (ja) * 2003-05-28 2005-01-13 Canon Inc 光電変換装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745896B2 (en) 2007-05-17 2010-06-29 Dongbu Hitek Co., Ltd. Image sensor and method of manufacturing the same
US7755158B2 (en) 2007-06-12 2010-07-13 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing thereof
JP2011035399A (ja) * 2009-07-29 2011-02-17 Taiwan Semiconductor Manufacturing Co Ltd ＡｌＣｕプロセスのＣＭＯＳイメージセンサーの大ビアボンディングパッドのアプリケーション
US8502335B2 (en) 2009-07-29 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AlCu Process
US8680635B2 (en) 2009-07-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process
JP2012174951A (ja) * 2011-02-23 2012-09-10 Sony Corp 半導体装置の製造方法、半導体装置、および電子機器
US8786089B2 (en) 2011-02-23 2014-07-22 Sony Corporation Manufacturing method of semiconductor device, semiconductor device and electronic apparatus
US9099534B2 (en) 2011-02-23 2015-08-04 Sony Corporation Manufacturing method of semiconductor device, semiconductor device and electronic apparatus
JP2015103598A (ja) * 2013-11-22 2015-06-04 富士フイルム株式会社 有機機能層付き基板およびその製造方法

Also Published As

Publication number Publication date
JP4904702B2 (ja) 2012-03-28

Similar Documents

Publication Publication Date Title
JP5489705B2 (ja) 固体撮像装置および撮像システム
US10002897B2 (en) Solid-state imaging device, method of manufacturing a solid-state imaging device, and electronic apparatus
JP5553693B2 (ja) 固体撮像装置及び撮像システム
JP5532867B2 (ja) 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置
TWI706550B (zh) 固體攝像裝置及其製造方法、及電子機器
KR100660714B1 (ko) 백사이드 조명 구조의 씨모스 이미지 센서 및 그의 제조방법
JP5442394B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP5308616B2 (ja) 受光領域が拡張されたイメージセンサ及びその製造方法
TWI595638B (zh) 半導體裝置，固態成像裝置及電子設備
JP5501379B2 (ja) 固体撮像装置および撮像システム
JP5517800B2 (ja) 固体撮像装置用の部材および固体撮像装置の製造方法
JP6912922B2 (ja) 固体撮像素子
JP5306123B2 (ja) 裏面照射型固体撮像装置
JP4915107B2 (ja) 固体撮像装置および固体撮像装置の製造方法
JP6774393B2 (ja) 固体撮像装置、及び、電子機器
JP5784167B2 (ja) 固体撮像装置の製造方法
JP2012033894A (ja) 固体撮像装置
KR20140133814A (ko) 촬상 소자, 제조 장치 및 방법, 및, 촬상 장치
JP5915636B2 (ja) 半導体装置とその製造方法
JP2006229022A (ja) 光電変換膜積層型固体撮像素子
JP4904702B2 (ja) 固体撮像装置
JP2017120939A (ja) 固体撮像装置
JP2023055816A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2008047667A (ja) 固体撮像素子及びその製造方法並びに固体撮像素子用半導体ウェハ
JP5087888B2 (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111012

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees