JP2008047667A - 固体撮像素子及びその製造方法並びに固体撮像素子用半導体ウェハ - Google Patents
固体撮像素子及びその製造方法並びに固体撮像素子用半導体ウェハ Download PDFInfo
- Publication number
- JP2008047667A JP2008047667A JP2006221054A JP2006221054A JP2008047667A JP 2008047667 A JP2008047667 A JP 2008047667A JP 2006221054 A JP2006221054 A JP 2006221054A JP 2006221054 A JP2006221054 A JP 2006221054A JP 2008047667 A JP2008047667 A JP 2008047667A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- state imaging
- material layer
- partial region
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】固体撮像素子の製造コストの増大を抑制し、しかも、電気特性不良や接合剥離不良を防止する。
【解決手段】複数の半導体素子が形成された半導体基板の上に無機材料層8a,8bが形成され、無機材料層8bの上に有機材料層16が形成され、無機材料層8a,8b内に半導体素子に接続される複数の電極パッド4が形成される固体撮像素子の製造方法において、複数の電極パッド4の各々の表面をそれぞれ第1部分領域,第2部分領域に分け、無機材料層8bの形成後に第1部分領域に達する第1開口21を開け露出した電極パッド4を用いて半導体素子のプローブ検査を行い、該検査後に有機材料層16を形成し、有機材料層16の形成後に第2部分領域に達する第2開口22を開けて電極パッド4に外部接続を行う。
【選択図】図1
【解決手段】複数の半導体素子が形成された半導体基板の上に無機材料層8a,8bが形成され、無機材料層8bの上に有機材料層16が形成され、無機材料層8a,8b内に半導体素子に接続される複数の電極パッド4が形成される固体撮像素子の製造方法において、複数の電極パッド4の各々の表面をそれぞれ第1部分領域,第2部分領域に分け、無機材料層8bの形成後に第1部分領域に達する第1開口21を開け露出した電極パッド4を用いて半導体素子のプローブ検査を行い、該検査後に有機材料層16を形成し、有機材料層16の形成後に第2部分領域に達する第2開口22を開けて電極パッド4に外部接続を行う。
【選択図】図1
Description
本発明はCCDイメージセンサやCMOSイメージセンサ等の固体撮像素子に係り、特に、電極パッドの良好なワイヤボンディングが可能でしかも製造コストの低コスト化が可能な固体撮像素子及びその製造方法並びに固体撮像素子用半導体ウェハに関する。
固体撮像素子を製造する場合、図3に示す様に、1枚の半導体ウェハ1上に多数個(図示の例では52個)の固体撮像素子2を製造し、その後、スクライブライン3をダイシングして個々の固体撮像素子2を個片化する。
図4は、図3に示す固体撮像素子2の4チップ分の概略平面図である。個々の固体撮像素子2は夫々矩形形状を成し、周辺部に、電極パッド4が形成されている。図5は、図4のV―V線断面模式図である。
図示する例の固体撮像素子はCCD型であり、半導体基板1に光電変換素子部を構成するN型不純物領域6(1つのみ図示)や信号読出素子となる垂直電荷転送路を構成する図示しない埋め込みチャネルが形成され、埋め込みチャネルの上に転送電極膜7がポリシリコン膜で形成される。
半導体基板1の表面にはSiN等の保護膜8が積層され、この保護膜8内に電極パッド4がアルミニウム等で形成される。この電極パッド4の上には、ワイヤボンディングするための開口10が設けられる。
固体撮像素子2は、メモリやCPU等の他の半導体素子と異なり、フォトダイオードや垂直電荷転送路等が形成された半導体素子チップの保護膜8上に、更に、それぞれ有機材料でなるカラーフィルタ層11,平坦化層12,マイクロレンズ層13等が積層される。
尚、従来技術の電極パッドに関連するものとして、例えば下記特許文献1がある。
固体撮像素子2は、図5に示される様に、半導体基板1上に無機材料層15(保護膜8)が積層され、更にその上に、有機材料層16(カラーフィルタ層11,平坦化層12,マイクロレンズ層13)が積層され、電極パッド4は、無機材料層15内に設けられる。
電極パッド4の表面を外部に露出するために、保護膜8に開口10が設けられる。保護膜8上に有機材料層16を積層した後に、電極パッド4上の無機材料層15及び有機材料層16を一緒にエッチングして開口10を開ければ、電極パッド4の清浄な表面を外部に露出することができ、良好なワイヤボンディングが可能となる。
しかし、有機材料層16まで積層してからでないと開口10を開けられないのであれば、有機材料層16を積層する前に、半導体基板1上に形成した素子性能のプローブ検査を行うことができない。つまり、無機材料層15の積層工程までに不良品が形成されていた場合、それ以後の有機材料層16の積層工程は無駄となり、固体撮像素子2の製造コストが増大してしまう。
そこで通常は、無機材料層15の積層工程が終了した後に、開口10を開けてプローブ検査を行い、その後に、有機材料層16の積層工程を行う。そして、電極パッド4上の有機材料層16のエッチング(通常は、有機材料層11,12,13を夫々積層する毎にエッチングを行う。)を行って電極パッド4の表面を外部に露出することになる。
しかし、この場合、エッチングによる有機物残渣が電極パッド4の表面上に残ってしまい、これがワイヤボンドの接合不良の原因となり、電気特性不良や接合剥離不良を引き起こすという問題がある。
本発明の目的は、製造コストの増大を抑制し、しかも、電気特性不良や接合剥離不良を防止することができる固体撮像素子及びその製造方法並びに固体撮像素子用半導体ウェハを提供することにある。
本発明の固体撮像素子の製造方法は、複数の半導体素子が形成された半導体基板の上に無機材料層が形成され、該無機材料層の上に有機材料層が形成され、前記無機材料層内に前記半導体素子に接続される複数の電極パッドが形成される固体撮像素子の製造方法において、複数の前記電極パッドの各々の表面をそれぞれ第1部分領域,第2部分領域に分け、前記無機材料層の形成後に前記第1部分領域に達する第1開口を開け露出した前記電極パッドを用いて前記半導体素子の検査を行い、該検査後に前記有機材料層を形成し、該有機材料層の形成後に前記第2部分領域に達する第2開口を開けて前記電極パッドに外部接続を行うことを特徴とする。
本発明の固体撮像素子の製造方法は、前記第1部分領域と前記第2部分領域とが隣接して個々の電極パッドに設けられることを特徴とする。
本発明の固体撮像素子の製造方法は、前記第1部分領域が外側に前記第2部分領域が内側に設けられたことを特徴とする。
本発明の固体撮像素子の製造方法は、前記固体撮像素子が半導体ウェハ上に複数個形成され、前記有機材料層の形成後にスクライブラインに沿ってダイシングされて個々の固体撮像素子が個片化される固体撮像素子の製造方法において、前記第1部分領域が前記スクライブライン上に設けられることを特徴とする。
本発明の固体撮像素子の製造方法は、前記第2開口は前記第1開口と離間した位置に設けられることを特徴とする。
本発明の固体撮像素子は、上記のいずれかに記載の固体撮像素子の製造方法で製造されたことを特徴とする。
本発明の固体撮像素子用半導体ウェハは、固体撮像素子の各々が、半導体基板に形成された複数の光電変換素子及び信号読出素子(以下、両者を半導体素子という。)と、該半導体基板上に形成された無機材料層と、該無機材料層内に設けられ前記半導体素子に接続される複数の電極パッドとを備え、複数の前記固体撮像素子が隣接して形成され前記無機材料層の上に有機材料層が形成された後にスクライブラインに沿ってダイシングされることで前記固体撮像素子が個片化される固体撮像素子用半導体ウェハであって、複数の前記電極パッドの各々の表面がそれぞれ第1部分領域,第2部分領域に分けられ、前記無機材料層の形成後に前記第1部分領域に達する開口が開けられたことを特徴とする。
本発明の固体撮像素子用半導体ウェハは、個々の前記電極パッドの前記第1部分領域が前記第2部分領域に隣接して設けられたことを特徴とする。
本発明の固体撮像素子用半導体ウェハは、前記第1部分領域が隣接固体撮像素子側に設けられることを特徴とする。
本発明の固体撮像素子用半導体ウェハは、前記第1部分領域が前記スクライブライン上に設けられたことを特徴とする。
本発明によれば、固体撮像素子の電極パッドを少なくとも2領域に分割し、一方の領域を用いて検査を行い、他方の領域で外部接続を行うため、製造コストの増大が抑制され、しかも、電気特性不良や接合剥離不良を防止することが可能となる。
以下、本発明の一実施形態について、図面を参照して説明する。
図1は、本発明の一実施形態に係る固体撮像素子における図5の電極パッド4部分の製造工程図である。本実施形態の固体撮像素子では、先ず図1(a)に示す様に、半導体基板1の表面に、SiN等の無機材料でなる保護膜8aを積層する。そして、その後、アルミニウム等で電極パッド4を積層し、更にその上を無機材料でなる保護膜8bで覆う。
この図1(a)に示す状態では、図5に示すN領域6や転送電極膜7(CCD型イメージセンサの場合。CMOS型イメージセンサの場合には、信号読出素子はMOSトランジスタ回路となる。)も形成されているため、次に、図1(b)に示す様に、電極パッド4の隣接固体撮像素子側に偏奇した一部箇所(以下、甲領域という。)の表面上にある保護膜8bをエッチングして第1開口21を開け、電極パッド4の一部表面を露出させる。これにより、半導体基板1に形成された素子のプローブ検査が可能となる。
プローブ検査が終わった後は、図1(c)に示す様に、保護膜8bの上に、有機材料層16(図5に示すカラーフィルタ層11,平坦化層12,マイクロレンズ層13)を積層する。
例えばカラーフィルタ層11の形成工程では、R(赤)カラーフィルタ層を積層した後にエッチングを行ってR画素上のRカラーフィルタ層だけを残し、次にG(緑)カラーフィルタ層を積層した後にまたエッチングを行ってG画素上にだけGカラーフィルタ層を残し、最後にB(青)カラーフィルタ層を積層した後にB画素上だけにBカラーフィルタ層を残すという工程を行うが、各エッチングは、電極パッド4上では、保護膜8bの表面までとし、保護膜8bが全てエッチングされてしまうことがないように行う。
有機材料層16の形成工程が終わると、次に、図1(d)に示す様に、電極パッド4の自身固体撮像素子2の撮像領域側に偏奇した一部箇所(甲領域と重複しない箇所:以下、乙領域という。)の表面上にある保護膜8bがエッチングされる様にその上の有機材料層16を含めてエッチング処理を行って第2開口22を開け、電極パッド4の表面を露出する。
この場合、好適には、第1開口21と第2開口22とが若干離間する位置、即ち、電極パッド4表面において第2開口22の全周が保護膜8bで囲まれる位置に第2開口22を開ける。
最後に、スクライブライン上をダイシングすることで、固体撮像素子2を個片化する。本実施形態の場合、図2に示す様に、スクライブライン3の内側に入る様に、各電極パッド4の上記甲領域を設けているため、電極パッド4のうち、図1(b)の工程でプローブ検査用に表面が露出された甲領域が全て削られる。
以上述べた様に、本実施形態によれば、電極パッド4の表面領域を甲,乙の2領域に分け、最初に甲領域の表面だけ露出させてプローブ検査を行い、乙領域はワイヤボンディング等の外部接続用としたため、有機材料層の積層工程前にプローブ検査で特性確認や不良品排除が可能となり、また、良好な電気接続も可能になる。
本実施形態では、1つの1つの電極パッド4を2領域に分けるため、パッド面積の増大を最小限に抑制することが可能となる。また、甲領域を外側(隣接固体撮像素子側)、乙領域を自身の撮像領域側とすることで、プローブ検査時のパッド削れ屑などが撮像領域(感光領域)に付着する事態を回避でき、歩留まり低下を抑制することが可能となる。
更に本実施形態では、固体撮像素子が個片化されたとき消失してしまうスクライブライン上に電極パッドの甲領域を設けてスクライブラインを有効利用するため、チップ面積を増大させることなく、プローブ検査と良好な外部接続とを両立させることができる。
この様に、各電極パッドの表面を夫々甲,乙の2領域に分け、無機材料層15の積層工程までの検査を甲領域だけで行える様にしたため、固体撮像素子の製造工程を、有機材料を用いない半導体基板上への素子形成及び無機材料層15の積層工程までの無機材料工程と、プローブ検査後に行う有機材料層積層工程の有機材料工程とに2分でき、無機材料工程と有機材料工程とを別々の場所で行うことが可能となる。これにより、無機材料工程で使用する製造装置を、有機材料で汚損する虞がなくなる。
本発明に係る固体撮像素子は、各電極パッドを夫々2領域に分け、一方の領域を用いて無機材料工程で製造した素子等のプローブ検査を行い、残りの他方の領域を用いて外部接続を行うため、検査と良好な外部接続とを両立させることができ、デジタルカメラに搭載する固体撮像素子の製造方法として有用である。
1 半導体基板(半導体ウェハ)
2 固体撮像素子
3 スクライブライン
4 電極パッド
8,8a,8b 保護膜(無機材料層)
11 カラーフィルタ層(有機材料層)
12 平坦化膜(有機材料層)
13 マイクロレンズ層(有機材料層)
15 無機材料層
16 有機材料層
21 第1開口
22 第2開口
2 固体撮像素子
3 スクライブライン
4 電極パッド
8,8a,8b 保護膜(無機材料層)
11 カラーフィルタ層(有機材料層)
12 平坦化膜(有機材料層)
13 マイクロレンズ層(有機材料層)
15 無機材料層
16 有機材料層
21 第1開口
22 第2開口
Claims (10)
- 複数の半導体素子が形成された半導体基板の上に無機材料層が形成され、該無機材料層の上に有機材料層が形成され、前記無機材料層内に前記半導体素子に接続される複数の電極パッドが形成される固体撮像素子の製造方法において、複数の前記電極パッドの各々の表面をそれぞれ第1部分領域,第2部分領域に分け、前記無機材料層の形成後に前記第1部分領域に達する第1開口を開け露出した前記電極パッドを用いて前記半導体素子の検査を行い、該検査後に前記有機材料層を形成し、該有機材料層の形成後に前記第2部分領域に達する第2開口を開けて前記電極パッドに外部接続を行うことを特徴とする固体撮像素子の製造方法。
- 前記第1部分領域と前記第2部分領域とが隣接して個々の電極パッドに設けられることを特徴とする請求項1に記載の固体撮像素子の製造方法。
- 前記第1部分領域が外側に前記第2部分領域が内側に設けられたことを特徴とする請求項1または請求項2に記載の固体撮像素子の製造方法。
- 前記固体撮像素子が半導体ウェハ上に複数個形成され、前記有機材料層の形成後にスクライブラインに沿ってダイシングされて個々の固体撮像素子が個片化される固体撮像素子の製造方法において、前記第1部分領域が前記スクライブライン上に設けられることを特徴とする請求項1乃至請求項3のいずれかに記載の固体撮像素子の製造方法。
- 前記第2開口は前記第1開口と離間した位置に設けられることを特徴とする請求項1乃至請求項4のいずれかに記載の固体撮像素子の製造方法。
- 請求項1乃至請求項5のいずかに記載の製造方法により製造されたことを特徴とする固体撮像素子。
- 固体撮像素子の各々が、半導体基板に形成された複数の光電変換素子及び信号読出素子(以下、両者を半導体素子という。)と、該半導体基板上に形成された無機材料層と、該無機材料層内に設けられ前記半導体素子に接続される複数の電極パッドとを備え、複数の前記固体撮像素子が隣接して形成され前記無機材料層の上に有機材料層が形成された後にスクライブラインに沿ってダイシングされることで前記固体撮像素子が個片化される固体撮像素子用半導体ウェハであって、複数の前記電極パッドの各々の表面がそれぞれ第1部分領域,第2部分領域に分けられ、前記無機材料層の形成後に前記第1部分領域に達する開口が開けられた前記有機材料層の形成前の固体撮像素子用半導体ウェハ。
- 個々の前記電極パッドの前記第1部分領域が前記第2部分領域に隣接して設けられたことを特徴とする請求項7に記載の固体撮像素子用半導体ウェハ。
- 前記第1部分領域が隣接固体撮像素子側に設けられることを特徴とする請求項7または請求項8に記載の固体撮像素子用半導体ウェハ。
- 前記第1部分領域が前記スクライブライン上に設けられたことを特徴とする請求項7乃至請求項9のいずれかに記載の固体撮像素子用半導体ウェハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006221054A JP2008047667A (ja) | 2006-08-14 | 2006-08-14 | 固体撮像素子及びその製造方法並びに固体撮像素子用半導体ウェハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006221054A JP2008047667A (ja) | 2006-08-14 | 2006-08-14 | 固体撮像素子及びその製造方法並びに固体撮像素子用半導体ウェハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008047667A true JP2008047667A (ja) | 2008-02-28 |
Family
ID=39181125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006221054A Pending JP2008047667A (ja) | 2006-08-14 | 2006-08-14 | 固体撮像素子及びその製造方法並びに固体撮像素子用半導体ウェハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008047667A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011115126A1 (ja) * | 2010-03-17 | 2011-09-22 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法並びに撮像装置 |
US8334594B2 (en) | 2009-10-14 | 2012-12-18 | Advanced Semiconductor Engineering, Inc. | Chip having a metal pillar structure |
US8552553B2 (en) | 2009-10-14 | 2013-10-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device |
US8569885B2 (en) | 2010-10-29 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Stacked semiconductor packages and related methods |
US8686568B2 (en) | 2012-09-27 | 2014-04-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package substrates having layered circuit segments, and related methods |
US8698307B2 (en) | 2010-09-27 | 2014-04-15 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with integrated metal pillars and manufacturing methods thereof |
US8884443B2 (en) | 2012-07-05 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
-
2006
- 2006-08-14 JP JP2006221054A patent/JP2008047667A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8334594B2 (en) | 2009-10-14 | 2012-12-18 | Advanced Semiconductor Engineering, Inc. | Chip having a metal pillar structure |
US8552553B2 (en) | 2009-10-14 | 2013-10-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device |
WO2011115126A1 (ja) * | 2010-03-17 | 2011-09-22 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法並びに撮像装置 |
JP2011216853A (ja) * | 2010-03-17 | 2011-10-27 | Fujifilm Corp | 固体撮像素子及びその製造方法並びに撮像装置 |
US8698141B2 (en) | 2010-03-17 | 2014-04-15 | Fujifilm Corporation | Solid state image pickup device and manufacturing method of solid state image pickup device, and image pickup apparatus |
US8698307B2 (en) | 2010-09-27 | 2014-04-15 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with integrated metal pillars and manufacturing methods thereof |
US8569885B2 (en) | 2010-10-29 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Stacked semiconductor packages and related methods |
US8884443B2 (en) | 2012-07-05 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
US9224707B2 (en) | 2012-07-05 | 2015-12-29 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
US9437532B2 (en) | 2012-07-05 | 2016-09-06 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
US8686568B2 (en) | 2012-09-27 | 2014-04-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package substrates having layered circuit segments, and related methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230299112A1 (en) | Solid-state image pickup device | |
TWI452681B (zh) | 固態成像裝置,固態成像裝置其製造方法,固態成像元件製造方法,及半導體裝置 | |
KR100505894B1 (ko) | 저온산화막의 박리현상을 개선한 시모스 이미지센서의제조방법 | |
JP5306123B2 (ja) | 裏面照射型固体撮像装置 | |
WO2013137049A1 (ja) | 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器 | |
US10170511B1 (en) | Solid-state imaging devices having a microlens layer with dummy structures | |
JP2007184603A (ja) | バックサイド照明構造のcmosイメージセンサ及びその製造方法 | |
JP2008166725A (ja) | Cmos素子及びその製造方法 | |
JP2008047667A (ja) | 固体撮像素子及びその製造方法並びに固体撮像素子用半導体ウェハ | |
JP2008182142A (ja) | 固体撮像装置およびその製造方法、および撮像装置 | |
JP2007234725A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2016033972A (ja) | 撮像装置及び撮像システム | |
CN107634074B (zh) | 防止划片损伤的cmos图像传感器结构及其制作方法 | |
WO2017173637A1 (zh) | 采用背面深沟槽隔离的背照式图像传感器的制作方法 | |
JP4904702B2 (ja) | 固体撮像装置 | |
JP2020181953A (ja) | 半導体装置及びその製造方法 | |
CN107482026B (zh) | 防止划片损伤的cmos图像传感器结构及其制作方法 | |
US8039286B2 (en) | Method for fabricating optical device | |
JP2007208051A (ja) | 固体撮像素子及びその製造方法 | |
WO2021090545A1 (ja) | 撮像素子および撮像装置 | |
JP6701149B2 (ja) | 撮像装置およびカメラ | |
TW201403833A (zh) | 影像感測裝置與其製作方法 | |
JP2010050275A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071126 |