CN107482026B - 防止划片损伤的cmos图像传感器结构及其制作方法 - Google Patents

防止划片损伤的cmos图像传感器结构及其制作方法 Download PDF

Info

Publication number
CN107482026B
CN107482026B CN201710716308.XA CN201710716308A CN107482026B CN 107482026 B CN107482026 B CN 107482026B CN 201710716308 A CN201710716308 A CN 201710716308A CN 107482026 B CN107482026 B CN 107482026B
Authority
CN
China
Prior art keywords
chip
groove
trench
dielectric layer
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710716308.XA
Other languages
English (en)
Other versions
CN107482026A (zh
Inventor
顾学强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Weijing Electronic Technology Co ltd
Original Assignee
Shanghai Weijing Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Weijing Electronic Technology Co ltd filed Critical Shanghai Weijing Electronic Technology Co ltd
Priority to CN201710716308.XA priority Critical patent/CN107482026B/zh
Publication of CN107482026A publication Critical patent/CN107482026A/zh
Application granted granted Critical
Publication of CN107482026B publication Critical patent/CN107482026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种防止划片损伤的CMOS图像传感器结构及其制作方法，通过在电路硅片芯片外围区域的硅衬底上、下表面形成相连通的中空第一、第二沟槽，与位于其下方第一介质层中的保护环结合，在芯片内部区域外围形成一个复合的保护环结构，使得在划片槽区域因划片损伤造成的裂缝被中空的第一、第二沟槽屏蔽，不会进一步沿着硅衬底一直延伸到芯片内部区域，因此不会对芯片造成不良影响，从而保证了CMOS图像传感器的性能和功能，提高了成品率和可靠性。

Description

防止划片损伤的CMOS图像传感器结构及其制作方法
技术领域
本发明涉及CMOS图像传感器技术领域，更具体地，涉及一种可防止划片损伤的CMOS图像传感器结构及其制作方法。
背景技术
图像传感器是指将光信号转换为电信号的装置，其中大规模商用的图像传感器芯片包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器芯片两大类。CMOS图像传感器和传统的CCD传感器相比具有低功耗，低成本和与CMOS工艺兼容等特点，因此得到越来越广泛的应用。现在CMOS图像传感器不仅用于微型数码相机(DSC)，手机摄像头，摄像机和数码单反(DSLR)等消费电子领域，而且在汽车电子，监控，生物技术和医学等领域也得到了广泛的应用。
CMOS图像传感器按照入射光进入光电二极管的路径不同，可以分为前照式和背照式两种图像传感器，前照式是指入射光从硅片正面进入光电二极管的图像传感器，而背照式是指入射光从硅片背面进入光电二极管的图像传感器。通过采用背照式CMOS图像传感器工艺，使得入射光从硅片的背面进入光电二极管，从而减小介质层对入射光的损耗和增加CMOS图像传感器中光电二极管的面积，提高了像素单元的灵敏度，因此背照式工艺被越来越多的CMOS图像传感器所采用。
在背照式CMOS图像传感器完成硅片的制造工艺以后，如图1所示，需要进行减薄和划片，将硅片上的芯片切割下来，后续再进行封装和终测。在划片时，需要沿着芯片之间的划片槽区域E’进行X方向和Y方向的切割，而在切割过程中由于应力的作用，会在划片槽和芯片内造成损伤11。
如图2所示，其反映图1中常规芯片和划片槽的截面图结构，背照式工艺由两片硅片的介质层之间的键合后堆叠而成。图中位于堆叠结构上方的是电路硅片A’，位于堆叠结构下方的是载片硅片B’；其中，载片硅片的上表面和电路硅片的下表面分别具有介质层15、14，两个介质层通过硅片间的键合结合在一起。在电路硅片中包括了芯片内部区域C’、芯片外围区域D’和划片槽区域E’；其中，芯片内部区域即像素单元和处理电路所在的位置；在芯片外围区域设有常规保护环13。图1中一个芯片即由一个芯片内部区域及围绕芯片内部区域的芯片外围区域组成。同常规CMOS工艺不同的是，由于使用背照工艺，因此在整个芯片的最上方是硅衬底12，而通过后道互连工艺形成的常规保护环13位于硅衬底下方的介质层14内部，因而当进行硅片切割时，容易造成硅衬底的损伤。
如图3所示，其为芯片沿图2中的划片槽中间进行切割以后的示意图。由于在切割后的划片槽边缘容易产生损伤11，而这些硅片切割造成的损伤又会演变为裂缝11’，从切割后的划片槽区域E’沿着硅衬底12一直延伸到芯片内部区域C’，可能造成CMOS图像传感器暗电流上升、白色像素增加等性能的劣化，严重的甚至可能造成整个芯片的失效。
因此，需要设计一种新型结构来防止划片损伤对背照式CMOS图像传感器功能和性能的影响。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种防止划片损伤的CMOS图像传感器结构及其制作方法。
为实现上述目的，本发明的技术方案如下：
本发明提供了一种防止划片损伤的CMOS图像传感器结构，至少包括一电路硅片；
所述电路硅片自上而下包括：硅衬底、第一介质层；
所述电路硅片设有多个芯片区域，所述芯片区域包括芯片内部区域和围绕芯片内部区域的芯片外围区域，各芯片区域之间围绕设有划片槽区域；
所述芯片内部区域包括：设于硅衬底下表面用于感光的像素单元阵列和设于第一介质层中的第一金属互连层；
所述芯片外围区域包括：设于第一介质层中并围绕芯片内部区域的保护环，设于硅衬底下表面并围绕芯片内部区域的第一沟槽，以及设于硅衬底上表面并围绕芯片内部区域的第二沟槽；所述第一沟槽、第二沟槽为相连的中空沟槽结构。
进一步地，所述第一沟槽、第二沟槽的尺寸小于常规CMOS前道沟槽最小设计规则的尺寸，所述第一沟槽与第二沟槽分别以其底部垂直相连。
进一步地，所述保护环由设于芯片外围区域的第一介质层中的第二金属互连层构成。
进一步地，所述第一金属互连层、第二金属互连层包括多层金属互连线以及用于连接各层金属互连线的通孔。
进一步地，所述保护环、第一沟槽及第二沟槽在垂直方向上相互对齐。
进一步地，所述电路硅片下方还堆叠设有载片硅片，所述载片硅片通过设于其上表面的第三介质层与电路硅片下表面的第一介质层键合结合在一起。
进一步地，中空的所述第一沟槽和/或第二沟槽中填充有第二介质层。
本发明还提供了一种上述的防止划片损伤的CMOS图像传感器结构的制作方法，包括：
在电路硅片的硅衬底上定义芯片内部区域、芯片外围区域和划片槽区域，然后，使用CMOS前道制造工艺，在位于各芯片内部区域的硅衬底正面表面形成用于感光的像素单元阵列，以及在芯片外围区域的硅衬底正面表面形成第一沟槽结构；
在硅衬底正面表面上形成第一介质层，并使第一介质层覆盖在第一沟槽表面，以形成中空的第一沟槽，然后，使用后道制造工艺，在位于各芯片内部区域的第一介质层中形成第一金属互连层结构，以及在芯片外围区域的第一介质层中同步形成构成保护环的第二金属互连层结构，使所述第一金属互连层、第二金属互连层包括多层金属互连线以及用于连接各层金属互连线的通孔；
将电路硅片翻转后堆叠在表面具有第三介质层的载片硅片上，通过第一介质层、第三介质层之间的键合将电路硅片和载片硅片紧密结合在一起，然后，将电路硅片背面减薄到需要的厚度；
在芯片外围区域的硅衬底背面表面形成第二沟槽，并使第二沟槽与第一沟槽相连通。
进一步地，在形成第一沟槽时，通过使形成的第一沟槽尺寸小于常规CMOS前道沟槽最小设计规则的尺寸，使得后续形成在第一沟槽表面的第一介质层材料对第一沟槽的填充能力受到深宽比的限制，以保证形成中空的第一沟槽；在形成第二沟槽时，使所述第二沟槽的尺寸与第一沟槽对应。
进一步地，还包括：在形成的常规尺寸的中空第一沟槽和第二沟槽的内壁表面形成阻挡层，然后，继续进行第二介质层的填充。
从上述技术方案可以看出，本发明通过在电路硅片芯片外围区域的硅衬底上、下表面形成相连通的中空第一、第二沟槽，与位于其下方第一介质层中的保护环结合，在芯片内部区域外围形成了一个复合的保护环结构，使得在划片槽区域因划片损伤造成的裂缝被中空的第一、第二沟槽屏蔽，不会进一步沿着硅衬底一直延伸到芯片内部区域，因此不会对芯片造成不良影响，从而保证了CMOS图像传感器的性能和功能，提高了成品率和可靠性。本发明不但可通过使形成的第一、第二沟槽尺寸小于常规CMOS前道沟槽最小设计规则的尺寸，来形成中空的第一、第二沟槽以屏蔽裂缝；还可在常规尺寸的中空第一、第二沟槽中填充不同于硅衬底的介质材料来屏蔽裂缝。
附图说明
图1是通常硅片上的芯片和划片槽排布及划片损伤状态示意图；
图2是常规的芯片和划片槽的截面结构示意图；
图3是沿图2中划片槽中间进行划片以后产生损伤时的状态示意图；
图4是本发明一较佳实施例的一种防止划片损伤的CMOS图像传感器结构示意图；
图5是采用图4的CMOS图像传感器结构进行划片以后的状态示意图；
图6是根据本发明一实施例的电路硅片经过前道加工工艺以后的结构示意图；
图7是根据本发明一实施例的完成常规前道沟槽介质填充后的带有中空第一沟槽的结构示意图；
图8是根据本发明一实施例的形成保护环结构的结构示意图；
图9是根据本发明一实施例的完成芯片堆叠和背照工艺硅片减薄以后的结构示意图；
图10是根据本发明一实施例的完成中空第二沟槽后的结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图4，图4是本发明一较佳实施例的一种防止划片损伤的CMOS图像传感器结构示意图。如图4所示，本发明的一种防止划片损伤的CMOS图像传感器结构，可采用背照式CMOS图像传感器结构形式，其至少包括一电路硅片A。所述电路硅片自上而下包括硅衬底20、第一介质层27。
请参阅图4。在所述电路硅片A上设有多个芯片区域C和D，所述芯片区域包括芯片内部区域C和围绕芯片内部区域的芯片外围区域D。各芯片区域之间围绕设有划片槽区域E，通过沿划片槽区域进行切割，形成一个个独立的芯片。
每个芯片内部区域C包括设于硅衬底20下表面用于感光的像素单元阵列21和22以及设于第一介质层27中的第一金属互连层23；其中，像素单元阵列可包括设于硅衬底下表面并延伸入硅衬底中的光电二极管21和设于硅衬底下表面上的传输晶体管栅极22。在硅衬底下表面上设有第一介质层27，位于第一介质层中的第一金属互连层23可以是具有多层金属互连线以及用于连接各层金属互连线的通孔的多层后道金属互连结构(例如图示的两层结构)。在芯片内部区域的硅衬底20下表面还可设有用于进行像素隔离的常规前道沟槽24结构。
位于划片槽区域E和芯片内部区域C之间的芯片外围区域D，设置有与图2中常规保护环结构接近的本发明的保护环28；具体为，在芯片外围区域D的第一介质层27中设有围绕每个芯片内部区域C的保护环28。一个芯片即由一个芯片内部区域及围绕芯片内部区域的芯片外围区域组成，从而构成如图1所示的芯片阵列及网格状的划片槽区域。这样，在每两个芯片内部区域C之间，就存在由两个保护环28组成的双重保护环结构；每个保护环围绕一个芯片内部区域设置，所有的保护环可纵横连接，从而沿划片槽区域E两侧也形成网格状分布。
请参阅图4。除此之外，所述芯片外围区域还包括：设置在硅衬底下表面并围绕芯片内部区域的第一沟槽26，以及设置在硅衬底上表面并围绕芯片内部区域的第二沟槽25；所述第一沟槽26、第二沟槽25为相连的中空沟槽结构。
所述第一沟槽26、第二沟槽25的尺寸采用远小于CMOS常规前道沟槽(例如前道沟槽24)最小设计规则的尺寸，以便在后续使用介质层材料进行常规前道沟槽填充时，使介质层对第一沟槽、第二沟槽的填充能力受到其沟槽深宽比的限制，因此无法填充第一沟槽、第二沟槽，从而可保证后续中空第一沟槽、第二沟槽的形成。
所述第二沟槽的尺寸与第一沟槽对应。所述第一沟槽与第二沟槽分别以其底部垂直相连，形成相贯通的第一沟槽、第二沟槽。所述保护环、第一沟槽及第二沟槽在垂直方向上可相互对齐设置。
当进行芯片切割时，将在划片槽区域E的中间形成划片刀口；这样，由于划片过程而在划片槽切割边缘形成的损伤30而造成的裂缝30’，在硅衬底中延伸到第一沟槽26/第二沟槽25位置时，即被中空的第一沟槽/第二沟槽屏蔽，就难以再继续向芯片内部区域的硅衬底20中延伸，也就不会影响到芯片内部，如图5所示。因此，中空的第一沟槽/第二沟槽结构起到了阻断裂缝延伸的作用。
所述保护环28可由设于芯片外围区域的第一介质层27中的第二金属互连层构成。可以在形成第一金属互连层23的同时，对应形成第二金属互连层。因而第二金属互连层可包括与第一金属互连层对应的多层金属互连线以及用于连接各层金属互连线的通孔结构。由于第一沟槽26为中空结构，因而在制作第二金属互连层时，可省略在第二金属互连层与硅衬底之间的第一介质层27中制作常规的接触孔，以便使保护环与第一沟槽相适当分离。这样，就构成了由保护环、第一沟槽、第二沟槽共同组成的网格状复合保护环结构。
还可以使第一沟槽和/或第二沟槽具有与常规前道沟槽相当的尺寸，并可在具有常规尺寸的所述第一沟槽和/或第二沟槽中填充满第二介质层。第二介质层的材质可以是氮化硅、氧化硅、氮氧化硅中的一种或者几种组成的复合结构。进一步还可在第一沟槽和/或第二沟槽的内壁与第二介质层之间填充阻挡层，用于阻挡划片产生的裂缝向芯片内部区域延伸；例如可以采用钛、氮化钛、钽、氮化钽、铜、铝等金属或金属化合物中的一种或者几种组成的复合结构。这样，由于划片过程而在划片槽切割边缘形成的损伤30而造成的裂缝30’，即可被第二介质层或第二介质层与阻挡层的复合结构所阻断，被有效屏蔽，就不会进一步延伸到芯片内部区域的硅衬底20中，也就不会影响到芯片内部，从而同样防止了背照式CMOS图像传感器的性能劣化和失效，提高了成品率和可靠性。
请参阅图4。在所述电路硅片A下方还可堆叠设有载片硅片B。所述载片硅片B可通过设于其上表面的第三介质层29与电路硅片A下表面的第一介质层27键合结合在一起。
下面将结合具体实施方式，对本发明的一种上述的防止划片损伤的CMOS图像传感器结构的制作方法进行详细说明。
本发明的防止划片损伤的CMOS图像传感器结构的制作方法，可包括电路硅片A的制备及与载片硅片B的连接等步骤。
请参阅图6。首先，在电路硅片A的硅衬底20上定义芯片内部区域C、芯片外围区域D和划片槽区域E。然后，可使用CMOS前道制造工艺，通过光刻和刻蚀工艺，在硅衬底20正面表面形成用于进行像素隔离的常规前道沟槽24’结构，以及第一沟槽26结构。可利用常规前道沟槽制作工艺，并通过版图设计，使形成的第一沟槽尺寸远小于常规CMOS前道沟槽最小设计规则的尺寸，以保证后续形成中空的第一沟槽。
请参阅图7。接着，进行常规前道沟槽介质层的淀积和化学机械抛光工艺，形成填充后的前道沟槽24。此时，由于第一沟槽26的尺寸远小于常规前道沟槽的尺寸，使沟槽填充用的介质层材料对第一沟槽的填充能力受到其深宽比的限制，因此无法填充第一沟槽，从而实现中空的第一沟槽26结构。
请参阅图8。接着，在位于各芯片内部区域C的硅衬底20正面表面形成用于感光的像素单元阵列和内部电路区域，包括形成光电二极管21、传输晶体管栅极22等像素单元结构。
请继续参阅图8。接着，在硅衬底20正面表面上形成第一介质层27；然后，可使用后道制造工艺，在位于各芯片内部区域的第一介质层中形成第一金属互连层23结构，以及在芯片外围区域的第一介质层27中同步形成构成保护环28的第二金属互连层结构；根据需要可以使所述第一金属互连层、第二金属互连层包括多层金属互连线以及用于连接各层金属互连线的通孔。进行保护环制作时，可使得保护环位于第一沟槽的正上方保持对齐状态。
由于第一沟槽的尺寸远小于常规前道沟槽的尺寸，使得覆盖在第一沟槽表面的第一介质层材料对第一沟槽的填充能力受到其深宽比的限制而不能填充，从而保证了第一沟槽的中空结构。
如图9所示，接着，将电路硅片A翻转后堆叠在表面具有第三介质层29的载片硅片B上，通过第一介质层27、第三介质层29之间的键合，将电路硅片A和载片硅片B紧密结合在一起。然后，可通过背照工艺中的硅片减薄步骤，对电路硅片的背面进行减薄，将电路硅片的硅衬底20减薄到需要的厚度，以满足背照式图像传感器感光的需求。
如图10所示，随后，可通过光刻和干法刻蚀工艺，在电路硅片芯片外围区域D的硅衬底20背面表面形成围绕每个芯片内部区域C的第二沟槽25。可利用常规后道沟槽制作工艺，并通过版图设计，使形成的第二沟槽尺寸也远小于常规CMOS后道沟槽最小设计规则的尺寸，因此当后续在硅衬底20背面表面再进行其他介质层淀积时，就无法对第二沟槽25进行填充，从而保证可同样形成中空的第二沟槽25。最终形成如图4所示的可防止划片损伤的CMOS图像传感器结构。
在形成第二沟槽时，可使得所述第二沟槽的尺寸与第一沟槽对应，例如相等或接近，并使得第二沟槽与第一沟槽对齐，两者之间通过各自沟槽底部形成垂直相连通的结构。
也可形成具有常规尺寸的中空第一沟槽和第二沟槽，并可在所述第一沟槽和第二沟槽中填充满第二介质层。第二介质层的材质可以是氮化硅、氧化硅、氮氧化硅中的一种或者几种组成的复合结构。还可先在第一沟槽和第二沟槽的内壁表面形成阻挡层，例如可以是采用钛、氮化钛、钽、氮化钽、铜、铝等金属或金属化合物中的一种或者几种组成的复合结构，然后，在第一沟槽和第二沟槽中继续进行第二介质层的填充。
综上所述，本发明通过在电路硅片芯片外围区域的硅衬底上、下表面形成相连通的中空第一、第二沟槽，与位于其下方第一介质层中的保护环结合，在芯片内部区域外围形成了一个复合的保护环结构，使得在划片槽区域因划片损伤造成的裂缝被中空的第一、第二沟槽屏蔽，不会进一步沿着硅衬底一直延伸到芯片内部区域，因此不会对芯片造成不良影响，从而保证了CMOS图像传感器的性能和功能，提高了成品率和可靠性。本发明不但可通过使形成的第一、第二沟槽尺寸小于常规CMOS前道沟槽最小设计规则的尺寸，来形成中空的第一、第二沟槽以屏蔽裂缝；还可在常规尺寸的中空第一、第二沟槽中填充不同于硅衬底的介质材料来屏蔽裂缝。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种防止划片损伤的CMOS图像传感器结构，其特征在于，至少包括一电路硅片；
所述电路硅片自上而下包括：硅衬底、第一介质层；
所述电路硅片设有多个芯片区域，所述芯片区域包括芯片内部区域和围绕芯片内部区域的芯片外围区域，各芯片区域之间围绕设有划片槽区域；
所述芯片内部区域包括：设于硅衬底下表面用于感光的像素单元阵列和设于第一介质层中的第一金属互连层；
所述芯片外围区域包括：设于第一介质层中并围绕芯片内部区域的保护环，设于硅衬底下表面并围绕芯片内部区域的第一沟槽，以及设于硅衬底上表面并围绕芯片内部区域的第二沟槽；所述第一沟槽、第二沟槽为相连的中空沟槽结构；所述第一沟槽利用常规前道沟槽制作工艺形成，所述第二沟槽利用常规后道沟槽制作工艺形成；
其中，由所述保护环、第一沟槽和第二沟槽共同组成网格状复合保护环结构。
2.根据权利要求1所述的防止划片损伤的CMOS图像传感器结构，其特征在于，所述第一沟槽、第二沟槽的尺寸小于常规CMOS前道沟槽最小设计规则的尺寸，所述第一沟槽与第二沟槽分别以其底部垂直相连。
3.根据权利要求1所述的防止划片损伤的CMOS图像传感器结构，其特征在于，所述保护环由设于芯片外围区域的第一介质层中的第二金属互连层构成。
4.根据权利要求3所述的防止划片损伤的CMOS图像传感器结构，其特征在于，所述第一金属互连层、第二金属互连层包括多层金属互连线以及用于连接各层金属互连线的通孔。
5.根据权利要求4所述的防止划片损伤的CMOS图像传感器结构，其特征在于，所述保护环、第一沟槽及第二沟槽在垂直方向上相互对齐。
6.根据权利要求4所述的防止划片损伤的CMOS图像传感器结构，其特征在于，所述电路硅片下方还堆叠设有载片硅片，所述载片硅片通过设于其上表面的第三介质层与电路硅片下表面的第一介质层键合结合在一起。
7.根据权利要求1或2所述的防止划片损伤的CMOS图像传感器结构，其特征在于，中空的所述第一沟槽和/或第二沟槽中填充有第二介质层。
8.一种如权利要求6所述的防止划片损伤的CMOS图像传感器结构的制作方法，其特征在于，包括：
在电路硅片的硅衬底上定义芯片内部区域、芯片外围区域和划片槽区域，然后，使用CMOS前道制造工艺，在位于各芯片内部区域的硅衬底正面表面形成用于感光的像素单元阵列，以及在芯片外围区域的硅衬底正面表面形成第一沟槽结构；
在硅衬底正面表面上形成第一介质层，并使第一介质层覆盖在第一沟槽表面，以形成中空的第一沟槽，然后，使用后道制造工艺，在位于各芯片内部区域的第一介质层中形成第一金属互连层结构，以及在芯片外围区域的第一介质层中同步形成构成保护环的第二金属互连层结构，使所述第一金属互连层、第二金属互连层包括多层金属互连线以及用于连接各层金属互连线的通孔；
将电路硅片翻转后堆叠在表面具有第三介质层的载片硅片上，通过第一介质层、第三介质层之间的键合将电路硅片和载片硅片紧密结合在一起，然后，将电路硅片背面减薄到需要的厚度；
在芯片外围区域的硅衬底背面表面形成第二沟槽，并使第二沟槽与第一沟槽相连通。
9.根据权利要求8所述的防止划片损伤的CMOS图像传感器结构的制作方法，其特征在于，在形成第一沟槽时，通过使形成的第一沟槽尺寸小于常规CMOS前道沟槽最小设计规则的尺寸，使得后续形成在第一沟槽表面的第一介质层材料对第一沟槽的填充能力受到深宽比的限制，以保证形成中空的第一沟槽；在形成第二沟槽时，使所述第二沟槽的尺寸与第一沟槽对应。
10.根据权利要求8所述的防止划片损伤的CMOS图像传感器结构的制作方法，其特征在于，还包括：在形成的常规尺寸的中空第一沟槽和第二沟槽的内壁表面形成阻挡层，然后，继续进行第二介质层的填充。
CN201710716308.XA 2017-08-16 2017-08-16 防止划片损伤的cmos图像传感器结构及其制作方法 Active CN107482026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710716308.XA CN107482026B (zh) 2017-08-16 2017-08-16 防止划片损伤的cmos图像传感器结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710716308.XA CN107482026B (zh) 2017-08-16 2017-08-16 防止划片损伤的cmos图像传感器结构及其制作方法

Publications (2)

Publication Number Publication Date
CN107482026A CN107482026A (zh) 2017-12-15
CN107482026B true CN107482026B (zh) 2020-05-15

Family

ID=60601631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710716308.XA Active CN107482026B (zh) 2017-08-16 2017-08-16 防止划片损伤的cmos图像传感器结构及其制作方法

Country Status (1)

Country Link
CN (1) CN107482026B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524426B (zh) * 2018-10-17 2021-05-18 上海微阱电子科技有限公司 一种防止划片短路的cmos图像传感器结构和形成方法
CN111029350B (zh) * 2019-11-26 2023-09-05 上海微阱电子科技有限公司 一种图像传感器结构和形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110696A (zh) * 2009-11-30 2011-06-29 索尼公司 固体摄像器件及其制造方法、固体摄像元件制造方法、半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915056B2 (en) * 2008-03-20 2011-03-29 International Business Machines Corporation Image sensor monitor structure in scribe area
JP6200835B2 (ja) * 2014-02-28 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN105336711B (zh) * 2014-06-19 2019-03-15 恩智浦美国有限公司 采用低k值介电材料的管芯边缘密封

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110696A (zh) * 2009-11-30 2011-06-29 索尼公司 固体摄像器件及其制造方法、固体摄像元件制造方法、半导体器件

Also Published As

Publication number Publication date
CN107482026A (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
US11735619B2 (en) Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US11495632B2 (en) Back side illuminated image sensor with deep trench isolation structures and self-aligned color filters
US11901396B2 (en) Back side illuminated image sensor with reduced sidewall-induced leakage
US9305968B2 (en) Die seal ring for integrated circuit system with stacked device wafers
CN107634074B (zh) 防止划片损伤的cmos图像传感器结构及其制作方法
US8698934B2 (en) Solid-state image sensing device, camera module, and solid-state image sensing device manufacturing method
US20160056196A1 (en) Conduction layer for stacked cis charging prevention
TW201322434A (zh) 裝置及半導體影像感測元件與其形成方法
CN107482026B (zh) 防止划片损伤的cmos图像传感器结构及其制作方法
JP2013089871A (ja) 固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子
US20240079426A1 (en) Image sensing device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant