WO2021199673A1 - 固体撮像装置及び電子機器 - Google Patents
固体撮像装置及び電子機器 Download PDFInfo
- Publication number
- WO2021199673A1 WO2021199673A1 PCT/JP2021/004172 JP2021004172W WO2021199673A1 WO 2021199673 A1 WO2021199673 A1 WO 2021199673A1 JP 2021004172 W JP2021004172 W JP 2021004172W WO 2021199673 A1 WO2021199673 A1 WO 2021199673A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- substrate
- solid
- receiving surface
- light receiving
- wiring layer
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 239000000463 material Substances 0.000 claims abstract description 20
- 238000000926 separation method Methods 0.000 claims description 64
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 239000004065 semiconductor Substances 0.000 claims description 55
- 230000005684 electric field Effects 0.000 claims description 18
- 238000003860 storage Methods 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000000098 azimuthal photoelectron diffraction Methods 0.000 claims 18
- 238000001514 detection method Methods 0.000 abstract description 3
- 239000000203 mixture Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 104
- 239000011229 interlayer Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 15
- 230000031700 light absorption Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Definitions
- a part of the interlayer insulating film 25 is polished to a desired thickness by using CMP (Chemical Mechanical Polish).
- CMP Chemical Mechanical Polish
- contact electrodes 32, 33, and 34 are formed on a part of the interlayer insulating film 25.
- FIG. 4J the remaining portion of the interlayer insulating film 25 (lower part of the interlayer insulating film 25 shown in FIG. 2), metal wirings 26, 27, 28, contact electrodes 35, 36, 37, and a metal pad. 29, 30, and 31 are formed to form the wiring layer 9.
- the solid-state image sensor 1 is formed by the flow of a normal semiconductor wafer process.
- the cross-sectional shape (vertical cross-sectional shape) of the pixel separating portion 20 on the light receiving surface side is changed from the light receiving surface side of the substrate 8 to the wiring layer 9.
- a long rectangular shape (rectangular shape) is formed on the side, and the cross-sectional shape (vertical cross-sectional shape) of the pixel separating portion 20 on the wiring layer 9 side is changed so that the width of the pixel separating portion 20 increases from the light receiving surface side of the substrate 8 toward the wiring layer 9 side. It may be a linear tapered shape inclined so as to be wide.
- the pixel separator contains a light reflecting material that reflects light, and has a cross section perpendicular to the light receiving surface of the substrate, in a direction parallel to the light receiving surface of the substrate, on the wiring layer side of the APD.
- An electronic device including a solid-state imaging device in which the length between the pixel separation portions is shorter than the length between the pixel separation portions on the light receiving surface side of the APD.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
ＰＤＥを向上しつつ、混色を抑制可能な固体撮像装置を提供する。複数のＳＰＡＤ、及びＳＰＡＤのそれぞれを囲むように、ＳＰＡＤ間に形成された画素分離部を有する基板と、基板の受光面と反対側の面に積層された配線層とを備えるようにした。そして、画素分離部が、光を反射する光反射材を含むようにし、基板の受光面に垂直な断面の、基板の受光面と平行な方向において、ＳＰＡＤの配線層側の画素分離部間の長さは、ＳＰＡＤの受光面側の画素分離部間の長さよりも短くした。
Description
本技術は、固体撮像装置及び電子機器に関する。
従来、複数のＳＰＡＤ（Single Photon Avalanche Diode）が２次元アレイ状に配列された基板と、基板の受光面と反対側の面に積層された配線層とを備えた固体撮像装置が提案されている（例えば、特許文献１参照。）。特許文献１に記載の固体撮像装置では、配線層のメタル配線を、ＳＰＡＤの高電界領域の配線層側の面を覆うように形成することで、ＳＰＡＤを通り抜けた入射光をメタル配線で反射させ、反射された入射光をＳＰＡＤに戻し、ＰＤＥ(Photon Detection Efficiency)を向上するようになっている。
このような固体撮像装置では、ＰＤＥの向上に加え、一のＳＰＡＤに入射した入射光が隣接する他のＳＰＡＤで検出される混色の抑制が求められている。
本開示は、ＰＤＥを向上しつつ、混色を抑制可能な固体撮像装置及び電子機器を提供することを目的とする。
本開示は、ＰＤＥを向上しつつ、混色を抑制可能な固体撮像装置及び電子機器を提供することを目的とする。
本開示の固体撮像装置は、（ａ）複数のＡＰＤ(アバランシェフォトダイオード：Avalanche Photo Diode)、及びＡＰＤのそれぞれを囲むように、ＡＰＤ間に形成された画素分離部を有する基板と、（ｂ）基板の受光面と反対側の面に積層された配線層とを備え、（ｃ）画素分離部は、光を反射する光反射材を含み、（ｄ）基板の受光面に垂直な断面の、基板の受光面と平行な方向において、ＡＰＤの配線層側の画素分離部間の長さは、ＡＰＤの受光面側の画素分離部間の長さよりも短い。
本開示の電子機器は、（ａ）複数のＡＰＤ(アバランシェフォトダイオード)、及びＡＰＤのそれぞれを囲むように、ＡＰＤ間に形成された画素分離部を有する基板と、（ｂ）基板の受光面と反対側の面に積層された配線層とを備え、（ｃ）画素分離部は、光を反射する光反射材を含み、（ｄ）基板の受光面に垂直な断面の、基板の受光面と平行な方向において、ＡＰＤの配線層側の画素分離部間の長さは、ＡＰＤの受光面側の画素分離部間の長さよりも短い固体撮像装置を備える。
本発明者らは、特許文献１に記載の固体撮像装置において、以下の課題を発見した。
特許文献１に記載の固体撮像装置では、画素領域の端部付近のＡＰＤでは、入射光が垂直に入射されず、斜めに入射されるため、メタル配線で反射された入射光が元のＡＰＤに戻らず、隣接するＡＰＤに出ていくことで、ＰＤＥが低下する可能性があった。また、出ていった入射光が隣接するＡＰＤで検出される、混色を生じる可能性があった。
特許文献１に記載の固体撮像装置では、画素領域の端部付近のＡＰＤでは、入射光が垂直に入射されず、斜めに入射されるため、メタル配線で反射された入射光が元のＡＰＤに戻らず、隣接するＡＰＤに出ていくことで、ＰＤＥが低下する可能性があった。また、出ていった入射光が隣接するＡＰＤで検出される、混色を生じる可能性があった。
以下に、本開示の実施形態に係る固体撮像装置及び電子機器の一例を、図１～図１２を参照しながら説明する。本開示の実施形態は、以下の順序で説明する。なお、本開示は以下の例に限定されるものではない。また、本明細書に記載された効果は例示であって限定されるものではなく、また他の効果があってもよい。
１．第１の実施形態：固体撮像装置
１－１ 固体撮像装置の構造
１－２ 要部の構造
１－３ 固体撮像装置の製造方法
２．第２の実施形態：固体撮像装置
２－１ 要部の構造
２－２ 変形例
３．第３の実施形態：電子機器
１．第１の実施形態：固体撮像装置
１－１ 固体撮像装置の構造
１－２ 要部の構造
１－３ 固体撮像装置の製造方法
２．第２の実施形態：固体撮像装置
２－１ 要部の構造
２－２ 変形例
３．第３の実施形態：電子機器
〈１．第１の実施形態〉
［１－１ 固体撮像装置の構造］
本開示の第１の実施形態に係る固体撮像装置について説明する。図１は、本開示の第１の実施形態に係る固体撮像装置の全体を示す概略構成図である。
固体撮像装置１（２０３）は、図１２に示すように、光学系２０２を介して被写体で反射された光源装置２０７からの光（変調光、パルス光等）を取り込み、取り込んだ光を光検出部（光電変換部）で電気信号に変換して画像処理回路２０４に距離信号を供給する。光源装置２０７からの光としては、例えば、赤外光等の波長の長い光を採用できる。
［１－１ 固体撮像装置の構造］
本開示の第１の実施形態に係る固体撮像装置について説明する。図１は、本開示の第１の実施形態に係る固体撮像装置の全体を示す概略構成図である。
固体撮像装置１（２０３）は、図１２に示すように、光学系２０２を介して被写体で反射された光源装置２０７からの光（変調光、パルス光等）を取り込み、取り込んだ光を光検出部（光電変換部）で電気信号に変換して画像処理回路２０４に距離信号を供給する。光源装置２０７からの光としては、例えば、赤外光等の波長の長い光を採用できる。
固体撮像装置１は、図１に示すように、画素領域２と、バイアス電圧印加部３とを備えている。
画素領域２は、複数の画素４が２次元アレイ状に配列されている。画素４は、光検出部として、ＡＰＤ（アバランシェフォトダイオード）を含む画素である。ＡＰＤは、アバランシェ増倍と呼ばれる現象を利用して受光感度を向上させたフォトダイオードである。
ＡＰＤの使用モードには、逆バイアス電圧を降伏電圧（ブレークダウン電圧）未満で動作させるリニアモードと、降伏電圧以上で動作させるガイガーモードがある。ガイガーモードでは、単一の光子（フォトン）の入射でもアバランシェ増倍を起こすことができる。ガイガーモードで動作するＡＰＤを、単一光子アバランシェダイオード（ＳＰＡＤ：Single Photon Avalanche Diode）５という（図２参照）。ＳＰＡＤ５では、アノードに負のバイアス電圧が印加されるとＳＰＡＤ５内に高電界領域６を形成し、１光子から光電変換された電子が高電界領域６に転送されることでアバランシェ増倍を起こし、数万倍の電子に増倍される。以下、光検出部として、ＳＰＡＤ５を含む画素４を一例に説明する。
バイアス電圧印加部３は、複数の画素４それぞれに負のバイアス電圧を印加する。
画素領域２は、複数の画素４が２次元アレイ状に配列されている。画素４は、光検出部として、ＡＰＤ（アバランシェフォトダイオード）を含む画素である。ＡＰＤは、アバランシェ増倍と呼ばれる現象を利用して受光感度を向上させたフォトダイオードである。
ＡＰＤの使用モードには、逆バイアス電圧を降伏電圧（ブレークダウン電圧）未満で動作させるリニアモードと、降伏電圧以上で動作させるガイガーモードがある。ガイガーモードでは、単一の光子（フォトン）の入射でもアバランシェ増倍を起こすことができる。ガイガーモードで動作するＡＰＤを、単一光子アバランシェダイオード（ＳＰＡＤ：Single Photon Avalanche Diode）５という（図２参照）。ＳＰＡＤ５では、アノードに負のバイアス電圧が印加されるとＳＰＡＤ５内に高電界領域６を形成し、１光子から光電変換された電子が高電界領域６に転送されることでアバランシェ増倍を起こし、数万倍の電子に増倍される。以下、光検出部として、ＳＰＡＤ５を含む画素４を一例に説明する。
バイアス電圧印加部３は、複数の画素４それぞれに負のバイアス電圧を印加する。
［１－２ 要部の構造］
次に、図１の固体撮像装置１の画素４の詳細構造について説明する。図２は、画素４の断面的な構成例が示されている。
固体撮像装置１は、図２に示すように、マイクロレンズ７、基板８、配線層９がこの順に積層されてなるセンサ基板１０を備えている。即ち、配線層９は、基板８の受光面と反対側の面（以下、「表面Ｓ１」とも呼ぶ）に積層されている。また、センサ基板１０の配線層９側の面（以下「表面Ｓ２」とも呼ぶ）には、ロジック基板１１が積層されている。
マイクロレンズ７は、複数の画素４のそれぞれに対応して形成されている。即ち１つの画素４に対して１つのマイクロレンズ７が形成されている。マイクロレンズ７では、入射光１２が集光され、集光された入射光１２がＳＰＡＤ５の受光面側に集光される。入射光１２は、画素領域２の端部付近のマイクロレンズ７に対して斜めに入射される。一方、入射光１２は、画素領域２の中心付近のマイクロレンズ７に対して垂直に入射される。また、入射光１２としては、例えば、赤外光等の波長の長い光の光子が挙げられる。
次に、図１の固体撮像装置１の画素４の詳細構造について説明する。図２は、画素４の断面的な構成例が示されている。
固体撮像装置１は、図２に示すように、マイクロレンズ７、基板８、配線層９がこの順に積層されてなるセンサ基板１０を備えている。即ち、配線層９は、基板８の受光面と反対側の面（以下、「表面Ｓ１」とも呼ぶ）に積層されている。また、センサ基板１０の配線層９側の面（以下「表面Ｓ２」とも呼ぶ）には、ロジック基板１１が積層されている。
マイクロレンズ７は、複数の画素４のそれぞれに対応して形成されている。即ち１つの画素４に対して１つのマイクロレンズ７が形成されている。マイクロレンズ７では、入射光１２が集光され、集光された入射光１２がＳＰＡＤ５の受光面側に集光される。入射光１２は、画素領域２の端部付近のマイクロレンズ７に対して斜めに入射される。一方、入射光１２は、画素領域２の中心付近のマイクロレンズ７に対して垂直に入射される。また、入射光１２としては、例えば、赤外光等の波長の長い光の光子が挙げられる。
基板８は、例えば、シリコン（Si）からなる半導体基板によって構成され、画素領域２が形成されている。画素領域２には、基板８に形成された複数のＳＰＡＤ５が二次元アレイ状に配置され、ＳＰＡＤ５を含む複数の画素４が、二次元アレイ状に配置されている。
ＳＰＡＤ５は、光吸収層１３と、積層領域１４と、ホール蓄積層１５と、高濃度Ｐ型半導体領域１６と、ピニング層１７とを備えている。
光吸収層１３は、ＳＰＡＤ５の全体に形成された、不純物濃度が低いＰ型の半導体領域（Ｐ－）である。光吸収層１３では、入射光１２（光子）が吸収されて光電変換により電子が生成され、生成された電子が高電界領域６（積層領域１４）へ転送される。
ＳＰＡＤ５は、光吸収層１３と、積層領域１４と、ホール蓄積層１５と、高濃度Ｐ型半導体領域１６と、ピニング層１７とを備えている。
光吸収層１３は、ＳＰＡＤ５の全体に形成された、不純物濃度が低いＰ型の半導体領域（Ｐ－）である。光吸収層１３では、入射光１２（光子）が吸収されて光電変換により電子が生成され、生成された電子が高電界領域６（積層領域１４）へ転送される。
積層領域１４は、ＳＰＡＤ５の配線層９近傍の中央部に形成され、Ｎ型半導体領域１８及びＰ型半導体領域１９が積層されて、基板８の厚さ方向よりも幅方向に長い矩形板状に構成されている。Ｎ型半導体領域１８は、不純物濃度が高いＮ型の半導体領域（Ｎ＋）である。Ｎ型半導体領域１８の中央部は、基板８の表面Ｓ１（Ｎ型半導体領域１８と配線層９との界面）まで延びている。Ｎ型半導体領域１８の配線層９側の面には、ＳＰＡＤ５のカソード電極として、配線層９のコンタクト電極３３が接続されている。また、Ｐ型半導体領域１９は、Ｎ型半導体領域１８よりもマイクロレンズ７側に形成された、不純物濃度が高いＰ型の半導体領域（Ｐ＋）である。Ｎ型半導体領域１８及びＰ型半導体領域１９の界面には、ＰＮ接合で空乏層を形成する。ＰＮ接合による空乏層は、ＳＰＡＤ５のアノード電極に負のバイアス電圧が印加されることで、アバランシェ増倍を起こすための高電界領域６を形成する。
なお、第１の実施形態では、積層領域１４を配線層９の近傍に形成する例を示したが、積層領域１４は、基板８の厚さ方向の中心部よりも配線層９側に形成されていればよい。これにより、Ｎ型半導体領域１８と配線層９との接続を容易に行うことができる。
なお、第１の実施形態では、積層領域１４を配線層９の近傍に形成する例を示したが、積層領域１４は、基板８の厚さ方向の中心部よりも配線層９側に形成されていればよい。これにより、Ｎ型半導体領域１８と配線層９との接続を容易に行うことができる。
ホール蓄積層１５は、光吸収層１３の側面を覆うように形成されたＰ型の半導体領域（Ｐ）である。また、ホール蓄積層１５の配線層９側は、積層領域１４の周囲を囲むように、ＳＰＡＤ５の中心側に延びている。積層領域１４の周囲を囲むホール蓄積層１５の開口部は、矩形状に形成されている。ホール蓄積層１５では、ＳＰＡＤ５のアノード電極に負のバイアス電圧が印加されることで、ホール濃度が増大され暗電流の発生が抑制される。
高濃度Ｐ型半導体領域１６は、ホール蓄積層１５の配線層９側を覆うように形成された、不純物濃度の高いＰ型の半導体領域（Ｐ＋＋）である。また、高濃度Ｐ型半導体領域１６の配線層９側は、図３に示すように、積層領域１４の配線層９側の周囲を囲むように、ＳＰＡＤ５の中心側に延びている。ＳＰＡＤ５の中心側に延びていることにより、高濃度Ｐ型半導体領域１６の配線層９側は、画素分離部２０の配線層９側よりも積層領域１４側に突出し、突出箇所がセンサ基板１０とロジック基板１１との界面に露出している。積層領域１４の周囲を囲む高濃度Ｐ型半導体領域１６の開口部は、矩形状に形成されている。
高濃度Ｐ型半導体領域１６は、ホール蓄積層１５の配線層９側を覆うように形成された、不純物濃度の高いＰ型の半導体領域（Ｐ＋＋）である。また、高濃度Ｐ型半導体領域１６の配線層９側は、図３に示すように、積層領域１４の配線層９側の周囲を囲むように、ＳＰＡＤ５の中心側に延びている。ＳＰＡＤ５の中心側に延びていることにより、高濃度Ｐ型半導体領域１６の配線層９側は、画素分離部２０の配線層９側よりも積層領域１４側に突出し、突出箇所がセンサ基板１０とロジック基板１１との界面に露出している。積層領域１４の周囲を囲む高濃度Ｐ型半導体領域１６の開口部は、矩形状に形成されている。
高濃度Ｐ型半導体領域１６の配線層９側の端面のうち、センサ基板１０とロジック基板１１との界面に露出している部分には、ＳＰＡＤ５のアノード電極として配線層９のコンタクト電極３２（３４）が接続されている。コンタクト電極３２（３４）は、図３に示すようにＮ型半導体領域１８の周囲を囲むように複数配置されている。図３では、１６個のコンタクト電極３２（３４）が配置されている。これにより、コンタクト電極３２（３４）は、高濃度Ｐ型半導体領域１６を介してホール蓄積層１５と電気的に接続されている。
ピニング層１７は、ＳＰＡＤ５の受光面（マイクロレンズ７側の面）及び側面の最表層となるように形成された、負の固定電荷を有する膜である。ピニング層１７の材料としては、固定電荷を発生させてピニングを強化可能な材料を用いることができる。具体的には、酸化ハフニウム（HfO2）膜、酸化アルミニウム（Al2O3）膜、酸化ジルコニウム（ZrO2）膜、酸化タンタル（Ta2O5）膜、酸化チタン（TiO2）膜を採用することができる。
このような構成により、ＳＰＡＤ５は、入射光１２が入射されると、光吸収層１３が、入射光１２を光電変換して電子を生成し、生成した電子を高電界領域６に転送し、高電界領域６が、アバランシェ増倍を起こし、転送された電子を数万倍の電子に増幅する。
このような構成により、ＳＰＡＤ５は、入射光１２が入射されると、光吸収層１３が、入射光１２を光電変換して電子を生成し、生成した電子を高電界領域６に転送し、高電界領域６が、アバランシェ増倍を起こし、転送された電子を数万倍の電子に増幅する。
また、互いに隣接するＳＰＡＤ５間には、画素分離部２０が形成されている。画素分離部２０は、ＳＰＡＤ５のそれぞれを囲むように、基板８に格子状に形成されている。画素分離部２０は、基板８を厚さ方向に貫通したトレンチ部２１（溝部）を有している。トレンチ部２１は、ＳＰＡＤ５のそれぞれを囲むように、基板８に格子状に形成されている。また、トレンチ部２１の底面は、配線層９の基板８に対向する面Ｓ３で形成されている。
画素分離部２０のＳＰＡＤ５に接する面（以下、「ＳＰＡＤ接触面Ｓ４」とも呼ぶ）の三次元形状は、中央部が配線層９側に窪んだ形状となっている。言い換えると、基板８の受光面に垂直な断面（例えば、図２に示した断面）の、基板８の受光面と平行な方向において、ＳＰＡＤ５の配線層９側の画素分離部２０間の長さＬ1が、ＳＰＡＤ５の受光面側の画素分離部２０間の長さＬ2よりも短くなっている。また、基板８の受光面に垂直な断面の、基板８の受光面と平行な方向において、画素分離部２０の配線層９側の長さＬ3が、画素分離部２０の受光面側の長さＬ4よりも長くなっている。これにより、ＳＰＡＤ５の配線層９側の端面（以下、「第１の端面Ｓ５」とも呼ぶ）の面積は、ＳＰＡＤ５の受光面側の端面（以下、「第２の端面Ｓ６」とも呼ぶ）の面積よりも小さくなっている。
画素分離部２０のＳＰＡＤ５に接する面（以下、「ＳＰＡＤ接触面Ｓ４」とも呼ぶ）の三次元形状は、中央部が配線層９側に窪んだ形状となっている。言い換えると、基板８の受光面に垂直な断面（例えば、図２に示した断面）の、基板８の受光面と平行な方向において、ＳＰＡＤ５の配線層９側の画素分離部２０間の長さＬ1が、ＳＰＡＤ５の受光面側の画素分離部２０間の長さＬ2よりも短くなっている。また、基板８の受光面に垂直な断面の、基板８の受光面と平行な方向において、画素分離部２０の配線層９側の長さＬ3が、画素分離部２０の受光面側の長さＬ4よりも長くなっている。これにより、ＳＰＡＤ５の配線層９側の端面（以下、「第１の端面Ｓ５」とも呼ぶ）の面積は、ＳＰＡＤ５の受光面側の端面（以下、「第２の端面Ｓ６」とも呼ぶ）の面積よりも小さくなっている。
第１の端面Ｓ５としては、例えば、ＳＰＡＤ５のマイクロレンズ７側の面のうちの、基板８の受光面と同一面上に位置する部分を採用できる。また、第２の端面Ｓ６としては、例えば、ＳＰＡＤ５の配線層９側の面のうちの、基板８の受光面と反対側の面と同一面上に位置する面を採用できる。言い換えると、図３に示すようにＳＰＡＤ５の配線層９側の面のうちの、画素分離部２０の配線層９側の端面で周囲を囲まれた部分を用いることができる。第１の端面Ｓ５の面積は、混色防止を効果的に抑制可能とする点からは、第２の端面Ｓ６の面積の６５％以下であることが好ましく５０％以下であることがより好ましい。
また、ＳＰＡＤ接触面Ｓ４の縦断面形状、つまり画素分離部２０の側壁の縦断面形状は曲線形状に形成されている。縦断面形状としては、例えば基板８の受光面に垂直な断面における断面形状を採用できる。具体的には、中央部が配線層９側に窪んだパラボラ形状（放物線状）となっている。即ち、画素分離部２０の縦断面形状は、基板８の受光面側から配線層９側へ向かうほど画素分離部２０の幅が広くなるように傾斜された放物線テーパ形状となっている。縦断面形状としては、例えば、基板８の厚さ方向に切断した場合の断面の形状を採用できる。パラボラ形状の焦点の位置はＳＰＡＤ５の幅方向中心に設定する。
また、ＳＰＡＤ接触面Ｓ４の縦断面形状、つまり画素分離部２０の側壁の縦断面形状は曲線形状に形成されている。縦断面形状としては、例えば基板８の受光面に垂直な断面における断面形状を採用できる。具体的には、中央部が配線層９側に窪んだパラボラ形状（放物線状）となっている。即ち、画素分離部２０の縦断面形状は、基板８の受光面側から配線層９側へ向かうほど画素分離部２０の幅が広くなるように傾斜された放物線テーパ形状となっている。縦断面形状としては、例えば、基板８の厚さ方向に切断した場合の断面の形状を採用できる。パラボラ形状の焦点の位置はＳＰＡＤ５の幅方向中心に設定する。
また、トレンチ部２１の内側面には、内側面のすべてを連続的に覆うように、絶縁膜２２、反射膜２３及び絶縁膜２４がこの順に積層されている。即ち、画素分離部２０は、ＳＰＡＤ５の画素分離部２０側の面を、絶縁膜２２及び反射膜２３がこの順に覆っている。絶縁膜２２、２４の材料としては、例えば、シリコン酸化物（SiO2）、シリコン窒化物（SiN）等の絶縁物を採用することができる。また、反射膜２３の材料としては、例えば、光を反射する反射材を採用できる。反射膜２３としては、例えば、アルミニウム膜等の金属膜を用いることができる。金属膜を採用することにより、入射光１２をより確実に反射できる。また、反射膜２３は、トレンチ部２１のマイクロレンズ７側の開口端を閉塞している。これにより、すべてのＳＰＡＤ５の反射膜２３は、互いに電気的に接続されている。
このように、画素分離部２０に光反射材（反射膜２３）を含ませ、ＳＰＡＤ５の第１の端面Ｓ５の面積を第２の端面Ｓ６の面積よりも小さくすることで、ＳＰＡＤ５の配線層９側に画素分離部２０が回り込むようにした。それゆえ、例えば、入射光１２がＳＰＡＤ５を通り抜けたとしても、通り抜けた入射光１２を画素分離部２０で反射してＳＰＡＤ５に戻すことができ、ＰＤＥを向上することができる。また、ＳＰＡＤ５を通り抜けた入射光１２を画素分離部２０で反射することで、ＳＰＡＤ５を通り抜けた入射光１２の配線層９への到達を抑制できるため、例えば、入射光１２が斜めに入射されたとしても、配線層９のメタル配線２７で入射光１２が反射されることを防止することができ、反射された入射光１２が隣接する画素４へ進入することを防止でき、混色を防止することができる。
また、画素分離部２０のＳＰＡＤ５に接する面Ｓ４の縦断面形状をパラボラ形状としたため、例えば、高電界領域６をＳＰＡＤ５の中心線上に配置することで、画素分離部２０で反射された入射光１２を高電界領域６の近くに集光できる。それゆえ、より高電界領域６に近いところで光電変換が行われる確率を高めることができ、光電変換で発生した電子が高電界領域６に到達するまでの時間を短縮でき、タイミングジッタを抑制できる。
また、画素分離部２０のＳＰＡＤ５に接する面Ｓ４の縦断面形状をパラボラ形状としたため、例えば、高電界領域６をＳＰＡＤ５の中心線上に配置することで、画素分離部２０で反射された入射光１２を高電界領域６の近くに集光できる。それゆえ、より高電界領域６に近いところで光電変換が行われる確率を高めることができ、光電変換で発生した電子が高電界領域６に到達するまでの時間を短縮でき、タイミングジッタを抑制できる。
配線層９には、層間絶縁膜２５が設けられている。層間絶縁膜２５の内部の基板８側には、メタル配線２６、２７、２８が配置され、ロジック基板１１側には、メタルパッド２９、３０、３１が配置されている。メタルパッド２９～３１のロジック基板１１側の面は、センサ基板１０とロジック基板１１との界面に位置している。さらに、層間絶縁膜２５の内部には、コンタクト電極３２、３３、３４、３５、３６、３７も配置されている。
コンタクト電極３２は、高濃度Ｐ型半導体領域１６とメタル配線２６とを接続している。また、コンタクト電極３３は、Ｎ型半導体領域１８とメタル配線２７とを接続している。また、コンタクト電極３４は、高濃度Ｐ型半導体領域１６とメタル配線２８とを接続している。また、コンタクト電極３５は、メタル配線２６とメタルパッド２９とを接続している。また、コンタクト電極３６は、メタル配線２７とメタルパッド３０とを接続している。また、コンタクト電極３７はメタル配線２８とメタルパッド３１とを接続している。
コンタクト電極３２は、高濃度Ｐ型半導体領域１６とメタル配線２６とを接続している。また、コンタクト電極３３は、Ｎ型半導体領域１８とメタル配線２７とを接続している。また、コンタクト電極３４は、高濃度Ｐ型半導体領域１６とメタル配線２８とを接続している。また、コンタクト電極３５は、メタル配線２６とメタルパッド２９とを接続している。また、コンタクト電極３６は、メタル配線２７とメタルパッド３０とを接続している。また、コンタクト電極３７はメタル配線２８とメタルパッド３１とを接続している。
ロジック基板１１は、層間絶縁膜３８を備えている。層間絶縁膜３８の内部のセンサ基板１０側には、メタルパッド３９、４０、４１が配置され、反対側には、電極パッド４２、４３、４４が配置されている。メタルパッド３９～４１のセンサ基板１０側の面は、センサ基板１０とロジック基板１１との界面に位置している。さらに、層間絶縁膜３８の内部には、コンタクト電極４５、４６、４７、４８、４９、５０も配置されている。コンタクト電極４５、４６は、メタルパッド３９と電極パッド４２とを接続している。また、コンタクト電極４７、４８は、メタルパッド４０と電極パッド４３とを接続している。また、コンタクト電極４９、５０は、メタルパッド４１と電極パッド４４とを接続している。
このような配線の構成により、ロジック基板１１の電極パッド４３は、コンタクト電極４７、４８、メタルパッド４０、メタルパッド３０、コンタクト電極３６、メタル配線２７及びコンタクト電極３３を介してセンサ基板１０のＮ型半導体領域１８に接続される。
また、ロジック基板１１の電極パッド４２は、コンタクト電極４５、４６、メタルパッド３９、メタルパッド２９、コンタクト電極３５、メタル配線２６及びコンタクト電極３２を介して、高濃度Ｐ型半導体領域１６に接続される。同様に、電極パッド４４は、コンタクト電極４９、５０、メタルパッド４１、メタルパッド３１、コンタクト電極３７、メタル配線２８及びコンタクト電極３４を介して高濃度Ｐ型半導体領域１６に接続される。
また、ロジック基板１１の電極パッド４２は、コンタクト電極４５、４６、メタルパッド３９、メタルパッド２９、コンタクト電極３５、メタル配線２６及びコンタクト電極３２を介して、高濃度Ｐ型半導体領域１６に接続される。同様に、電極パッド４４は、コンタクト電極４９、５０、メタルパッド４１、メタルパッド３１、コンタクト電極３７、メタル配線２８及びコンタクト電極３４を介して高濃度Ｐ型半導体領域１６に接続される。
［１－３ 固体撮像装置の製造方法］
次に、第１の実施形態の固体撮像装置１の製造方法について説明する。図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅ、図４Ｆ、図４Ｇ、図４Ｈ、図４Ｉ及び図４Jは、第１の実施形態の固体撮像装置１の製造工程を示す断面図である。
まず、図４Ａに示すように、基板８に光吸収層１３、積層領域１４、ホール蓄積層１５及び高濃度Ｐ型半導体領域１６等の不純物領域を形成する。不純物領域は、基板８に対し、所望の不純物を基板８の表面Ｓ１側からイオン注入することで形成する。続いて、基板８の表面Ｓ１にレジスト層を成膜し、図４Ｂに示すように、成膜したレジスト層に露光・現像を行って、トレンチ部２１の形成予定位置に開口部を有するマスク５１を形成する。
次に、第１の実施形態の固体撮像装置１の製造方法について説明する。図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅ、図４Ｆ、図４Ｇ、図４Ｈ、図４Ｉ及び図４Jは、第１の実施形態の固体撮像装置１の製造工程を示す断面図である。
まず、図４Ａに示すように、基板８に光吸収層１３、積層領域１４、ホール蓄積層１５及び高濃度Ｐ型半導体領域１６等の不純物領域を形成する。不純物領域は、基板８に対し、所望の不純物を基板８の表面Ｓ１側からイオン注入することで形成する。続いて、基板８の表面Ｓ１にレジスト層を成膜し、図４Ｂに示すように、成膜したレジスト層に露光・現像を行って、トレンチ部２１の形成予定位置に開口部を有するマスク５１を形成する。
続いて、図４Ｃに示すように、マスク５１を用いて、トレンチ部２１の形成予定位置を、基板８の表面Ｓ１側からエッチングすることで、トレンチ部２１を形成する。続いて、図４Ｄに示すように、マスク５１を除去し、図４Ｅに示すように、トレンチ部２１の内側及び基板８の表面Ｓ１を連続的に覆うようにピニング層１７及び絶縁膜２２を成膜する。
続いて、トレンチ部２１の内側及び基板８の表面Ｓ１を連続的に覆うように反射膜２３を成膜する。反射膜２３の成膜方法としては、例えば、反射膜２３がアルミニウム膜である場合には、ＣＶＤ(Chemical Vapor Deposition)法を採用できる。続いて、図４Ｆに示すように、画素分離部２０以外の部分から、反射膜２３及びピニング層１７を除去する。
続いて、トレンチ部２１の内側及び基板８の表面Ｓ１を連続的に覆うように反射膜２３を成膜する。反射膜２３の成膜方法としては、例えば、反射膜２３がアルミニウム膜である場合には、ＣＶＤ(Chemical Vapor Deposition)法を採用できる。続いて、図４Ｆに示すように、画素分離部２０以外の部分から、反射膜２３及びピニング層１７を除去する。
続いて、図４Ｇに示すように、トレンチ部２１内を埋め、基板８の表面側を連続的に覆うように、絶縁膜２４の全部及び層間絶縁膜２５の一部（図２に示した層間絶縁膜２５の上部）を成膜する。図４Ｇでは、絶縁膜２４の全部及び層間絶縁膜２５の一部を同じ材料で一体に形成した場合を例示している。なお、絶縁膜２４及び層間絶縁膜２５は個別に形成してもよい。図２は、個別に形成した場合を例示している。また、絶縁膜２４及び層間絶縁膜２５のそれぞれを、複数の材料を用いて多層構造としてもよい。続いて、図４Ｈに示すように、ＣＭＰ(Chemical Mechanical Polish)を用いて、層間絶縁膜２５の一部を所望の厚さまで研磨する。続いて、図４Ｉに示すように、層間絶縁膜２５の一部にコンタクト電極３２、３３、３４を形成する。続いて、図４Ｊに示すように、層間絶縁膜２５の残りの部分（図２に示した層間絶縁膜２５の下部）、メタル配線２６、２７、２８、コンタクト電極３５、３６、３７、メタルパッド２９、３０、３１を形成して、配線層９を形成する。その後、通常の半導体のウェハープロセスのフローで固体撮像装置１を形成する。
以上説明したように、第１の実施形態に係る固体撮像装置１は、画素分離部２０に光反射材を含ませるとともに、基板８の受光面に垂直な断面の、基板８の受光面と平行な方向において、ＳＰＡＤ５の配線層９側の画素分離部２０間の長さＬ1を、ＳＰＡＤ５の受光面側の画素分離部２０間の長さＬ2よりも短くした。即ち、ＳＰＡＤ５の配線層９側の端面（第１の端面Ｓ５）の面積を、受光面側の端面（第２の端面Ｓ６）の面積よりも小さくした。それゆえ、ＳＰＡＤ５の配線層９側に画素分離部２０が回り込むため、ＳＰＡＤ５を通り抜けた入射光１２を画素分離部２０で反射してＳＰＡＤ５に戻すことができ、ＰＤＥを向上できる。また、斜めに入射された入射光１２がメタル配線２７で反射されることを防止でき、反射された入射光１２の隣接する画素４への進入を防止でき、混色を防止できる。したがって、ＰＤＥを向上しつつ混色を抑制可能な固体撮像装置１を提供できる。
〈２．第２の実施形態〉
［２－１ 要部の構成］
次に、本開示の第２の実施形態に係る固体撮像装置１について説明する。第２の実施形態に係る固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図５は、第２の実施形態に係る固体撮像装置１の断面構成図である。また、図６は、図５のＣ－Ｃ線で破断して基板８の表面側の断面構成を示す図である。図５及び図６において、図２及び図３に対応する部分には同一符号を付し重複説明を省略する。
［２－１ 要部の構成］
次に、本開示の第２の実施形態に係る固体撮像装置１について説明する。第２の実施形態に係る固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図５は、第２の実施形態に係る固体撮像装置１の断面構成図である。また、図６は、図５のＣ－Ｃ線で破断して基板８の表面側の断面構成を示す図である。図５及び図６において、図２及び図３に対応する部分には同一符号を付し重複説明を省略する。
第２の実施形態に係る固体撮像装置１は、コンタクト電極３４の配置が、第１の実施形態に係る固体撮像装置１と異なっている。第２の実施形態では、図５、図６に示すように、コンタクト電極３２、３４は、第１の実施形態よりもＳＰＡＤ５の中心部から離れ、画素分離部２０と重なる位置に配置されている。そして、画素分離部２０（絶縁膜２２、反射膜２３、絶縁膜２４）を基板８の厚さ方向に貫通し、高濃度Ｐ型半導体領域１６を介してＳＰＡＤ５のホール蓄積層１５と配線層９のメタル配線２６、２８とを接続している。
また、画素分離部２０を貫通することにより、コンタクト電極３２、３４は、反射膜２３と電気的に接続されている。また、上述したように各ＳＰＡＤ５の反射膜２３は電気的に接続されている。そのため、すべてのＳＰＡＤ５のホール蓄積層１５とすべてのコンタクト電極３２、３４とが接続されている。それゆえ、図７に示すように、すべてのＳＰＡＤ５のコンタクト電極３２、３４、つまり、電子を供給するアノードが電気的に接続される。それゆえ、アバランシェ増倍の発生にともなう電流の経路の抵抗値を低減でき、ＳＰＡＤ５に電子を供給しやすくなる。図７は、固体撮像装置１から、積層領域１４、ピニング層１７、画素分離部２０及びコンタクト電極３２、３３、３４のみを抜き出して示す断面図である。
また、画素分離部２０を貫通することにより、コンタクト電極３２、３４は、反射膜２３と電気的に接続されている。また、上述したように各ＳＰＡＤ５の反射膜２３は電気的に接続されている。そのため、すべてのＳＰＡＤ５のホール蓄積層１５とすべてのコンタクト電極３２、３４とが接続されている。それゆえ、図７に示すように、すべてのＳＰＡＤ５のコンタクト電極３２、３４、つまり、電子を供給するアノードが電気的に接続される。それゆえ、アバランシェ増倍の発生にともなう電流の経路の抵抗値を低減でき、ＳＰＡＤ５に電子を供給しやすくなる。図７は、固体撮像装置１から、積層領域１４、ピニング層１７、画素分離部２０及びコンタクト電極３２、３３、３４のみを抜き出して示す断面図である。
また、Ｎ型半導体領域１８と接続されるメタル配線２７は、基板８の厚さ方向から見て、ＳＰＡＤ５の配線層９側の端面（第１の端面Ｓ５）を覆うように形成されている。即ち、基板８の厚さ方向から見た場合に、メタル配線２７の内部に第１の端面Ｓ５が含まれるように、メタル配線２７と第１の端面Ｓ５とが重なっている。具体的には、メタル配線２７の端面すべてが、ＳＰＡＤ５の周囲を囲む反射膜２３と重なった構成となっている。これにより、例えば、入射光１２が垂直に入射されたときに、ＳＰＡＤ５を通り抜けた入射光１２がＳＰＡＤ５の配線層９側の端面から出ていった場合に、出ていった入射光１２をメタル配線２７で反射でき、反射された入射光１２をＳＰＡＤ５に戻すことができる。
以上説明したように、第２の実施形態に係る固体撮像装置１では、コンタクト電極３２、３４が、画素分離部２０を基板８の厚さ方向に貫通し、ＳＰＡＤ５のホール蓄積層１５と配線層９のメタル配線２６、２８とを接続するようにしたため、反射膜２３を介して、すべてのＳＰＡＤ５のアノードを電気的に接続でき、電流の経路の抵抗値を低減できる。
［２－２ 変形例］
（１）なお、第１及び第２の実施形態では、積層領域１４の形状を、基板８の厚さ方向よりも幅方向に長い矩形板状とする例を示したが、他の構成を採用することもできる。例えば、図８に示すように、積層領域１４の形状を基板８の幅方向よりも厚さ方向に長い形状としてもよい。基板８の厚さ方向としては、例えば、基板８の受光面に対して垂直な方向を採用できる。基板８の幅方向としては、例えば、基板８の受光面に対して平行な方向を採用できる。具体的には、Ｎ型半導体領域１８を基板８の幅方向よりも厚さ方向に長い形状とし、Ｎ型半導体領域１８のマイクロレンズ７側の面及び側面をＰ型半導体領域１９で覆う構成とする。これにより、ＳＰＡＤ５の受光面側（マイクロレンズ７側）で発生した電子が高電界領域６に到達するまでの時間を短縮でき、タイミングジッタをより確実に抑制できる。図８は、固体撮像装置１から、積層領域１４（Ｎ型半導体領域１８、Ｐ型半導体領域１９）、ピニング層１７及び画素分離部２０のみを抜き出して示す断面図である。
また、図８では、積層領域１４を、画素分離部２０のパラボラ形状の焦点に形成する構成となっている。即ち、パラボラ形状の焦点が積層領域１４内に位置するように、積層領域１４の位置が調整されている。これにより、光電変換で発生した電子が高電界領域６に到達するまでの時間をより短縮でき、タイミングジッタをより効果的に抑制できる。
（１）なお、第１及び第２の実施形態では、積層領域１４の形状を、基板８の厚さ方向よりも幅方向に長い矩形板状とする例を示したが、他の構成を採用することもできる。例えば、図８に示すように、積層領域１４の形状を基板８の幅方向よりも厚さ方向に長い形状としてもよい。基板８の厚さ方向としては、例えば、基板８の受光面に対して垂直な方向を採用できる。基板８の幅方向としては、例えば、基板８の受光面に対して平行な方向を採用できる。具体的には、Ｎ型半導体領域１８を基板８の幅方向よりも厚さ方向に長い形状とし、Ｎ型半導体領域１８のマイクロレンズ７側の面及び側面をＰ型半導体領域１９で覆う構成とする。これにより、ＳＰＡＤ５の受光面側（マイクロレンズ７側）で発生した電子が高電界領域６に到達するまでの時間を短縮でき、タイミングジッタをより確実に抑制できる。図８は、固体撮像装置１から、積層領域１４（Ｎ型半導体領域１８、Ｐ型半導体領域１９）、ピニング層１７及び画素分離部２０のみを抜き出して示す断面図である。
また、図８では、積層領域１４を、画素分離部２０のパラボラ形状の焦点に形成する構成となっている。即ち、パラボラ形状の焦点が積層領域１４内に位置するように、積層領域１４の位置が調整されている。これにより、光電変換で発生した電子が高電界領域６に到達するまでの時間をより短縮でき、タイミングジッタをより効果的に抑制できる。
（２）また、第１及び第２の実施形態では、画素分離部２０の縦断面形状を、基板８の受光面側から配線層９側へ向かうほど画素分離部２０の幅が広くなるように傾斜された放物線テーパ形状とする例を示したが、他の構成を採用することもできる。例えば、図９に示すように、基板８の受光面に垂直な断面において、画素分離部２０の断面形状（縦断面形状）を、基板８の受光面側から配線層９側へ向かうほど画素分離部２０の幅が広くなるように傾斜された線形テーパ形状、つまり、基板８の厚さ方向に対して幅が線形に変わる直線的な先細り形状としてもよい。画素分離部２０を線形テーパ形状とすることにより、放物線テーパ形状とする場合に比べ、画素分離部２０を容易に形成でき製造コストを低減できる。図９は、固体撮像装置１から、積層領域１４（Ｎ型半導体領域１８、Ｐ型半導体領域１９）、ピニング層１７、及び画素分離部２０のみを抜き出して示す断面図である。
また、例えば、図１０に示すように、基板８の受光面に垂直な断面において、画素分離部２０の受光面側の断面形状（縦断面形状）を、基板８の受光面側から配線層９側に長い長方形状（矩形状）とし、画素分離部２０の配線層９側の断面形状（縦断面形状）を、基板８の受光面側から配線層９側へ向かうほど画素分離部２０の幅が広くなるように傾斜された線形テーパ形状としてもよい。これにより、光吸収層１３を拡大でき、入射光１２が光吸収層１３で光電変換される可能性を向上でき、ＰＤＥをより確実に向上することができる。図１０は、固体撮像装置１から、積層領域１４（Ｎ型半導体領域１８、Ｐ型半導体領域１９）、ピニング層１７、及び画素分離部２０のみを抜き出して示す断面図である。（３）また、第１及び第２の実施の形態では、光検出部（光電変換部）として、ＳＰＡＤ５を用いる例を示したが、他の構成を採用することもできる。例えば、単一の光子ではアバランシェ増倍を起こさないＡＰＤ、つまり、ＳＰＡＤ５以外のＡＰＤを用いる構成としてもよい。また、例えば、図１１に示すように、光検出部（光電変換部）として、ＰＤ（フォトダイオード）５２を用いる構成としてもよい。図１１では、第２の実施形態に係る固体撮像装置１のＳＰＡＤ５に代えてＰＤ５２用いた構成を例示している。
また、例えば、図１０に示すように、基板８の受光面に垂直な断面において、画素分離部２０の受光面側の断面形状（縦断面形状）を、基板８の受光面側から配線層９側に長い長方形状（矩形状）とし、画素分離部２０の配線層９側の断面形状（縦断面形状）を、基板８の受光面側から配線層９側へ向かうほど画素分離部２０の幅が広くなるように傾斜された線形テーパ形状としてもよい。これにより、光吸収層１３を拡大でき、入射光１２が光吸収層１３で光電変換される可能性を向上でき、ＰＤＥをより確実に向上することができる。図１０は、固体撮像装置１から、積層領域１４（Ｎ型半導体領域１８、Ｐ型半導体領域１９）、ピニング層１７、及び画素分離部２０のみを抜き出して示す断面図である。（３）また、第１及び第２の実施の形態では、光検出部（光電変換部）として、ＳＰＡＤ５を用いる例を示したが、他の構成を採用することもできる。例えば、単一の光子ではアバランシェ増倍を起こさないＡＰＤ、つまり、ＳＰＡＤ５以外のＡＰＤを用いる構成としてもよい。また、例えば、図１１に示すように、光検出部（光電変換部）として、ＰＤ（フォトダイオード）５２を用いる構成としてもよい。図１１では、第２の実施形態に係る固体撮像装置１のＳＰＡＤ５に代えてＰＤ５２用いた構成を例示している。
〈３．第３の実施の形態〉
本開示に係る技術（本技術）は、各種の電子機器に適用されてもよい。
図１２は、本技術が適用され得る電子機器（例えば、距離画像センサ）の概略的な構成の一例を示す図である。
図１２に示すように、距離画像センサ２０１は、光学系２０２と、固体撮像装置２０３と、画像処理回路２０４と、モニタ２０５と、メモリ２０６とを備えている。そして、光源装置２０７から被写体に向かって投光されて、被写体の表面で反射された光（変調光、パルス光等）を受光することにより、被写体までの距離に応じた距離画像を取得する。
本開示に係る技術（本技術）は、各種の電子機器に適用されてもよい。
図１２は、本技術が適用され得る電子機器（例えば、距離画像センサ）の概略的な構成の一例を示す図である。
図１２に示すように、距離画像センサ２０１は、光学系２０２と、固体撮像装置２０３と、画像処理回路２０４と、モニタ２０５と、メモリ２０６とを備えている。そして、光源装置２０７から被写体に向かって投光されて、被写体の表面で反射された光（変調光、パルス光等）を受光することにより、被写体までの距離に応じた距離画像を取得する。
具体的には、光学系２０２は、１枚又は複数枚のレンズを有して構成され、被写体からの像光（入射光２０８）を固体撮像装置２０３に導き、固体撮像装置２０３の受光面（画素領域）に結像させる。固体撮像装置２０３としては、上述した各実施の形態及び変形例の固体撮像装置１が適用され、光検出部（光電変換部）から出力される受光信号（SPAD OUT）から求められる距離を示す距離信号が画像処理回路２０４に供給される。画像処理回路２０４は、固体撮像装置２０３から供給された距離信号に基づいて距離画像を構築する画像処理を行い、その画像処理により得られた距離画像（画像データ）は、モニタ２０５に供給されて表示されたり、メモリ２０６に供給されて記憶（記録）されたりする。
このように構成されている距離画像センサ２０１では、上述した固体撮像装置１を適用することで、ＳＰＡＤ５の特性向上にともなって、より正確な距離画像を取得できる。
このように構成されている距離画像センサ２０１では、上述した固体撮像装置１を適用することで、ＳＰＡＤ５の特性向上にともなって、より正確な距離画像を取得できる。
なお、本技術は、以下のような構成を取ることができる。
（１）
複数のＡＰＤ(アバランシェフォトダイオード)、及び前記ＡＰＤのそれぞれを囲むように、前記ＡＰＤ間に形成された画素分離部を有する基板と、
前記基板の受光面と反対側の面に積層された配線層とを備え、
前記画素分離部は、光を反射する光反射材を含み、
前記基板の受光面に垂直な断面の、前記基板の受光面と平行な方向において、前記ＡＰＤの前記配線層側の前記画素分離部間の長さは、前記ＡＰＤの受光面側の前記画素分離部間の長さよりも短い
固体撮像装置。
（２）
前記ＡＰＤの前記配線層側の端面である第１の端面の面積は、前記ＡＰＤの受光面側の端面である第２の端面の面積よりも小さい
前記（１）に記載の固体撮像装置。
（３）
前記第１の端面の面積は、前記第２の端面の面積の６５％以下である
前記（２）に記載の固体撮像装置。
（４）
前記基板の受光面に垂直な断面の、前記基板の受光面と平行な方向において、前記画素分離部の前記配線層側の長さは、前記画素分離部の受光面側の長さよりも長い
前記（１）から（３）の何れかに記載の固体撮像装置。
（５）
前記基板の受光面に垂直な断面において、前記画素分離部の側壁の断面形状は、曲線形状に形成されている
前記（４）に記載の固体撮像装置。
（６）
前記画素分離部の前記ＡＰＤに接する面の縦断面形状は、中央部が前記配線層側に窪んだパラボラ形状である
前記（５）に記載の固体撮像装置。
（７）
前記ＡＰＤのうちの、高電界領域を形成するためのＮ型半導体領域とＰ型半導体領域とを含む積層領域は、前記パラボラ形状の焦点に形成されている
前記（６）に記載の固体撮像装置。
（８）
前記積層領域の形状は、前記基板の幅方向よりも前記基板の厚さ方向に長い形状である
前記（７）に記載の固体撮像装置。
（９）
前記画素分離部の縦断面形状は、前記基板の受光面側から前記配線層側へ向かうほど前記画素分離部の幅が広くなるように傾斜された線形テーパ形状である
前記（４）に記載の固体撮像装置。
（１０）
前記画素分離部の縦断面形状のうちの受光面側は、前記基板の受光面側から前記配線層側に長い長方形状であり、前記配線層側は、前記基板の受光面側から前記配線層側へ向かうほど前記画素分離部の幅が広くなるように傾斜された線形テーパ形状である
前記（４）に記載の固体撮像装置。
（１１）
前記光反射材は、金属膜であり、
前記画素分離部は、前記ＡＰＤの前記画素分離部側の面を、絶縁膜及び前記金属膜がこの順に覆っている
前記（１）から（１０）の何れかに記載の固体撮像装置。
（１２）
前記金属膜は、アルミニウム膜である
前記（１１）に記載の固体撮像装置。
（１３）
前記画素分離部を前記基板の厚さ方向に貫通し、前記ＡＰＤのホール蓄積層と前記配線層の配線とを接続するコンタクト電極を備える
前記（１１）又は（１２）に記載の固体撮像装置。
（１４）
前記配線層は、前記基板の厚さ方向から見て、前記ＡＰＤの前記配線層側の端面を覆うように形成されたメタル配線を有する
前記（１３）に記載の固体撮像装置。
（１５）
前記ＡＰＤのうちの、高電界領域を形成するためのＮ型半導体領域とＰ型半導体領域とを含む積層領域は、前記基板の厚さ方向の中心部よりも前記配線層側に形成されている
前記（１）から（１４）に記載の固体撮像装置。
（１６）
複数のＡＰＤ(アバランシェフォトダイオード)、及び前記ＡＰＤのそれぞれを囲むように、前記ＡＰＤ間に形成された画素分離部を有する基板と、前記基板の受光面と反対側の面に積層された配線層とを有し、前記画素分離部は、光を反射する光反射材を含み、前記基板の受光面に垂直な断面の、前記基板の受光面と平行な方向において、前記ＡＰＤの前記配線層側の前記画素分離部間の長さは、前記ＡＰＤの受光面側の前記画素分離部間の長さよりも短い固体撮像装置を備える
電子機器。
（１）
複数のＡＰＤ(アバランシェフォトダイオード)、及び前記ＡＰＤのそれぞれを囲むように、前記ＡＰＤ間に形成された画素分離部を有する基板と、
前記基板の受光面と反対側の面に積層された配線層とを備え、
前記画素分離部は、光を反射する光反射材を含み、
前記基板の受光面に垂直な断面の、前記基板の受光面と平行な方向において、前記ＡＰＤの前記配線層側の前記画素分離部間の長さは、前記ＡＰＤの受光面側の前記画素分離部間の長さよりも短い
固体撮像装置。
（２）
前記ＡＰＤの前記配線層側の端面である第１の端面の面積は、前記ＡＰＤの受光面側の端面である第２の端面の面積よりも小さい
前記（１）に記載の固体撮像装置。
（３）
前記第１の端面の面積は、前記第２の端面の面積の６５％以下である
前記（２）に記載の固体撮像装置。
（４）
前記基板の受光面に垂直な断面の、前記基板の受光面と平行な方向において、前記画素分離部の前記配線層側の長さは、前記画素分離部の受光面側の長さよりも長い
前記（１）から（３）の何れかに記載の固体撮像装置。
（５）
前記基板の受光面に垂直な断面において、前記画素分離部の側壁の断面形状は、曲線形状に形成されている
前記（４）に記載の固体撮像装置。
（６）
前記画素分離部の前記ＡＰＤに接する面の縦断面形状は、中央部が前記配線層側に窪んだパラボラ形状である
前記（５）に記載の固体撮像装置。
（７）
前記ＡＰＤのうちの、高電界領域を形成するためのＮ型半導体領域とＰ型半導体領域とを含む積層領域は、前記パラボラ形状の焦点に形成されている
前記（６）に記載の固体撮像装置。
（８）
前記積層領域の形状は、前記基板の幅方向よりも前記基板の厚さ方向に長い形状である
前記（７）に記載の固体撮像装置。
（９）
前記画素分離部の縦断面形状は、前記基板の受光面側から前記配線層側へ向かうほど前記画素分離部の幅が広くなるように傾斜された線形テーパ形状である
前記（４）に記載の固体撮像装置。
（１０）
前記画素分離部の縦断面形状のうちの受光面側は、前記基板の受光面側から前記配線層側に長い長方形状であり、前記配線層側は、前記基板の受光面側から前記配線層側へ向かうほど前記画素分離部の幅が広くなるように傾斜された線形テーパ形状である
前記（４）に記載の固体撮像装置。
（１１）
前記光反射材は、金属膜であり、
前記画素分離部は、前記ＡＰＤの前記画素分離部側の面を、絶縁膜及び前記金属膜がこの順に覆っている
前記（１）から（１０）の何れかに記載の固体撮像装置。
（１２）
前記金属膜は、アルミニウム膜である
前記（１１）に記載の固体撮像装置。
（１３）
前記画素分離部を前記基板の厚さ方向に貫通し、前記ＡＰＤのホール蓄積層と前記配線層の配線とを接続するコンタクト電極を備える
前記（１１）又は（１２）に記載の固体撮像装置。
（１４）
前記配線層は、前記基板の厚さ方向から見て、前記ＡＰＤの前記配線層側の端面を覆うように形成されたメタル配線を有する
前記（１３）に記載の固体撮像装置。
（１５）
前記ＡＰＤのうちの、高電界領域を形成するためのＮ型半導体領域とＰ型半導体領域とを含む積層領域は、前記基板の厚さ方向の中心部よりも前記配線層側に形成されている
前記（１）から（１４）に記載の固体撮像装置。
（１６）
複数のＡＰＤ(アバランシェフォトダイオード)、及び前記ＡＰＤのそれぞれを囲むように、前記ＡＰＤ間に形成された画素分離部を有する基板と、前記基板の受光面と反対側の面に積層された配線層とを有し、前記画素分離部は、光を反射する光反射材を含み、前記基板の受光面に垂直な断面の、前記基板の受光面と平行な方向において、前記ＡＰＤの前記配線層側の前記画素分離部間の長さは、前記ＡＰＤの受光面側の前記画素分離部間の長さよりも短い固体撮像装置を備える
電子機器。
１…固体撮像装置、２…画素領域、３…バイアス電圧印加部、４…画素、５…ＳＰＡＤ、６…高電界領域、７…マイクロレンズ、８…基板、９…配線層、１０…センサ基板、１１…ロジック基板、１２…入射光、１３…光吸収層、１４…積層領域、１５…ホール蓄積層、１６…高濃度Ｐ型半導体領域、１７…ピニング層、１８…Ｎ型半導体領域、１９…Ｐ型半導体領域、２０…画素分離部、２１…トレンチ部、２２…絶縁膜、２３…反射膜、２４…絶縁膜、２５…層間絶縁膜、２６…メタル配線、２７…メタル配線、２８…メタル配線、２９…メタルパッド、３０…メタルパッド、３１…メタルパッド、３２…コンタクト電極、３３…コンタクト電極、３４…コンタクト電極、３５…コンタクト電極、３６…コンタクト電極、３７…コンタクト電極、３８…層間絶縁膜、３９…メタルパッド、４０…メタルパッド、４１…メタルパッド、４２…電極パッド、４３…電極パッド、４４…電極パッド、４５…コンタクト電極、４６…コンタクト電極、４７…コンタクト電極、４８…コンタクト電極、４９…コンタクト電極、５０…コンタクト電極、５１…マスク、５２…ＰＤ、２０１…距離画像センサ、２０２…光学系、２０３…固体撮像装置、２０４…画像処理回路、２０５…モニタ、２０６…メモリ、２０７…光源装置、２０８…入射光
Claims (16)
- 複数のＡＰＤ(アバランシェフォトダイオード)、及び前記ＡＰＤのそれぞれを囲むように、前記ＡＰＤ間に形成された画素分離部を有する基板と、
前記基板の受光面と反対側の面に積層された配線層とを備え、
前記画素分離部は、光を反射する光反射材を含み、
前記基板の受光面に垂直な断面の、前記基板の受光面と平行な方向において、前記ＡＰＤの前記配線層側の前記画素分離部間の長さは、前記ＡＰＤの受光面側の前記画素分離部間の長さよりも短い
固体撮像装置。 - 前記ＡＰＤの前記配線層側の端面である第１の端面の面積は、前記ＡＰＤの受光面側の端面である第２の端面の面積よりも小さい
請求項１に記載の固体撮像装置。 - 前記第１の端面の面積は、前記第２の端面の面積の６５％以下である
請求項２に記載の固体撮像装置。 - 前記基板の受光面に垂直な断面の、前記基板の受光面と平行な方向において、前記画素分離部の前記配線層側の長さは、前記画素分離部の受光面側の長さよりも長い
請求項１に記載の固体撮像装置。 - 前記基板の受光面に垂直な断面において、前記画素分離部の側壁の断面形状は、曲線形状に形成されている
請求項４に記載の固体撮像装置。 - 前記基板の受光面に垂直な断面において、前記画素分離部の前記ＡＰＤに接する面の断面形状は、中央部が前記配線層側に窪んだパラボラ形状である
請求項５に記載の固体撮像装置。 - 前記ＡＰＤのうちの、高電界領域を形成するためのＮ型半導体領域とＰ型半導体領域とを含む積層領域は、前記パラボラ形状の焦点に形成されている
請求項６に記載の固体撮像装置。 - 前記積層領域の形状は、前記基板の幅方向よりも前記基板の厚さ方向に長い形状である
請求項７に記載の固体撮像装置。 - 前記基板の受光面に垂直な断面において、前記画素分離部の断面形状は、前記基板の受光面側から前記配線層側へ向かうほど前記画素分離部の幅が広くなるように傾斜された線形テーパ形状である
請求項４に記載の固体撮像装置。 - 前記基板の受光面に垂直な断面において、前記画素分離部の受光面側の断面形状は、前記基板の受光面側から前記配線層側に長い長方形状であり、前記画素分離部の前記配線層側の断面形状は、前記基板の受光面側から前記配線層側へ向かうほど前記画素分離部の幅が広くなるように傾斜された線形テーパ形状である
請求項４に記載の固体撮像装置。 - 前記光反射材は、金属膜であり、
前記画素分離部は、前記ＡＰＤの前記画素分離部側の面を、絶縁膜及び前記金属膜がこの順に覆っている
請求項１に記載の固体撮像装置。 - 前記金属膜は、アルミニウム膜である
請求項１１に記載の固体撮像装置。 - 前記画素分離部を前記基板の厚さ方向に貫通し、前記ＡＰＤのホール蓄積層と前記配線層の配線とを接続するコンタクト電極を備える
請求項１１に記載の固体撮像装置。 - 前記配線層は、前記基板の厚さ方向から見て、前記ＡＰＤの前記配線層側の端面を覆うように形成されたメタル配線を有する
請求項１３に記載の固体撮像装置。 - 前記ＡＰＤのうちの、高電界領域を形成するためのＮ型半導体領域とＰ型半導体領域とを含む積層領域は、前記基板の厚さ方向の中心部よりも前記配線層側に形成されている
請求項１に記載の固体撮像装置。 - 複数のＡＰＤ(アバランシェフォトダイオード)、及び前記ＡＰＤのそれぞれを囲むように、前記ＡＰＤ間に形成された画素分離部を有する基板と、前記基板の受光面と反対側の面に積層された配線層とを有し、前記画素分離部は、光を反射する光反射材を含み、前記基板の受光面に垂直な断面の、前記基板の受光面と平行な方向において、前記ＡＰＤの前記配線層側の前記画素分離部間の長さは、前記ＡＰＤの受光面側の前記画素分離部間の長さよりも短い固体撮像装置を備える
電子機器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020062462A JP2021163821A (ja) | 2020-03-31 | 2020-03-31 | 固体撮像装置及び電子機器 |
| JP2020-062462 | 2020-03-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2021199673A1 true WO2021199673A1 (ja) | 2021-10-07 |
Family
ID=77928975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2021/004172 WO2021199673A1 (ja) | 2020-03-31 | 2021-02-04 | 固体撮像装置及び電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2021163821A (ja) |
| WO (1) | WO2021199673A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100178018A1 (en) * | 2007-09-06 | 2010-07-15 | Augusto Carlos J R P | Photonic Via Waveguide for Pixel Arrays |
| JP2018088488A (ja) * | 2016-11-29 | 2018-06-07 | ソニーセミコンダクタソリューションズ株式会社 | センサチップおよび電子機器 |
| US20190157329A1 (en) * | 2017-11-20 | 2019-05-23 | Samsung Electronics Co., Ltd. | Image sensor and method of fabricating the same |
-
2020
- 2020-03-31 JP JP2020062462A patent/JP2021163821A/ja active Pending
-
2021
- 2021-02-04 WO PCT/JP2021/004172 patent/WO2021199673A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100178018A1 (en) * | 2007-09-06 | 2010-07-15 | Augusto Carlos J R P | Photonic Via Waveguide for Pixel Arrays |
| JP2018088488A (ja) * | 2016-11-29 | 2018-06-07 | ソニーセミコンダクタソリューションズ株式会社 | センサチップおよび電子機器 |
| US20190157329A1 (en) * | 2017-11-20 | 2019-05-23 | Samsung Electronics Co., Ltd. | Image sensor and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021163821A (ja) | 2021-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020202880A1 (ja) | アバランシェフォトダイオードセンサおよびセンサ装置 | |
| US11837670B2 (en) | Semiconductor devices with single-photon avalanche diodes, light scattering structures, and multiple deep trench isolation structures | |
| US20240170525A1 (en) | Sensor device | |
| KR100987057B1 (ko) | 광검출 효율이 향상된 실리콘 광전자 증배관 및 이를포함하는 감마선 검출기 | |
| WO2022123985A1 (ja) | 撮像装置及び測距装置 | |
| CN114586160A (zh) | 光接收元件和距离测量装置 | |
| US10109671B2 (en) | Photodiode array structure for cross talk suppression | |
| US11984519B2 (en) | Semiconductor devices with single-photon avalanche diodes and hybrid isolation structures | |
| WO2021199673A1 (ja) | 固体撮像装置及び電子機器 | |
| US20230187462A1 (en) | Semiconductor light detection element | |
| US20230026004A1 (en) | Ranging image sensor and method for manufacturing same | |
| TWI660491B (zh) | 影像感測器 | |
| TWI855039B (zh) | 崩潰光二極體感測器及感測裝置 | |
| WO2022210149A1 (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| US12034025B2 (en) | Semiconductor devices with single-photon avalanche diodes and isolation structures | |
| US20230393249A1 (en) | Sensor device and sensing module | |
| US20240194714A1 (en) | Photodiode with deep trench isolation structures | |
| US20240055537A1 (en) | Semiconductor Devices with Single-Photon Avalanche Diodes, Light Scattering Structures, and Multiple Isolation Structures | |
| WO2022024718A1 (ja) | 光検出器、固体撮像素子、及び、光検出器の製造方法 | |
| US20240113147A1 (en) | Opto-electrical insulated frontside illuminated 3d digital silicon photomultiplier | |
| WO2023281834A1 (ja) | 受光装置およびｘ線撮像装置ならびに電子機器 | |
| WO2022254797A1 (ja) | 光検出素子、光検出素子の製造方法、及び電子機器 | |
| US20230048727A1 (en) | Ranging image sensor | |
| KR20230124355A (ko) | 이미지 센서 | |
| CN117894812A (zh) | 单光子雪崩二极管的结构和制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21781570 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 21781570 Country of ref document: EP Kind code of ref document: A1 |