CN103681704A - Bsi芯片中的多金属膜堆叠件 - Google Patents

Bsi芯片中的多金属膜堆叠件 Download PDF

Info

Publication number
CN103681704A
CN103681704A CN201310053026.8A CN201310053026A CN103681704A CN 103681704 A CN103681704 A CN 103681704A CN 201310053026 A CN201310053026 A CN 201310053026A CN 103681704 A CN103681704 A CN 103681704A
Authority
CN
China
Prior art keywords
conductive layer
layer
conductive
semiconductor substrate
metal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310053026.8A
Other languages
English (en)
Other versions
CN103681704B (zh
Inventor
丁世汎
卢玠甫
王铭义
杜友伦
王俊智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103681704A publication Critical patent/CN103681704A/zh
Application granted granted Critical
Publication of CN103681704B publication Critical patent/CN103681704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了BSI芯片中的多金属膜堆叠件,其中形成方法包括:形成从半导体衬底的背面延伸到半导体衬底正面上的金属焊盘的开口;以及形成第一导电层,其包括与半导体衬底中的有源图像传感器重叠的第一部分、与半导体衬底中的黑色参考图像传感器重叠的第二部分以及位于开口中以接触金属焊盘的第三部分。第二导电层形成在第一导电层上方并与其接触。执行第一图案化步骤以去除第二导电层的第一和第二部分,其中第一导电层被用作蚀刻停止层。执行第二图案化步骤以去除第一导电层的第一部分的一部分。在第二图案化步骤之后保留第一导电层的第二和第三部分。

Description

BSI芯片中的多金属膜堆叠件
技术领域
本发明总的来说涉及半导体领域,更具体地,涉及BSI芯片中的多金属膜堆叠件。
背景技术
背照式(BSI)图像传感器芯片由于更高效地捕获光子而正在取代前照式传感器芯片。在BSI图像传感器的形成过程中,图像传感器和逻辑电路形成在晶片的半导体衬底中,然后在硅芯片的正面上形成互连结构。
BSI图像传感器芯片中的图像传感器响应于光子的刺激生成电信号。电信号的量级(诸如光电流)取决于被对应图像传感器接收的入射光的强度。然而,图像传感器会遭受非光学产生的信号,包括泄露信号、热生成的信号、暗电流等等。因此,图像传感器产生的电信号需要校准,以使不期望的信号从图像传感器的输出信号中被去除。为了消除非光学产生的信号,形成黑色参考图像传感器并用于产生非光学产生的信号。因此,需要阻止黑色参考图像传感器接收光信号。
黑色参考图像传感器被形成在半导体衬底(其中形成图像传感器)背面上的金属屏蔽层所覆盖。此外,为了接合或测试,在半导体衬底的背面上还形成背面金属焊盘。每个金属屏蔽层和背面金属焊盘的形成都包括沉积步骤和图案化步骤。因此,在直接位于图像传感器上方区域的中,当形成金属屏蔽层时执行金属沉积和蚀刻步骤,并且当形成背面金属焊盘时执行金属沉积和蚀刻步骤。可以使用等离子体来执行沉积步骤和蚀刻步骤。结果,可能损伤或劣化图像传感器。
发明内容
根据本发明的一个方面,提供了一种方法,包括:在半导体衬底中形成开口,开口从半导体衬底的背面延伸到半导体衬底的正面上的金属焊盘;在半导体衬底的背面上形成第一导电层,第一导电层延伸到开口中以接触金属焊盘;在第一导电层上方形成第二导电层,第一导电层和第二导电层包括不同的材料;执行第一图案化步骤以从第一器件区域和第二器件区域中去除第二导电层,在第一图案化步骤之后保留第二导电层位于金属焊盘上方的部分,并且第一导电层在第一图案化步骤中用作蚀刻停止层;以及执行第二图案化步骤以从第一器件区域中去除部分第一导电层,在第二图案化步骤之后保留导电层位于第二器件区域中的部分以形成金属屏蔽层,并且金属屏蔽层与黑色参考图像传感器重叠。
优选地,形成第一导电层的步骤包括:形成导电阻挡层以接触金属焊盘;在导电阻挡层上方形成铝铜层;以及在铝铜层上方形成导电蚀刻停止层,第二导电层与导电蚀刻停止层接触。
优选地,形成第一导电层的步骤包括:形成单个导电层,单个导电层包括接触金属焊盘的底面和接触第二导电层的顶面。
优选地,形成第一导电层的步骤包括:形成导电阻挡层以接触金属焊盘;以及形成位于导电阻挡层上方并与导电阻挡层接触的导电蚀刻停止层,导电蚀刻停止层包括接触第二导电层的顶面。
优选地,在第二图案化步骤之后,保留第一导电层位于第一器件区域中的部分以形成金属栅格。
优选地,在第二图案化步骤之后,去除第一器件区域中的整个第一导电层,并且第一器件区域其中包括多个有源图像传感器。
优选地,该方法进一步包括:在所述第二图案化步骤之后,覆盖形成钝化层,钝化层包括分别位于第一器件区域和第二器件区域中的第一部分和第二部分以及与金属焊盘重叠的第三部分;以及去除钝化层的第三部分,并且不去除钝化层的第一和第二部分。
根据本发明的另一方面,提供了一种方法,包括:形成从半导体衬底的背面延伸至半导体衬底的正面上的金属焊盘的开口;形成第一导电层,第一导电层包括与半导体衬底中的有源图像传感器重叠的第一部分、与半导体衬底中的黑色参考图像传感器重叠的第二部分和延伸到开口中以接触金属焊盘的第三部分;在第一导电层上方形成第二导电层并且第二导电层与第一导电层接触;执行第一图案化步骤以去除第二导电层的第一部分和第二部分,第一导电层在第一图案化步骤中用作蚀刻停止层;以及执行第二图案化步骤以去除第一导电层的第一部分的一部分,在第二图案化步骤之后保留第一导电层的第二部分和第三部分以及第二导电层与第一导电层的第三部分重叠的部分。
优选地,形成第一导电层的步骤包括:在金属焊盘上方形成铝铜层;以及在铝铜层上方形成导电蚀刻停止层,第一图案化步骤停止于导电蚀刻停止层。
优选地,形成第一导电层的步骤包括:形成接触金属焊盘和第二导电层的单个导电层,第一图案化步骤停止于单个导电层。
优选地,形成第一导电层的步骤包括:形成导电阻挡层以接触金属焊盘;以及形成位于导电阻挡层上方并与导电阻挡层接触的导电蚀刻停止层,第一图案化步骤停止于导电蚀刻停止层。
优选地,在第二图案化步骤之后,保留第一导电层的第一部分的一部分以形成金属栅格。
优选地,该方法进一步包括:在第二图案化步骤之后,覆盖形成与有源图像传感器和黑色参考图像传感器重叠的钝化层,通过钝化层暴露第二导电层的第三部分。
根据本发明的又一方面,提供了一种器件,包括:半导体衬底;位于半导体衬底中的黑色参考图像传感器;位于半导体衬底的正面上的金属焊盘;第一导电层,包括穿透半导体衬底以连接至金属焊盘的第一部分和与黑色参考图像传感器重叠的第二部分;位于第一导电层的第一部分上方并与第一导电层的第一部分接触的第二导电层;以及位于第一导电层的第二部分上方并与第一导电层的第二部分接触的介电层。
优选地,第二导电层包括铝铜。
优选地,第一导电层包括:导电阻挡层,接触金属焊盘;铝铜层,与导电阻挡层重叠;以及导电蚀刻停止层,位于铝铜层上方。
优选地,第一导电层包括单个导电层,单个导电层的底面与金属焊盘物理接触,并且单个导电层的顶面与第二导电层物理接触。
优选地,第一导电层包括:导电阻挡层,接触金属焊盘;以及导电蚀刻停止层,位于导电阻挡层上方并接触导电阻挡层,导电蚀刻停止层和第二导电层包括不同的材料,并且导电蚀刻停止层和导电阻挡层包括不同的材料。
优选地,该器件进一步包括有源图像传感器阵列,第一导电层和第二导电层不延伸到与有源图像传感器重叠的区域。
优选地,该器件进一步包括有源图像传感器阵列,第一导电层延伸到图像传感器阵列上方以形成金属栅格。
附图说明
为了更加完整地理解本实施例及其优点,现在结合附图作为参考进行下列的描述,其中:
图1至图8是根据一些示例性实施例的制造金属屏蔽层和背面金属焊盘的中间阶段的截面图,其中在背照式(BSI)图像传感器芯片中形成金属屏蔽层和背面金属焊盘。
具体实施方式
下面详细讨论本发明实施例的制造和使用。然而,应该理解,实施例提供了许多可以在各种具体环境中具体化的可应用发明概念。所讨论的具体实施例是说明性的而不是限制本公开的范围。
根据各种示例性实施例,提供了在背照式(BSI)图像传感器芯片中形成金属屏蔽层和背面金属焊盘的多金属膜方案。示出了形成金属屏蔽层和背面金属焊盘的中间阶段。还讨论了实施例的变化。在各个附图和说明性实施例中,类似的参考标号用于表示类似的元件。
图1至图8示出了根据一些示例性实施例的制造金属屏蔽层和背面金属焊盘的中间阶段的截面图。图1示出了图像传感器芯片20,其可以是非锯开晶片22的一部分。图像传感器芯片20包括半导体衬底26。半导体衬底26可以是结晶硅衬底或者由其他半导体材料形成的半导体衬底。在整个说明书中,表面26A被称为半导体衬底26的正面,而表面26B被称为半导体衬底26的背面。在半导体衬底26中形成图像传感器24(包括24A和24B)。图像传感器24被配置为将光信号(光子)转换成电信号,并且可以是光敏二极管或光敏MOS晶体管。因此,各自晶片22可以是图像传感器晶片。在一些示例性实施例中,图像传感器24从正面26A延伸进半导体衬底26。图像传感器24A和24B可以彼此相同。
正面互连结构28形成在半导体衬底26上方并用于电互连图像传感芯片20中的器件。正面互连结构28包括层间电介质(ILD)31、介电层30以及位于介电层30中的金属线(或焊盘)32和通孔34。虽然未示出,但在ILD31中形成接触插塞。在整个说明书中,同一介电层30中的金属线和金属焊盘30被统称为金属层。正面互连结构28包括金属层(包括M1、M2等),其中金属层M1是互连结构28的底部金属层。在一些示例性实施例中,介电层30中的较低层由具有低k值(例如,低于3.0)的低k介电材料形成。介电层30中的较高层可以由低k介电材料或者k值例如大于3.9或大于约4.5的非低k介电材料形成。钝化层38形成在互连结构28上方。钝化层38可以由k值大于3.9的非低k介电材料形成。在一些实施例中,钝化层38包括二氧化硅层和位于二氧化硅层上的氮化硅层。
图像传感器芯片20包括有源图像传感器像素区域100和黑色参考像素区域200。有源图像传感器像素区域100包括形成在其中的有源图像传感器24A,其用于根据所感测的光产生电信号。虽然没有示出图像传感器24A的细节,但是可以存在形成有源图像传感器像素阵列的多个图像传感器24A,其中整个有源图像传感器像素阵列位于有源图像传感器像素区域100中。黑色参考像素区域200包括形成在其中的黑色参考图像传感器24B,其用于产生参考黑色电平信号。类似地,虽然没有示出图像传感器24B的细节,但是可以存在形成黑色电平参考像素阵列的多个图像传感器24B。整个黑色电平参考像素阵列位于黑色参考像素区域200中。
图像传感器芯片20进一步包括其中将形成背面金属焊盘的金属焊盘区域300。在一些示例性实施例中,在金属焊盘区域300中形成浅沟槽隔离(STI)区域40。在可选实施例中,可以不在所示金属焊盘区域300中形成STI区域。STI区域40可以从半导体衬底26的正面26A延伸进半导体衬底26。此外,金属焊盘32A位于金属焊盘区域300中。金属焊盘32A可以是互连结构28中的任何金属层,诸如金属层M1、金属层M2等。
接下来,参考图2,晶片22被翻转,并且晶片22的正面通过粘结剂45附接至载体43。因此,图1中每个部件的顶面在图2中变成底面,反之亦然。在翻转之后,半导体衬底26背面朝上。然后,执行背面掩模以减薄半导体衬底26,直到晶片22的厚度例如小于约30μm或小于约5μm。标记所得到半导体衬底26的背面26B。由于半导体衬底26的厚度变薄,光可以从背面26B穿透半导体衬底26以到达图像传感器24A。
在减薄步骤之后,底部抗反射涂层(BARC)42形成在半导体衬底26的背面26B上。在一些实施例中,BARC42包括氧氮化硅(SiON),虽然也可以使用其他材料。然后,BARC42用于蚀刻半导体衬底26,使得形成图3所示的开口46。在蚀刻步骤中,BARC42被用于减少从半导体衬底26反射的影响。在STI区域40在金属焊盘区域300中的实施例中,所得到的开口46穿透STI区域40,并且STI区域40的剩余部分包围开口46。如图4所示,在半导体衬底26和STI区域40的蚀刻之后,继续蚀刻以蚀刻诸如ILD31的介电层,直至到达金属焊盘32A。
图4还示出了缓冲氧化物层48的形成和图案化。缓冲氧化物层48例如可由二氧化硅形成,虽然还可以使用其他介电材料。缓冲氧化物层48的厚度可以在大约到大约
Figure BDA00002839149800062
之间。在缓冲氧化物层48的图案化之后,去除缓冲氧化物层48位于开口46底部的部分,并且缓冲氧化物层48的侧壁部分保留在开口46的侧壁上。
图4还示出第一导电层56以及第二导电层58在第一导电层56上方的形成。第一导电层56和第二导电层58具有足够高的蚀刻选择性,使得随后在导电层58的图案化中,导电层56可用作蚀刻停止层。在一些示例性实施例中,导电层56包括阻挡/粘附层50、位于阻挡/粘附层50上方的铝铜(AlCu)层52以及位于AlCu层52上方的导电蚀刻停止层54。在这些实施例中,蚀刻停止层54具有足够的蚀刻选择性并且被用于停止导电层58的蚀刻。在一些示例性实施例中,阻挡/粘附层50包括钛、氮化钛、钽、氮化钽或它们的多层。导电蚀刻停止层54可包括钛、氮化钛、钽、氮化钽、铝、铜、镍、钨和/或其他对导电层58具有足够蚀刻选择性的金属材料。阻挡/粘附层50的厚度可以在大约
Figure BDA00002839149800071
到大约
Figure BDA00002839149800072
之间。AlCu层52的厚度可以在大约
Figure BDA00002839149800073
到大约
Figure BDA00002839149800074
之间。导电蚀刻停止层54的厚度可以在大约
Figure BDA00002839149800075
到大约
Figure BDA00002839149800076
之间。应该理解,整个说明书中提到的尺寸仅仅是实例,并且可以变为不同的值。
在图4所示的说明性实施例中,导电层56包括三层。在可选实施例中,导电层56是单层、双层或者可以包括多于三层的多层。例如,导电层56可以是单层并由从钛、氮化钛、钽、氮化钽等中选择的材料形成。单层的底面可接触金属焊盘32A,并且其顶面接触导电层58。在这些实施例中,单层可具有接近于示例性层50、52和54的总厚度的厚度。可选地,导电层56可包括由钛、氮化钛、钽、氮化钽等等形成的底层以及由选自与蚀刻停止层54的候选材料相同的材料形成的上层。在这些实施例中,底层可具有等于层50和52的总厚度的厚度,或者可选地,底层和顶层可具有彼此接近的厚度,并且底层和顶层的总厚度接近层50、52和54的总厚度。
导电层58可以由AlCu形成,虽然还可以使用其他金属材料和合金。例如,导电层58的厚度可以在大约
Figure BDA00002839149800077
到大约
Figure BDA00002839149800078
之间。在形成导电层58之后,形成例如可包括SiON的BARC层60。
接下来,参照图5,执行图案化步骤以从有源图像传感器像素区域100和黑色参考像素区域200中去除部分导电层58。保留金属焊盘区域300中的导电层58的部分。在图案化步骤中,导电层56(例如,导电层56中的蚀刻停止层54)被用作蚀刻停止层,并且导电层56(包括蚀刻停止层54)没有被蚀刻,尽管轻微地蚀刻可能使蚀刻停止层54变薄。
参照图6,形成附加BARC层62。在器件区域100和200中,在导电层54上形成BARC层62。在器件区域300中,在BARC层60的剩余部分上形成BARC层62,并且在下文中将所得到的器件区域300中的组合BARC层称为BARC层60/62。
图7示出了导电层56的进一步图案化,其中BARC层62被用于减少从导电层56反射的影响。可执行蚀刻直到暴露缓冲氧化物层48或BARC层42。在图案化步骤中,黑色参考像素区域200和金属焊盘区域300被保护免受蚀刻的影响并且其中的层不被蚀刻。器件区域200中的导电层56的剩余部分被用作金属屏蔽层(下文被称为金属屏蔽层57)。金属屏蔽层57用于阻挡将被黑色参考图像传感器24B接收的光。在一些实施例中,留下有源图像传感器像素区域100中的导电层56的一些部分以形成金属栅格66。蚀刻导电层56位于金属栅格66之间的部分以形成开口68。有源图像传感器24A与金属栅格66之间的开口68对准。在可选实施例中,去除器件区域100中的整个导电层56。
图8示出了钝化层70的形成。在一些实施例中,例如,钝化层70包括二氧化硅层和二氧化硅层上方的氮化硅层,尽管还可以使用其他材料。钝化层70被图案化,钝化层70的剩余部分保护器件区域100和200,并且从器件区域300中去除钝化层70以暴露导电层58。此外,还从器件区域300中去除BARC层60和62的一些部分。在器件区域300中,导电层58和56的部分组合充当电连接至金属焊盘32A的背面金属焊盘72。背面金属焊盘72可用于将BSI芯片20接合至其他器件或芯片,或者可以用于芯片20测试中的探测。
在随后的工艺中,形成BSI芯片20的剩余部件,包括滤色器(未示出)、微透镜(未示出)等。每个滤色器和微透镜都与一个有源图像传感器24A对准。因此,有源图像传感器24A可接收过滤后的光。
在实施例中,在图案化下方的金属层56之前沉积导电层58。然后,从器件区域100和200中去除器件区域200中的导电层58的部分。在导电层58的形成和图案化中,由于导电层56还没有被图案化,所以通过导电层56保护图像传感器24免受由导电层58的沉积和蚀刻所使用的等离子体引起的损伤。此外,由于缓冲氧化物层48在导电层58的图案化中没有暴露并且至多在导电层56图案化时被蚀刻,所以可以减小缓冲氧化物层48的厚度而没有被过蚀刻。减小缓冲氧化物层48的厚度使得缓冲氧化物层48引起的阶梯高度的期望减小。阶梯高度的减小有利于随后微透镜和滤色器的形成。
根据实施例,一种方法包括在半导体衬底中形成开口,开口从半导体衬底的背面延伸到半导体衬底正面上的金属焊盘。在半导体衬底的背面上形成第一导电层,第一导电层延伸进开口以接触金属焊盘。在第一导电层上方形成第二导电层,第一导电层和第二导电层包括不同的材料。执行第一图案化步骤以从第一器件区域和第二器件区域中去除第二导电层,在第一图案化步骤之后保留第二导电层位于金属焊盘上方的部分,并且第一导电层在第一图案化步骤中用作蚀刻停止层。执行第二图案化步骤以从第一器件区域中去除第一导电层的部分,在第二图案化步骤之后保留导电层位于第二器件区域中的部分以形成金属屏蔽层,并且金属屏蔽层与黑色参考图像传感器重叠。
根据其他实施例,一种方法包括:形成从半导体衬底的背面延伸到半导体衬底正侧上的金属焊盘的开口;以及形成第一导电层。第一导电层包括与半导体衬底中的有源图像传感器重叠的第一部分、与半导体衬底中的黑色参考图像传感器重叠的第二部分以及延伸到开口中以接触金属焊盘的第三部分。第二导电层形成在第一导电层上方并与其接触。执行第一图案化步骤以去除第二导电层的第一和第二部分,其中第一导电层在第一图案化步骤中用作蚀刻停止层。执行第二图案化步骤以去除第一导电层的第一部分的一部分。在第二图案化步骤之后保留第一导电层的第二部分和第三部分。
根据又一些其他实施例,一种器件包括半导体衬底、位于半导体衬底中的黑色参考图像传感器以及位于半导体衬底正面上和所述半导体衬底下方的金属焊盘。该器件进一步包括第一导电层,第一导电层包括穿透半导体衬底以连接金属焊盘的第一部分以及与黑色参考图像传感器重叠的第二部分。第二导电层设置在第一导电层的第一部分上方并与其接触。介电层设置在第一导电层的第二部分上方并与其接触。
尽管已经详细描述了实施例及其优点,但应该理解,可以进行各种替换和更改而不背离所附权利要求限定的实施例的精神和范围。此外,本申请的范围不旨在限于说明书中描述的工艺、机械装置、制造以及物质组成、工具、方法和步骤的特定实施例。本领域技术人员容易理解,根据本公开可以利用与本文描述的对应实施例基本执行相同功能或实现基本相同结果的目前现有或即将开发的工艺、机械装置、制造、物质组成、工具、方法、或步骤。因此,所附权利要求旨在包括在这种工艺、机械装置、制造、物质组成、工具、方法、或步骤的范围内。此外,每个权利要求都构成独立的实施例,并且各种权利要求和实施例的组合均在本公开的范围内。

Claims (10)

1.一种方法,包括:
在半导体衬底中形成开口,所述开口从所述半导体衬底的背面延伸到所述半导体衬底的正面上的金属焊盘;
在所述半导体衬底的背面上形成第一导电层,所述第一导电层延伸到所述开口中以接触所述金属焊盘;
在所述第一导电层上方形成第二导电层,所述第一导电层和所述第二导电层包括不同的材料;
执行第一图案化步骤以从第一器件区域和第二器件区域中去除所述第二导电层,在所述第一图案化步骤之后保留所述第二导电层位于所述金属焊盘上方的部分,并且所述第一导电层在所述第一图案化步骤中用作蚀刻停止层;以及
执行第二图案化步骤以从所述第一器件区域中去除部分所述第一导电层,在所述第二图案化步骤之后保留所述导电层位于所述第二器件区域中的部分以形成金属屏蔽层,并且所述金属屏蔽层与黑色参考图像传感器重叠。
2.根据权利要求1所述的方法,其中,形成所述第一导电层的步骤包括:
形成导电阻挡层以接触所述金属焊盘;
在所述导电阻挡层上方形成铝铜层;以及
在所述铝铜层上方形成导电蚀刻停止层,所述第二导电层与所述导电蚀刻停止层接触。
3.根据权利要求1所述的方法,其中,形成所述第一导电层的步骤包括:形成单个导电层,所述单个导电层包括接触所述金属焊盘的底面和接触所述第二导电层的顶面。
4.根据权利要求1所述的方法,其中,形成所述第一导电层的步骤包括:
形成导电阻挡层以接触所述金属焊盘;以及
形成位于所述导电阻挡层上方并与所述导电阻挡层接触的导电蚀刻停止层,所述导电蚀刻停止层包括接触所述第二导电层的顶面。
5.根据权利要求1所述的方法,其中,在所述第二图案化步骤之后,保留所述第一导电层位于所述第一器件区域中的部分以形成金属栅格。
6.根据权利要求1所述的方法,其中,在所述第二图案化步骤之后,去除所述第一器件区域中的整个所述第一导电层,并且所述第一器件区域其中包括多个有源图像传感器。
7.根据权利要求1所述的方法,进一步包括:在所述第二图案化步骤之后,
覆盖形成钝化层,所述钝化层包括:
分别位于所述第一器件区域和所述第二器件区域中的第一部分和第二部分;和
与所述金属焊盘重叠的第三部分;以及
去除所述钝化层的所述第三部分,并且不去除所述钝化层的所述第一部分和所述第二部分。
8.一种方法,包括:
形成从半导体衬底的背面延伸至所述半导体衬底的正面上的金属焊盘的开口;
形成第一导电层,其中,所述第一导电层包括:
与所述半导体衬底中的有源图像传感器重叠的第一部分;
与所述半导体衬底中的黑色参考图像传感器重叠的第二部分;和
延伸到所述开口中以接触所述金属焊盘的第三部分;
在所述第一导电层上方形成第二导电层并且所述第二导电层与所述第一导电层接触;
执行第一图案化步骤以去除所述第二导电层的第一部分和第二部分,所述第一导电层在所述第一图案化步骤中用作蚀刻停止层;以及
执行第二图案化步骤以去除所述第一导电层的第一部分的一部分,在第二图案化步骤之后保留所述第一导电层的第二部分和第三部分以及所述第二导电层与所述第一导电层的第三部分重叠的部分。
9.根据权利要求8所述的方法,其中,形成所述第一导电层的步骤包括:
在所述金属焊盘上方形成铝铜层;以及
在所述铝铜层上方形成导电蚀刻停止层,所述第一图案化步骤停止于所述导电蚀刻停止层。
10.一种器件,包括:
半导体衬底;
位于所述半导体衬底中的黑色参考图像传感器;
位于所述半导体衬底的正面上的金属焊盘;
第一导电层,包括:
第一部分,穿透所述半导体衬底以连接至所述金属焊盘;和
第二部分,与所述黑色参考图像传感器重叠;
位于所述第一导电层的第一部分上方并与所述第一导电层的第一部分接触的第二导电层;以及
位于所述第一导电层的第二部分上方并与所述第一导电层的第二部分接触的介电层。
CN201310053026.8A 2012-09-05 2013-02-18 Bsi芯片中的多金属膜堆叠件 Active CN103681704B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/604,380 US8796805B2 (en) 2012-09-05 2012-09-05 Multiple metal film stack in BSI chips
US13/604,380 2012-09-05

Publications (2)

Publication Number Publication Date
CN103681704A true CN103681704A (zh) 2014-03-26
CN103681704B CN103681704B (zh) 2016-12-28

Family

ID=50186305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310053026.8A Active CN103681704B (zh) 2012-09-05 2013-02-18 Bsi芯片中的多金属膜堆叠件

Country Status (4)

Country Link
US (1) US8796805B2 (zh)
KR (1) KR101448369B1 (zh)
CN (1) CN103681704B (zh)
TW (1) TWI528536B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449686A (zh) * 2016-11-01 2017-02-22 武汉新芯集成电路制造有限公司 一种背照式图像传感器的背面结构及其制备方法
CN108110019A (zh) * 2016-11-24 2018-06-01 意法半导体(克洛尔2)公司 图像传感器芯片
CN108183114A (zh) * 2017-12-26 2018-06-19 德淮半导体有限公司 背照式图像传感器及其形成方法
CN113629088A (zh) * 2021-08-06 2021-11-09 武汉新芯集成电路制造有限公司 金属栅格的制造方法、背照式图像传感器及其制造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691809B2 (en) * 2013-03-14 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated image sensor device having an oxide film and method of forming an oxide film of a backside illuminated image sensor device
US9337225B2 (en) * 2013-09-13 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP6424610B2 (ja) * 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
US9818776B2 (en) 2015-04-08 2017-11-14 Semiconductor Components Industries, Llc Integrating bond pad structures with light shielding structures on an image sensor
US10217783B2 (en) * 2015-04-08 2019-02-26 Semiconductor Components Industries, Llc Methods for forming image sensors with integrated bond pad structures
US9853076B2 (en) 2015-04-16 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked grid for more uniform optical input
US9991307B2 (en) 2015-04-16 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked grid design for improved optical performance and isolation
US9570493B2 (en) 2015-04-16 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric grid bottom profile for light focusing
US9881884B2 (en) * 2015-08-14 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US9786704B2 (en) * 2015-09-10 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor structure with crosstalk improvement
JP6639188B2 (ja) * 2015-10-21 2020-02-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および製造方法
US9847359B2 (en) 2015-11-17 2017-12-19 Semiconductor Components Industries, Llc Image sensors with improved surface planarity
KR102423813B1 (ko) * 2015-11-27 2022-07-22 삼성전자주식회사 반도체 소자
KR102029915B1 (ko) * 2015-12-29 2019-10-08 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법
US9917121B2 (en) * 2016-03-24 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. BSI image sensor and method of forming same
US10529757B2 (en) 2017-12-15 2020-01-07 Atomera Incorporated CMOS image sensor including pixels with read circuitry having a superlattice
US10529768B2 (en) 2017-12-15 2020-01-07 Atomera Incorporated Method for making CMOS image sensor including pixels with read circuitry having a superlattice
US10608027B2 (en) 2017-12-15 2020-03-31 Atomera Incorporated Method for making CMOS image sensor including stacked semiconductor chips and image processing circuitry including a superlattice
US10608043B2 (en) 2017-12-15 2020-03-31 Atomera Incorporation Method for making CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice
US10615209B2 (en) 2017-12-15 2020-04-07 Atomera Incorporated CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice
WO2019118840A1 (en) * 2017-12-15 2019-06-20 Atomera Incorporated Cmos image sensor including stacked semiconductor chips and readout circuitry including a superlattice and related methods
US11164903B2 (en) 2019-05-24 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure
US11430909B2 (en) * 2019-07-31 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. BSI chip with backside alignment mark
KR20220028676A (ko) * 2020-08-31 2022-03-08 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US20220223634A1 (en) * 2021-01-08 2022-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Composite deep trench isolation structure in an image sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100207226A1 (en) * 2009-02-16 2010-08-19 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
JP2010267736A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 固体撮像素子
CN102110700A (zh) * 2009-12-25 2011-06-29 索尼公司 半导体器件、半导体器件制造方法及电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
KR20090128899A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
US7875948B2 (en) 2008-10-21 2011-01-25 Jaroslav Hynecek Backside illuminated image sensor
US8233066B2 (en) * 2010-02-18 2012-07-31 Omnivision Technologies, Inc. Image sensor with improved black level calibration
JP5843475B2 (ja) * 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5451547B2 (ja) * 2010-07-09 2014-03-26 キヤノン株式会社 固体撮像装置
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
US8502389B2 (en) * 2011-08-08 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor and method for forming the same
US9356059B2 (en) * 2011-12-15 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. BSI image sensor chips and methods for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100207226A1 (en) * 2009-02-16 2010-08-19 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
JP2010267736A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 固体撮像素子
CN102110700A (zh) * 2009-12-25 2011-06-29 索尼公司 半导体器件、半导体器件制造方法及电子装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449686A (zh) * 2016-11-01 2017-02-22 武汉新芯集成电路制造有限公司 一种背照式图像传感器的背面结构及其制备方法
CN108110019A (zh) * 2016-11-24 2018-06-01 意法半导体(克洛尔2)公司 图像传感器芯片
CN108183114A (zh) * 2017-12-26 2018-06-19 德淮半导体有限公司 背照式图像传感器及其形成方法
CN113629088A (zh) * 2021-08-06 2021-11-09 武汉新芯集成电路制造有限公司 金属栅格的制造方法、背照式图像传感器及其制造方法
CN113629088B (zh) * 2021-08-06 2024-02-27 武汉新芯集成电路制造有限公司 金属栅格的制造方法、背照式图像传感器及其制造方法

Also Published As

Publication number Publication date
US8796805B2 (en) 2014-08-05
KR101448369B1 (ko) 2014-10-07
KR20140031779A (ko) 2014-03-13
TWI528536B (zh) 2016-04-01
TW201411823A (zh) 2014-03-16
US20140061842A1 (en) 2014-03-06
CN103681704B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
CN103681704A (zh) Bsi芯片中的多金属膜堆叠件
US10770501B2 (en) Back side illuminated image sensor with deep trench isolation structures and self-aligned color filters
CN103681708B (zh) Bsi芯片中的多金属膜叠层
KR101702719B1 (ko) 내장형 컬러 필터들을 가진 후면 조사식 이미지 센서들을 형성하는 방법 및 장치
CN107039468B (zh) 影像感测器及其制作方法
US9978784B2 (en) Grids in backside illumination image sensor chips and methods for forming the same
JP6185287B2 (ja) シリコン貫通ビアの構造物およびその形成方法
KR101431309B1 (ko) 본딩 패드 및 실드 구조를 갖는 반도체 디바이스 및 이의 제조 방법
KR101489038B1 (ko) 개선된 반사성의 이미지 센서용 광학 그리드를 위한 방법 및 장치
US9947714B2 (en) Methods of manufacturing image sensors
TWI525804B (zh) 影像感測器裝置及其製造方法
US9991303B2 (en) Image sensor device structure
TW201322434A (zh) 裝置及半導體影像感測元件與其形成方法
CN109860213B (zh) 半导体图像传感器及其形成方法
US11652133B2 (en) Image sensor grid and method of manufacturing same
KR20110068679A (ko) 이미지 센서 및 그 제조방법
KR20070068583A (ko) 시모스 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant