JP2013251539A5 - - Google Patents

Claims (25)

1. 半導体層の第１領域及び第２領域内に、それぞれアクティブピクセル用第１フォトダイオード及びオプティカルブラックピクセル用第２フォトダイオードを形成する段階と、
   前記半導体層の第１面の上に、層間絶縁膜及び前記層間絶縁膜内に位置する内部配線を含む層間絶縁膜構造物を形成する段階と、
   前記半導体層を貫通する分離用トレンチを形成して、アウター半導体パターン及び前記アウター半導体パターンと分離するインナー半導体パターンを形成し、前記分離用トレンチは前記インナー半導体パターンを囲みながら前記層間絶縁膜を露出させるように形成する段階と、
   前記半導体層の第１面と対向する前記半導体層の第２面の上面及び前記分離用トレンチを覆う絶縁パターンを形成する段階と、
   前記分離用トレンチと離隔しながら前記インナー半導体パターンを貫通するシリコン貫通ビアコンタクトを形成し、前記シリコン貫通ビアコンタクトの上部は前記半導体層の第２面を覆う絶縁パターンによって囲まれていて、前記シリコン貫通ビアコンタクトの下部は前記内部配線と接触するように形成する段階と、
   前記半導体層の第２面を覆う絶縁パターンの上にパッドパターンを形成する段階と、
   前記半導体層の第２面を覆う絶縁パターンの上にカラーフィルタ及び前記カラーフィルタの上にマイクロレンズを形成する段階と、を含むことを特徴とするイメージセンサの製造方法。
2. 前記シリコン貫通ビアコンタクト及びパッドパターンを形成する段階は、
   前記インナー半導体パターンと前記半導体層の第２面を覆う絶縁パターンをエッチングして、前記分離用トレンチから離隔し、前記内部配線を露出するビアホールを形成する段階と、
   前記ビアホールの内部及び前記半導体層の第２面を覆う絶縁パターンの上に導電膜を形成する段階と、
   前記導電膜の物質を含むシリコン貫通ビアコンタクトを形成する段階と、
   前記導電膜をパターニングして前記導電膜の物質を含むパッドパターンを形成する段階と、を含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
3. 前記導電膜をパターニングして、前記半導体層の第２領域内で前記絶縁パターンの上に前記導電膜の物質を含む遮光パターンを形成する段階をさらに含むことを特徴とする請求項２に記載のイメージセンサの製造方法。
4. 前記導電膜を形成する段階は、第１金属膜及び前記第１金属膜とエッチング選択比を有する第２金属膜が積層される積層構造物を形成する段階を含むことを特徴とする請求項３に記載のイメージセンサの製造方法。
5. 前記シリコン貫通ビアコンタクトは前記第１及び第２金属膜が積層される積層構造物が含まれるように形成し、前記パッドパターンは前記積層構造物が含まれるように形成し、前記遮光パターンは前記第１金属膜で形成することを特徴とする請求項４に記載のイメージセンサの製造方法。
6. 基板の第１面の上に層間絶縁膜及び内部配線を含む層間絶縁膜構造物を形成する段階と、
   前記基板を貫通する分離用トレンチを形成し、前記分離用トレンチによって囲まれるインナー基板を形成する段階と、
   前記分離用トレンチの内部及び前記基板の第１面の反対面である第２面に絶縁膜を形成する段階と、
   前記分離用トレンチと離隔し、前記基板の第２面の上に形成された絶縁膜部位と前記インナー基板を貫通し、前記内部配線を露出させるホールを形成する段階と、
   前記ホールの内部及び前記絶縁膜の上に導電膜を形成する段階と、を含むことを特徴とする集積回路素子の製造方法。
7. 前記絶縁膜を形成する段階は、前記基板の第２面と前記基板の第２面の上に形成された導電膜間に延びる前記絶縁膜の部分を形成する段階を含むことを特徴とする請求項６に記載の集積回路素子の製造方法。
8. 前記導電膜を形成する段階は、前記ホール内で前記インナー基板と直接接触する導電膜部位を形成する段階を含むことを特徴とする請求項６または７に記載の集積回路素子の製造方法。
9. 前記絶縁膜を形成する段階は、前記分離用トレンチの内部表面の上に前記絶縁膜を等角に形成する段階を含むことを特徴とする請求項６〜８のいずれか一項に記載の集積回路素子の製造方法。
10. 前記導電膜を形成する段階は、前記分離用トレンチの内の前記絶縁膜の上に前記導電膜を形成する段階を含むことを特徴とする請求項６〜９のいずれか一項に記載の集積回路素子の製造方法。
11. 前記絶縁膜を形成する段階は、前記基板の第２面によって定義される前記分離用トレンチの開口部位を覆う絶縁膜を形成するにつれ、前記分離用トレンチ内にボイドを形成する段階を含むことを特徴とする請求項６〜１０のいずれか一項に記載の集積回路素子の製造方法。
12. 前記分離用トレンチを形成する段階は、前記絶縁膜によって囲まれる前記分離用トレンチの下部を形成する段階を含むことを特徴とする請求項６〜１１のいずれか一項に記載の集積回路素子の製造方法。
13. 前記導電膜を形成した後、パッドパターンを形成する段階をさらに含み、前記パッドパターンは前記導電膜を含み、前記基板の第２面の上に形成された前記絶縁膜と接触するように形成することを特徴とする請求項６〜１２のいずれか一項に記載の集積回路素子の製造方法。
14. 前記インナー基板の外側に備わる前記基板の第１領域内に、アクティブピクセル用第１フォトダイオードを形成する段階と、
    前記基板の第２領域の上に形成された前記絶縁膜の上にパッドパターンを形成する段階と、
    前記第１フォトダイオードの上に形成された前記絶縁膜の上にカラーフィルタと前記カラーフィルタの上にマイクロレンズを形成する段階を含むことを特徴とする請求項６〜１３のいずれか一項に記載の集積回路素子の製造方法。
15. 前記絶縁膜を形成する段階は、
    反射防止膜を形成する段階と、
    前記反射防止膜の上に上部絶縁膜を形成する段階と、を含むことを特徴とする請求項１４に記載の集積回路素子の製造方法。
16. 前記パッドパターンを形成する段階は、前記導電膜の上に前記導電膜とエッチング選択比を有する上部導電膜を形成する段階を含むことを特徴とする請求項１４に記載の集積回路素子の製造方法。
17. 前記上部導電膜を形成する段階は、前記導電膜より低抵抗を有する物質の前記上部導電膜を形成する段階を含むことを特徴とする請求項１６に記載の集積回路素子の製造方法。
18. 前記インナー基板の外側の基板の第２領域内にオプティカルブラックピクセル用第２フォトダイオードを形成する段階と、
    前記第２フォトダイオードの上に形成された前記絶縁膜の上に第２カラーフィルタと前記第２カラーフィルタの上に第２マイクロレンズを形成する段階と、
    前記第２フォトダイオードの上に形成された第２カラーフィルタ及び前記絶縁膜間に光遮断パターンを形成する段階と、をさらに含むことを特徴とする請求項１４に記載の集積回路素子の製造方法。
19. 前記光遮断パターンを形成する段階は、前記導電膜をパターニングする工程を含み、前記光遮断パターンは前記導電膜に含まれることを特徴とする請求項１８に記載の集積回路素子の製造方法。
20. 前記光遮断パターンを形成する段階において、前記光遮断パターンは前記パッドパターンよりもさらに薄く形成することを特徴とする請求項１８または１９に記載の集積回路素子の製造方法。
21. 前記第１フォトダイオードは、複数の第１フォトダイオードのうちの１つであり、前記絶縁膜の上に、互いに直接的に隣接する複数の第１フォトダイオードの間に延びる混色防止パターンを形成する段階をさらに含むことを特徴とする請求項１４〜２０のいずれか一項に記載の集積回路素子の製造方法。
22. 前記混色防止パターンを形成する段階は、前記導電膜をパターニングする段階を含み、前記混色防止パターンは前記導電膜に含まれることを特徴とする請求項２１に記載の集積回路素子の製造方法。
23. 前記基板は周辺回路領域を含み、前記周辺回路領域は複数のトランジスタ及び前記インナー基板を含むパッド領域を含み、
    前記基板の第２領域内にオプティカルブラックピクセル用第２フォトダイオードを形成する段階と、
    前記第１及び第２領域間の基板の第１部分、前記周辺回路領域の基板の第２部分、前記インナー基板の外側に位置する前記パッド領域内の基板の第３部分のうちいずれか１つにトレンチを形成する段階と、
    前記トレンチ内にトレンチ絶縁膜を形成する段階と、を含むことを特徴とする請求項１４〜２２のいずれか一項に記載の集積回路素子の製造方法。
24. 前記トレンチを形成する段階において、前記トレンチは前記基板を貫通するように形成することを特徴とする請求項２３に記載の集積回路素子の製造方法。
25. 前記トレンチ絶縁膜を形成する段階で、前記絶縁膜を含む前記トレンチ絶縁膜を形成する段階を含むことを特徴とする請求項２３または２４に記載の集積回路素子の製造方法。