DE112022000700T5

DE112022000700T5 - Halbleiterbauteil

Info

Publication number: DE112022000700T5
Application number: DE112022000700.1T
Authority: DE
Inventors: Shoya Sanda
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2021-03-22
Filing date: 2022-02-04
Publication date: 2023-11-09
Also published as: US20240014275A1; CN116998020A; WO2022201903A1; JPWO2022201903A1

Abstract

Das vorliegende Halbleiterbauteil (10) weist auf: eine Vielzahl von Gruppen von Gate-Gräben (S1, S2); eine Vielzahl von Gate-Elektroden; eine Vielzahl von Feldplattenelektroden; eine Gate-Verdrahtung (52); und eine Source-Verdrahtung (50). Die Vielzahl der Feldplattenelektroden weist jeweils zwei Terminals auf, die mit der Source-Verdrahtung (50) verbunden sind. Ein äußerer peripherer Gate-Verdrahtungsteil (58) der Gate-Verdrahtung (52) weist einen Gate-Finger (58A2) auf, der sich in Draufsicht entlang einer ersten Richtung erstreckt, und ein innerer Gate-Verdrahtungsteil (60) weist einen Gate-Finger (60B) auf, der sich in Draufsicht entlang einer zweiten Richtung erstreckt. Eine erste Gruppe von Gate-Gräben (S1_1 bis S1_6) erstreckt sich in einer Draufsicht entlang der ersten Richtung und kreuzt den Gate-Finger (60B), und eine zweite Gruppe von Gate-Gräben (S2_1 bis S2_4) erstreckt sich in einer Draufsicht in der zweiten Richtung und kreuzt den Gate-Finger (58A2).

Description

TECHNISCHES GEBIET
Die vorliegende Offenbarung betrifft ein Halbleiterbauteil.
STAND DER TECHNIK
Patentliteratur 1 offenbart ein Halbleiterbauteil, das einen Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET) mit einer Graben-Gate-Struktur aufweist. In dem Halbleiterbauteil der Patentliteratur 1 ist in jedem Gate-Graben einer Vielzahl von Gate-Gräben eine Gate-Elektrode eingebettet und über einen Gate-Kontakt elektrisch mit einer Gate-Verbindung (Gate-Finger) verbunden.
ZITATLISTE
Patentliteratur
Patentliteratur 1: Japanische Veröffentlichungssschrift mit der Nr. 2020-202313
KURZZUSAMMENFASSUNG DER ERFINDUNG
Technisches Problem
In einem MISFET mit einer Graben-Gate-Struktur hat die in einem Gate-Graben eingebettete Elektrode (z.B. die Gate-Elektrode) einen geringeren Widerstandswert, wenn der Gate-Graben eine kürzere Länge hat. Die Verwendung eines Gate-Fingers, wie er in Patentliteratur 1 beschrieben ist, ermöglicht einen relativ kurzen Gate-Graben, der in einem Chip gebildet wird. Bei einer Anordnung, bei der sich die Gate-Gräben in der Draufsicht in dieselbe Richtung erstrecken, wird die Verformung/Verwerfung eines Halbleitersubstrats (Wafer), auf dem der MISFET gebildet wird, während der Verarbeitung jedoch relativ groß.
Lösung für das Problem
Ein Halbleiterbauteil gemäß einem Aspekt der vorliegenden Offenbarung weist ein Halbleitersubstrat auf. Auf dem Halbleitersubstrat ist eine Halbleiterschicht gebildet, die in Draufsicht einen peripheren Bereich und einen vom peripheren Bereich umgebenen aktiven Bereich aufweist. Eine Vielzahl von Gruppen von Gate-Gräben sind in der Halbleiterschicht gebildet. Die Vielzahl der Gruppen von Gate-Gräben weisen eine erste Gruppe und eine zweite Gruppe auf. Die Gate-Elektroden sind jeweils in einen entsprechenden der Gate-Gräben in der Vielzahl der Gruppen von Gate-Gräben eingebettet. Feldplattenelektroden sind jeweils in einem entsprechenden der Gate-Gräben in der Vielzahl der Gruppen von Gate-Gräben in einem von der Gate-Elektrode isolierten Zustand eingebettet. Auf der Halbleiterschicht ist eine Isolierschicht gebildet. Auf der Isolierschicht ist eine Gate-Verbindung gebildet, die mit den Gate-Elektroden verbunden ist. Die Gate-Verbindung weist einen peripheren Gate-Verbindungsabschnitt auf, der in Draufsicht im peripheren Bereich angeordnet ist, und einen inneren Gate-Verbindungsabschnitt, der in Draufsicht im aktiven Bereich angeordnet ist. Eine Source-Verbindung ist auf der Isolierschicht gebildet und von der Gate-Verbindung getrennt. Jede der Feldplattenelektroden weist zwei Enden auf, die mit der Source-Verbindung verbunden sind. Der periphere Gate-Verbindungsabschnitt weist einen ersten Gate-Finger auf, der sich in Draufsicht in eine erste Richtung erstreckt, und der innere Gate-Verbindungsabschnitt weist einen zweiten Gate-Finger auf, der sich in Draufsicht in eine zweite, zur ersten Richtung orthogonale Richtung erstreckt. Jeder Gate-Graben der ersten Gruppe erstreckt sich in Draufsicht in die erste Richtung und kreuzt den zweiten Gate-Finger, und jeder Gate-Graben der zweiten Gruppe erstreckt sich in Draufsicht in die zweite Richtung und kreuzt den ersten Gate-Finger.
Vorteilhafte Effekte der Erfindung
Das Halbleiterbauteil der vorliegenden Offenbarung verkürzt die Länge des Gate-Grabens und verringert die Verformung bzw. Verwerfung („warping“) des Halbleitersubstrats.
KURZE BESCHREIBUNG DER ZEICHNUNGEN

1 ist eine schematische Draufsicht, die eine Ausführungsform eines Halbleiterbauteils veranschaulicht.
2 ist eine schematische Querschnittsansicht des Halbleiterbauteils entlang der Linie F2-F2 in 1.
3 ist eine schematische Querschnittsansicht des Halbleiterbauteils entlang der Linie F3-F3 in 1.
4 ist eine schematische Draufsicht, die ein erstes modifiziertes Beispiel des Halbleiterbauteils veranschaulicht.
5 ist eine schematische Draufsicht, die ein zweites modifiziertes Beispiel des Halbleiterbauteils veranschaulicht.
6 ist eine schematische Draufsicht, die ein drittes modifiziertes Beispiel des Halbleiterbauteils veranschaulicht.
7 ist eine schematische Draufsicht, die ein viertes modifiziertes Beispiel des Halbleiterbauteils veranschaulicht.

BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
Mehrere Ausführungsformen eines Halbleiterbauteils gemäß der vorliegenden Offenbarung werden nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Die Elemente in den Figuren sind der Einfachheit und Klarheit halber dargestellt und nicht unbedingt maßstabsgetreu gezeichnet. Um das Verständnis zu erleichtern, sind in den Querschnittszeichnungen möglicherweise keine Schraffurlinien dargestellt. Die beigefügten Zeichnungen veranschaulichen beispielhafte Ausführungsformen gemäß der vorliegenden Offenbarung und sollen die vorliegende Offenbarung nicht einschränken.
Die vorliegende detaillierte Beschreibung stellt ein umfassendes Verständnis der beschriebenen Verfahren, Geräte und/oder Systeme bereit. Exemplarische Ausführungsformen können unterschiedliche Formen haben und sind nicht auf die beschriebenen Beispiele beschränkt.
1 ist eine schematische Draufsicht, die eine Ausführungsform eines Halbleiterbauteils 10 veranschaulicht. In dieser Beschreibung sind die X-Achse, Y-Achse und Z-Achse orthogonal zueinander, wie in 1 gezeigt. Der Begriff „Draufsicht“, wie er in dieser Beschreibung verwendet wird, ist eine Ansicht des Halbleiterbauteils 10 in Z-Richtung.
Das Halbleiterbauteil 10 ist z.B. ein MISFET mit einer Graben-(„Trench“)-Gate-Struktur. Das Halbleiterbauteil 10 weist ein Halbleitersubstrat 12, eine auf dem Halbleitersubstrat 12 gebildete Halbleiterschicht 14, eine Vielzahl von Gruppen von Gate-Gräben („gate trenches“) S1 und S2, die in der Halbleiterschicht 14 gebildet sind, und eine auf der Halbleiterschicht 14 gebildete Isolierschicht 16 auf. In der vorliegenden Ausführungsform kann das Halbleitersubstrat 12 ein Si-Substrat sein. Das Halbleitersubstrat 12 weist eine Unterseite 12A und eine Oberseite 12B an der der Unterseite 12A gegenüberliegenden Seite auf, wie später unter Bezugnahme auf 2 beschrieben wird. In 1 verläuft die Z-Richtung senkrecht Unterseite 12A und zur Oberseite 12B des Halbleitersubstrats 12.
Im Beispiel von 1 weist die Oberseite 12B des Halbleitersubstrats 12 zwei sich in X-Richtung erstreckende Seiten (erste Seiten) 12C und 12E und zwei sich in Y-Richtung erstreckende Seiten (zweite Seiten) 12D und 12F auf. Die Oberseite 12B des Halbleitersubstrats 12 ist von der Halbleiterschicht 14 und der Isolierschicht 16 bedeckt. 1 zeigt also nur den Umfang des rechteckigen Halbleitersubstrats 12 (d. h. die vier Seiten 12C, 12D, 12E, 12F). Der in 1 gezeigte, durch den Umfang des Halbleitersubstrats 12 definierte Bereich kann einem einzelnen Chip (Die) entsprechen. In der vorliegenden Offenbarung kann die X-Richtung als die erste Richtung und die Y-Richtung als die zweite Richtung bezeichnet werden. In dem Beispiel von 1 sind die sich in X-Richtung erstreckenden Seiten 12C und 12E kürzer als die sich in Y-Richtung erstreckenden Seiten 12D und 12F. Die sich in Y-Richtung erstreckenden Seiten 12D und 12F haben die gleiche Länge und sind länger als die sich in X-Richtung erstreckenden Seiten 12C und 12E. Die Querrichtung und die Längsrichtung der Oberseite 12B des Halbleitersubstrats 12 entsprechen jeweils der X-Richtung und der Y-Richtung. In einem anderen Beispiel können die Seiten 12C und 12E die gleiche Länge wie die Seiten 12D und 12F oder eine größere Länge als die Seiten 12D und 12F haben.
Die Halbleiterschicht 14 kann durch eine Si-Epitaxieschicht gebildet werden. Die Halbleiterschicht 14 hat in der Draufsicht die gleiche Form wie das Halbleitersubstrat 12. Die Halbleiterschicht 14 wird später unter Bezugnahme auf 2 genauer beschrieben.
Die Isolierschicht 16 kann zumindest eine Siliziumoxidschicht (SiO₂) oder eine Siliziumnitridschicht (SiN) aufweisen. Die Isolierschicht 16 wird auch als Inter-Layer-Dielectric (ILD) (dielektrische Zwischenschicht) bezeichnet.
Die Vielzahl der Gruppen von Gate-Gräben S1 und S2 sind in 1 durch gestrichelte Linien dargestellt. Jede der Vielzahl von Gruppen von Gate-Gräben S1 und S2 weist Gate-Gräben auf, die in gleichen Abständen parallel zueinander angeordnet sind. Die Vielzahl der Gruppen von Gate-Gräben S1 und S2 weist erste Gruppen von Gate-Gräben S1 und zweite Gruppen von Gate-Gräben S2 auf. Der Gate-Graben S1_n in jeder ersten Gruppe erstreckt sich in Draufsicht in X-Richtung. Der Gate-Graben S2_n in jeder zweiten Gruppe erstreckt sich in Y-Richtung.
Im Beispiel von 1 weist jede erste Gruppe der Gate-Gräben S1 sechs Gate-Gräben S1_1 bis S1_6 auf, die parallel zueinander in gleichen Abständen angeordnet sind, und jede zweite Gruppe der Gate-Gräben S2 weist vier Gate-Gräben S2_1 bis S2_4 auf, die parallel zueinander in gleichen Abständen angeordnet sind. Die Vielzahl der Gruppen von Gate-Gräben S1 und S2 weist vier erste Gruppen von Gate-Gräben S1 und vier zweite Gruppen von Gate-Gräben S2 auf. Auf diese Weise kann die Anzahl der Gate-Gräben, die jede erste Gruppe aufweist, größer sein als die Anzahl der Gate-Gräben, die jede zweite Gruppe aufweist. Die Anzahl der Gruppen von Gate-Gräben und die Anzahl der Gate-Gräben, die jede Gruppe aufweist, kann bestimmt werden, um die Montage des Halbleiterbauteils 10 gemäß der vorliegenden Offenbarung zu ermöglichen.
Eine Feldplattenelektrode 18 und eine Gate-Elektrode 20, die im Folgenden unter Bezugnahme auf 2 beschrieben werden, sind in jedem der Gate-Gräben S1_n und S2_n in der Vielzahl der Gruppen der Gate-Gräben S1 und S2 eingebettet.
2 ist eine Querschnittsansicht des Halbleiterbauteils 10 entlang der Linie F2-F2 in 1. Die Zeichnung zeigt den Querschnitt eines der Gate-Gräben S1_n in einer ersten Gruppe von Gate-Gräben S1 entlang einer YZ-Ebene. Jeder Gate-Graben S2_n in den zweiten Gruppen von Gate-Gräben S2 hat einen Querschnitt entlang einer XZ-Ebene, der dem von 2 gleicht. Die Struktur eines Gate-Grabens S1_n unter den Gate-Gräben S1 der ersten Gruppe wird im Folgenden beschrieben. Jeder Gate-Graben in der Vielzahl von Gruppen von Gate-Gräben S1 und S2 kann eine ähnliche Struktur aufweisen.
Das Halbleitersubstrat 12 entspricht einem Drain-Bereich eines MISFET. Die Halbleiterschicht 14 weist einen auf dem Halbleitersubstrat 12 gebildeten Drift-Bereich 22 (Drain-Bereich), einen auf dem Drift-Bereich 22 gebildeten Körper-Bereich 24 und einen auf dem Körper-Bereich 24 gebildeten Source-Bereich 26 auf.
Der durch das Halbleitersubstrat 12 gebildete Drain-Bereich ist ein n-Typ-Bereich, der eine n-Typ-Verunreinigung enthält. Das Halbleitersubstrat 12 kann eine n-Typ-Verunreinigungskonzentration in einem Bereich von 1 × 10¹⁸cm^-3 bis einschließlich 1 × 10²⁰cm-³ aufweisen. Das Halbleitersubstrat 12 kann eine Dicke im Bereich von 50 µm bis einschließlich 450 µm aufweisen.
Der Drift-Bereich 22 ist ein n-Typ-Bereich, der eine n-Typ-Verunreinigung in einer geringeren Konzentration als die des Halbleitersubstrats (Drain-Bereich) 12 enthält. Der n-Typ-Verunreinigungsbereich des Driftbereichs 22 kann eine n-Typ-Verunreinigungskonzentration in einem Bereich von 1 × 10¹⁵cm^-3 bis einschließlich 1 × 10¹⁸ cm^-3 aufweisen. Der Drift-Bereich 22 kann eine Dicke in einem Bereich von 1 µm bis einschließlich 25 µm aufweisen.
Der Körper-Bereich 24 ist ein p-Typ-Bereich, der eine p-Typ-Verunreinigung aufweist. Der Körper-Bereich 24 kann eine p-Typ-Verunreinigungskonzentration in einem Bereich von 1 × 10¹⁶cm^-3 bis einschließlich 1 × 10¹⁸cm^-3 aufweisen. Der Körper-Bereich 24 kann eine Dicke in einem Bereich von 0,5 µm bis einschließlich 1,5 µm aufweisen.
Der Source-Bereich 26 ist ein n-Typ-Bereich, der eine n-Typ-Verunreinigung in einer höheren Konzentration als die des Drift-Bereichs 22 enthält. Der Source-Bereich 26 kann eine n-Typ-Verunreinigungskonzentration in einem Bereich von 1×10¹⁹cm^-3 bis einschließlich 1 × 10²¹cm^-3 aufweisen. Der Source-Bereich 26 kann eine Dicke in einem Bereich von 0,1 µm bis einschließlich 1 µm aufweisen.
In der vorliegenden Offenbarung wird der n-Typ als ein erster leitender Typ und der p-Typ als ein zweiter leitender Typ bezeichnet. Bei der n-Typ-Verunreinigung kann es sich beispielsweise um Phosphor (P), Arsen (As) oder dergleichen handeln. Die p-Typ Verunreinigung kann z.B. Bor (B), Aluminium (Al) oder ähnliches sein.
Das Halbleiterbauteil 10 kann des Weiteren eine Drain-Elektrode 28 aufweisen, die auf der Unterseite 12A des Halbleitersubstrats 12 gebildet ist. Die Drain-Elektrode 28 ist elektrisch mit dem Halbleitersubstrat (Drain-Bereich) 12 verbunden. Die Drain-Elektrode 28 kann zumindest aus Titan (Ti), Nickel (Ni), Gold (Au), Silber (Ag), Kupfer (Cu), Al, einer Cu-Legierung und einer Al-Legierung gebildet sein.
Der Gate-Graben S1_n ist einer der Gate-Gräben S1 in einer der Vielzahl von Gruppen von Gate-Gräben S1 und ist in der Halbleiterschicht 14 gebildet. Der Gate-Graben S1_n weist eine Seitenwand 30 und eine Bodenwand 32 auf. Der Gate-Graben S1_n erstreckt sich durch den Source-Bereich 26 und den Körper-Bereich 24 der Halbleiterschicht 14 bis zum Drift-Bereich 22. Die Bodenwand 32 des Gate-Grabens S1_n grenzt also an den Drift-Bereich 22. Der Gate-Graben S1_n kann eine Tiefe in einem Bereich von 1 µm bis einschließlich 15 µm aufweisen.
Die Feldplattenelektrode 18 und die Gate-Elektrode 20 sind in dem Gate-Graben S1_n gebildet. Die Feldplattenelektrode 18 und die Gate-Elektrode 20 sind durch eine Graben-Isolierschicht 34 voneinander getrennt. Die Graben-Isolierschicht 34 deckt die Seitenwand 30 und die Bodenwand 32 des Gate-Grabens S1_n ab. Die Gate-Elektrode 20 ist oberhalb von der Feldplattenelektrode 18 im Gate-Graben S1_n angeordnet. Eine solche Struktur, die zwei getrennte Elektroden in einen Gate-Graben einbettet, kann als Split-Gate-Struktur bezeichnet werden.
Die Feldplattenelektrode 18 ist in dem Gate-Graben S1_n zwischen der Bodenwand 32 des Gate-Grabens S1_n und einer Unterseite 20A der Gate-Elektrode 20 angeordnet. Die Feldplattenelektrode 18 ist von der Graben-Isolierschicht 34 umgeben. Die Source-Spannung wird an die Feldplattenelektrode 18 angelegt, um die Konzentration des elektrischen Feldes im Gate-Graben S1_n zu verringern und die Durchbruchspannung des Halbleiterbauteils 10 zu erhöhen. Dementsprechend ist das Potential an der Feldplattenelektrode 18 das gleiche wie das im Source-Bereich 26.
Die Unterseite 20A der Gate-Elektrode 20 ist zumindest teilweise der Feldplattenelektrode 18 zugewandt. Die Gate-Elektrode 20 weist auch eine Oberseite 20B an einer der Unterseite 20A gegenüberliegenden Seite auf. Die Oberseite 20B der Gate-Elektrode 20 kann von der Halbleiterschicht 14 aus nach unten angeordnet sein.
In einem Beispiel sind die Feldplattenelektrode 18 und die Gate-Elektrode 20 aus Polysilizium gebildet, das leitfähig ist.
Die Graben-Isolierschicht 34 weist einen Gate-Isolierabschnitt 38 auf, der die Seitenwand 30 des Gate-Grabens S1_n zwischen der Gate-Elektrode 20 und der Halbleiterschicht 14 abdeckt. Die Gate-Elektrode 20 und die Halbleiterschicht 14 sind durch den Gate-Isolierabschnitt 38 in Y-Richtung voneinander getrennt. Eine vorbestimmte Spannung wird an die Gate-Elektrode 20 angelegt, um einen Kanal im p-Typ-Körper-Bereich 24 zu bilden, der an den Gate-Isolationsabschnitt 38 angrenzt. Das Halbleiterbauteil 10 ermöglicht die Steuerung des Elektronenflusses in Z-Richtung zwischen dem n-Typ Source-Bereich 26 und dem n-Typ Drift-Bereich 22.
Die Graben-Isolierschicht 34 weist ferner einen unteren Isolierabschnitt 40 auf, der die Seitenwand 30 und die Bodenwand 32 des Gate-Grabens S1_n zwischen der Feldplattenelektrode 18 und der Halbleiterschicht 14 abdeckt, sowie einen Zwischenisolierabschnitt 42, der zwischen der Feldplattenelektrode 18 und der Gate-Elektrode 20 in der Tiefenrichtung des Gate-Grabens S1_n angeordnet ist. Der untere Isolierabschnitt 40 kann von der Seitenwand 30 des Gate-Grabens S1_n aus eine Dicke aufweisen, die größer ist als die des Gate-Isolationsabschnitts 38. In einem Beispiel kann die Isolierschicht des Grabens 34 aus SiO₂ gebildet sein.
Die Isolierschicht 16 ist auf der Halbleiterschicht 14 gebildet und deckt die Gate-Elektrode 20, die in den Gate-Graben S1_n eingebettet ist, und die Graben-Isolierschicht 34 ab. Die Isolierschicht 16 kann eine Deckisolierschicht (nicht dargestellt) aufweisen, die die Oberseite 20B der Gate-Elektrode 20 abdeckt.
Die Isolierschicht 16 weist einen Kontakt-Graben 44 und einen Kontakt-Bereich 46 auf, der an die Bodenwand des Kontakt-Grabens 44 angrenzt. Der Kontakt-Graben 44 erstreckt sich durch die Isolierschicht 16 und den Source-Bereich 26 bis zum Körper-Bereich 24. Der Kontakt-Bereich 46 ist ein p-Typ-Bereich, der eine p-Typ-Verunreinigung enthält. Der Kontakt-Bereich 46 kann eine p-Typ-Verunreinigungskonzentration in einem Bereich von 1 × 10¹⁹cm^-3 bis einschließlich 1 × 10²¹cm^-3 aufweisen, die höher ist als die des Körper-Bereichs 24. Ein Source-Kontakt 48 ist in den Kontaktgraben 44 eingebettet. Auf der Isolierschicht 16 ist eine Source-Verbindung 50 gebildet, die über den Source-Kontakt 48 mit dem Source-Bereich 46 elektrisch verbunden ist.
Wie in 1 dargestellt, weist das Halbleiterbauteil 10 eine Vielzahl von Gruppen von Gate-Gräben S1 und S2 auf. Somit kann das Halbleiterbauteil 10 die gleiche Anzahl von Feldplattenelektroden 18 aufweisen wie die Gate-Gräben, die in den mehreren Gruppen der Gate-Gräben S1 und S2 vorhanden sind, und die gleiche Anzahl von Gate-Elektroden 20 wie die Gate-Gräben, die in den mehreren Gruppen der Gate-Gräben S 1 und S2 vorhanden sind. Das heißt, jede Feldplattenelektrode 18 ist in einen entsprechenden der Gate-Gräben in der Vielzahl von Gruppen der Gate-Gräben S1 und S2 eingebettet. In gleicher Weise ist jede Gate-Elektrode 20 in einen entsprechenden der Gate-Gräben in den Vielzahl der Gruppen der Gate-Gräben S1 und S2 eingebettet.
Unter nochmaliger Bezugnahme auf 1 werden nun die Source-Verbindung 50 und eine Gate-Verbindung 52 beschrieben, die auf der Isolierschicht 16 gebildet sind.
Das Halbleiterbauteil 10 weist ferner die Gate-Verbindung 52 auf, die auf der Isolierschicht 16 gebildet ist, und die Source-Verbindung 50, die auf der Isolierschicht 16 gebildet ist und von der Gate-Verbindung 52 getrennt ist. Der Einfachheit halber ist in 1 das intermetallische Dielektrikum (IMD) („inter-metal dielectrics“), das die Source-Verbindung 50 von der Gate-Verbindung 52 trennt, nicht dargestellt.
Die Halbleiterschicht 14 weist in Draufsicht einen peripheren Bereich 54 und einen inneren Bereich 56 auf, der von dem peripheren Bereich 54 umgeben ist. Die Gate-Verbindung 52 weist einen peripheren Gate-Verbindungsabschnitt 58 auf, der in Draufsicht im peripheren Bereich 54 angeordnet ist, und einen inneren Gate-Verbindungsabschnitt 60, der in Draufsicht im inneren Bereich 56 angeordnet ist. Die Grenze zwischen dem peripheren Bereich 54 und dem inneren Bereich 56 ist in 1 durch die doppelt gestrichelte Linie dargestellt. Die Halbleiterschicht 14 deckt das Halbleitersubstrat 12 ab. In einem Beispiel überlappt die Peripherie der Halbleiterschicht 14 in Draufsicht im Wesentlichen die Peripherie des Halbleitersubstrats 12. So kann die Peripherie des peripheren Bereichs 54 in Draufsicht auch die Peripherie des Halbleitersubstrats 12 im Wesentlichen überlappen.
Der innere Bereich 56 ist rechteckig und etwas kleiner als die Oberseite der Halbleiterschicht 14. Im Beispiel der 1 ist die Oberseite der Halbleiterschicht 14 rechteckig. Die Querrichtung und die Längsrichtung der Oberseite der Halbleiterschicht 14 entsprechen jeweils der X-Richtung und der Y-Richtung.
Der periphere Bereich 54 hat die Form eines rechteckigen Rahmens, der den inneren Bereich 56 umgibt. So ist im Beispiel von 1 die Grenze zwischen dem peripheren Bereich 54 und dem inneren Bereich 56 rechteckig. Der periphere Bereich 54 ist zwischen der rechteckigen Peripherie der Halbleiterschicht 14 und dem inneren Bereich 56 angeordnet. Der innere Bereich 56, der auch als aktiver Bereich bezeichnet werden kann, bildet den Hauptteil des MISFET, d. h. den Hauptteil, der zur Betriebsweise des Transistors beiträgt.
Der periphere Gate-Verbindungsabschnitt 58, der in dem peripheren Bereich 54 angeordnet ist, kann zumindest teilweise um den inneren Bereich 56 herum gebildet sein. Der periphere Gate-Verbindungsabschnitt 58 erstreckt sich entlang der Grenze zwischen dem inneren Bereich 56 und dem peripheren Bereich 54 in dem peripheren Bereich 54.
Der periphere Gate-Verbindungsabschnitt 58 weist einen Gate-Finger 58A1 auf, der sich in Draufsicht in X-Richtung erstreckt, und einen Gate-Finger 58B 1, der sich in Draufsicht in Y-Richtung erstreckt. Der Gate-Finger 58A1 ist in Draufsicht nahe der Seite 12C des Halbleitersubstrats 12 gebildet. Der Gate-Finger 58B 1 ist in Draufsicht nahe der Seite 12D des Halbleitersubstrats 12 gebildet. Der Gate-Finger 58A1 hat ein Ende, das mit einem Ende des Gate-Fingers 58B 1 verbunden ist.
Der periphere Gate-Verbindungsabschnitt 58 weist ferner einen Gate-Finger 58A2 auf, der sich in Draufsicht in X-Richtung erstreckt, und einen Gate-Finger 58B2, der sich in Draufsicht in Y-Richtung erstreckt. Der Gate-Finger 58A2 ist in Draufsicht nahe der Seite 12E des Halbleitersubstrats 12 gebildet. Der Gate-Finger 58B2 ist in Draufsicht nahe der Seite 12F des Halbleitersubstrats 12 gebildet. Ein Ende des Gate-Fingers 58A2 ist mit dem Ende des Gate-Fingers 58B1 verbunden, das nicht mit dem Gate-Finger 58A1 verbunden ist. Das andere Ende des Gate-Fingers 58A2 ist mit einem Ende des Gate-Fingers 58B2 verbunden.
In dem Beispiel von 1 ist der Gate-Finger 58A1 kürzer als der Gate-Finger 58A2. Somit ist der Gate-Finger 58A1 vom Gate-Finger 58B2 getrennt. Die Source-Verbindung 50 erstreckt sich zwischen dem Gate-Finger 58A1 und dem Gate-Finger 58B2.
Auf diese Weise bildet der periphere Gate-Verbindungsabschnitt 58, der den rechteckigen inneren Bereich 56 zumindest teilweise umgibt, eine offene Schleife, die in Draufsicht die Form eines rechteckigen Frames hat. Der offene Teil in der Schleife des peripheren Gate-Verbindungsabschnitts 58 entspricht einer Lücke zwischen dem Gate-Finger 58A1 und dem Gate-Finger 58B2. Ein peripherer Source-Verbindungsabschnitt 64 und ein innerer Source-Verbindungsabschnitt 66, die später beschrieben werden, sind durch die Lücke verbunden.
Der periphere Gate-Verbindungsabschnitt 58 kann ein Gate-Pad 62 aufweisen. Das Gate-Pad 62 kann an einer Position angeordnet sein, die von dem offenen Teil in der Schleife des peripheren Gate-Verbindungsabschnitts 58 getrennt ist. Im Beispiel von 1 ist der offene Teil in der Schleife des Gate-Verbindungsabschnitts 58 in der Nähe der Seite 12C angeordnet. Das Gate-Pad 62 ist mit dem Gate-Finger 58A2 verbunden, der in der Nähe der Seite 12E angeordnet ist, die der Seite 12C gegenüber liegt. In einem weiteren Beispiel kann das Gate-Pad 62 mit einem anderen Gate-Finger verbunden sein, der in dem peripheren Gate-Verbindungsabschnitt 58 vorhanden ist.
Der innere Gate-Verbindungsabschnitt 60 kann einen Gate-Finger 60B aufweisen, der sich in Draufsicht in Y-Richtung erstreckt, und mindestens einen weiteren Gate-Finger, der den Gate-Finger 60B in Draufsicht kreuzt. In der vorliegenden Ausführungsform ist der Gate-Finger 60B mit dem Gate-Finger 58A2 verbunden. Der mindestens eine weitere Gate-Finger weist einen Gate-Finger 60A auf, der sich in Draufsicht in X-Richtung erstreckt. Der Gate-Finger 60A kreuzt den Gate-Finger 60B in Draufsicht beispielsweise in einem zentralen Teil des inneren Bereichs 56.
Der Gate-Finger 60B des inneren Gate-Verbindungsabschnitts 60 erstreckt sich in der gleichen Richtung (Y-Richtung) wie die Gate-Finger 58B1 und 58B2 des peripheren Gate-Verbindungsabschnitts 58. Wenn der periphere Bereich 54 und der innere Bereich 56 beide Gate-Finger aufweisen, die sich in die gleiche Richtung (Y-Richtung) erstrecken, können mehrere erste Gruppen der Gate-Gräben S1 in X-Richtung nebeneinander angeordnet werden. Dadurch kann die Länge des Gate-Grabens S1_n reduziert werden. In dem Beispiel von 1 sind zwei erste Gruppen von Gate-Gräben S1 in X-Richtung nebeneinander angeordnet. Jeder Gate-Graben S1_n der ersten Gruppe hat eine Länge von etwa 1/4 der Abmessung der Seite 12C.
Der Gate-Finger 60A des inneren Gate-Verbindungsabschnitts 60 erstreckt sich in der gleichen Richtung (X-Richtung) wie die Gate-Finger 58A1 und 58A2 des peripheren Gate-Verbindungsabschnitts 58. Wenn der periphere Bereich 54 und der innere Bereich 56 beide Gate-Finger aufweisen, die sich in die gleiche Richtung (X-Richtung) erstrecken, können mehrere zweite Gruppen der Gate-Gräben S2 in Y-Richtung nebeneinander angeordnet werden. Dadurch kann die Länge des Gate-Grabens S2_n reduziert werden. Im Beispiel von 1 sind zwei zweite Gruppen von Gate-Gräben S2 in Y-Richtung nebeneinander angeordnet. Jeder Gate-Graben S2_n der zweiten Gruppe hat eine Länge von etwa 1/4 der Abmessung der Seite 12D.
In dem Beispiel von 1 ist die Abmessung der Seite 12D größer als die Abmessung der Seite 12C. Somit ist die Länge des Gate-Grabens S2_n größer als die Länge des Gate-Grabens S1_n. In einem Beispiel kann die Anzahl der relativ kurzen Gate-Gräben S1_n größer sein als die Anzahl der relativ langen Gate-Gräben S2_n. In einem anderen Beispiel kann die Länge des Gate-Grabens S2_n gleich der Länge des Gate-Grabens S1_n oder kleiner als die Länge des Gate-Grabens S1_n sein.
Die Source-Verbindung 50 weist den peripheren Source-Verbindungsabschnitt 64 auf, der in dem peripheren Bereich 54 angeordnet ist, und den inneren Source-Verbindungsabschnitt 66, der in dem inneren Bereich 56 angeordnet ist.
Im Beispiel von 1 erstreckt sich der periphere Source-Verbindungsabschnitt 64 durchgehend in dem peripheren Bereich 54, mit Ausnahme des Teils, in dem das Gate-Pad 62 gebildet ist, und umgibt den inneren Bereich 56 in Draufsicht. Der periphere Source-Verbindungsabschnitt 64 ist in Draufsicht mit dem inneren Source-Verbindungsabschnitt 66 im Bereich zwischen dem Gate-Finger 58A1 und dem Gate-Finger 58B2 verbunden. Somit ist das Potential an dem peripheren Source-Verbindungsabschnitt 64 das gleiche wie das Potential an dem inneren Source-Verbindungsabschnitt 66.
Der innere Source-Verbindungsabschnitt 66 kann sowohl von dem peripheren Gate-Verbindungsabschnitt 58 als auch von dem inneren Gate-Verbindungsabschnitt 60 durch einen vorbestimmten Abstand getrennt sein, der unter Berücksichtigung der Durchbruchspannung festgelegt wird. Im Beispiel von 1 ist der innere Source-Verbindungsabschnitt 66 um einen fixierten Abstand von der Peripherie der Gate-Finger 60A und 60B getrennt, so dass er in Draufsicht einen kreuzförmigen Schlitz aufweist.
Die Vielzahl der Gruppen der Gate-Gräben S1 und S2 überlappen zumindest teilweise sowohl die Source-Verbindung 50 als auch die Gate-Verbindung 52 in Draufsicht. Jede Gruppe von Gate-Gräben ist so angeordnet, dass sie einen Gate-Finger in Draufsicht kreuzt, wobei die in jedem Gate-Graben eingebettete Gate-Elektrode 20 mit der Gate-Verbindung 52 verbunden ist.
Der Gate-Graben S1_n in jeder ersten Gruppe erstreckt sich in Draufsicht in X-Richtung und kreuzt einen der Gate-Finger 58B1, 58B2, und 60B, die sich in Draufsicht in Y-Richtung erstrecken. In gleicher Weise kreuzt der Gate-Graben S2_n, der sich in Draufsicht in Y-Richtung erstreckt, in jeder zweiten Gruppe einen der Gate-Finger 58A1, 58A2 und 60A, die sich in Draufsicht in X-Richtung erstrecken.
In einem Beispiel ist die Gate-Elektrode 20, die in jedem den Gate-Finger 60B kreuzenden Gate-Graben S1_n der ersten Gruppe eingebettet ist, in dem Bereich, in dem der Gate-Graben S1_n der ersten Gruppe den Gate-Finger 60B kreuzt, elektrisch mit dem Gate-Finger 60B verbunden.
In gleicher Weise ist die Gate-Elektrode 20, die in jedem den Gate-Finger 58A1 oder 58A2 kreuzenden Gate-Graben S2_n der zweiten Gruppe eingebettet ist, in dem Bereich, in dem der Gate-Graben S2_n der zweiten Gruppe den Gate-Finger 58A1 oder 58A2 in Draufsicht kreuzt, mit dem Gate-Finger 58A1 oder 58A2 elektrisch verbunden.
Jeder Gate-Graben S1_n der ersten Gruppe, der den Gate-Finger 58B1 oder 58B2 des peripheren Gate-Verbindungsabschnitts 58 kreuzt, erstreckt sich über den inneren Bereich 56 und den peripheren Bereich 54. Jeder Gate-Graben S1_n der ersten Gruppe, der den Gate-Finger 60B des inneren Gate-Verbindungsabschnitts 60 kreuzt, ist vollständig im inneren Bereich 56 angeordnet.
In gleicher Weise erstreckt sich jeder Gate-Graben S2_n der zweiten Gruppe, der den Gate-Finger 58A1 oder 58A2 des peripheren Gate-Verbindungsabschnitts 58 kreuzt, über den inneren Bereich 56 und den peripheren Bereich 54. Jeder Gate-Graben S2_n der zweiten Gruppe, der den Gate-Finger 60A des inneren Gate-Verbindungsabschnitts 60 kreuzt, ist vollständig in dem inneren Bereich 56 angeordnet.
Ein Gate-Finger, der sich in Draufsicht in Y-Richtung erstreckt, kann zwei oder mehr erste Gruppen der Gate-Gräben S1 kreuzen. Im Beispiel von 1 kreuzt der Gate-Finger 60B in der Draufsicht zwei erste Gruppen von Gate-Gräben S1.
Ein Gate-Finger, der sich in Draufsicht in X-Richtung erstreckt, kann zwei oder mehr zweite Gruppen von Gate-Gräben S2 kreuzen. In dem Beispiel von 1 kreuzt der Gate-Finger 60A zwei zweite Gruppen von Gate-Gräben S2.
In dem Beispiel von 1 ermöglicht die Anordnung der Source-Verbindung 50 und der Gate-Verbindung 52, dass jeder Gate-Graben S1_n der ersten Gruppe eine Länge von 1/3 oder weniger der Abmessung der Seite 12C hat. Auf die gleiche Weise kann jeder Gate-Graben S2_n der zweiten Gruppe eine Länge von 1/3 oder weniger der Abmessung der Seite 12D haben.
3 ist eine schematische Querschnittsansicht des Halbleiterbauteils entlang der Linie F3-F3 in 1 und zeigt einen XZ-Querschnitt der Gate-Gräben S1 zweier benachbarter erster Gruppen, in denen zwei Gate-Gräben S1_n in der Halbleiterschicht 14 gebildet sind.
Die Feldplattenelektrode 18 und die Gate-Elektrode 20 sind in jedem Gate-Graben S1_n eingebettet. Die Gate-Elektrode 20 ist oberhalb der Feldplattenelektrode 18 angeordnet. Die Feldplattenelektrode 18 weist zwei Enden 18A und 18B auf, die mit der Source-Verbindung 50 verbunden sind. Die Enden 18A und 18B erstrecken sich in Z-Richtung vom Boden des Gate-Grabens S1_n bis zu einem offenen Teil des Gate-Grabens S1_n. Somit ist die Gate-Elektrode 20 nicht oberhalb der Enden 18A und 18B angeordnet.
Die beiden Enden 18A und 18B der Feldplattenelektrode 18 sind durch zwei Feldplattenkontakte 68 mit der Source-Verbindung 50 verbunden. Die beiden Enden 18A und 18B der Feldplattenelektrode 18 können beide mit dem inneren Source-Verbindungsabschnitt 66 verbunden sein. Alternativ kann eines der beiden Enden 18A und 18B der Feldplattenelektrode 18 mit dem inneren Source-Verbindungsabschnitt 66 verbunden sein, und das andere der beiden Enden 18A und 18B kann mit dem peripheren Source-Verbindungsabschnitt 64 verbunden sein. Beispielsweise sind bei der Feldplattenelektrode 18, die in jeden Gate-Graben S1_n der ersten Gruppe eingebettet ist, der in Draufsicht den Gate-Finger 60B des inneren Gate-Verbindungsabschnitts 60 kreuzt, die beiden Enden 18A und 18B beide mit dem inneren Source-Verbindungsabschnitt 66 verbunden. In der Feldplattenelektrode 18, die in jeden Gate-Graben S2_n der zweiten Gruppe eingebettet ist, der den Gate-Finger 58A1 oder 58A2 der zweiten Gruppe kreuzt, der den peripheren Gate-Verbindungsabschnitt 58 in Draufsicht kreuzt, ist eines der beiden Enden 18A und 18B mit dem inneren Source-Verbindungsabschnitt 66 verbunden, und das andere der beiden Enden 18A und 18B ist mit dem peripheren Source-Verbindungsabschnitt 64 verbunden.
In dem Beispiel von 3 sind die beiden Enden 18A und 18B der rechten Feldplattenelektrode 18 beide mit dem inneren Source-Verbindungsabschnitt 66 verbunden. Die Enden 18A und 18B der linken Feldplattenelektrode 18 sind jeweils mit dem inneren Source-Verbindungsabschnitt 66 und dem peripheren Source-Verbindungsabschnitt 64 verbunden.
Die Gate-Elektrode 20, die in den Gate-Graben S1_n eingebettet ist, ist mit der Gate-Verbindung 52 verbunden. Genauer gesagt ist die Gate-Elektrode 20 durch einen Gate-Kontakt 70, der sich durch die Isolierschicht 16 hindurch erstreckt, mit der Gate-Verbindung 52 verbunden. Die Feldplattenelektrode 18 ist über zwei Feldplattenkontakte 68 mit der Source-Verbindung 50 verbunden, während die Gate-Elektrode 20 über einen Gate-Kontakt 70 mit der Gate-Verbindung 52 verbunden ist. In dem Beispiel von 3 ist die Gate-Verbindung 52, mit der die Gate-Elektrode 20 verbunden ist, ein Gate-Finger, der sich in Y-Richtung erstreckt. Genauer gesagt ist in 3 die rechte Gate-Elektrode 20 mit dem Gate-Finger 60B verbunden, und die linke Gate-Elektrode 20 ist mit dem Gate-Finger 58B2 verbunden.
Eine Isolierschicht 72 ist zwischen der Source-Verbindung 50 und der Gate-Verbindung 52 gebildet. Die Isolierschicht 72 isoliert die Source-Verbindung 50 und die Gate-Verbindung 52 elektrisch. Die Isolierschicht 72 entspricht einem IMD
Der Querschnitt der Gate-Gräben S2 in zwei benachbarten zweiten Gruppen entlang einer YZ-Ebene ähnelt dem in 3 gezeigten, mit der Ausnahme, dass der Gate-Graben S2_n sich in der Länge von dem Gate-Graben S1_n unterscheidet. In dem Beispiel von 1 ist der Gate-Graben S2_n länger als der Gate-Graben S1_n. Der Gate-Graben S2_n kann jedoch auch kürzer sein als der Gate-Graben S1_n oder die gleiche Länge wie der Gate-Graben S1_n haben.
Die Betriebsweise des Halbleiterbauteils 10 gemäß der vorliegenden Ausführungsform wird nun beschrieben.
Bei dem Halbleiterbauteil 10 der vorliegenden Ausführungsform weisen die Feldplattenelektroden 18 jeweils die beiden Enden 18A und 18B auf, die mit der Source-Verbindung 50 verbunden sind. Da die beiden Enden 18A und 18B der Feldplattenelektrode 18 mit der Source-Verbindung 50 verbunden sind, kann die Gate-Graben-Länge, die sich auf den Widerstand RS der Feldplattenelektrode 18 auswirkt, im Vergleich dazu, wenn nur ein Ende mit der Source-Verbindung 50 verbunden ist, im Wesentlichen um etwa 1/2 reduziert werden.
Ferner, bei dem Halbleiterbauteil 10 der vorliegenden Ausführungsform weist der periphere Gate-Verbindungsabschnitt 58 den Gate-Finger 58A1 oder 58A2 (erster Gate-Finger) auf, der sich in Draufsicht in X-Richtung erstreckt, und der innere Gate-Verbindungsabschnitt 60 weist den Gate-Finger 60B (zweiter Gate-Finger) auf, der sich in Draufsicht in Y-Richtung erstreckt. Des Weiteren kreuzt der sich in Draufsicht in X-Richtung erstreckende Gate-Graben S1_n einer ersten Gruppe den Gate-Finger 60B (zweiter Gate-Finger), und der sich in Draufsicht in Y-Richtung erstreckende Gate-Graben S2_n einer zweiten Gruppe kreuzt den Gate-Finger 58A1 oder 58A2 (erster Gate-Finger).
Bei dieser Ausgestaltung kreuzen der in Draufsicht in X-Richtung verlaufende Gate-Graben S1_n und der in Draufsicht in Y-Richtung verlaufende Gate-Graben S2_n jeweils den entsprechenden der Gate-Finger und sind in der auf dem Halbleitersubstrat 12 gebildeten Halbleiterschicht 14 angeordnet. Dadurch wird die Verformung/Verwerfung („warping“) des Halbleitersubstrats 12 während der Bearbeitung des Wafers im Vergleich zu dem Fall, dass sich die Gate-Gräben alle in die gleiche Richtung erstrecken, verringert.
Bei einem MISFET mit einer Split-Gate-Struktur, bei der eine Feldplattenelektrode und eine Gate-Elektrode in einen Gate-Graben eingebettet sind, kann der zum Widerstand R_S der Feldplattenelektrode fließende Potenzialstrom das Potenzial V_BS an der Feldplattenelektrode erhöhen. Ein solcher Anstieg des Potenzials V_BS senkt die Durchbruchspannung des MISFET. Dies kann zu einem falschen Einschalten führen, was den Fluss eines Avalanche-Stroms zur Folge hat. Wenn der zum Widerstand R_G einer Gate-Elektrode fließende Potenzialstrom bewirkt, dass das Potenzial V_G an der Gate-Elektrode ansteigt und eine Schwellwert-Spannung V_th überschreitet, kann es zu einer Selbsteinschaltung kommen, die den MISFET fälschlicherweise einschaltet. Solche Effekte werden allgemein als „Shoot-Through“ bezeichnet. Die Schaltverluste nehmen zu, wenn ein unerwarteter Shoot-Through-Strom durch einen Schaltkreis fließt, der einen MISFET aufweist. Es ist daher wünschenswert, dass ein Shoot-Through nicht auftritt.
Ein Shoot-Through wird durch den Widerstand Rs einer Feldplattenelektrode und/oder den Potentialstrom verursacht, der durch den Widerstand R_G einer Gate-Elektrode fließt. Ein Shoot-Through kann also durch eine Verringerung des Widerstand Rs und des Widerstand R_G vermieden werden. Ein längerer Gate-Graben erhöht den Widerstand R_S der Feldplattenelektrode und den Widerstand R_G der Gate-Elektrode. Durch eine Verringerung der Länge des Gate-Grabens, die sich auf den Widerstand Rs und den Widerstand R_G auswirkt, wird also ein Shoot-Through wirksam vermieden, und Änderungen am MISFET-Herstellungsverfahren sind nicht erforderlich. Das Halbleiterbauteil 10 der vorliegenden Offenbarung reduziert die Gate-Graben-Länge erheblich und begrenzt somit das Auftreten eines Shoot-Throughs.
Das Halbleiterbauteil 10 der vorliegenden Ausführungsform hat die im Folgenden beschriebenen Vorteile.

(1) Jede der Feldplattenelektroden 18 weist die beiden Enden 18A und 18B auf, die mit der Source-Verbindung 50 verbunden sind. Da die beiden Enden 18A und 18B der Feldplattenelektrode 18 mit der Source-Verbindung 50 verbunden sind, kann die Gate-Graben-Länge, die sich auf den Widerstand R_S der Feldplattenelektrode 18 auswirkt, im Vergleich zu dem Fall, dass nur ein Ende mit der Source-Verbindung 50 verbunden ist, um etwa die Hälfte reduziert werden.
(2) Der periphere Gate-Verbindungsabschnitt 58 weist den Gate-Finger 58A1 oder 58A2 (erster Gate-Finger) auf, der sich in Draufsicht in X-Richtung erstreckt, und der innere Gate-Verbindungsabschnitt 60 weist den Gate-Finger 60B (zweiter Gate-Finger) auf, der sich in Draufsicht in Y-Richtung erstreckt. Des Weiteren kreuzt der sich in Draufsicht in X-Richtung erstreckende Gate-Graben S1_n einer ersten Gruppe den Gate-Finger 60B (zweiter Gate-Finger), und der sich in Draufsicht in Y-Richtung erstreckende Gate-Graben S2_n einer zweiten Gruppe kreuzt den Gate-Finger 58A1 oder 58A2 (erster Gate-Finger). Bei dieser Ausgestaltung sind der in Draufsicht in X-Richtung verlaufende Gate-Graben S1_n und der in Draufsicht in Y-Richtung verlaufende Gate-Graben S2_n beide in der auf dem Halbleitersubstrat 12 gebildeten Halbleiterschicht 14 so angeordnet, dass sie den entsprechenden der Gate-Finger kreuzen. Dadurch wird die Verformung des Halbleitersubstrats 12 während der Bearbeitung des Wafers im Vergleich zu dem Fall reduziert, dass sich die Gate-Gräben alle in die gleiche Richtung erstrecken.
(3) Der innere Gate-Verbindungsabschnitt 60 weist zumindest einen weiteren Gate-Finger 60A auf, der den Gate-Finger 60B (zweiter Gate-Finger) in Draufsicht kreuzt. In dieser Ausgestaltung weisen sowohl der periphere Bereich 54 als auch der innere Bereich 56 Gate-Finger auf, die sich in dieselbe Richtung (X-Richtung) erstrecken. Dadurch können zwei zweite Gruppen von Gate-Gräben S2 in Y-Richtung nebeneinander angeordnet werden. Dadurch kann die Länge des Gate-Grabens S2_n reduziert werden.
(4) Der periphere Gate-Verbindungsabschnitt 58 weist des Weiteren den Gate-Finger 58B1 oder 58B2 (vierter Gate-Finger) auf, der sich in Draufsicht in Y-Richtung erstreckt. In dieser Ausgestaltung weisen sowohl der periphere Bereich 54 als auch der innere Bereich 56 Gate-Finger auf, die sich in dieselbe Richtung (Y-Richtung) erstrecken. Dadurch können zwei erste Gruppen von Gate-Gräben S1 in X-Richtung nebeneinander angeordnet werden. Dadurch kann die Länge des Gate-Grabens S1_n reduziert werden.

Erstes modifiziertes Beispiel
4 ist eine schematische Draufsicht, die ein Halbleiterbauteil 100 gemäß einem ersten modifizierten Beispiel der obigen Ausführungsform zeigt. In 4 sind diejenigen Elemente mit den gleichen Bezugszeichen versehen, die mit den entsprechenden Elementen in dem Halbleiterbauteil 10 der 1 identisch sind. Komponenten, die mit den entsprechenden Komponenten der Halbleiterbauteile 10 identisch sind, werden nicht genauer beschrieben.
Das Halbleiterbauteil 100 des ersten modifizierten Beispiels weist eine Gate-Verbindung 102 auf, die auf der Isolierschicht 16 gebildet ist, und eine Source-Verbindung 104, die auf der Isolierschicht 16 gebildet ist und von der Gate-Verbindung 102 getrennt ist. Der Einfachheit halber wird in 4 die IMD, die die Source-Verbindung 104 von der Gate-Verbindung 102 trennt, nicht gezeigt.
Die Gate-Verbindung 102 weist einen peripheren Gate-Verbindungsabschnitt 106 auf, der in Draufsicht im peripheren Bereich 54 angeordnet ist, und einen inneren Gate-Verbindungsabschnitt 108, der in Draufsicht im inneren Bereich 56 angeordnet ist. Der periphere Gate-Verbindungsabschnitt 106, der in dem peripheren Bereich 54 angeordnet ist, kann zumindest teilweise um den innere Bereich 56 herum gebildet sein. Der periphere Gate-Verbindungsabschnitt 106 erstreckt sich entlang der Grenze zwischen dem inneren Bereich 56 und dem peripheren Bereich 54 in dem peripheren Bereich 54.
Der periphere Gate-Verbindungsabschnitt 106 weist einen Gate-Finger 106A1 auf, der sich in Draufsicht in X-Richtung erstreckt, und einen Gate-Finger 106B1, der sich in Draufsicht in Y-Richtung erstreckt. Der Gate-Finger 106A1 ist in Draufsicht nahe der Seite 12C des Halbleitersubstrats 12 gebildet. Der Gate-Finger 106B 1 ist in Draufsicht nahe der Seite 12F des Halbleitersubstrats 12 gebildet. Der Gate-Finger 106A1 hat ein Ende, das mit einem Ende des Gate-Fingers 106B1 verbunden ist.
Der periphere Gate-Verbindungsabschnitt 106 weist des Weiteren einen Gate-Finger 106A2 auf, der sich in Draufsicht in X-Richtung erstreckt, und einen Gate-Finger 106B2, der sich in Draufsicht in Y-Richtung erstreckt. Der Gate-Finger 106A2 ist in Draufsicht nahe der Seite 12E des Halbleitersubstrats 12 gebildet. Der Gate-Finger 106B2 ist in Draufsicht nahe der Seite 12D des Halbleitersubstrats 12 gebildet. Ein Ende des Gate-Fingers 106A2 ist mit dem Ende des Gate-Fingers 106B1 verbunden, das nicht mit dem Gate-Finger 106A1 verbunden ist. Das andere Ende des Gate-Fingers 106A2 ist mit einem Ende des Gate-Fingers 106B2 verbunden.
In dem Beispiel von 4 ist der Gate-Finger 106A1 kürzer als der Gate-Finger 106A2. Somit ist der Gate-Finger 106A1 vom Gate-Finger 106B2 getrennt. Die Source-Verbindung 104 erstreckt sich zwischen dem Gate-Finger 106A1 und dem Gate-Finger 106B2.
Auf diese Weise bildet der periphere Gate-Verbindungsabschnitt 106, der den rechteckigen inneren Bereich 56 zumindest teilweise umgibt, eine offene Schleife, die in Draufsicht die Form eines rechteckigen Rahmens hat. Der offene Teil in der Schleife des peripheren Gate-Verbindungsabschnitts 106 entspricht einer Lücke zwischen dem Gate-Finger 106A1 und dem Gate-Finger 106B2. Ein peripherer Source-Verbindungsabschnitt 112 und ein innerer Source-Verbindungsabschnitt 114, die später beschrieben werden, sind durch die Lücke verbunden.
Der innere Gate-Verbindungsabschnitt 108 weist einen Gate-Finger 108B auf, der sich in Draufsicht in Y-Richtung erstreckt, und ein Gate-Pad 110, das mit dem Gate-Finger 108B verbunden ist. Das Gate-Pad 110 kann an einer Position angeordnet sein, die von dem offenen Teil in der Schleife des peripheren Gate-Verbindungsabschnitts 106 getrennt ist. Im Beispiel von 4 ist der offene Teil in der Schleife des peripheren Gate-Verbindungsabschnitts 106 nahe der Seite 12C angeordnet. Das Gate-Pad 110 ist mit dem Gate-Finger 106A2 verbunden, der in der Nähe der Seite 12E angeordnet ist, die der Seite 12C gegenüber liegt. Der periphere Gate-Verbindungsabschnitt 106 ist über das Gate-Pad 110 mit dem inneren Gate-Verbindungsabschnitt 108 verbunden. In einem weiteren Beispiel kann das Gate-Pad 110 mit einem anderen Gate-Finger verbunden sein, der in dem peripheren Gate-Verbindungsabschnitt 106 enthalten ist.
Der Gate-Finger 108B des inneren Gate-Verbindungsabschnitts 108 erstreckt sich in der gleichen Richtung (Y-Richtung) wie die Gate-Finger 106B1 und 106B2 des peripheren Gate-Verbindungsabschnitts 106. Wenn der periphere Bereich 54 und der innere Bereich 56 beide Gate-Finger aufweisen, die sich in die gleiche Richtung (Y-Richtung) erstrecken, können mehrere erste Gruppen der Gate-Gräben S1 in X-Richtung nebeneinander angeordnet werden. Dadurch kann die Länge des Gate-Grabens S1_n reduziert werden. In dem Beispiel von 4 sind drei erste Gruppen von Gate-Gräben S1 in X-Richtung nebeneinander angeordnet. Jeder Gate-Graben S1_n der ersten Gruppe hat eine Länge von etwa 1/3 der Abmessung der Seite 12C.
Der Gate-Finger 108B kann eine Länge von etwa 1/2 oder weniger der Abmessung der Seite 12D haben. In diesem Fall kann die zweite Gruppe der Gate-Gräben S2 in Draufsicht ohne Überlappung des Gate-Fingers 108B angeordnet werden, selbst wenn die Länge jedes Gate-Grabens S2_n in der zweiten Gruppe ungefähr 1/2 der Abmessung der Seite 12D beträgt.
In dem Beispiel von 4 ist die Abmessung der Seite 12D größer als die Abmessung der Seite 12C. Somit ist die Länge des Gate-Grabens S2_n größer als die Länge des Gate-Grabens S1_n. In einem Beispiel kann die Anzahl der relativ kurzen Gate-Gräben S1_n größer sein als die Anzahl der relativ langen Gate-Gräben S2_n. In einem anderen Beispiel kann die Länge des Gate-Grabens S2_n gleich der Länge des Gate-Grabens S1_n oder kleiner als die Länge des Gate-Grabens S1_n sein.
Die Source-Verbindung 104 weist einen peripheren Source-Verbindungsabschnitt 112 auf, der in dem peripheren Bereich 54 angeordnet ist, und einen inneren Source-Verbindungsabschnitt 114, der in dem inneren Bereich 56 angeordnet ist.
Im Beispiel von 4 erstreckt sich der periphere Source-Verbindungsabschnitt 112 durchgehend in dem peripheren Bereich 54 und umgibt den inneren Bereich 56 in Draufsicht. Der periphere Source-Verbindungsabschnitt 112 ist in der Draufsicht im Bereich zwischen dem Gate-Finger 106A1 und dem Gate-Finger 106B2 mit dem inneren Source-Verbindungsabschnitt 114 verbunden. Somit ist das Potential an dem peripheren Source-Verbindungsabschnitt 112 das gleiche wie das Potential an dem inneren Source-Verbindungsabschnitt 114.
Der innere Source-Verbindungsabschnitt 114 kann sowohl von dem peripheren Gate-Verbindungsabschnitt 106 als auch von dem inneren Gate-Verbindungsabschnitt 108 durch einen vorbestimmten Abstand getrennt sein, der unter Berücksichtigung der Durchbruchspannung festgelegt wird. Im Beispiel von 4 ist der innere Source-Verbindungsabschnitt 114 um einen fixierten Abstand von der Peripherie der Gate-Finger 108B getrennt, so dass er in Draufsicht einen in Y-Richtung verlaufenden Schlitz aufweist.
Die Vielzahl der Gruppen der Gate-Gräben S1 und S2 überlappen in Draufsicht zumindest teilweise sowohl die Gate-Verbindung 102 als auch die Source-Verbindung 104. Jede Gruppe von Gate-Gräben ist so angeordnet, dass sie einen Gate-Finger in Draufsicht kreuzt, wobei die in jedem Gate-Graben eingebettete Gate-Elektrode 20 mit der Gate-Verbindung 102 verbunden ist.
Der Gate-Graben S1_n in jeder ersten Gruppe erstreckt sich in Draufsicht in X-Richtung und kreuzt einen der Gate-Finger 106B1, 106B2 und 108B, die sich in Draufsicht in Y-Richtung erstrecken. In gleicher Weise kreuzt der Gate-Graben S2_n, der sich in Draufsicht in Y-Richtung erstreckt, in jeder zweiten Gruppe den Gate-Finger 106A1, der sich in Draufsicht in X-Richtung erstreckt.
In einem Beispiel ist die Gate-Elektrode 20, die in jedem den Gate-Finger 108B kreuzenden Gate-Graben S1_n der ersten Gruppe eingebettet ist, in dem Bereich, in dem der Gate-Graben S1_n der ersten Gruppe den Gate-Finger 108B kreuzt, elektrisch mit dem Gate-Finger 108B verbunden.
In gleicher Weise ist die Gate-Elektrode 20, die in jedem den Gate-Finger 106A1 kreuzenden Gate-Graben S2_n der zweiten Gruppe eingebettet ist, in dem Bereich, in dem der Gate-Graben S2_n der zweiten Gruppe den Gate-Finger 106A1 in Draufsicht kreuzt, mit dem Gate-Finger 106A1 elektrisch verbunden.
Jeder Gate-Graben S1_n der ersten Gruppe, der den Gate-Finger 106B 1 oder 106B2 des peripheren Gate-Verbindungsabschnitts 106 kreuzt, erstreckt sich über den inneren Bereich 56 und den peripheren Bereich 54. Jeder Gate-Graben S1_n der ersten Gruppe, der den Gate-Finger 108B des inneren Gate-Verbindungsabschnitts 108 kreuzt, ist vollständig im inneren Bereich 56 angeordnet.
Auf die gleiche Weise erstreckt sich jeder Gate-Graben S2_n der zweiten Gruppe, der den Gate-Finger 106A1 des peripheren Gate-Verbindungsabschnitts 106 kreuzt, über den inneren Bereich 56 und den peripheren Bereich 54.
Im Beispiel von 4 weist jede erste Gruppe der Gate-Gräben S1 acht Gate-Gräben S1_1 bis S1_8 auf, die parallel zueinander in gleichen Abständen angeordnet sind, und jede zweite Gruppe der Gate-Gräben S2 weist elf Gate-Gräben S2_1 bis S2_11 auf, die parallel zueinander in gleichen Abständen angeordnet sind. Die Vielzahl der Gruppen von Gate-Gräben S1 und S2 weist drei erste Gruppen von Gate-Gräben S1 und eine zweite Gruppe von Gate-Gräben S2 auf.
In dem Beispiel von 4 ermöglicht die Anordnung der Gate-Verbindung 102 und der Source-Verbindung 104, dass jeder Gate-Graben S1_n der ersten Gruppe eine Länge von 1/3 oder weniger der Abmessung der Seite 12C hat. Auf die gleiche Weise kann jeder Gate-Graben S2_n der zweiten Gruppe eine Länge von 1/2 oder weniger der Abmessung der Seite 12D haben.
Die Verbindungsbeziehung der Feldplattenelektrode 18 und der Source-Verbindung 104 (peripherer Source-Verbindungsabschnitt 112 und innerer Source-Verbindungsabschnitt 114) kann auf die Verbindung der Feldplattenelektrode 18 und der Source-Verbindung 50 angewendet werden.
Zweites modifiziertes Beispiel
5 ist eine schematische Draufsicht, die ein Halbleiterbauteil 200 gemäß einem zweiten modifizierten Beispiel der obigen Ausführungsform zeigt. In 5 sind die Elemente mit den gleichen Bezugszeichen versehen wie die entsprechenden Elemente in dem Halbleiterbauteil 10 von 1. Komponenten, die mit den entsprechenden Komponenten der Halbleiterbauteile 10 identisch sind, werden nicht genauer beschrieben.
Das Halbleiterbauteil 200 des zweiten modifizierten Beispiels weist eine Gate-Verbindung 202 auf, die auf der Isolierschicht 16 gebildet ist, und eine Source-Verbindung 204, die auf der Isolierschicht 16 gebildet ist und von der Gate-Verbindung 202 getrennt ist. Der Einfachheit halber wird in 5 die IMD, die die Source-Verbindung 204 von der Gate-Verbindung 202 trennt, nicht gezeigt.
Die Gate-Verbindung 202 weist einen peripheren Gate-Verbindungsabschnitt 206 auf, der in Draufsicht im peripheren Bereich 54 angeordnet ist, und einen inneren Gate-Verbindungsabschnitt 208, der in Draufsicht im inneren Bereich 56 angeordnet ist. Der periphere Gate-Verbindungsabschnitt 206, der in dem peripheren Bereich 54 angeordnet ist, kann zumindest teilweise um den inneren Bereich 56 herum gebildet werden. Der periphere Gate-Verbindungsabschnitt 206 erstreckt sich entlang der Grenze zwischen dem inneren Bereich 56 und dem peripheren Bereich 54 in dem peripheren Bereich 54.
Der periphere Gate-Verbindungsabschnitt 206 weist einen Gate-Finger 206A1 auf, der sich in Draufsicht in X-Richtung erstreckt, und einen Gate-Finger 206B1, der sich in Draufsicht in Y-Richtung erstreckt. Der Gate-Finger 206A1 ist in Draufsicht nahe der Seite 12C des Halbleitersubstrats 12 gebildet. Der Gate-Finger 206B 1 ist in Draufsicht nahe der Seite 12F des Halbleitersubstrats 12 gebildet. Der Gate-Finger 206A1 hat ein Ende, das mit einem Ende des Gate-Fingers 206B1 verbunden ist.
Der periphere Gate-Verbindungsabschnitt 206 weist ferner einen Gate-Finger 206A2 auf, der sich in Draufsicht in X-Richtung erstreckt, einen Gate-Finger 206B2, der sich in Draufsicht in Y-Richtung erstreckt, und einen Gate-Finger 206A3, der sich in Draufsicht in X-Richtung erstreckt. Der Gate-Finger 206A2 ist in Draufsicht nahe der Seite 12E des Halbleitersubstrats 12 gebildet. Der Gate-Finger 206B2 ist in Draufsicht nahe der Seite 12D des Halbleitersubstrats 12 gebildet. Der Gate-Finger 206A3 ist in Draufsicht nahe der Seite 12C des Halbleitersubstrats 12 gebildet. Ein Ende des Gate-Fingers 206A2 ist mit dem Ende des Gate-Fingers 206B1 verbunden, das nicht mit dem Gate-Finger 206A1 verbunden ist. Das andere Ende des Gate-Fingers 206A2 ist mit einem Ende des Gate-Fingers 206B2 verbunden. Ein Ende des Gate-Fingers 206A3 ist mit dem Ende des Gate-Fingers 206B2 verbunden, das nicht mit dem Gate-Finger 206A2 verbunden ist.
In dem Beispiel von 5 ist die Gesamtlänge des Gate-Fingers 206A1 und des Gate-Fingers 206A3 kürzer als die Länge des Gate-Fingers 206A2. Somit ist der Gate-Finger 206A1 vom Gate-Finger 206A3 getrennt. Die Source-Verbindung 204 erstreckt sich zwischen dem Gate-Finger 206A1 und dem Gate-Finger 206A3.
Auf diese Weise bildet der periphere Gate-Verbindungsabschnitt 206, der den rechteckigen inneren Bereich 56 zumindest teilweise umgibt, eine offene Schleife, die in Draufsicht die Form eines rechteckigen Rahmens hat. Der offene Teil in der Schleife des peripheren Gate-Verbindungsabschnitts 206 entspricht einer Lücke zwischen dem Gate-Finger 206A1 und dem Gate-Finger 206A3. Ein peripherer Source-Verbindungsabschnitt 212 und ein innerer Source-Verbindungsabschnitt 214, die später beschrieben werden, sind durch die Lücke verbunden.
Der innere Gate-Verbindungsabschnitt 208 weist einen Gate-Finger 208A auf, der sich in Draufsicht in X-Richtung erstreckt, einen Gate-Finger 208B, der sich in Y-Richtung erstreckt, und ein Gate-Pad 210. Das Gate-Pad 210 kann an einer Position angeordnet sein, die von dem offenen Teil in der Schleife des peripheren Gate-Verbindungsabschnitts 206 getrennt ist. Im Beispiel von 5 ist der offene Teil in der Schleife des peripheren Gate-Verbindungsabschnitts 206 nahe der Seite 12C angeordnet. Das Gate Pad 210 ist mit dem Gate-Finger 206A2 verbunden, der in der Nähe der Seite 12E angeordnet ist, die der Seite 12C gegenüber liegt. Der Gate-Finger 208A bildet eine T-förmige Verbindung mit dem Gate-Finger 208B. Des Weiteren ist der Gate-Finger 208B mit dem Gate-Pad 210 verbunden. Somit ist der periphere Gate-Verbindungsabschnitt 206 über das Gate Pad 210 mit dem Gate-Finger 208B verbunden. In einem weiteren Beispiel kann das Gate-Pad 210 mit einem anderen Gate-Finger verbunden sein, der in dem peripheren Gate-Verbindungsabschnitt 206 enthalten ist.
Der Gate-Finger 208A des inneren Gate-Verbindungsabschnitts 208 erstreckt sich in der gleichen Richtung (X-Richtung) wie die Gate-Finger 206A1, 206A2 und 206A3 des peripheren Gate-Verbindungsabschnitts 206. Wenn der periphere Bereich 54 und der innere Bereich 56 beide Gate-Finger aufweisen, die sich in die gleiche Richtung (X-Richtung) erstrecken, können mehrere zweite Gruppen der Gate-Gräben S2 in Y-Richtung nebeneinander angeordnet sein. Dadurch kann die Länge des Gate-Grabens S2_n reduziert werden. Im Beispiel von 5 sind zwei zweite Gruppen von Gate-Gräben S2 in Y-Richtung nebeneinander angeordnet. Jeder Gate-Graben S2_n der zweiten Gruppe hat eine Länge von etwa 1/3 der Abmessung der Seite 12D.
Der Gate-Finger 208B des inneren Gate-Verbindungsabschnitts 208 erstreckt sich in der gleichen Richtung (Y-Richtung) wie die Gate-Finger 206B1 und 206B2 des peripheren Gate-Verbindungsabschnitts 206. Wenn der periphere Bereich 54 und der innere Bereich 56 beide Gate-Finger aufweisen, die sich in die gleiche Richtung (Y-Richtung) erstrecken, können mehrere erste Gruppen der Gate-Gräben S1 in X-Richtung nebeneinander angeordnet werden. Dadurch kann die Länge des Gate-Grabens S1_n reduziert werden. In dem Beispiel von 5 sind drei erste Gruppen von Gate-Gräben S1 in X-Richtung nebeneinander angeordnet. Jeder Gate-Graben S1_n der ersten Gruppe hat eine Länge von etwa 1/3 der Abmessung der Seite 12C.
In dem Beispiel von 5 ist die Abmessung der Seite 12D größer als die Abmessung der Seite 12C. Somit ist die Länge des Gate-Grabens S2_n größer als die Länge des Gate-Grabens S1_n. In einem anderen Beispiel kann die Länge des Gate-Grabens S2_n gleich der Länge des Gate-Grabens S1_n oder kleiner als die Länge des Gate-Grabens S1_n sein.
Die Source-Verbindung 204 weist den peripheren Source-Verbindungsabschnitt 212 auf, der im peripheren Bereich 54 angeordnet ist, und den inneren Source-Verbindungsabschnitt 214, der im inneren Bereich 56 angeordnet ist.
Im Beispiel von 5 erstreckt sich der periphere Source-Verbindungsabschnitt 212 durchgehend in dem peripheren Bereich 54 und umgibt den inneren Bereich 56 in Draufsicht. Der periphere Source-Verbindungsabschnitt 212 ist in Draufsicht mit dem inneren Source-Verbindungsabschnitt 214 im Bereich zwischen dem Gate-Finger 206A1 und dem Gate-Finger 206A3 verbunden. Somit ist das Potential an dem peripheren Source-Verbindungsabschnitt 212 das gleiche wie das Potential an dem inneren Source-Verbindungsabschnitt 214.
Der innere Source-Verbindungsabschnitt 214 kann sowohl von dem peripheren Gate-Verbindungsabschnitt 206 als auch von dem inneren Gate-Verbindungsabschnitt 208 durch einen vorbestimmten Abstand getrennt sein, der unter Berücksichtigung der Durchbruchspannung festgelegt wird. Im Beispiel von 5 ist der innere Source-Verbindungsabschnitt 214 um einen fixierten Abstand von der Peripherie des Gate-Fingers 208A und des Gate-Fingers 208B getrennt, so dass er in Draufsicht einen T-förmigen Schlitz aufweist.
Die Vielzahl von Gruppen der Gate-Gräben S1 und S2 überlappen zumindest teilweise sowohl die Gate-Verbindung 202 als auch die Source-Verbindung 204 in Draufsicht. Jede Gruppe von Gate-Gräben ist so angeordnet, dass sie einen Gate-Finger in Draufsicht kreuzt, wo(bei) die in jedem Gate-Graben eingebettete Gate-Elektrode 20 mit der Gate-Verbindung 202 verbunden ist.
Der Gate-Graben S1_n in jeder ersten Gruppe erstreckt sich in der Draufsicht in X-Richtung und kreuzt einen der Gate-Finger 206B1, 206B2 und 208B, die sich in der Draufsicht in Y-Richtung erstrecken. In gleicher Weise kreuzt der in Draufsicht in Y-Richtung verlaufende Gate-Graben S2_n in jeder zweiten Gruppe einen der Gate-Finger 206A1, 206A3 und 208A, die in Draufsicht in X-Richtung verlaufen.
In einem Beispiel ist die Gate-Elektrode 20, die in jedem den Gate-Finger 208B kreuzenden Gate-Graben S1_n der ersten Gruppe eingebettet ist, in dem Bereich, in dem der Gate-Graben S1_n der ersten Gruppe den Gate-Finger 208B kreuzt, elektrisch mit dem Gate-Finger 208B verbunden.
In gleicher Weise ist die Gate-Elektrode 20, die in jedem den Gate-Finger 206A1 kreuzenden Gate-Graben S2_n der zweiten Gruppe eingebettet ist, in dem Bereich, in dem der Gate-Graben S2_n der zweiten Gruppe den Gate-Finger 206A1 in Draufsicht kreuzt, mit dem Gate-Finger 206A1 elektrisch verbunden.
Jeder Gate-Graben S1_n der ersten Gruppe, der den Gate-Finger 206B1 oder 206B2 des peripheren Gate-Verbindungsabschnitts 206 kreuzt, erstreckt sich über den inneren Bereich 56 und den peripheren Bereich 54. Jeder Gate-Graben S1_n der ersten Gruppe, der den Gate-Finger 208B des inneren Gate-Verbindungsabschnitts 208 kreuzt, ist vollständig im inneren Bereich 56 angeordnet.
Auf die gleiche Weise erstreckt sich jeder Gate-Graben S2_n der zweiten Gruppe, der den Gate-Finger 206A1 oder 206A3 des Randabschnittes 206 zur Verbindung der Gates kreuzt, über den inneren Bereich 56 und den peripheren Bereich 54.
Im Beispiel von 5 weist jede erste Gruppe der Gate-Gräben S1 sechs Gate-Gräben S1_1 bis S1_6 auf, die parallel zueinander in gleichen Abständen angeordnet sind, und jede zweite Gruppe der Gate-Gräben S2 weist vier Gate-Gräben S2_1 bis S2_4 auf, die parallel zueinander in gleichen Abständen angeordnet sind. Die Vielzahl der Gruppen von Gate-Gräben S1 und S2 weist drei erste Gruppen von Gate-Gräben S1 und vier zweite Gruppen von Gate-Gräben S2 auf.
In dem Beispiel von 5 ermöglicht die Anordnung der Gate-Verbindung 202 und der Source-Verbindung 204, dass jeder Gate-Graben S1_n der ersten Gruppe eine Länge von 1/3 oder weniger der Abmessung der Seite 12C hat. Auf die gleiche Weise kann jeder Gate-Graben S2_n der zweiten Gruppe eine Länge von 1/3 oder weniger der Abmessung der Seite 12D haben.
Die Verbindungsbeziehung der Feldplattenelektrode 18 und der Source-Verbindung 204 (peripherer Source-Verbindungsabschnitt 212 und innerer Source-Verbindungsabschnitt 214) kann auf die Verbindung der Feldplattenelektrode 18 und der Source-Verbindung 50 angewendet werden.
Drittes modifiziertes Beispiel
6 ist eine schematische Draufsicht, die ein Halbleiterbauteil 300 gemäß einem dritten modifizierten Beispiel der obigen Ausführungsform zeigt. In 6 sind die Elemente mit den gleichen Bezugszeichen versehen wie die entsprechenden Elemente in dem Halbleiterbauteil 10 von 1. Komponenten, die mit den entsprechenden Komponenten der Halbleiterbauteile 10 identisch sind, werden nicht genauer beschrieben.
Das Halbleiterbauteil 300 des dritten modifizierten Beispiels weist eine Gate-Verbindung 302 auf, die auf der Isolierschicht 16 gebildet ist, und eine Source-Verbindung 304, die auf der Isolierschicht 16 gebildet ist und von der Gate-Verbindung 302 getrennt ist. Der Einfachheit halber wird in 6 die IMD, die die Source-Verbindung 304 von der Gate-Verbindung 302 trennt, nicht gezeigt.
Die Gate-Verbindung 302 weist einen peripheren Gate-Verbindungsabschnitt 306 auf, der in Draufsicht im peripheren Bereich 54 angeordnet ist, und einen inneren Gate-Verbindungsabschnitt 308, der in Draufsicht im inneren Bereich 56 angeordnet ist. Der periphere Gate-Verbindungsabschnitt 306, der in dem peripheren Bereich 54 angeordnet ist, kann zumindest teilweise um den inneren Bereich 56 herum gebildet sein. Der periphere Gate-Verbindungsabschnitt 306 erstreckt sich entlang der Grenze zwischen dem inneren Bereich 56 und dem peripheren Bereich 54 in dem peripheren Bereich 54.
Der periphere Gate-Verbindungsabschnitt 306 weist einen Gate-Finger 306A1 auf, der sich in Draufsicht in X-Richtung erstreckt, und einen Gate-Finger 306B1, der sich in Draufsicht in Y-Richtung erstreckt. Der Gate-Finger 306A1 ist in Draufsicht nahe der Seite 12C des Halbleitersubstrats 12 gebildet. Der Gate-Finger 306B 1 ist in Draufsicht nahe der Seite 12D des Halbleitersubstrats 12 gebildet. Der Gate-Finger 306A1 hat ein Ende, das mit einem Ende des Gate-Fingers 306B 1 verbunden ist.
Der periphere Gate-Verbindungsabschnitt 306 weist ferner einen Gate-Finger 306A2 auf, der sich in Draufsicht in X-Richtung erstreckt, und einen Gate-Finger 306B2, der sich in Draufsicht in Y-Richtung erstreckt. Der Gate-Finger 306A2 ist in Draufsicht nahe der Seite 12E des Halbleitersubstrats 12 gebildet. Der Gate-Finger 306B2 ist in Draufsicht nahe der Seite 12F des Halbleitersubstrats 12 gebildet. Ein Ende des Gate-Fingers 306A2 ist mit dem Ende des Gate-Fingers 306B 1 verbunden, das nicht mit dem Gate-Finger 306A1 verbunden ist. Das andere Ende des Gate-Fingers 206A2 ist mit einem Ende des Gate-Fingers 306B2 verbunden.
In dem Beispiel von 6 ist der Gate-Finger 306A1 kürzer als der Gate-Finger 306A2. Somit ist der Gate-Finger 306A1 vom Gate-Finger 306B2 getrennt. Die Source-Verbindung 304 erstreckt sich zwischen dem Gate-Finger 306A1 und dem Gate-Finger 306B2.
Auf diese Weise bildet der periphere Gate-Verbindungsabschnitt 306, der den rechteckigen inneren Bereich 56 zumindest teilweise umgibt, eine offene Schleife, die in Draufsicht die Form eines rechteckigen Rahmens hat. Der offene Teil in der Schleife des peripheren Gate-Verbindungsabschnitts 306 entspricht einer Lücke zwischen dem Gate-Finger 306A1 und dem Gate-Finger 306B2. Ein peripherer Source-Verbindungsabschnitt 312 und ein innerer Source-Verbindungsabschnitt 314, die später beschrieben werden, sind durch die Lücke verbunden.
Der periphere Gate-Verbindungsabschnitt 306 kann ein Gate-Pad 310 aufweisen. Das Gate-Pad 310 kann an einer Position angeordnet sein, die von dem offenen Teil in der Schleife des peripheren Gate-Verbindungsabschnitts 306 getrennt ist. Im Beispiel von 6 ist der offene Teil in der Schleife des Gate-Verbindungsabschnitts 306 nahe der Seite 12C angeordnet. Das Gate-Pad 310 ist mit dem Gate-Finger 306A2 verbunden, der in der Nähe der Seite 12E angeordnet ist, die der Seite 12C gegenüber liegt. In einem weiteren Beispiel kann das Gate-Pad 310 mit einem anderen Gate-Finger verbunden sein, der in dem Abschnitt 306 zur Verbindung des peripheren Gates enthalten ist.
Der innere Gate-Verbindungsabschnitt 308 kann einen Gate-Finger 308B aufweisen, der sich in Draufsicht in Y-Richtung erstreckt, und mindestens einen weiteren Gate-Finger, der den Gate-Finger 308B in Draufsicht kreuzt. In der vorliegenden Ausführungsform ist der Gate-Finger 308B mit dem Gate-Finger 306A2 verbunden. Der mindestens eine weitere Gate-Finger weist zwei Gate-Finger 308A1 und 308A2 auf, die sich in Draufsicht in X-Richtung erstrecken. Im Beispiel von 6 sind der Gate-Finger 306A2, der Gate-Finger 308A1, der Gate-Finger 308A2 und der Gate-Finger 306A1 in gleichen Abständen parallel zueinander angeordnet.
Der Gate-Finger 308B des inneren Gate-Verbindungsabschnitts 308 erstreckt sich in der gleichen Richtung (Y-Richtung) wie die Gate-Finger 306B1 und 306B2 des peripheren Gate-Verbindungsabschnitts 306. Wenn der periphere Bereich 54 und der innere Bereich 56 beide Gate-Finger aufweisen, die sich in die gleiche Richtung (Y-Richtung) erstrecken, können mehrere erste Gruppen von Gate-Gräben S1 in X-Richtung nebeneinander angeordnet sein. Dadurch kann die Länge des Gate-Grabens S1_n reduziert werden. In dem Beispiel von 6 sind zwei erste Gruppen von Gate-Gräben S1_in X-Richtung nebeneinander angeordnet. Jeder Gate-Graben S1_n der ersten Gruppe hat eine Länge von etwa 1/4 der Abmessung der Seite 12C.
Die beiden Gate-Finger 308A1 und 308A2 des inneren Gate-Verbindungsabschnitts 308 erstrecken sich in der gleichen Richtung (X-Richtung) wie die Gate-Finger 306A1 und 306A2 des peripheren Gate-Verbindungsabschnitts 306. Wenn der periphere Bereich 54 und der innere Bereich 56 beide Gate-Finger aufweisen, die sich in die gleiche Richtung (X-Richtung) erstrecken, können mehrere zweite Gruppen von Gate-Gräben S2 in Y-Richtung nebeneinander angeordnet werden. Dadurch kann die Länge des Gate-Grabens S2_n reduziert werden. In dem Beispiel von 6 sind zwei zweite Gruppen von Gate-Gräben S2 in Y-Richtung nebeneinander angeordnet. Das Halbleiterbauteil 300 unterscheidet sich von dem in 1 dargestellten Halbleiterbauteil 10 dadurch, dass der innere Gate-Verbindungsabschnitt 308 zwei sich in X-Richtung erstreckende Gate-Finger 308A1 und 308A2 aufweist. Dies ermöglicht die Anordnung von sechs zweiten Gruppen von Gate-Gräben S2. Jeder Gate-Graben S2_n der zweiten Gruppe hat eine Länge von etwa 1/6 der Abmessung der Seite 12D.
Die Source-Verbindung 304 weist den peripheren Source-Verbindungsabschnitt 312 auf, der in dem peripheren Bereich 54 angeordnet ist, und den inneren Source-Verbindungsabschnitt 314, der in dem inneren Bereich 56 angeordnet ist.
Im Beispiel von 6 erstreckt sich der periphere Source-Verbindungsabschnitt 312 durchgehend in dem peripheren Bereich 54, mit Ausnahme des Teils, in dem das Gate-Pad 310 gebildet ist, und umgibt den inneren Bereich 56 in Draufsicht. Der periphere Source-Verbindungsabschnitt 312 ist in der Draufsicht mit dem inneren Source-Verbindungsabschnitt 314 im Bereich zwischen dem Gate-Finger 306A1 und dem Gate-Finger 306B2 verbunden. Somit ist das Potential an dem peripheren Source-Verbindungsabschnitt 312 das gleiche wie das Potential an dem inneren Source-Verbindungsabschnitt 314.
Der innere Source-Verbindungsabschnitt 314 kann sowohl von dem peripheren Gate-Verbindungsabschnitt 306 als auch von dem inneren Gate-Verbindungsabschnitt 308 durch einen vorbestimmten Abstand getrennt sein, der unter Berücksichtigung der Durchbruchspannung festgelegt wird. Im Beispiel von 6 ist der innere Source-Verbindungsabschnitt 314 durch einen fixierten Abstand von der Peripherie des Gate-Fingers 308B und der Peripherie der Gate-Finger 308A1 und 308A2, die den Gate-Finger 308B kreuzen, abgetrennt, so dass er in Draufsicht eine entsprechende Schlitzform aufweist.
Die Vielzahl von Gruppen der Gate-Gräben S1 und S2 überlappen zumindest teilweise sowohl die Gate-Verbindung 302 als auch die Source-Verbindung 304 in Draufsicht. Jede Gruppe von Gate-Gräben ist so angeordnet, dass sie einen Gate-Finger in Draufsicht kreuzt, wobei die in jedem Gate-Graben eingebettete Gate-Elektrode 20 mit der Gate-Verbindung 302 verbunden ist.
Der Gate-Graben S1_n in jeder ersten Gruppe erstreckt sich in Draufsicht in X-Richtung und kreuzt einen der Gate-Finger 306B1, 306B2, und 308B, die sich in Draufsicht in Y-Richtung erstrecken. In gleicher Weise kreuzt der in Draufsicht in Y-Richtung verlaufende Gate-Graben S2_n in jeder zweiten Gruppe einen der Gate-Finger 306A1, 306A2, 308A1 und 308A2, die in Draufsicht in X-Richtung verlaufen.
In einem Beispiel ist die Gate-Elektrode 20, die in jedem den Gate-Finger 308B kreuzenden Gate-Graben S1_n der ersten Gruppe eingebettet ist, in dem Bereich, in dem der Gate-Graben S1_n der ersten Gruppe den Gate-Finger 308B kreuzt, elektrisch mit dem Gate-Finger 308B verbunden.
In gleicher Weise ist die Gate-Elektrode 20, die in jedem den Gate-Finger 306A1 kreuzenden Gate-Graben S2_n der zweiten Gruppe eingebettet ist, in dem Bereich, in dem der Gate-Graben S2_n der zweiten Gruppe den Gate-Finger 306A1 in Draufsicht kreuzt, mit dem Gate-Finger 306A1 elektrisch verbunden.
Jeder Gate-Graben S1_n der ersten Gruppe, der den Gate-Finger 306B 1 oder 306B2 des peripheren Gate-Verbindungsabschnitts 306 kreuzt, erstreckt sich über den inneren Bereich 56 und den peripheren Bereich 54. Jeder Gate-Graben S1_n der ersten Gruppe, der den Gate-Finger 308B des inneren Gate-Verbindungsabschnitts 308 kreuzt, ist vollständig im inneren Bereich 56 angeordnet.
In gleicher Weise erstreckt sich jeder Gate-Graben S2_n der zweiten Gruppe, der den Gate-Finger 306A1 oder 306A2 des peripheren Gate-Verbindungsabschnittes 306 kreuzt, über den inneren Bereich 56 und den peripheren Bereich 54. Jeder Gate-Graben S2_n der zweiten Gruppe, der den Gate-Finger 308A1 oder 308A2 des inneren Gate-Verbindungsabschnitts 308 kreuzt, ist vollständig im inneren Bereich 56 angeordnet.
In dem Beispiel von 6 weist jede erste Gruppe der Gate-Gräben S1 vier Gate-Gräben S1_1 bis S1_4 auf, die parallel zueinander in gleichen Abständen angeordnet sind, und jede zweite Gruppe der Gate-Gräben S2 weist vier Gate-Gräben S2_1 bis S2_4 auf, die parallel zueinander in gleichen Abständen angeordnet sind. Die Vielzahl der Gruppen von Gate-Gräben S1 und S2 weist sechs erste Gruppen von Gate-Gräben S1 und sechs zweite Gruppen von Gate-Gräben S2 auf.
In dem Beispiel von 6 ermöglicht die Anordnung der Gate-Verbindung 302 und der Source-Verbindung 304, dass jeder Gate-Graben S1_n der ersten Gruppe eine Länge von 1/3 oder weniger der Abmessung der Seite 12C hat. Auf die gleiche Weise kann jeder Gate-Graben S2_n der zweiten Gruppe eine Länge von 1/4 oder weniger der Abmessung der Seite 12D haben.
Die Verbindungsbeziehung der Feldplattenelektrode 18 und der Source-Verbindung 304 (peripherer Source-Verbindungsabschnitt 312 und innerer Source-Verbindungsabschnitt 314) kann auf die Verbindung der Feldplattenelektrode 18 und der Source-Verbindung 50 angewendet werden.
Viertes modifiziertes Beispiel
7 ist eine schematische Draufsicht, die ein Halbleiterbauteil 400 gemäß einem vierten modifizierten Beispiel der obigen Ausführungsform zeigt. In 7 sind diejenigen Elemente mit den gleichen Bezugszeichen versehen, die mit den entsprechenden Elementen in dem Halbleiterbauteil 10 von 1 identisch sind. Komponenten, die mit den entsprechenden Komponenten des Halbleiterbauteils 10 identisch sind, werden nicht genauer beschrieben.
Zusätzlich zu den Elementen, die denen des Halbleiterbauteils 10 ähnlich sind, weist das Halbleiterbauteil 400 ein Paar von Verbindungsgräben 402 auf, die die Gate-Gräben S1 jeder ersten Gruppe miteinander verbinden und sich in Draufsicht in Y-Richtung erstrecken, und ein Paar von zweiten Verbindungsgräben 404, die die Gate-Gräben S2 jeder zweiten Gruppe miteinander verbinden und sich in Draufsicht in X-Richtung erstrecken.
Die in den Gate-Gräben S1 jeder ersten Gruppe eingebetteten Feldplattenelektroden 18 sind in dem Paar von ersten Verbindungsgräben 402 miteinander verbunden. Die in den Gate-Gräben S2 jeder zweiten Gruppe eingebetteten Feldplattenelektroden 18 sind im Paar der ersten Verbindungsgräben 404 miteinander verbunden. Die beiden Enden 18A und 18B jeder Feldplattenelektrode 18 (siehe 3) sind mit den anderen Feldplattenelektroden 18 verbunden.
In dem in 1 dargestellten Halbleiterbauteil 10 sind die Feldplattenelektroden 18 über die Source-Verbindung 50 elektrisch miteinander verbunden. In dem Halbleiterbauteil 400 des vierten modifizierten Beispiels sind die Feldplattenelektroden 18 durch das Paar von Verbindungsgräben 402 oder das Paar von zweiten Verbindungsgräben 404 direkt miteinander verbunden. Dadurch wird die Durchbruchspannung des Halbleiterbauteils 400 erhöht.
Andere modifizierte Beispiele
Die oben beschriebenen Ausführungsformen und modifizierten Beispiele können wie unten beschrieben modifiziert werden.
Der innere Gate-Verbindungsabschnitt kann drei oder mehr Gate-Finger aufweisen, die sich in X-Richtung erstrecken.
Jede der Vielzahl von Gruppen von Gate-Gräben kann nur einen Gate-Graben aufweisen, anstatt der Gate-Gräben, die parallel zueinander in gleichen Abständen angeordnet sind.
In dem in 4 gezeigten ersten modifizierten Beispiel kann der Gate-Finger 108B eine Länge haben, die größer als 1/2 der Abmessung der Seite 12D ist. Dadurch verringert sich die Länge des Gate-Grabens S2_n in jeder zweiten Gruppe (z.B. auf etwa die gleiche Länge wie der Gate-Graben S1_n in jeder ersten Gruppe), und die Anzahl der Gate-Gräben S1_in jeder ersten Gruppe kann erhöht werden.
In dem zweiten modifizierten Beispiel, das in 5 gezeigt ist, kann der Gate-Finger 208B eine Länge haben, die größer als die Hälfte der Abmessung der Seite 12D ist. Dadurch wird die Länge des Gate-Grabens S2_n in jeder zweiten Gruppe reduziert (z.B. auf etwa die gleiche Länge wie der Gate-Graben S1_n in jeder ersten Gruppe), und die Anzahl der Gate-Gräben S1_in jeder ersten Gruppe kann erhöht werden.
Der leitfähige Typ eines jeden Bereichs in der Halbleiterschicht 14 kann umgekehrt sein. Das heißt, ein p-Typ-Bereich kann in einen n-Typ-Bereich und ein n-Typ-Bereich in einen p-Typ-Bereich umgewandelt werden.
Eine weitere Verbindungsstruktur kann auf der Source-Verbindung und der Gate-Verbindung gebildet werden.
In der vorliegenden Beschreibung schließt das Wort „auf“ neben der Bedeutung von „auf“ auch die Bedeutung von „über“ mit ein, sofern im Kontext nicht anders beschrieben ist. Dementsprechend kann die Formulierung „erste Schicht auf zweiter Schicht gebildet“ bedeuten, dass die erste Schicht in einer Ausführungsform in direktem Kontakt mit der zweiten Schicht gebildet ist, und dass die erste Schicht in einer anderen Ausführungsform über der zweiten Schicht angeordnet ist, ohne die zweite Schicht zu kontaktieren. So lässt das Wort „auf“ auch eine Struktur zu, bei der eine weitere Schicht zwischen der ersten Schicht und der zweiten Schicht gebildet wird.
Die Z-Richtung, auf die in dieser Beschreibung Bezug genommen wird, muss nicht notwendigerweise die vertikale Richtung sein und muss nicht notwendigerweise genau mit der vertikalen Richtung übereinstimmen. Dementsprechend ist in den oben offenbart Strukturen (z.B. die in den 1 und 3 gezeigten Strukturen) aufwärts und abwärts in der Z-Richtung, auf die in dieser Beschreibung Bezug genommen wird, nicht auf aufwärts und abwärts in der vertikalen Richtung beschränkt. Die X-Richtung kann zum Beispiel die vertikale Richtung sein. Alternativ kann auch die Y-Richtung die vertikale Richtung sein.
Klauseln
Technische Konzepte, die aus den obigen Ausführungsformen und modifizierten Beispielen ersichtlich sind, werden nun beschrieben. Die in den nachstehend beschriebenen Klauseln in Klammern gesetzten Bezugszeichen bezeichnen die entsprechenden Elemente der oben beschriebenen Ausführungsformen. Die Bezugszeichen werden als Beispiele angegeben, um das Verständnis zu erleichtern, und sollen nicht dazu dienen, die Elemente auf die durch die Bezugszeichen bezeichneten Elemente zu beschränken.
[Klausel 1]
Halbleiterbauteil, das aufweist:

ein Halbleitersubstrat (12);
eine Halbleiterschicht (14), die auf dem Halbleitersubstrat (12) gebildet ist und in Draufsicht einen periphere Bereich (54) und einen von dem peripheren Bereich (54) umgebenen aktiven Bereich (56) aufweist;
eine Vielzahl bzw. mehrere Gruppen von Gate-Gräben (S1, S2), die in der Halbleiterschicht (14) gebildet sind, wobei die Vielzahl von Gruppen von Gate-Gräben (S1, S2) eine erste Gruppe (S1) und eine zweite Gruppe (S2) aufweisen bzw. miteinschließen;
Gate-Elektroden (20), die jeweils in einen entsprechenden der Gate-Gräben in den mehreren Gruppen von Gate-Gräben (S1, S2) eingebettet sind;
Feldplattenelektroden (18), die jeweils in einen entsprechenden der Gate-Gräben in der Vielzahl der Gruppen von Gate-Gräben (S1, S2) in einem von der Gate-Elektrode (20) isolierten Zustand eingebettet sind;
eine Isolierschicht (16), die auf der Halbleiterschicht (14) gebildet ist;
eine Gate-Verbindung (52; 102; 202; 302), die auf der Isolierschicht (16) gebildet und mit den Gate-Elektroden (20) verbunden ist, wobei die Gate-Verbindung (52; 102; 202; 302) einen peripheren Gate-Verbindungsabschnitt (58; 106; 206; 306) aufweist, der in Draufsicht in dem peripheren Bereich (54) angeordnet ist, und einen inneren Gate-Verbindungsabschnitt (60; 108; 208; 308), der in Draufsicht in dem aktiven Bereich (56) angeordnet ist; und
eine Source-Verbindung (50; 104; 204; 304), die auf der Isolierschicht (16) gebildet ist und von der Gate-Verbindung (52; 102; 202; 302) getrennt ist, wobei:
- jede der Feldplattenelektroden (18) zwei Enden (18A, 18B) aufweist, die mit der Source-Verbindung (50; 104; 204; 304) verbunden sind;
- der periphere Gate-Verbindungsabschnitt (58; 106; 206; 306) einen ersten Gate-Finger (58A1 oder 58A2; 106A1; 206A1 oder 206A3; 306A1 oder 306A2) aufweist, der sich in Draufsicht in einer ersten Richtung erstreckt, und der innere Gate-Verbindungsabschnitt (60; 108; 208; 308) einen zweiten Gate-Finger (60B; 108B; 208B; 308B) aufweist, der sich in Draufsicht in einer zweiten Richtung orthogonal zu der ersten Richtung erstreckt;
- jeder Gate-Graben (S1_n) der ersten Gruppe sich in Draufsicht in die erste Richtung erstreckt und den zweiten Gate-Finger (60B; 108B; 208B; 308B) kreuzt; und
- jeder Gate-Graben (S2_n) der zweiten Gruppe sich in Draufsicht in die zweite Richtung erstreckt und den ersten Gate-Finger (58A1 oder 58A2; 106A1; 206A1 oder 206A3; 306A1 oder 306A2) kreuzt.

[Klausel 2]
Das Halbleiterbauteil gemäß Klausel 1, wobei
jeder Gate-Graben (S1_n) der ersten Gruppe den zweiten Gate-Finger (60B; 108B; 208B; 308B) zwischen den beiden Enden (18A, 18B) der im Gate-Graben eingebetteten Feldplattenelektrode (18) in Draufsicht kreuzt; und
jeder Gate-Graben (S2_n) der zweiten Gruppe den ersten Gate-Finger (58A1 oder 58A2; 106A1; 206A1 oder 206A3; 306A1 oder 306A2) zwischen den beiden Enden (18A, 18B) der im Gate-Graben eingebetteten Feldplattenelektrode (18) in Draufsicht kreuzt.
[Klausel 3]
Das Halbleiterbauteil gemäß Klausel 1 oder 2, wobei die Source-Verbindung (50; 104; 204; 304) aufweist:

einen peripheren Source-Verbindungsabschnitt (64; 112; 212; 312), der im peripheren Bereich (54) angeordnet ist; und
einen inneren Source-Verbindungsabschnitt (66; 114; 214; 314), der in dem aktiven Bereich (56) angeordnet ist.

[Klausel 4]
Das Halbleiterbauteil gemäß Klausel 3, wobei:

jeder Gate-Graben (S1_n) der ersten Gruppe vollständig auf der Innenseite des aktiven Bereichs (56) angeordnet ist;
jeder Gate-Graben (S2_n) der zweiten Gruppe sich über den aktiven Bereich (56) und den peripheren Bereich (54) erstreckt;
die beiden Enden (18A, 18B) der Feldplattenelektrode (18), die in jedem Gate-Graben (S1_n) der ersten Gruppe eingebettet sind, beide mit dem inneren Source-Verbindungsabschnitt (66; 114; 214; 314) verbunden sind; und
eines der beiden Enden (18A, 18B) der Feldplattenelektrode (18), die in jedem Gate-Graben (S2_n) der zweiten Gruppe eingebettet ist, mit dem inneren Source-Verbindungsabschnitt (66; 114; 214; 314) verbunden ist, und das andere der beiden Enden (18A, 18B) mit dem peripheren Source-Verbindungsabschnitt (64; 112; 212; 312) verbunden ist.

[Klausel 5]
Das Halbleiterbauteil gemäß einer der Klauseln 1 bis 4, wobei:

die in jedem Gate-Graben (S1_n) der ersten Gruppe eingebettete Gate-Elektrode (20) mit dem zweiten Gate-Finger (60B; 108B; 208B; 308B) in einem Bereich elektrisch verbunden ist, in dem der Gate-Graben (S1_n) der ersten Gruppe den zweiten Gate-Finger (60B; 108B; 208B; 308B) in Draufsicht kreuzt; und
die in jedem Gate-Graben (S2_n) der zweiten Gruppe eingebettete Gate-Elektrode (20) mit dem ersten Gate-Finger (58A1 oder 58A2; 106A1; 206A1 oder 206A3; 306A1 oder 306A2) in einem Bereich elektrisch verbunden ist, in dem der Gate-Graben (S2_n) der zweiten Gruppe den ersten Gate-Finger (58A1 oder 58A2; 106A1; 206A1 oder 206A3; 306A1 oder 306A2) in Draufsicht kreuzt.

[Klausel 6]
Das Halbleiterbauteil gemäß einer der Klauseln 1 bis 5, wobei der zweite Gate-Finger (60B; 108B; 208B; 308B) zwei oder mehr Gruppen von Gate-Gräben kreuzt, einschließlich der Gate-Gräben S1 der ersten Gruppe.
[Klausel 7]
Das Halbleiterbauteil gemäß einer der Klauseln 1 bis 6, wobei der innere Gate-Verbindungsabschnitt (60; 308) zumindest einen weiteren Gate-Finger (60A; 308A1; 308A2) aufweist, der den zweiten Gate-Finger (60B; 308B) in Draufsicht kreuzt.
[Klausel 8]
Das Halbleiterbauteil gemäß Klausel 7, wobei der mindestens eine andere Gate-Finger (60A; 308A1; 308A2) einen Gate-Finger (60A) aufweist, der sich in Draufsicht in die erste Richtung erstreckt.
[Klausel 9]
Das Halbleiterbauteil gemäß Klausel 7, wobei der zumindest eine andere Gate-Finger (60A; 308A1; 308A2) zwei Gate-Finger (308A1, 308A2) aufweist, die sich in Draufsicht in die erste Richtung erstrecken.
[Klausel 10]
Das Halbleiterbauteil gemäß einer der Klauseln 1 bis 9, wobei der innere Gate-Verbindungsabschnitt (208) ferner einen dritten Gate-Finger (208A) aufweist, der in Draufsicht eine T-förmige Verbindung mit dem zweiten Gate-Finger (208B) bildet.
[Klausel 11]
Das Halbleiterbauteil gemäß einer der Klauseln 1 bis 10, wobei der periphere Gate-Verbindungsabschnitt (58; 106; 206; 306) ferner einen vierten Gate-Finger (58B1 oder 58B2; 106B1 oder 106B2; 206B1 oder 206B2; 306B1 oder 306B2) aufweist, der sich in Draufsicht in die zweite Richtung erstreckt.
[Klausel 12]
Das Halbleiterbauteil gemäß einer der Klauseln 1 bis 11, wobei die Vielzahl von Gruppen von Gate-Gräben (S1, S2) jeweils Gate-Gräben aufweisen, die parallel zueinander in gleichen Abständen angeordnet sind.
[Klausel 13]
Das Halbleiterbauteil gemäß einer der Klauseln 1 bis 12, des Weiteren aufweisend:

ein Paar von ersten Verbindungsgräben (402), die sich in Draufsicht in die zweite Richtung erstrecken und die Gate-Gräben (S1) der ersten Gruppe miteinander verbinden; und
ein Paar von zweiten Verbindungsgräben (404), die sich in Draufsicht in der ersten Richtung erstrecken und die Gate-Gräben (S2) der zweiten Gruppe miteinander verbinden, wobei:
- die in den Gate-Gräben (S1) der ersten Gruppe eingebetteten Feldplattenelektroden (18) in dem Paar erster Verbindungsgräben (402) miteinander verbunden sind;
- die in den Gate-Gräben (S2) der zweiten Gruppe eingebetteten Feldplattenelektroden (18) in dem Paar von zweiten Verbindungsgräben (404) miteinander verbunden sind; und
- die beiden Enden (18A, 18B) jeder der Feldplattenelektroden (18) mit einer anderen Feldplattenelektrode verbunden sind.

[Klausel 14]
Das Halbleiterbauteil gemäß einer der Klauseln 1 bis 13, wobei:

das Halbleitersubstrat (12) eine Fläche bzw. Seite (12B) aufweist, auf der die Halbleiterschicht (14) gebildet ist, wobei die Fläche (12B) eine erste Seite (12C oder 12E) aufweist, die sich in der ersten Richtung erstreckt, und eine zweite Seite (12D oder 12F), die sich in der zweiten Richtung erstreckt;
jeder Gate-Graben (S1_n) der ersten Gruppe eine Länge von 1/2 oder weniger einer Abmessung der ersten Seite (12C oder 12E) hat; und
jeder Gate-Graben (S2_n) der zweiten Gruppe eine Länge von 1/2 oder weniger einer Abmessung der zweiten Seite (12D oder 12F) hat.

[Klausel 15]
Das Halbleiterbauteil gemäß Klausel 14, wobei jeder Gate-Graben (S1_n) der ersten Gruppe eine Länge von 1/3 oder weniger der Abmessung der ersten Seite (12C oder 12E) aufweist.
[Klausel 16]
Das Halbleiterbauteil gemäß Klausel 14 oder 15, wobei jeder Gate-Graben (S2_n) der zweiten Gruppe eine Länge von 1/3 oder weniger der Abmessung der zweiten Seite (12D oder 12F) aufweist.
[Klausel 17]
Das Halbleiterbauteil gemäß einer der Klauseln 14 bis 16, wobei die Abmessung der zweiten Seite größer ist als die Abmessung der ersten Seite, und jeder Gate-Graben der zweiten Gruppe eine Länge hat, die größer ist als die jedes Gate-Grabens der ersten Gruppe.
[Klausel 18]
Das Halbleiterbauteil gemäß einer der Klauseln 1 bis 17, wobei die in der ersten Gruppe vorgesehenen Gate-Gräben zahlenmäßig größer sind als die in der zweiten Gruppe vorgesehenen Gate-Gräben.
[Klausel 19]
Das Halbleiterbauteil gemäß einer der Klauseln 1 bis 18, wobei der aktive Bereich (56) ein rechteckiger Bereich ist, eine Querrichtung des aktiven Bereichs (56) der ersten Richtung entspricht und eine Längsrichtung des aktiven Bereichs (56) der zweiten Richtung entspricht.
[Klausel 20]
Das Halbleiterbauteil gemäß Klausel 19, wobei: der periphere Bereich (54) die Form eines rechteckigen Rahmens hat, der den aktiven Bereich (56) umgibt; und
der periphere Gate-Verbindungsabschnitt (58; 106; 206; 306) sich in dem peripheren Bereich (54) entlang einer Grenze zwischen dem aktiven Bereich (56) und dem peripheren Bereich (54) erstreckt.
Beispielhafte Beschreibungen sind oben angegeben. Beschreibungen von Merkmalen in jedem Beispiel sind als auf ähnliche Merkmale oder Aspekte in anderen Beispielen anwendbar zu betrachten. Geeignete Ergebnisse können erzielt werden, wenn Abläufe in einer anderen Reihenfolge ausgeführt werden und/oder wenn Komponenten in einem beschriebenen System, einer Architektur, einer Vorrichtung oder einer Schaltung anders kombiniert werden und/oder durch andere Komponenten oder deren Äquivalente ersetzt oder ergänzt werden. Alle Varianten im Rahmen der Ansprüche und deren Äquivalente sind in der Offenbarung mit eingeschlossen.
BEZUGSZEICHENLISTE

10, 100, 200, 300, 400): Halbleiterbauteil
12): Halbleitersubstrat
12A): Unterseite („bottom surface“)
12B): Oberseite („upper surface“)
12C, 12E): erste Seite
12D, 12F): zweite Seite
14): Halbleiterschicht
16): Isolierschicht
18): Feldplattenelektrode
18A, 18B): Ende
20): Gate-Elektrode
22): Drift-Bereich („drift region“)
24): Körper-Bereich („body region“)
26): Source-Bereich („source region“)
28): Drain-Elektrode
30): Seitenwand
32): Bodenwand
34): Graben-Isolierschicht („trench insulation layer“)
38): Gate-Isolierabschnitt
40): unterer Isolierabschnitt
42): Zwischenisolierabschnitt
44): Kontakt-Graben („contact trench“)
46): Kontakt-Bereich
48): Source-Kontakt („source contact“)
50, 104, 204, 304): Source-Verbindung („source interconnection“)
52, 102, 202, 302): Gate-Verbindung („gate interconnection“)
54): peripherer Bereich
56): innerer Bereich (aktiver Bereich)
58, 106, 206, 306): peripherer Gate-Verbindungsabschnitt
60, 108, 208, 308): innerer Gate-Verbindungsabschnitt
58A1, 58A2, 58B1, 58B2, 60A, 60B, 106A1, 106A2, 106B1, 106B2, 108B, 206A1, 206A2, 206A3, 206B1, 206B2, 208A, 208B, 306A1, 306A2, 306B1, 306B2, 308A1, 308A2, 308B): Gate-Finger
62, 110, 210, 310): Gate-Pad
64, 112, 212, 312): peripherer Source-Verbindungsabschnitt
66, 114, 214, 314): innerer Source-Verbindungsabschnitt
68): Feldplattenkontakt
70): Gate-Kontakt
72): Isolierschicht
402): erster Verbindungsgraben („first linking trench“)
404): zweiter Verbindungsgraben („second linking trench“)
S1): erste Gruppe von Gate-Gräben („first set of gate trenches“)
S2): zweite Gruppe von Gate-Gräben
S1_n, S2_n): Gate-Graben

Claims

Halbleiterbauteil, aufweisend ein Halbleitersubstrat; eine auf dem Halbleitersubstrat gebildete Halbleiterschicht, die in Draufsicht einen peripheren Bereich und einen von dem peripheren Bereich umgebenen aktiven Bereich aufweist; eine in der Halbleiterschicht gebildete Vielzahl von Gruppen von Gate-Gräben, wobei die Vielzahl der Gruppen von Gate-Gräben eine erste Gruppe und eine zweite Gruppe aufweist; Gate-Elektroden, die jeweils in einen entsprechenden der Gate-Gräben in der Vielzahl der Gruppen von Gate-Gräben eingebettet sind; Feldplattenelektroden, die jeweils in einen entsprechenden der Gate-Gräben der Vielzahl der Gruppen von Gate-Gräben in einem von der Gate-Elektrode isolierten Zustand eingebettet sind; eine Isolierschicht, die auf der Halbleiterschicht gebildet ist; eine Gate-Verbindung, die auf der Isolierschicht gebildet und mit den Gate-Elektroden verbunden ist, wobei die Gate-Verbindung einen peripheren Gate-Verbindungsabschnitt aufweist, der in Draufsicht im peripheren Bereich angeordnet ist, und einen inneren Gate-Verbindungsabschnitt, der in Draufsicht im aktiven Bereich angeordnet ist; und eine Source-Verbindung, die auf der Isolierschicht gebildet und von der Gate-Verbindung getrennt ist, wobei: jede der Feldplattenelektroden zwei Enden aufweist, die mit der Source-Verbindung verbunden sind; der periphere Gate-Verbindungsabschnitt einen ersten Gate-Finger aufweist, der sich in Draufsicht in einer ersten Richtung erstreckt, und der innere Gate-Verbindungsabschnitt einen zweiten Gate-Finger aufweist, der sich in Draufsicht in einer zweiten Richtung orthogonal zu der ersten Richtung erstreckt; jeder Gate-Graben der ersten Gruppe sich in Draufsicht in die erste Richtung erstreckt und den zweiten Gate-Finger kreuzt; und jeder Gate-Graben der zweiten Gruppe sich in Draufsicht in die zweite Richtung erstreckt und den ersten Gate-Finger kreuzt.
Halbleiterbauteil nach Anspruch 1, wobei jeder Gate-Graben der ersten Gruppe den zweiten Gate-Finger zwischen den beiden Enden der im Gate-Graben eingebetteten Feldplattenelektrode in Draufsicht kreuzt; und jeder Gate-Graben der zweiten Gruppe den ersten Gate-Finger zwischen den beiden Enden der in den Gate-Graben eingebetteten Feldplattenelektrode in Draufsicht kreuzt.
Halbleiterbauteil nach Anspruch 1 oder 2, wobei die Source-Verbindung aufweist einen peripheren Source-Verbindungsabschnitt, der in dem peripheren Bereich angeordnet ist; und einen inneren Source-Verbindungsabschnitt, der in dem aktiven Bereich angeordnet ist.
Halbleiterbauteil nach Anspruch 3, wobei jeder Gate-Graben der ersten Gruppe vollständig auf der Innenseite des aktiven Bereichs angeordnet ist; jeder Gate-Graben der zweiten Gruppe sich über den aktiven Bereich und den peripheren Bereich erstreckt; die beiden Enden der Feldplattenelektrode, die in jedem Gate-Graben der ersten Gruppe eingebettet sind, beide mit dem inneren Source-Verbindungsabschnitt verbunden sind; und eines der beiden Enden der Feldplattenelektrode, die in jedem Gate-Graben der zweiten Gruppe eingebettet ist, mit dem inneren Source-Verbindungsabschnitt verbunden ist, und das andere der beiden Enden mit dem peripheren Source-Verbindungsabschnitt verbunden ist.
Halbleiterbauteil nach einem der Ansprüche 1 bis 4, wobei: die in jedem Gate-Graben der ersten Gruppe eingebettete Gate-Elektrode mit dem zweiten Gate-Finger in einem Bereich elektrisch verbunden ist, in dem der Gate-Graben der ersten Gruppe den zweiten Gate-Finger in Draufsicht kreuzt; und die in jedem Gate-Graben der zweiten Gruppe eingebettete Gate-Elektrode mit dem ersten Gate-Finger in einem Bereich elektrisch verbunden ist, in dem der Gate-Graben der zweiten Gruppe den ersten Gate-Finger in Draufsicht kreuzt.
Halbleiterbauteil nach einem der Ansprüche 1 bis 5, wobei der zweite Gate-Finger zwei oder mehr Gruppen von Gate-Gräben kreuzt, einschließlich der Gate-Gräben der ersten Gruppe.
Halbleiterbauteil nach einem der Ansprüche 1 bis 6, wobei der innere Gate-Verbindungsabschnitt zumindest einen weiteren Gate-Finger aufweist, der den zweiten Gate-Finger in Draufsicht kreuzt.
Halbleiterbauteil nach Anspruch 7, wobei der mindestens eine andere Gate-Finger einen Gate-Finger aufweist, der sich in Draufsicht in die erste Richtung erstreckt.
Halbleiterbauteil nach Anspruch 7, wobei der mindestens eine andere Gate-Finger zwei Gate-Finger aufweist, die sich in Draufsicht in die erste Richtung erstrecken.
Halbleiterbauteil nach einem der Ansprüche 1 bis 9, wobei der innere Gate-Verbindungsabschnitt ferner einen dritten Gate-Finger aufweist, der in Draufsicht eine T-förmige Verbindung mit dem zweiten Gate-Finger bildet.
Halbleiterbauteil nach einem der Ansprüche 1 bis 10, wobei der periphere Gate-Verbindungsabschnitt ferner einen vierten Gate-Finger aufweist, der sich in Draufsicht in die zweite Richtung erstreckt.
Halbleiterbauteil nach einem der Ansprüche 1 bis 11, wobei die Vielzahl von Gruppen von Gate-Gräben jeweils Gate-Gräben aufweist, die in gleichen Abständen parallel zueinander angeordnet sind.
Halbleiterbauteil nach einem der Ansprüche 1 bis 12, ferner aufweisend ein Paar von ersten Verbindungsgräben, die sich in Draufsicht in die zweite Richtung erstrecken und die Gate-Gräben der ersten Gruppe miteinander verbinden; und ein Paar von zweiten Verbindungsgräben, die sich in Draufsicht in der ersten Richtung erstrecken und die Gate-Gräben der zweiten Gruppe miteinander verbinden, wobei: die in den Gate-Gräben der ersten Gruppe eingebetteten Feldplattenelektroden in dem Paar der ersten Verbindungsgräben miteinander verbunden sind; die in den Gate-Gräben der zweiten Gruppe eingebetteten Feldplattenelektroden in dem Paar der zweiten Verbindungsgräben miteinander verbunden sind; und die beiden Enden jeder der Feldplattenelektroden mit einer anderen Feldplattenelektrode verbunden sind.
Halbleiterbauteil nach einem der Ansprüche 1 bis 13, wobei: das Halbleitersubstrat eine Fläche aufweist, auf der die Halbleiterschicht gebildet ist, wobei die Fläche eine erste Seite aufweist, die sich in der ersten Richtung erstreckt, und eine zweite Seite, die sich in der zweiten Richtung erstreckt; jeder Gate-Graben der ersten Gruppe eine Länge von 1/2 oder weniger einer Abmessung der ersten Seite aufweist; und jeder Gate-Graben der zweiten Gruppe eine Länge von 1/2 oder weniger einer Abmessung der zweiten Seite hat.
Halbleiterbauteil nach Anspruch 14, wobei jeder Gate-Graben der ersten Gruppe eine Länge von 1/3 oder weniger der Abmessung der ersten Seite aufweist.