CN112186041A - 用于改善晶圆翘曲的sgt器件及其制作方法 - Google Patents

用于改善晶圆翘曲的sgt器件及其制作方法 Download PDF

Info

Publication number
CN112186041A
CN112186041A CN202011008913.XA CN202011008913A CN112186041A CN 112186041 A CN112186041 A CN 112186041A CN 202011008913 A CN202011008913 A CN 202011008913A CN 112186041 A CN112186041 A CN 112186041A
Authority
CN
China
Prior art keywords
layer
thermal oxidation
oxide layer
shielding grid
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011008913.XA
Other languages
English (en)
Other versions
CN112186041B (zh
Inventor
钱佳成
刘秀勇
陈正嵘
陈广龙
吴长明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011008913.XA priority Critical patent/CN112186041B/zh
Publication of CN112186041A publication Critical patent/CN112186041A/zh
Application granted granted Critical
Publication of CN112186041B publication Critical patent/CN112186041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及半导体集成电路制造技术领域，具体涉及一种用于改善晶圆翘曲的SGT器件及其制作方法。其中T器件包括：衬底层，所述衬底层中形成栅结构，所述栅结构从所述衬底层的上表面向下延伸，在所述栅结构两侧的所述衬底层中，分别形成源极和漏极；所述栅结构包括：屏蔽栅结构，所述屏蔽栅结构包括屏蔽栅介电层，和，包围所述屏蔽栅介电层下部外周的场板氧化层；所述屏蔽栅结构的上部两侧分别形成控制栅结构，所述控制栅结构的外周形成第一热氧化层，所述第一热氧化层的外周形成第二热氧化层。用于改善晶圆翘曲的SGT器件及其制作方法，可以解决相关技术中晶圆翘曲的问题。

Description

用于改善晶圆翘曲的SGT器件及其制作方法
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种用于改善晶圆翘曲的SGT器件及其制作方法。
背景技术
SGT(Shield Gate Trench，屏蔽栅沟槽)器件，是一种具有深沟槽纵向结构的MOSFET，相关技术中的SGT器件包括屏蔽栅结构和位于该屏蔽栅结构左右两侧的控制栅结构，控制栅结构和屏蔽栅结构通过隔离结构进行隔离。
在相关技术中，通常采用热氧化工艺生长出隔离结构，但是该过程会对屏蔽栅结构的屏蔽栅氧化层产生影响，使得屏蔽栅氧化层出现膨胀隆起。尤其在12寸工艺中，制作的SGT器件的密度较大，屏蔽栅氧化层的膨胀会导致更严重的晶圆翘曲问题，进而导致设备真空报警，无法进行正常生产作业。
发明内容
本申请提供了一种用于改善晶圆翘曲的SGT器件及其制作方法，可以解决相关技术中晶圆翘曲的问题。
作为本申请的第一方面，提供一种用于改善晶圆翘曲的SGT器件，所述用于改善晶圆翘曲的SGT器件包括：
衬底层，所述衬底层中形成栅结构，所述栅结构从所述衬底层的上表面向下延伸，在所述栅结构两侧的所述衬底层中，分别形成源极和漏极；
所述栅结构包括：
屏蔽栅结构，所述屏蔽栅结构包括屏蔽栅介电层，和，包围所述屏蔽栅介电层下部外周的场板氧化层；
所述屏蔽栅结构的上部两侧分别形成控制栅结构，所述控制栅结构的外周形成第一热氧化层，所述第一热氧化层的外周形成第二热氧化层。
可选的，所述第一热氧化层是在温度600℃～800℃下生长而成。
可选的，所述第二热氧化层是在温度1000℃～1500℃下生长而成。
作为本申请的第二方面，提供一种用于改善晶圆翘曲的SGT器件的制作方法，该用于改善晶圆翘曲的SGT器件的制作方法包括以下步骤：
提供衬底层，从所述衬底层的上表面向下刻蚀形成屏蔽栅沟槽；
在所述屏蔽栅沟槽的内壁上沉积形成场板氧化层，所述场板氧化层包围形成的屏蔽栅介电槽；
向所述屏蔽栅介电槽中填充屏蔽栅介电材料，刻蚀后形成屏蔽栅介电层；
从位于所述屏蔽栅介电层两侧的场板氧化层的上表面位置处，向下刻蚀，分别形成控制栅沟槽；
通过热氧化工艺，在器件表面形成第二热氧化层；
通过热氧化工艺，在所述控制栅沟槽位置处的第二热氧化层表面，形成第一热氧化层；
进行退火工艺，使得第一热氧化层和第二热氧化层致密化；
在所述控制栅沟槽中填充控制栅介电材料，刻蚀后形成控制栅结构。
可选的，所述通过热氧化工艺，在器件表面形成第二热氧化层的步骤包括：
在温度为1000℃～1500℃的环境下进行热氧化工艺，在在器件表面形成第二热氧化层。
可选的，所述通过热氧化工艺，在所述控制栅沟槽位置处的第二热氧化层表面，形成第一热氧化层的步骤，包括：
在温度为600℃～800℃的环境下进行热氧化工艺，在所述控制栅沟槽位置处的第二热氧化层表面，形成第一热氧化层。
可选的，在形成控制栅沟槽的步骤之后，在所述通过热氧化工艺，在器件表面形成第二热氧化层步骤之前，还进行：
在器件表面形成保护氧化层，修复器件表面的损伤和缺陷后移除所述保护氧化层。
可选的，形成的所述控制栅结构的厚度为8k～10k
本申请技术方案，至少包括如下优点：本申请能够避免场板氧化层发生氧化膨胀，进而使得晶圆曲率半径得到明显提成，翘曲改善显著，后续工艺能够正常进行。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的用于改善晶圆翘曲的SGT器件；
图2是图1中A部分的放大结构示意图；
图3是本申请实施例提供的用于改善晶圆翘曲的SGT器件的制作方法流程图；
图4本申请实施例提供的用于改善晶圆翘曲的SGT器件的电子显微图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参照图1，其示出了本申请实施例提供的用于改善晶圆翘曲的SGT器件，该用于改善晶圆翘曲的SGT器件包括：
衬底层11，该衬底层11包括相对的上表面和下表面，该衬底层中形成有栅结构12，该栅结构12从该衬底层11的上表面向下延伸，伸入衬底层11的漂移区13中。
在位于该栅结构12两侧的衬底层11表层中，分别形成源极14和漏极15，该源极14和漏极15均包括第一导电类型体区141和第二导电类型重掺杂区142，该第二导电类型重掺杂区142形成于第一导电类型体区141中，第一导电类型和第二导电类型相反，当第一导电类型为N型时第二导电类型为P型，当第一导电类型为P型时第二导电类型为N型。
其中，栅结构12包括：
屏蔽栅结构16，该屏蔽栅结构16包括屏蔽栅介电层161，和，包围在该屏蔽栅介电层161下部外周的场板氧化层162。
屏蔽栅介电层161的材料可以选择屏蔽栅多晶硅，该屏蔽栅介电层161包括上部和下部，其下部的外周由场板氧化层162包围，其上部外露于从该场板氧化层162。
图2为图1中A部分的放大结构示意图，参照图2，在外露于该场板氧化层162的屏蔽栅介电层161上部两侧分别形成控制栅结构17，该控制栅结构17的外周形成第一热氧化层171，该第一热氧化层171的外周形成第二热氧化层172。
由内至外依次层叠的第一热氧化层171和第二热氧化层172，能够将位于控制栅结构17周围的源极14、漏极15和屏蔽栅介电层161，与控制栅结构17相隔离。
对于第一热氧化层171和第二热氧化层172，在制程中，可选的，先在温度环境1000℃～1500℃范围内，形成厚度为400A～600A的第二热氧化层172，例如在1050℃形成第二热氧化层172，所形成的第二热氧化层172的厚度为500A；由于在较高热氧化温度下形成的第二热氧化层172所需的时间较短，因此在该过程中能够较大程度上减弱场板氧化层162氧化膨胀程度。但是此过程中形成的第二热氧化层172厚度较薄，尤其是在控制栅结构17与屏蔽栅结构16交界的曲面处，所形成的第二热氧化层172最薄，不能达到将控制栅结构17和屏蔽栅结构16可靠隔离的厚度。
在形成第二热氧化层172后，在控制栅结构17所在空间的外壁上形成第一热氧化层171；即第一热氧化层171形成于控制栅结构17所在空间中，第二热氧化层172的内表面上，以补足第二热氧化层172厚度不足的问题。
可选的，在温度环境600℃～800℃范围内，形成厚度为700A～900A的第一热氧化层171，例如：在温度环境为700℃时形成第一热氧化层171，所形成的第一热氧化层171的厚度为800A；在较低热氧化温度下形成的第一热氧化层171所需的时间较长，因此在该过程中形成的第一热氧化层171的能够补足第二热氧化层172的厚度，同时由于第一热氧化层的生长方式不同，能够避免氧气进入场板氧化层162中，从而避免场板氧化层162发生氧化膨胀。
通过本实施例，在较高热氧化温度下形成的第二热氧化层所需的时间较短，因此在该过程中能够较大程度上减弱场板氧化层氧化膨胀程度。在较低热氧化温度下形成的第一热氧化层所需的时间较长，因此在该过程中形成的第一热氧化层能够补足第二热氧化层的厚度，同时由于第一热氧化层的生长方式不同，能够避免场板氧化层发生氧化膨胀，进而使得晶圆曲率半径得到明显提成，翘曲改善显著，后续工艺能够正常进行。
参照图3，其示出了本申请实施例提供的用于改善晶圆翘曲的SGT器件的制作方法流程图，该用于改善晶圆翘曲的SGT器件的制作方法用于形成如图1至图2所示的改善晶圆翘曲的SGT器件，该方法包括以下步骤：
步骤S1：提供衬底层，从所述衬底层的上表面向下刻蚀形成屏蔽栅沟槽。
该衬底层包括相对的上表面和下表面，该屏蔽栅沟槽从衬底层的上表面向下延伸至衬底层的漂移区中。
步骤S2：在该屏蔽栅沟槽的内壁上沉积形成场板氧化层，场板氧化层包围形成的屏蔽栅介电槽。
屏蔽栅介电槽从衬底层的上表面向下延伸的方向，与屏蔽栅沟槽从衬底层的上表面向下延伸的方向一致。
步骤S3：向所述屏蔽栅介电槽中填充屏蔽栅介电材料，刻蚀后形成屏蔽栅介电层。
该屏蔽栅介电层的材料可以选择屏蔽栅多晶硅，在步骤S3完成后，场板氧化层包围在屏蔽栅介电层的外周。
步骤S4：从位于所述屏蔽栅介电层两侧的场板氧化层的上表面位置处，向下刻蚀，分别形成控制栅沟槽。
在步骤S4完成后形成控制栅沟槽，使得屏蔽栅介电层的上部外露于场板氧化层，且该屏蔽栅介电层外露的上部侧面，和，被刻蚀区域的场板氧化层的上表面，暴露于该控制栅沟槽中。
步骤S5：通过热氧化工艺，在器件表面形成第二热氧化层。
可选的，先在温度环境1000℃～1500℃范围内形成第二热氧化层，所形成的第二热氧化层的厚度范围为400A～600A，在较高热氧化温度下形成的第二热氧化层所需的时间较短，因此在该过程中能够较大程度上减弱场板氧化层氧化膨胀程度。
所形成的第二热氧化层覆盖在控制栅沟槽的内壁上、屏蔽栅介电层的上表面和其他结构表面。其中对于控制栅沟槽，由于该屏蔽栅介电层外露的上部侧面，和，被刻蚀区域的场板氧化层的上表面，暴露于该控制栅沟槽中；该第二热氧化层在场板氧化层上的成膜速率，与，该第二热氧化层在屏蔽栅介质层表面的成膜速度不同，相同的热氧化时间在屏蔽栅介质层表面的成膜厚度较薄，尤其是在控制栅沟槽中，场板氧化层和屏蔽栅介电层交界处，参照图4，其示出了本申请实施例提供的用于改善晶圆翘曲的SGT器件的电子显微图，图4中的B区即为上述场板氧化层和屏蔽栅介电层交界处，在该所形成的第二热氧化层最薄，不能达到将控制栅结构和屏蔽栅结构可靠隔离的厚度，会使得产品出现漏电问题。
步骤S6：通过热氧化工艺，在所述控制栅沟槽位置处的第二热氧化层表面，形成第一热氧化层。
在形成第二热氧化层后，控制栅沟槽位置处的第二热氧化层表面，形成第一热氧化层，以补足第二热氧化层厚度不足的问题。
可选的，在温度环境为600℃～800℃范围内形成第一热氧化层，所形成的第一热氧化层的厚度范围为700A～900A；在较低热氧化温度下形成的第一热氧化层所需的时间较长，因此在该过程中形成的第一热氧化层的能够补足第二热氧化层的厚度，同时由于第二热氧化层的隔离作用，在制作第一热氧化层过程中，能够避免氧气进入场板氧化层中，从而避免场板氧化层发生氧化膨胀。
步骤S7：进行退火工艺，使得第一热氧化层和第二热氧化层致密化。
步骤S8：在所述控制栅沟槽中填充控制栅介电材料，刻蚀后形成控制栅结构。
控制栅介电材料可以选择多晶硅，最终形成的控制栅结构的厚度为8k～10k。
在完成步骤S8之后，在器件上制作金属互连层。
通过本实施例，在较高热氧化温度下形成的第二热氧化层所需的时间较短，因此在该过程中能够较大程度上减弱场板氧化层氧化膨胀程度。在较低热氧化温度下形成的第一热氧化层所需的时间较长，因此在该过程中形成的第一热氧化层的能够补足第二热氧化层的厚度，同时由于第一热氧化层的生长方式不同，能够避免场板氧化层发生氧化膨胀，进而使得晶圆曲率半径得到明显提成，翘曲改善显著，后续工艺能够正常进行。
需要说明的是，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种用于改善晶圆翘曲的SGT器件，其特征在于，所述用于改善晶圆翘曲的SGT器件包括：
衬底层，所述衬底层中形成栅结构，所述栅结构从所述衬底层的上表面向下延伸，在所述栅结构两侧的所述衬底层中，分别形成源极和漏极；
所述栅结构包括：
屏蔽栅结构，所述屏蔽栅结构包括屏蔽栅介电层，和，包围所述屏蔽栅介电层下部外周的场板氧化层；
所述屏蔽栅结构的上部两侧分别形成控制栅结构，所述控制栅结构的外周形成第一热氧化层，所述第一热氧化层的外周形成第二热氧化层。
2.如权利要求1所述的用于改善晶圆翘曲的SGT器件，其特征在于，所述第一热氧化层是在温度600℃～800℃下生长而成。
3.如权利要求1所述的用于改善晶圆翘曲的SGT器件，其特征在于，所述第二热氧化层是在温度1000℃～1500℃下生长而成。
4.一种用于改善晶圆翘曲的SGT器件的制作方法，其特征在于，所述用于改善晶圆翘曲的SGT器件的制作方法包括以下步骤：
提供衬底层，从所述衬底层的上表面向下刻蚀形成屏蔽栅沟槽；
在所述屏蔽栅沟槽的内壁上沉积形成场板氧化层，所述场板氧化层包围形成的屏蔽栅介电槽；
向所述屏蔽栅介电槽中填充屏蔽栅介电材料，刻蚀后形成屏蔽栅介电层；
从位于所述屏蔽栅介电层两侧的场板氧化层的上表面位置处，向下刻蚀，分别形成控制栅沟槽；
通过热氧化工艺，在器件表面形成第二热氧化层；
通过热氧化工艺，在所述控制栅沟槽位置处的第二热氧化层表面，形成第一热氧化层；
进行退火工艺，使得第一热氧化层和第二热氧化层致密化；
在所述控制栅沟槽中填充控制栅介电材料，刻蚀后形成控制栅结构。
5.如权利要求4所述的用于改善晶圆翘曲的SGT器件的制作方法，其特征在于，所述通过热氧化工艺，在器件表面形成第二热氧化层的步骤包括：
在温度为1000℃～1500℃的环境下进行热氧化工艺，在器件表面形成第二热氧化层。
6.如权利要求4所述的用于改善晶圆翘曲的SGT器件的制作方法，其特征在于，所述通过热氧化工艺，在所述控制栅沟槽位置处的第二热氧化层表面，形成第一热氧化层的步骤，包括：
在温度为600℃～800℃的环境下进行热氧化工艺，在所述控制栅沟槽位置处的第二热氧化层表面，形成第一热氧化层。
7.如权利要求4所述的用于改善晶圆翘曲的SGT器件的制作方法，其特征在于，在形成控制栅沟槽的步骤之后，在所述通过热氧化工艺，在器件表面形成第二热氧化层步骤之前，还进行：
在器件表面形成保护氧化层，修复器件表面的损伤和缺陷后移除所述保护氧化层。
8.如权利要求4所述的用于改善晶圆翘曲的SGT器件的制作方法，其特征在于，形成的所述控制栅结构的厚度为8k～10k。
CN202011008913.XA 2020-09-23 2020-09-23 用于改善晶圆翘曲的sgt器件及其制作方法 Active CN112186041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011008913.XA CN112186041B (zh) 2020-09-23 2020-09-23 用于改善晶圆翘曲的sgt器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011008913.XA CN112186041B (zh) 2020-09-23 2020-09-23 用于改善晶圆翘曲的sgt器件及其制作方法

Publications (2)

Publication Number Publication Date
CN112186041A true CN112186041A (zh) 2021-01-05
CN112186041B CN112186041B (zh) 2022-08-16

Family

ID=73955361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011008913.XA Active CN112186041B (zh) 2020-09-23 2020-09-23 用于改善晶圆翘曲的sgt器件及其制作方法

Country Status (1)

Country Link
CN (1) CN112186041B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334823A (zh) * 2021-12-31 2022-04-12 上海晶岳电子有限公司 一种改善晶圆翘曲的sgt器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210350A1 (en) * 2006-03-07 2007-09-13 Kabushiki Kaisha Toshiba Power semiconductor device, method for manufacturing same, and method for driving same
CN103854964A (zh) * 2012-11-30 2014-06-11 上海华虹宏力半导体制造有限公司 改善沟槽栅分立功率器件晶圆内应力的方法
CN109713037A (zh) * 2018-12-29 2019-05-03 中山汉臣电子科技有限公司 一种绝缘栅双极性晶体管器件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210350A1 (en) * 2006-03-07 2007-09-13 Kabushiki Kaisha Toshiba Power semiconductor device, method for manufacturing same, and method for driving same
CN103854964A (zh) * 2012-11-30 2014-06-11 上海华虹宏力半导体制造有限公司 改善沟槽栅分立功率器件晶圆内应力的方法
CN109713037A (zh) * 2018-12-29 2019-05-03 中山汉臣电子科技有限公司 一种绝缘栅双极性晶体管器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334823A (zh) * 2021-12-31 2022-04-12 上海晶岳电子有限公司 一种改善晶圆翘曲的sgt器件及其制作方法

Also Published As

Publication number Publication date
CN112186041B (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
KR100707045B1 (ko) 내부의 링형 게이트를 구비한 버티컬 전계 효과 트랜지스터 및 그 제조 방법
US7199010B2 (en) Method of maufacturing a trench-gate semiconductor device
JP4483179B2 (ja) 半導体装置の製造方法
KR101821413B1 (ko) 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법
CN111477550B (zh) 一种功率半导体器件及其制作方法
KR100937599B1 (ko) 반도체 장치 및 그 형성 방법
US8530330B2 (en) Method for manufacturing a semiconductor device capable of preventing the decrease of the width of an active region
CN112186041B (zh) 用于改善晶圆翘曲的sgt器件及其制作方法
JP4065985B2 (ja) 半導体素子の形成方法
KR20000005599A (ko) 향상된층간콘택을가지는반도체디바이스및그제조방법
KR20040025582A (ko) 반도체 장치, 반도체 장치의 제조 방법
US7625805B2 (en) Passivation of deep isolating separating trenches with sunk covering layers
KR20080010888A (ko) 반도체 소자의 형성 방법
TWI520334B (zh) 包含具最佳化通道區域之ｍｏｓ電晶體的半導體元件及其製造方法
JPS5978576A (ja) 半導体装置およびその製造方法
JP2005086122A (ja) 半導体装置の製造方法
US6764921B2 (en) Semiconductor device and method for fabricating the same
CN109585547B (zh) 沟槽式功率半导体元件及其制造方法
CN114765171A (zh) 半导体结构及其制作方法
JPH0426162A (ja) 浮遊ゲート型半導体記憶装置およびその製造方法
US10038056B2 (en) Method for fabricating of cell pitch reduced semiconductor device and semiconductor device
US11488837B2 (en) Method for fabricating high-voltage (HV) transistor
CN115224118B (zh) 半导体结构及半导体结构的制备方法
CN111710716B (zh) 一种鳍状半导体器件及其制作方法、电子设备
CN111129153B (zh) Ldmos的制作方法及ldmos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant