CN210837754U - 沟道型功率器件版图结构、半导体功率器件及电子设备 - Google Patents
沟道型功率器件版图结构、半导体功率器件及电子设备 Download PDFInfo
- Publication number
- CN210837754U CN210837754U CN201922178796.0U CN201922178796U CN210837754U CN 210837754 U CN210837754 U CN 210837754U CN 201922178796 U CN201922178796 U CN 201922178796U CN 210837754 U CN210837754 U CN 210837754U
- Authority
- CN
- China
- Prior art keywords
- channel
- power device
- type power
- layout
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000012360 testing method Methods 0.000 abstract description 8
- 238000004806 packaging method and process Methods 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及半导体功率器件技术领域,特别涉及一种沟道型功率器件版图结构、半导体功率器件及电子设备。该沟道型功率器件版图结构包括:多个版图单元;每个版图单元具有栅极区以及四个环绕栅极区分布的沟道区;沿行方向或列方向,任意两个相邻的沟道区的沟道相互垂直。不论是行方向还是列方向,相邻的两个沟道区的沟道相互垂直,可以改善沟道结构的晶圆的应力分布,有利于消除晶圆的翘曲;而沟道区环绕栅极区设置,方便晶圆在测试中扎针,也方便晶圆的上芯封装。
Description
技术领域
本实用新型涉及半导体功率器件技术领域,特别涉及一种沟道型功率器件版图结构、半导体功率器件及电子设备。
背景技术
以IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极性晶体管)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金氧半场效晶体管)为代表的半导体功率器件是当今电力电子领域的主流器件,也是弱电控制强电的关键器件。这些半导体率器件广泛应用于诸如功率控制电路、驱动电路等电路结构中,特别是在各种变频电机、光伏逆变及智能电网、新能源汽车、电力机车牵引驱动等领域有着不可替代的作用。
随着功率器件制造技术的发展,目前沟道场终止型IGBT大都采用薄片工艺(晶圆的厚度为70um),随着技术的发展,IGBT会越来越薄,且目前英飞凌已经实现IGBT直径12英寸、厚度50um的晶圆量产。晶圆厚度越来越薄,同时(沟道)的则设计越来越小,这样的结构发展趋势导致晶圆易发生翘曲。
现有的沟道型功率器件版图结构中,均采用如图1所示的沟道设计,栅极区10位于整个沟道区20的其中一个角。这种结构设计无疑会加剧晶圆的翘曲,而且,沟道区20的沟道尺寸越小,翘曲越严重。在一种具体的沟道型功率器件版图结构中,采用同一方向沟道设计版图,而在制作不同区域的沟道时将版图横向分别纵向排列,以使制作的相邻版图单元中的沟道区20的沟道相互垂直排布,最终得到如图2所示的功率器件的版图结构,从而改善晶圆翘曲。但是这种制作方法在晶圆测试时,需要调整测试扎针位置和程序,影响晶圆生产进度;同时在芯片封装时,还需要调整方向上芯,影响封装上芯进度。
实用新型内容
本实用新型公开了一种沟道型功率器件版图结构、半导体功率器件及电子设备,用于改善晶圆的翘曲现象,同时不影响晶圆生产的其他工序。
为达到上述目的,本实用新型提供以下技术方案:
一种沟道型功率器件版图结构,包括:多个版图单元;
每个所述版图单元具有栅极区以及四个环绕所述栅极区分布的沟道区;
沿行方向或列方向,任意两个相邻的沟道区的沟道相互垂直。
上述沟道型功率器件版图结构中的每个版图单元具有四个沟道区,不论是行方向还是列方向,相邻的两个沟道区的沟道相互垂直,可以改善沟道结构的晶圆的应力分布,有利于消除晶圆的翘曲;而沟道区环绕栅极区设置,方便晶圆在测试中扎针,也方便晶圆的上芯封装。
可选地,每个所述沟道区具有用于与所述栅极区匹配对应的避让缺口。
可选地,每个所述沟道区包括并排设置的第一沟道组和第二沟道组;
所述第一沟道组的第一端与所述第二沟道组的第一端平齐,所述第二沟道组的第二端短于所述第二沟道组的第二端以形成所述避让缺口。
可选地,所述第一沟道组包括多条并排设置的第一沟道,所述第二沟道组包括多条并排设置的第二沟道。
可选地,任意两条相邻的所述第一沟道之间的间距与任意两条相邻的所述第二沟道之间的间距相等。
可选地,所述版图单元数量为四个,每个所述版图单元为正方形。
一种半导体功率器件,包括上述技术方案提供的任一种沟道型功率器件版图结构。
一种电子设备,包括上述半导体功率器件。
附图说明
图1现有技术中的一种沟道型功率器件版图结构中的沟道分布;
图2现有技术中的一种沟道型功率器件版图结构示意图;
图3为本实用新型实施例中提供的一种沟道型功率器件版图结构;
图4为本实用新型实施例中提供的一种沟道型功率器件中一个版图单元的结构示意图;
图5为本实用新型实施例中提供的一种沟道型功率器件中一个版图单元的结构示意图;
图6为本实用新型实施例中提供的一种沟道型功率器件的一个沟道区的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
如图3所示,本实用新型实施例提供了一种沟道型功率器件版图结构,这种沟道型功率器件版图结构包括有多个版图单元1,每个版图单元1具有栅极区11以及四个环绕栅极区11分布的沟道区12;对于每一个版图单元1,如图4所示,栅极区11位于版图单元1的中心位置,四个栅极区11以沟道区12为中心环形阵列设置。在半导体功率器件的生产中进行晶圆测试时,测试探针作用于每个版图单元1的栅极区11,由于每个版图单元1的栅极区11都位于该版图单元1中的中心,因此测试探针在对每个芯片进行测试时不需要调整位置,也就不需要对测试程序进行调整重设;并且,这种版图单元1结构在上芯封装时,不需要额外调整封装吸嘴以调节芯片的方向,可以简化生产工艺,有利于提高工作效率。
同时,在每一个版图单元1中,沿行方向或列方向,任意两个相邻的沟道区12的沟道相互垂直。以图4所示的一个版图单元1结构为例,四个沟道区12类似于“田”字型分布;其中,上面一排的沟道区12a与沟道区12b的沟道相互垂直,下面一排的沟道区12c与沟道区12d的沟道相互垂直;左边一列的沟道区12a与沟道区12c的沟道相互垂直;右边一列的沟道区12b与沟道区12d的沟道相互垂直。这种沟道分布,任意两个相邻的沟道区12之间可以相互制约,均衡应力分布,从而改善晶圆翘曲的问题,以提升晶圆良率同时减少碎片率。
综上,本实用新型实施例提供的沟道型功率器件版图结构中的每个版图单元1具有四个沟道区12,不论是行方向还是列方向,相邻的两个沟道区12的沟道相互垂直,可以改善沟道结构的晶圆的应力分布,有利于消除晶圆的翘曲;而沟道区12环绕栅极区11设置,方便晶圆在测试中扎针,也方便晶圆的上芯封装。
可以理解的是,用于形成图3所示的这种沟道型功率器件版图结构的掩膜版呈正方形,配合这种掩膜版的晶圆经多次曝光、显影、刻蚀等步骤后即可以形成图3示出的沟道型功率器件版图结构,可以看出,图3所示的这种沟道型功率器件版图结构包括四个版图单元1,四个版图单元呈“田”字型分布。在实际生产中,采用上述掩膜版经过多次曝光可以形成多个如图3所示的沟道型功率器件版图结构,最终在整个晶圆上,沿行方向或列方向,任意两个相邻的沟道区12之间的沟道相互垂直。
一种具体的实施方式中,如图5所示的版图单元1中,为了匹配栅极区11的结构,每个沟道区12具有与栅极区11对应的避让缺口P,四个沟道区12的结构相似,相当于以栅极区11为中心呈中心对称分布。
关于避让缺口P的具体结构,以图6所示的一个沟道区12结构中,沟道区12包括并排设置的第一沟道组121和第二沟道组122;其中,第一沟道组121的第一端与第二沟道组122的第一端平齐,第一沟道组121的第二端短于第二沟道组122的第二端以形成上述避让缺口P,此处的避让缺口P相当于一矩形。
需要说明的是,避让缺口P当然也可以是其他形状,可以根据具体栅极区11的结构要求设定。
具体地,继续参照图6,第一沟道组121包括多条并排设置的第一沟道1211,第二沟道组122包括多条并排设置的第二沟道1221。可以看出,各第一沟道1211相互平行,各第二沟道1221相互平行,当然,第一沟道1211与第二沟道1221也相互平行。
此外,任意两条相邻的第一沟道1211之间的间距与任意两条相邻的第二沟道1221之间的间距相等,可以优化版图单元1的沟道结构功能实现,满足使用需求。
基于同样的发明思路,本实用新型实施例还可以提供一种半导体功率器件,这种半导体功率器件包括器件本体,该器件本体具有上述任一种实施例中的沟道型功率器件版图结构,具备上述沟道型功率器件版图结构的所有有益效果。
进一步地,本实用新型实施例还可以提供一种电子设备,该电子设备可以包括上述半导体功率器件。
显然,本领域的技术人员可以对本实用新型实施例进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。
Claims (8)
1.一种沟道型功率器件版图结构,其特征在于,包括:多个版图单元;
每个所述版图单元具有栅极区以及四个环绕所述栅极区分布的沟道区,沿行方向或列方向,任意两个相邻的所述沟道区的沟道相互垂直。
2.根据权利要求1所述的沟道型功率器件版图结构,其特征在于,每个所述沟道区具有用于与所述栅极区匹配的避让缺口。
3.根据权利要求2所述的沟道型功率器件版图结构,其特征在于,每个所述沟道区包括并排设置的第一沟道组和第二沟道组;
所述第一沟道组的第一端与所述第二沟道组的第一端平齐,所述第二沟道组的第二端短于所述第二沟道组的第二端以形成所述避让缺口。
4.根据权利要求3所述的沟道型功率器件版图结构,其特征在于,所述第一沟道组包括多条并排设置的第一沟道,所述第二沟道组包括多条并排设置的第二沟道。
5.根据权利要求4所述的沟道型功率器件版图结构,其特征在于,任意两条相邻的所述第一沟道之间的间距与任意两条相邻的所述第二沟道之间的间距相等。
6.根据权利要求1-5中任一项所述的沟道型功率器件版图结构,其特征在于,所述版图单元数量为四个,每个所述版图单元为正方形。
7.一种半导体功率器件,其特征在于,包括:器件本体;
所述器件本体具有如权利要求1-6中任一项所述的沟道型功率器件版图结构。
8.一种电子设备,其特征在于,包括如权利要求7所示的半导体功率器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922178796.0U CN210837754U (zh) | 2019-12-06 | 2019-12-06 | 沟道型功率器件版图结构、半导体功率器件及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922178796.0U CN210837754U (zh) | 2019-12-06 | 2019-12-06 | 沟道型功率器件版图结构、半导体功率器件及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210837754U true CN210837754U (zh) | 2020-06-23 |
Family
ID=71264711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922178796.0U Active CN210837754U (zh) | 2019-12-06 | 2019-12-06 | 沟道型功率器件版图结构、半导体功率器件及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210837754U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113363252A (zh) * | 2021-05-31 | 2021-09-07 | 上海积塔半导体有限公司 | 沟槽igbt芯片版图结构 |
CN114334823A (zh) * | 2021-12-31 | 2022-04-12 | 上海晶岳电子有限公司 | 一种改善晶圆翘曲的sgt器件及其制作方法 |
-
2019
- 2019-12-06 CN CN201922178796.0U patent/CN210837754U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113363252A (zh) * | 2021-05-31 | 2021-09-07 | 上海积塔半导体有限公司 | 沟槽igbt芯片版图结构 |
CN114334823A (zh) * | 2021-12-31 | 2022-04-12 | 上海晶岳电子有限公司 | 一种改善晶圆翘曲的sgt器件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN210837754U (zh) | 沟道型功率器件版图结构、半导体功率器件及电子设备 | |
US8667440B2 (en) | TCAD emulation calibration method of SOI field effect transistor | |
US20020195656A1 (en) | Semiconductor power device | |
US5214289A (en) | Charged particle beam deflector | |
CN102543738B (zh) | 高压ldmos器件及其制造方法 | |
DE112013001487T5 (de) | Halbleitervorrichtung | |
CN104332494A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
DE112011103506T5 (de) | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung | |
DE102015212864A1 (de) | Halbleitervorrichtung und Herstellungsverfahren hierfür | |
JP2001102576A (ja) | 半導体装置 | |
US3774088A (en) | An integrated circuit test transistor structure and method of fabricating the same | |
US10186574B2 (en) | Super junction MOSFET device and semiconductor chip | |
JP2010219258A (ja) | 半導体装置 | |
CN108682624A (zh) | 一种具有复合栅的igbt芯片制作方法 | |
CN104465718B (zh) | 半导体装置 | |
CN103247523A (zh) | 半导体结构的制造方法 | |
CN107910376A (zh) | 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 | |
CN112928109A (zh) | 沟道型功率器件版图结构、半导体功率器件及电子设备 | |
US8049273B2 (en) | Semiconductor device for improving the peak induced voltage in switching converter | |
CN108063159B (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
CN110416079A (zh) | 沟槽栅igbt芯片的制作方法 | |
CN208848895U (zh) | 一种元胞结构、功率半导体器件及电子设备 | |
US20210292697A1 (en) | Cellular potential measurement substrate, method for producing same, and cell culture substrate | |
CN101819974A (zh) | 沟槽式金属氧化物半导体晶体管 | |
CN111180405A (zh) | 一种元胞结构及其制备方法、功率半导体器件及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |