TWM620290U

TWM620290U - 整合型溝道分離式功率元件

Info

Publication number: TWM620290U
Application number: TW110210085U
Authority: TW
Inventors: 穆罕默德恩達維希; 軍曾; 奎蒲; 蘇世宗
Original assignee: 美商麥斯功率半導體股份有限公司
Priority date: 2021-08-26
Filing date: 2021-08-26
Publication date: 2021-11-21

Abstract

本創作提供一種整合型溝道分離式功率元件其具有含有U形閘極的溝槽。當偏壓高於閾值電壓時，在低摻雜p型井區中建立導電通道。場板位於溝槽中且在閘極下方。場板耦接於源極電極，以沿著溝槽散布電場，從而改善崩潰電壓。頂部的閘極多晶層初期形成相對地薄，以可使用如乾蝕刻或濕蝕刻的非化學機械研磨的技術來進行圖案化。因此可藉由不具化學機械研磨的傳統製程來製作。在一實施例中，薄閘極具有垂直及橫向部分，以在低摻雜p型井區中建立垂直及橫向通道。在其他實施例中，薄閘極僅沿著溝槽側壁的垂直部分，以減少表面積及閘極電容。

Description

整合型溝道分離式功率元件

本創作係提供一種溝槽功率半導體元件，例如一種金氧半場效電晶體或一種絕緣閘極雙極性電晶體，且更特別地，關於一種整合型溝道分離式金氧半場效電晶體，或做為其他絕緣閘極雙極性電晶體的一部分的一種整合型溝道分離式金氧半場效電晶體，或其他功率元件。

圖1是習知技術中常見的一整合型溝道分離式金氧半場效電晶體(split-gate MOSFET)10。金氧半場效電晶體也被稱為遮罩閘金氧半場效電晶體(shielded-gate MOSFET)。

金氧半場效電晶體10具有一金屬的源極12。金屬的源極12被一場氧化層14所絕緣。源極12接觸一高摻雜n型(n+)源區16及一高摻雜p型(p+)接觸區18。一低摻雜p型井區20在高摻雜n型源區16與一低摻雜n型的漂移區22之間產生一垂直通道。低摻雜n型的漂移區22形成在一超高摻雜n型(n++)的基板24(汲極)的上方。一金屬的汲極26接觸於基板24的底部。

一閘極28(摻雜多晶矽)其形成在一溝槽30中且藉由一薄閘極氧化物32絕緣於低摻雜p型井區20。一導電(摻雜多晶矽)的場板34其形成在閘極28之下且藉由一場氧化物36絕緣於閘極28。一相對厚的場氧化物40將場板34絕緣於低摻雜n型的漂移區22。場板34在圖1之外處連接於源極12。

當閘極28被施加高於閾值的閘源電壓時，沿低摻雜p型井區20中的溝槽形成了一反轉層，以在高摻雜n型源區16和低摻雜n型的漂移區22之間形成導電通道，以傳導源極12和汲極26之間的電流。

金氧半場效電晶體10被期望在用於轉換常規應用時具有低轉換損失(低閘極電容)，並具有低導通電阻及高源極至汲極的崩潰電壓。

金氧半場效電晶體10將溝槽30中的多晶矽結構區隔為兩個電位。閘極28用於形成在低摻雜p型井區中的一通道，且場板34透過一金屬互連件電耦接於源電位，以在電流阻斷條件下在低摻雜n型漂移區22中產生二維電荷平衡。因為場板34及場氧化物36，相較傳統的金氧半場效電晶體10閘極至源極的電容已減少，藉此減少轉換損失。

理想地，對於最佳化的崩潰電壓而言，低摻雜n型的漂移區22會恰好在源極-汲極崩潰電壓之前完全耗盡。此為最佳化的電荷平衡。使用整合型溝道分離式結構更容易實現這一點，其中漂移區22中的固定正電荷抵消了場板34上的負(電子)電荷。

場板34和基板24(汲極)形成一電容。此電容使得沿溝槽區域的電場更加分散以提高崩潰電壓。因為場板34有效地將閘極28與汲極的電位遮蔽，場板34也降低了閘極至汲極的電容，以減少轉換損失。因為場板34連接到源電位，所以場板34周圍的場氧化物40必須承受全部的汲電位。

整合型溝道分離技術令低摻雜n型的漂移區22可被高度摻雜或製為較薄來降低導通電阻。

圖2至圖10描繪了用於形成習知金氧半場效電晶體的基本製作流程。

圖2描繪了熱緩衝氧化物成長(通常為200埃(Ang))、硬光罩沉積(藉由低壓化學氣相沉積(LP-CVD)通常為4000~8000埃)、溝槽微影蝕刻及矽蝕刻的連續製程的產物，以在磊晶成長在超高n型摻雜濃度的基板24上的低摻雜n型的漂移區22中形成U形溝槽30。

圖3描繪一厚的場氧化物40其於矽平台表面且沿著溝槽30的側壁及溝槽底部熱成長。

在圖4中，在無任何空隙或缺口下，一經摻雜的場板(FP)的多晶矽經沉積而部分地填於溝槽30中。在沉積後，將場板的多晶回蝕到一定深度以形成導電的場板34，從而在溝槽30內有足夠的空間，以在稍後於場板34頂部形成隔離場氧化層和閘極結構。

在圖5中，在無任何空隙或缺口下，隔離的場氧化物36經沉積(通常藉由高密度電漿化學氣相沉積(HDP-CVD))而填於溝槽30中。在沉積後，場氧化物36被平面化且藉由濕蝕刻、反應離子蝕刻(RIE)及/或化學機械研磨(CMP)而回蝕至一定深度，以使剩下的場氧化物36具有足夠的厚度來承受閘極至源極的電壓。溝槽30內應該要有足夠的空間以在場氧化物36的頂部形成閘極結構。

在圖6中，薄閘氧化物32是由熱氧化、沉積或組合方法所製。在此程序後，一厚的閘極多晶矽42在沒有任何空隙或缺口下經沉積而完全填滿溝槽30。需要一相對厚的多晶矽(通常為10k埃)來填充溝槽且覆蓋矽表面。

在圖7中，閘極多晶矽42藉由化學機械研磨而移除於矽表面，且藉由全面蝕刻而形成凹陷，使其略低於矽平台的表面，以形成閘極28。

在圖8中，一場氧化層14形成在閘極28及矽表面之上。然後硼被植入並活化以形成低摻雜p型井區20。接著磷被植入並活化以在低摻雜p型井區20內形成高摻雜n型源區16。

在圖9中，利用接觸微影蝕刻以及蝕刻來將表面的部分的場氧化物14蝕刻掉。

在圖10中，與圖1相同地，高摻雜p型接觸區域18是藉由在低摻雜p型井區20中植入及活化硼所形成。矽層是凹陷的，且形成一金屬的源極12。源極12在剖視圖之外接觸場板34的多晶。基板24的背面被研磨，且背側的金屬化結構是用於形成汲極26。

如圖6與圖7所示的步驟，相對厚的閘極多晶矽42(通常大約10000埃)是必需的，這顯著降低了製造廠(晶圓製造設施)的產能並增加了製造成本。此外，為了平坦化閘極多晶表面，需要多晶化學機械研磨，而這是高勞力的機械製程。多晶化學機械研磨昂貴，且大多數的製造廠無法取得。

期待一種製程技術及整合型溝道分離式金氧半場效電晶體結構，其不需要習知技術中厚的閘極多晶矽42以及圖6與圖7中昂貴的化學機械研磨步驟。如此一來，可增加產能並減少成本，且使更多的製造廠可生產金氧半場效電晶體。也可望減少閘極電容來減少轉換損失。

一種整合型溝道分離式功率半導體元件，例如金氧半場效電晶體結構已被揭露。整合型溝道分離式功率半導體元件具有帶頂閘部分的溝槽，當偏壓高於閾值電壓時，在低摻雜p型井中產生一導電通道。半導體材料可以例如是矽、碳化矽或其他半導體材料。

整合型溝道分離式也包括在溝槽中的一底層場板，其耦接到源極，用於沿著溝槽散布電場以提高崩潰電壓。金氧半場效電晶體可以是任何溝槽式功率元件，例如絕緣閘極雙極性電晶體的一部分。

頂閘極最初形成為相對薄的、通常為U形的一導電材料層，例如多晶矽，以便可以使用非化學機械研磨或其他平面化技術(例如乾蝕刻或濕蝕刻)對其進行圖案化。因此，金氧半場效電晶體的製造不需要化學機械研磨或昂貴的平面化能力。此外，由此產生的金氧半場效電晶體相較於非整合型溝道分離式金氧半場效電晶體，具有性能上的改進。

在一實施例中，薄U形頂閘極具有垂直和橫向部分，以在低摻雜p型井區中分別產生垂直導電通道與橫向導電通道，從而降低導通電阻。

在其他實施例中，薄頂閘極僅具有沿著溝槽側壁的垂直部分而非呈U形，以最小化表面面積及頂閘電容。

12:源極

14:場氧化層

16:高摻雜n型源區

18:高摻雜p型接觸區

20:低摻雜p型井區

22:漂移區

24:基板

26:汲極

28:閘極

30:溝槽

32:薄閘極氧化物

34:場板

36:場氧化物

40:場氧化物

42:閘極多晶矽

46:整合型溝道分離式金氧半場效電晶體

48:閘極

50:閘極多晶

52:金氧半場效電晶體

54:溝槽

56:閘極

58:閘極

60:低摻雜n型區

62:閘極

64:低摻雜p型區

66:p型區

68:p型區

70:p型區

72:漂移區

74:漂移區

76:低摻雜n型緩衝層

78:閘極

80:閘極氧化物

82:絕緣閘極雙極性電晶體

84:基板

圖1係習知技術中常見的分離式金氧半場效電晶體的剖視圖。

圖2係描繪藉由熱緩衝氧化物成長、硬光罩沉積、溝槽微影蝕刻及矽蝕刻等連續製程的一產物，以在超高摻雜n型基板上磊晶成長的輕摻雜n型漂移區中形成U形溝槽。

圖3係顯示一厚場氧化物其在矽平台表面上、且沿著溝槽側壁以及溝槽底部熱成長。

圖4係顯示一經摻雜的場板(FP)多晶矽其經沉積且被回蝕而部分地填於溝槽中。

圖5係顯示隔離場氧化物其經沉積以填於溝槽中並藉由濕蝕刻、反應離子蝕刻(RIE)及/或化學機械研磨(CMP)而回蝕至一定深度。

圖6係顯示了藉由熱氧化形成的薄柵極氧化物，然後沉積厚閘極多晶矽以在沒有任何空隙或缺口下完全填充溝槽。

圖7係顯示藉由化學機械研磨而平坦化的閘極多晶矽，然後藉由全面蝕刻將其凹入，使其略低於矽平台面表面，以形成閘極。

圖8係顯示在閘極和矽表面上形成的場氧化層，然後在其中植入和活化硼以形成低摻雜p型井區，然後植入和活化磷以在低摻雜p型井區內形成高摻雜n型源區。

圖9係顯示從部分表面所蝕刻的場氧化層。

圖10係與圖1相同且用於顯示形成習知技術的金氧半場效電晶體的複數最終步驟。

圖11係顯示本創作的一實施例，其中一相對薄的閘極多晶形成一大致U形的多晶襯層但不完全填滿溝槽，令製造廠可藉由能廣泛取得的非化學機械研磨程序(濕或乾蝕刻)來對薄閘極多晶進行圖案化。

圖12係相同於圖4，僅是為了對於接下來的程序作清楚說明的一個起點。

圖13係顯示一閘極氧化物其形成在溝槽側壁和頂部半導體的表面上方，然後沿著溝槽側壁和頂部半導體表面沉積相對薄的、通常為U形的一閘極多晶矽層，但與圖6的習知技術相反地，並不完全填充溝槽。

圖14係顯示閘極多晶是由習知的蝕刻顯影(例如：圖案化光阻)以及蝕刻(例如：反應離子蝕刻(RIE)，或四甲基氫氧化銨(TMAH)濕蝕刻)，而非習知技術的多晶化學機械研磨來形成閘極。

圖15係顯示一場氧化物其在閘極及矽表面之上，接著藉由植入且活化硼來形成低摻雜p型井區，接著藉由植入且活化一自我校準磷，以在低摻雜p型井區中形成超高摻雜n型源區。

圖16係顯示蝕刻自部分的半導體表面的場氧化層。

圖17其相同於圖11，係顯示高摻雜p型接觸區形成在低摻雜p型井區、一金屬的源極、及一汲極。在低摻雜p型井區中閘極形成有橫向與垂直通道。

圖18係顯示另一種整合型溝道分離式金氧半場效電晶體，其中溝槽的頂角呈圓形，以增強轉角處的閘極至源極的堅固性(降低電場)。

圖19係描繪溝槽的圓形頂角的形成過程。

圖20係顯示本創作的另一種結構，其直接覆蓋場板的閘極多晶部分地被移除，從而可降低閘極至源極的電容。

圖21除了閘極的底部被完全移除以最小化閘極電容以外，係相似於圖20。

圖22係顯示本創作的另一實施例的結構，其一低摻雜n型區形成在溝槽下方，以紓解溝槽底部附近擁擠的電場，從而改善元件的堅固度。

圖23係顯示本創作的另一實施例的結構，其低摻雜p型區形成在溝槽下方。

圖24係顯示本創作的另一實施例的結構，其複數p型區形成在溝槽下方，以在結合場板的效應時，更好地達成電荷平衡。

圖25係顯示另一結構其僅具有垂直多晶閘極。

圖26相同於圖13，且用於對接下來的程序作清楚說明的一個起點。

圖27係顯示使用無遮罩(全面)蝕刻來去除橫向部分以形成垂直閘極。

圖28係顯示閘極多晶進一步地被凹入以去除可能的多晶殘留。

圖29係顯示一場氧化層其形成在閘極與半導體表面的上方，接著植入硼並加以活化以形成低摻雜p型井區，接著植入磷並加以活化以在低摻雜p型井區中形成高摻雜n型源區。

圖30係顯示場氧化層蝕刻自半導體表面的複數部分。

圖31係相同於圖25，顯示高摻雜p型接觸區其形成在低摻雜p型井區中、一金屬的源極以及一汲極。

圖32係繪示一絕緣閘極雙極性電晶體其使用整合型溝道分離式金氧半場效電晶體。

不同圖式中的相同或等效元件標示為相同的符號。

為充分瞭解本創作之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本創作做一詳細說明，說明如後：在本創作中，相對薄的閘極多晶矽(下稱閘極多晶)(通常為4000埃)使用於形成閘極，且閘極多晶可由傳統的蝕刻顯影而非由多晶化學機械研磨(CMP)來進行圖案化。在效能上具有改善，且元件在沒有化學機械研磨的製造廠進行製作，與習知技術比較下也較便宜。完成的整合型溝道分離式金氧半場效電晶體46是顯示於圖11。

任何未特別進行描述的製程步驟可相同於上述提及的習知技術步驟。

在圖11中，相對薄的閘極多晶矽形成大致呈U形的多晶矽襯墊層，而不是完全填充溝槽30。然後使用離子反應蝕刻(RIE)或其他習知蝕刻來蝕刻薄閘極多晶矽，以形成閘極48。該製程使用薄閘極多晶矽沉積而無需化學機械研磨(CMP)，有助於顯著提高製造廠的產能並降低成本。此外，形成垂直和橫向通道可增強設備的堅固性。

本創作的製程流程在沉積閘極多晶矽之前可相同於前述的習知流程。

本創作的關鍵製程流程描繪於圖12至圖17。

在圖13中，薄閘極氧化物32是藉由熱氧化、沉積或組合方法所形成。在溝槽30中存在一U形凹部。在此製程後，一閘極多晶50被沉積。需要相對薄的多晶矽(通常4000埃)以在溝槽30中形成閘極多晶50，但相反於圖6的習知技術，閘極多晶50並不完全填滿溝槽30。

在圖14中，閘極多晶由習知的蝕刻顯影(例如圖案化光阻)及蝕刻(例如反應離子蝕刻(RIE)或四甲基氫氧化銨(TMAH)濕蝕刻)，而非習知技術的多晶化學機械研磨，來形成大致U形的閘極48。這幾乎可用在任何的製造廠。

標準製程可用於圖15至圖17。

在圖15中，一場氧化層14形成於閘極48及半導體表面的上方。然後一p型摻雜，例如硼被植入以形成低摻雜p型(p-)井區20。一n型摻雜，例如磷接著被植入以在低摻雜p型井區20內形成高摻雜n型(n+)源區16。閘極48的邊緣會自動校正布植。

在圖16中，接觸微影蝕刻及蝕刻是用於將場氧化層14從部分的半導體表面蝕刻掉。

在圖17中，相同於圖11，高摻雜p型接觸區18形成在低摻雜p型井區20中，例如藉由植入硼並加以活化。半導體被凹陷，且形成一金屬的源極 12。金屬的源極12是在剖視圖以外的平面接觸場板34。基板24的背面被研磨，且背側的金屬化是用於形成汲極26。

由於閘極48延伸超過了溝槽30的側壁且覆蓋半導體平台的表面，因此導電的垂直及橫向通道皆可形成在低摻雜p型井區20中，以增進元件的堅固度並減少導通電阻。導電通道是在當閘極48相對於源極12以高於閾值電壓的正電壓施加偏壓時所形成。更具體地，閘極48的垂直部分產生穿過低摻雜p型井區20的垂直通道，其傳導大致垂直的電流來通過低摻雜p型井區20。閘極48的頂部的水平部分產生橫向通道，其傳導大致橫向的電流來通過低摻雜p型井區20。兩個反轉層合併，因此高摻雜n型源區16與低摻雜n型的漂移區22之間的導通電阻非常低。這也允許低摻雜p型井區20具有更高濃度的摻雜以改善崩潰電壓。

圖18係顯示另一種整合型溝道分離式金氧半場效電晶體52，其中溝槽54的頂角呈圓形，以增強轉角處的閘極至源極的堅固性(降低電場)。

圖19係描繪溝槽54的圓形頂角的形成製程。其中在使用各向同性(isotropic)乾蝕刻對場氧化物36進行回蝕期間，溝槽54的頂角可被圓化。

圖20係顯示本創作的另一結構，其中覆蓋在場板34上的閘極多晶矽被部分去除，從而可以減少閘極至源極的電容。在這種情況下，閘極56具有兩個部分(在橫截面平面外互連)，其中每個部分垂直和橫向地反轉低摻雜p型井區20。閘極56底部的去除降低了閘極電容，從而提高了轉換性能。

圖21除了閘極58的底部被完全移除以最小化閘極電容以外，係相似於圖20。

圖22係顯示本創作的另一實施例的結構，其中一低摻雜n型區60形成在溝槽54下方，以紓解溝槽54底部附近擁擠的電場，從而改善元件的堅固度。低摻雜n型區60的淨n型摻雜濃度是低於低摻雜n型的漂移區22。就在溝槽54部分地蝕刻且局部地補償低摻雜n型的漂

移區22之後，可藉由例如將硼植入溝槽54底部來形成低摻雜n型區60。在圖22中，由於溝槽54具有圓形的頂邊緣，閘極62具有一圓形的上部。這減少了場擁擠且紓解了介電需求。

圖23係顯示本創作的另一實施例的結構，其低摻雜p型區64形成在溝槽54下方。低摻雜p型區64伴隨著場板34的效應，更好地使結構達成電荷平衡以最佳化崩潰電壓性能。就在溝槽54蝕刻後，可藉由將硼植入溝槽54底部以形成低摻雜p型區64。

可選地，也可由p型埋入製程來形成低摻雜p型區64。

圖24係顯示本創作的另一實施例的結構，其複數p型區66、68、70形成在溝槽下方，以在結合場板34的效應時，更好地達成電荷平衡。就在溝槽54蝕刻後，可藉由將例如硼植入溝槽54底部以形成頂部的p型區66。而其他的p型區68、70可藉由p型埋入製程來形成。可選地，p型區66、68、70都可藉由p型埋入製程來形成。加入的低摻雜n型飄移區72及74可在p型埋入製程的期間形成。低摻雜n型的漂移區22、72及74的摻雜濃度可彼此相同或不同，以得到最佳的元件性能。可選地，一更高摻雜的低摻雜n型緩衝層76可介於最深的p型區70以及超高摻雜n型(n++)的基板24之間。

全部的p型區66、68、70可垂直地互相連接或彼此斷開。

可選地，p型區70可延展到超高摻雜n型的基板24內。

複數的n型及p型區可以是多於兩個或更多的區。

圖25係顯示另一結構其僅具有垂直多晶的閘極78。在平台上與在溝槽30內閘極的多晶的橫向部分在自我校正的行為下被完全移除的期間，可藉由無遮罩(全面)蝕刻(在圖13的步驟後)來形成閘極78。只有一垂直通道會沿著溝槽30的側壁形成在低摻雜p型井區20中。高摻雜n型源極16必會抵於溝槽30的側壁。沒有了橫向通道，可減少單元間距。在此設計中閘極至源極的電容可大幅地減少。場板34位於多晶閘極78的下方。

在閘極多晶矽圖案化之前，本替代實施例的製程流程可相同於圖2至5、12及13。為了簡潔起見，這些製程不再重複描述。

本替代實施例的一範例可見於圖26至圖31。

在圖27中，係使用無遮罩(全面)蝕刻來去除閘極多晶50(圖26)的橫向部分以形成垂直的閘極78。在半導體平台上的閘極氧化物80可做為蝕刻的停止點。

在圖28中，閘極多晶進一步地被凹陷以去除可能的多晶殘留。最終，閘極78的頂面略低於半導體平台。

標準的製程可用於圖29至31。

在圖29中，場氧化層14形成在閘極78與半導體表面上。接著硼被植入且被活化以形成低摻雜p型井區20。磷接著被植入並被活化以在低摻雜p型井區20中形成高摻雜n型源區16。

在圖30中，接觸微影蝕刻及蝕刻被用於將場氧化層14從部分的半導體表面蝕刻掉。

應注意的是前述製程步驟可按任意順序執行。

圖31係相同於圖25，高摻雜p型接觸區18其是藉由植入並活化硼來形成在低摻雜p型井區20中。半導體被凹陷，且形成一金屬的源極12。源極12是在剖視圖平面以外接觸場氧化物40。基板24的背面被研磨，且背側的金屬化是用於形成汲極26。

由於在半導體平台上沒有橫向的閘極的多晶，所以僅可形成垂直通道。此外，在溝槽內的閘極的多晶的橫向部分可自動地被蝕刻掉，因此閘極至源極的電容可減少到最小。

本創作的技術也可用於任何溝槽的閘極元件，例如絕緣閘極雙極性電晶體(IGBT)或其他元件。在一絕緣閘極雙極性電晶體中，絕緣閘極雙極性電晶體的金氧半場效電晶體部分是用於啟動再生動作以打開垂直npn和pnp電晶體。

圖32係繪示一絕緣閘極雙極性電晶體82其使用圖11的整合型溝道分離式金氧半場效電晶體的設計，但也可由任何在此揭露的金氧半場效電晶體來取代。在圖32中，基板84是p型以在溝槽閘極元件中形成垂直的npn及pnp雙極電晶體。高摻雜p型的基板84接著作為pnp電晶體的一個收集器。源極12也可做為針對npn電晶體的一個發射器，且汲極26也可做為一個收集電極。可增加一n型緩衝層86其具有高於低摻雜的漂移區22的摻雜濃度。

所有圖中的比例都是為了簡單起見，層厚和區域大小將與以上圖式中所顯示的不同。最佳厚度、尺寸和摻雜濃度可透過模擬來確定。

任何的揭露特徵可在金氧半場效電晶體、絕緣閘極雙極性電晶體或其他溝槽閘極元件中以任何方式進行組合，以針對特定應用達成該特徵的特定優點。

可以使所有層/區域的導電性相反以形成p型通道的金氧半場效電晶體而非n型通道的金氧半場效電晶體。

儘管在範例中假設為矽，但半導體材料可以替代地為碳化矽、矽鍺或其他類似材料。

雖然本創作已描述及示出一些特定實施例，但對於本技術領域人士而言，在不背離本創作的更廣泛方面的情況下所進行之改變及修改是顯而易見的。因此，所附申請專利範圍係涵蓋在本創作的真正精神和範圍內的所有變化及修改。